JP2005331569A - 表示装置および電子機器 - Google Patents
表示装置および電子機器 Download PDFInfo
- Publication number
- JP2005331569A JP2005331569A JP2004147681A JP2004147681A JP2005331569A JP 2005331569 A JP2005331569 A JP 2005331569A JP 2004147681 A JP2004147681 A JP 2004147681A JP 2004147681 A JP2004147681 A JP 2004147681A JP 2005331569 A JP2005331569 A JP 2005331569A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- formation region
- region
- display
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000015572 biosynthetic process Effects 0.000 claims description 176
- 239000000758 substrate Substances 0.000 claims description 51
- 230000002093 peripheral effect Effects 0.000 claims description 18
- 239000011159 matrix material Substances 0.000 claims description 17
- 239000011368 organic material Substances 0.000 claims description 3
- 230000003068 static effect Effects 0.000 abstract description 32
- 238000004519 manufacturing process Methods 0.000 abstract description 18
- 230000015556 catabolic process Effects 0.000 description 27
- 230000005611 electricity Effects 0.000 description 20
- 238000010586 diagram Methods 0.000 description 12
- 230000007423 decrease Effects 0.000 description 10
- 239000003086 colorant Substances 0.000 description 7
- 238000005498 polishing Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 230000009545 invasion Effects 0.000 description 2
- 208000016169 Fish-eye disease Diseases 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】 製造コストの増加と生産性の低下を回避して制御素子の静電破壊を防止する表示装置および電子機器を提供する。
【解決手段】 表示領域12の最外周部左側に併設される赤色用画素20R内で、制御素子形成領域22Rを、第1赤色用電源線VR1の配設される分だけ表示領域12の左側辺から行方向中心側に偏倚して形成する。さらに、表示領域12の最外周部上側に併設される各画素20R,20G,20B内で、制御素子形成領域22R,22G,22Bを、発光素子形成領域21R,21G,21Bの形成される分だけ表示領域12の上側辺から列方向中心側に偏倚して形成する。
【選択図】 図2
【解決手段】 表示領域12の最外周部左側に併設される赤色用画素20R内で、制御素子形成領域22Rを、第1赤色用電源線VR1の配設される分だけ表示領域12の左側辺から行方向中心側に偏倚して形成する。さらに、表示領域12の最外周部上側に併設される各画素20R,20G,20B内で、制御素子形成領域22R,22G,22Bを、発光素子形成領域21R,21G,21Bの形成される分だけ表示領域12の上側辺から列方向中心側に偏倚して形成する。
【選択図】 図2
Description
本発明は、表示装置および電子機器に関する。
表示装置には、表示基板上に複数の走査線と複数の信号線とを形成して、それらの交差部に対応する位置に発光素子としての有機EL素子を含む画素を配置形成した有機EL表示装置が知られている。その画素には、有機EL素子を駆動させるためのスイッチング素子や駆動用素子等の制御素子としての薄膜トランジスタ(TFT)が備えられている。こうして形成される画素は、表示基板上でマトリクス状に配置され、画像を表示する表示領域を形成している。
その画素に備えられるTFTは、一般に、薄膜で形成されるゲート絶縁層を備えた素子であるため、電気的耐圧が低い。そのため、静電気等の外部電荷によってそのスイッチング動作に障害を来す虞がある。すなわち、表示領域の近傍に過度な静電気、例えば表示装置の製造工程で蓄積される表示基板外周部の静電気が存在すると、その静電気の電荷が表示領域の内側に侵入する。表示領域内に侵入する静電気の電荷は、ゲート絶縁層の電気的特性をシフトさせてTFTのスイッチング特性を劣化させる。これにより、その画素における発光動作の誤動作や表示画面上の点欠陥を生じる問題となる。
こうした、TFT(画素)の静電破壊は、静電気の電荷が侵入し易い領域ほど、すなわち表示領域の外周に近いTFT(画素)ほど顕著になる。そこで、従来より、こうした表示装置では、表示領域の外周に近いTFTに対してその静電破壊を解消する提案がなされている(例えば、特許文献1)。特許文献1に記載される表示装置は、表示領域と、その表示領域の外周にあって静電気の電荷を表示基板の外方に放出するダミー領域とを備えている。このダミー領域には、表示領域に配置されるスイッチング素子よりも静電破壊の耐性が低いスイッチング素子(ダミー素子)が配置されている。このダミー素子は、静電気によって、その静電気の電荷を表示基板の外方に放出可能に静電破壊される。そのため、静電気によってダミー素子が優先的に破壊されると、静電気の電荷は、表示領域に侵入することなく表示基板の外方に放出される。これにより、表示領域に配置されるスイッチング素子が静電気から保護されるようになっている。
特開平8−194235号公報
しかしながら、特許文献1に記載するダミー素子を表示装置に形成すると以下の問題を生じることになる。すなわち、表示領域の外周にダミー素子やそのダミー素子を駆動する駆動回路等を追加するため、表示領域以外の領域(非表示領域)を拡大させることになる。従って、非表示領域に対する製造原料および製造工程の増加等を強いられるようになり、ひいては、表示装置およびその表示装置を備える電子機器の製造コストの増加とその生産性の低下を招く問題となる。
本発明は、上記問題に鑑みてなされたものであり、その目的は、製造コストの増加と生産性の低下を回避して制御素子の静電破壊を防止する表示装置および電子機器を提供することである。
本発明の表示装置は、画素形成領域中の制御素子形成領域に形成された制御素子と前記
画素形成領域中の発光素子形成領域に形成された発光素子を有した画素が、基板上の表示領域にマトリックス状に配置された表示装置において、前記表示領域の最外周部に形成された各画素の前記制御素子形成領域の各々を、前記表示領域の中心側に偏倚させて形成した。
画素形成領域中の発光素子形成領域に形成された発光素子を有した画素が、基板上の表示領域にマトリックス状に配置された表示装置において、前記表示領域の最外周部に形成された各画素の前記制御素子形成領域の各々を、前記表示領域の中心側に偏倚させて形成した。
本発明の表示装置によれば、表示領域の最外周に形成された各画素で、制御素子形成領域が表示領域の中心側に偏倚して配置形成されるようになる。従って、表示領域の外縁と制御素子との距離を拡大することができ、制御素子への静電気の電荷の侵入を低減することができる。その結果、表示装置およびその表示装置を備える電子機器に対して、その製造コストの増加と生産性の低下を回避して制御素子の静電破壊を防止することができる。さらに、例えば、複数の基板に対してそれぞれ側辺を研磨し、その側辺を互いに接着して1つの大型表示装置を形成する場合、その研磨によって発生する静電気の静電破壊を回避することができるため、より大型の表示領域を備える表示装置を形成することができる。
本発明の表示装置は、画素形成領域中の制御素子形成領域に形成された制御素子と前記画素形成領域中の発光素子形成領域に形成された発光素子を有した画素が、基板上の表示領域にマトリックス状に配置されるとともに、マトリックス状に配置された各画素であってその一方向に併設された各画素について、それら各画素が形成される画素形成領域を通りそれら各画素に駆動電源を供給する電源線が併設された数だけ形成された表示装置において、前記表示領域の前記一方向に沿う一外側辺に形成された各画素の画素形成領域を通る前記電源線を、前記制御素子形成領域より外側に形成した。
本発明の表示装置によれば、表示領域の一外側辺に形成された各画素の各画素形成領域を通る電源線が、それら各画素の各制御素子形成領域よりも外側に形成されるようになる。従って、電源線が形成される分だけ、各制御素子が一外側辺よりも離間して形成され、その制御素子への静電気の電荷の侵入を低減することができる。その結果、例えば研磨した一外側辺を互いに接着して1つの表示装置を形成する場合、その研磨によって発生する静電気に対し、静電破壊を回避した表示装置を提供することができる。そのため、表示装置およびその表示装置を備える電子機器に対して、その製造コストの増加と生産性の低下を回避して制御素子の静電破壊を防止することができる。
本発明の表示装置は、画素形成領域中の制御素子形成領域に形成された制御素子と前記画素形成領域中の発光素子形成領域に形成された発光素子を有した画素が、基板上の表示領域にマトリックス状に配置されるとともに、マトリックス状に配置された各画素であってその一方向に併設された各画素について、それら各画素が形成される画素形成領域を通りそれら各画素に駆動電源を供給する電源線が併設された数だけ形成された表示装置において、前記表示領域の前記一方向に沿って相対向する外側辺に形成された各画素の画素形成領域を通る前記電源線を、前記制御素子形成領域より外側に形成した。
本発明の表示装置によれば、表示領域の相対向する外側辺に形成された各画素の各画素形成領域を通る電源線が、それら各画素の各制御素子形成領域よりも外側に形成されるようになる。従って、電源線が形成される分だけ、各制御素子が両外側辺よりも離間して形成され、それら制御素子への静電気の電荷の侵入を低減することができる。その結果、表示装置およびその表示装置を備える電子機器に対して、その製造コストの増加と生産性の低下を回避して、相対向する外側辺の各画素に形成される制御素子の静電破壊を防止することができる。さらに、例えば、複数の基板に対して相対向する側辺の一方を研磨し、その側辺を互いに接着して1つの大型表示装置を形成する場合、その研磨によって発生する静電気の静電破壊を回避することができ、より大型の表示装置を形成することができる。この際、前記相対向する側辺の他方が大型表示装置の最外周に位置するため、形成された大型表示装置においても、前記相対向する側辺の他方で静電破壊を回避することができる
。
。
本発明の表示装置は、画素形成領域中の制御素子形成領域に形成された制御素子と前記画素形成領域中の発光素子形成領域に形成された発光素子を有した画素が、基板上の表示領域にマトリックス状に配置された表示装置において、前記表示領域の一外側辺に形成された各画素の前記制御素子形成領域を、発光素子形成領域より前記表示領域の中心側に形成した。
本発明の表示装置によれば、表示領域の一外側辺に形成される各画素の制御素子形成領域が、それぞれ発光素子形成領域よりも中心側に形成されるようになる。従って、発光素子形成領域が形成される分だけ、制御素子が一外側辺よりも離間して形成され、その制御素子への静電気の電荷の侵入を低減することができる。その結果、例えば研磨した一外側辺を互いに接着して1つの表示装置を形成する場合、その研磨によって発生する静電気に対し、静電破壊を回避した表示装置を提供することができる。そのため、表示装置およびその表示装置を備える電子機器に対して、その製造コストの増加と生産性の低下を回避して制御素子の静電破壊を防止することができる。
本発明の表示装置は、画素形成領域中の制御素子形成領域に形成された制御素子と前記画素形成領域中の発光素子形成領域に形成された発光素子を有した画素が、基板上の表示領域にマトリックス状に配置された表示装置において、前記表示領域の相対向する外側辺に形成された各画素の前記制御素子形成領域を、発光素子形成領域より前記表示領域の中心側に形成した。
本発明の表示装置によれば、表示領域の相対向する外側辺に形成される各画素の制御素子形成領域が、それぞれ発光素子形成領域よりも中心側に形成されるようになる。従って、発光素子形成領域が形成される分だけ、制御素子が両外側辺よりも離間して形成され、その制御素子への静電気の電荷の侵入を低減することができる。その結果、表示装置およびその表示装置を備える電子機器に対して、その製造コストの増加と生産性の低下を回避して、相対向する外側辺の各画素に形成される制御素子の静電破壊を防止することができる。さらに、例えば、複数の基板に対して相対向する側辺の一方を研磨し、その側辺を互いに接着して1つの大型表示装置を形成する場合、その研磨によって発生する静電気の静電破壊を回避することができ、より大型の表示装置を形成することができる。この際、前記相対向する側辺の他方が大型表示装置の最外周に位置するため、形成された大型表示装置においても、前記相対向する側辺の他方で静電破壊を回避することができる。
この表示装置は、上記表示装置において、前記画素が、赤色の光を出射する赤色用画素と緑色の光を出射する緑色用画素と青色の光を出射する青色用画素である。
この表示装置によれば、フルカラー表示可能な表示装置に対して、その画素の制御素子の静電破壊を防止することができる。
この表示装置によれば、フルカラー表示可能な表示装置に対して、その画素の制御素子の静電破壊を防止することができる。
この表示装置は、上記表示装置において、前記発光素子が、有機材料で構成させた有機EL素子である。
この表示装置によれば、有機EL素子を備えた表示装置に対して、その画素の制御素子の静電破壊を防止することができる。
この表示装置によれば、有機EL素子を備えた表示装置に対して、その画素の制御素子の静電破壊を防止することができる。
本発明の電子機器は、上記表示装置を備えたことを要旨とする。
本発明の電子機器によれば、電子機器の製造コストの増加と生産性の低下を回避して、その表示装置に備えられる制御素子の静電破壊を防止することができる。
本発明の電子機器によれば、電子機器の製造コストの増加と生産性の低下を回避して、その表示装置に備えられる制御素子の静電破壊を防止することができる。
(第1実施形態)
以下、本発明の表示装置を有機EL表示装置に具体化した第1実施形態を図1〜図3に従って説明する。図1は、有機EL表示装置の電気的構成を示す概略的な回路図である。
以下、本発明の表示装置を有機EL表示装置に具体化した第1実施形態を図1〜図3に従って説明する。図1は、有機EL表示装置の電気的構成を示す概略的な回路図である。
図1に示すように、有機EL表示装置10は透明基板11を備えている。透明基板11は、ガラス等で形成される基板である。その透明基板11には、図1に示すように、表示部となる表示領域12、走査線駆動回路13、信号線駆動回路14および共通電源線15が形成されている。なお、本実施形態では、走査線駆動回路13および信号線駆動回路14を透明基板11上に形成した周辺駆動回路内蔵型の表示装置として具体化したが、これらを透明基板11外部に配設する電子部品によって構成する有機EL表示装置であっても良く、その配設位置については特に限定しない。
表示領域12は、図1に示すように、透明基板11上に形成される四角形状の領域であって、画像が表示される。
その表示領域12内には、図1において左右方向(行方向)に沿って延びる複数の走査線Y1〜Yn(nは整数)が形成されている。走査線Y1〜Ynは、図1に示すように、表示領域12の上端から第1走査線Y1、第2走査線Y2・・・第n走査線Ynの順序で形成されている。その走査線Y1〜Ynは、図1に示すように、走査線駆動回路13に接続されている。走査線駆動回路13は、図示しない外部装置から供給される走査制御信号に基づいて、走査線Y1〜Ynの中から1本の走査線を選択駆動し、その走査線に走査信号を入力する。
その表示領域12内には、図1において左右方向(行方向)に沿って延びる複数の走査線Y1〜Yn(nは整数)が形成されている。走査線Y1〜Ynは、図1に示すように、表示領域12の上端から第1走査線Y1、第2走査線Y2・・・第n走査線Ynの順序で形成されている。その走査線Y1〜Ynは、図1に示すように、走査線駆動回路13に接続されている。走査線駆動回路13は、図示しない外部装置から供給される走査制御信号に基づいて、走査線Y1〜Ynの中から1本の走査線を選択駆動し、その走査線に走査信号を入力する。
また、表示領域12内には、図1において上下方向(列方向)に沿って延びる複数の赤色用信号線XR1〜XRm(mは整数)、緑色用信号線XG1〜XGm(mは整数)および青色用信号線XB1〜XBm(mは整数)が形成されている。これら信号線XR1〜XRm,XG1〜XGm,XB1〜XBmは、図1に示すように、表示領域12の左側から第1赤色用信号線XR1、第1緑色用信号線XG1、第1青色用信号線XB1、・・・、第m赤色用信号線XRm、第m緑色用信号線XGm、第m青色用信号線XBmの順序で形成されている。これら信号線XR1〜XRm,XG1〜XGm,XB1〜XBmは、図1に示すように、信号線駆動回路14に接続されている。信号線駆動回路14は、図示しない外部装置から供給される表示データに基づいて各色用のデータ信号を生成し、その生成した各色用のデータ信号をそれぞれ対応する信号線XR1〜XRm,XG1〜XGm,XB1〜XBmに出力する。
さらに、表示領域12内にあって信号線XR1〜XRm,XG1〜XGm,XB1〜XBmの左側には、図1に示すように、それぞれ赤色用電源線VR1〜VRm(mは整数)、緑色用電源線VG1〜VGm(mは整数)および青色用電源線VB1〜VBm(mは整数)が形成されている。これら電源線VR1〜VRm,VG1〜VGm,VB1〜VBmは、表示領域12の左側辺から第1赤色用電源線VR1、第1緑色用電源線VG1、第1青色用電源線VB1・・・第m赤色用電源線VRm、第m緑色用電源線VGm、第m青色用電源線VBm(mは整数)の順序で形成されている。これら電源線VR1〜VRm,VG1〜VGm,VB1〜VBmは、それぞれ共通電源線15に接続されている。共通電源線15は、表示領域12の下端にあって第n走査線Ynと平行に形成されている。共通電源線15は、図示しない電源電圧生成回路が生成する駆動電源Voをそれぞれ電源線VR1〜VRm,VG1〜VGm,VB1〜VBmに供給する。なお、これら電源線VR1〜VRm,VG1〜VGm,VB1〜VBmの線幅は、それぞれ対応する信号線XR1〜XRm,XG1〜XGm,XB1〜XBmの線幅よりも長く形成されている。
また、表示領域12には、走査線Y1〜Ynと信号線XR1〜XRm,XG1〜XGm,XB1〜XBm(電源線VR1〜VRm,VG1〜VGm,VB1〜VBm)とが交差
する位置に、図1に示すように、四角形状の画素形成領域16がマトリックス状に形成される。このマトリックス状に形成された各画素形成領域16に画素が形成される。従って、表示領域12の最外周左側に併設されるn個の画素形成領域16には、対応する第1赤色用信号線XR1および第1赤色用電源線VR1が通る。さらに、表示領域12の最外周上側に併設されるm×3個の画素形成領域16には、対応する第1走査線Y1が通る。
する位置に、図1に示すように、四角形状の画素形成領域16がマトリックス状に形成される。このマトリックス状に形成された各画素形成領域16に画素が形成される。従って、表示領域12の最外周左側に併設されるn個の画素形成領域16には、対応する第1赤色用信号線XR1および第1赤色用電源線VR1が通る。さらに、表示領域12の最外周上側に併設されるm×3個の画素形成領域16には、対応する第1走査線Y1が通る。
そして、後述するように、各画素形成領域16は、発光素子形成領域と制御素子形成領域が区画形成されている。発光素子形成領域は、発光素子としての有機EL素子が形成される領域である。制御素子形成領域は、前記有機EL素子を発光させるための各種薄膜トランジスタ(TFT)が形成される領域である。
次に、上記画素形成領域16内に形成される画素について説明する。図2は、透明基板11上に形成される各画像形成領域中の制御素子形成領域と発光素子形成領域の配置を示す要部概略配置図である。なお、図2では、表示領域12の最外周辺に対する画素形成領域中の各種素子形成領域の位置関係を示すため、走査線駆動回路13および信号線駆動回路14を説明の便宜上省略している。
図2に示すように、各画素形成領域16内には、信号線XR1〜XRm,XG1〜XGm,XB1〜XBmの各色に相対してそれぞれ画素20R,20G,20Bが形成されている。すなわち、表示領域12の最外周左側に併設されるn個の画素形成領域16には、それぞれ赤色用画素20Rが形成されている。また、表示領域12の最外周上側に併設されるm×3個の画素形成領域16には、各色に相対してそれぞれ赤色用画素20R,緑色用画素20G,青色用画素20Bが形成されている。
画素20R,20G,20B(画素形成領域16)には、図2に示すように、各色に相対してそれぞれ発光素子形成領域21R,21G,21Bと制御素子形成領域22R,22G,22Bとがそれぞれ設けられている。すなわち、赤色用画素20R(画素形成領域16)には、赤色用発光素子形成領域21Rと赤色用制御素子形成領域22Rが設けられている。同様に、緑色用画素20Gには、緑色用発光素子形成領域21Gと緑色用制御素子形成領域22Gが設けられ、青色用画素20Bには、青色用発光素子形成領域21Bと青色用制御素子形成領域22Bが設けられている。
発光素子形成領域21R,21G,21Bは、図2に示すように、略四角形状の領域である。その発光素子形成領域21R,21G,21Bは、図2に示すように、各画素形成領域16内で、その上側(表示領域12の上側)に偏倚して設けられている。そして、表示領域12の最外周部上側に併設される画素20R,20G,20Bでは、表示領域12の上側辺に対して、図2に示すように、発光素子形成領域21R,21G,21Bがそれぞれ最も近接するように配置される。
制御素子形成領域22R,22G,22Bは、図2に示すように、四角形状の領域である。その制御素子形成領域22R,22G,22Bは、図2に示すように、各画素形成領域16内で、それぞれ発光素子形成領域21R,21G,21Bと電源線VR1〜VRm,VG1〜VGm,VB1〜VBmとに囲まれる位置に設けられている。すなわち、制御素子形成領域22R,22G,22Bは、電源線VR1〜VRm,VG1〜VGm,VB1〜VBmが配設されることによって、各画素形成領域16の右側(表示領域12の右側)に偏倚して配設される。さらに、制御素子形成領域22R,22G,22Bは、発光素子形成領域21R,21G,21Bが形成されることによって、各画素形成領域16の下側(表示領域12の下側)に偏倚して配設される。
そして、表示領域12の最外周部左側に併設される赤色用画素20Rでは、図2に示す
ように、制御素子形成領域22Rは、第1赤色用電源線VR1が配設されている分だけ表示領域12の左側辺から行方向中心側に離間する。さらに、表示領域12の最外周部上側に併設される画素20R,20G,20Bでは、図2に示すように、制御素子形成領域22R,22G,22Bは、発光素子形成領域21R,21G,21Bが形成されている分だけ表示領域12の上側辺から列方向中心側に離間する。
ように、制御素子形成領域22Rは、第1赤色用電源線VR1が配設されている分だけ表示領域12の左側辺から行方向中心側に離間する。さらに、表示領域12の最外周部上側に併設される画素20R,20G,20Bでは、図2に示すように、制御素子形成領域22R,22G,22Bは、発光素子形成領域21R,21G,21Bが形成されている分だけ表示領域12の上側辺から列方向中心側に離間する。
上記発光素子形成領域21R,21G,21Bには、発光素子としての有機EL素子23(図1および図3参照)が形成されている。有機EL素子23は、駆動電流を印加することによって、それぞれ各色の画素20R,20G,20Bに対応する色の光を出射する素子である。有機EL素子23は、透明基板11側から順に、それぞれ図示しない陽極、発光層、陰極を積層することにより形成されている。陽極は、透明性を有する材料として、例えばITO(インジウム錫酸化物)から形成されている。発光層は周知の有機材料から形成されている。陰極は、アルミニウム等の金属材料から形成されている。なお、図1では画素20R,20G,20Bの電気的概略構成を示す。
次に、上記制御素子形成領域22R,22G,22B内に形成される制御素子について説明する。図3は、赤色用画素20R内にある各種素子の配置を示す配置図である。なお、図3では、表示領域12の左上端に形成される赤色用画素20Rを記載しているが、他の赤色用画素20R、並びに緑色用画素20G、青色用画素20Bにおいても図3に示す各種素子の配置と同じ配置で構成されている。
制御素子形成領域22R,22G,22Bには、スイッチングトランジスタTsおよび駆動用トランジスタTdが形成されている(図1および図3参照)。スイッチングトランジスタTsおよび駆動用トランジスタTdは、薄膜トランジスタ(以下単に、TFTという。)である。そして、これらスイッチングトランジスタTsと駆動用トランジスタTdとによって制御素子が構成されている。
図3に示すように、スイッチングトランジスタTsは、赤色用制御素子形成領域22Rの下側辺と右側辺とに沿うように形成されている。駆動用トランジスタTdは、図3に示すように、赤色用制御素子形成領域22Rの上側辺と左側辺に沿うように形成されている。なお、緑色用制御素子形成領域22Gおよび青色用制御素子形成領域22Bにおいても同様に、スイッチングトランジスタTsおよび駆動用トランジスタTdが、それぞれ制御素子形成領域22G,22Bの四方外側辺に位置決めされて形成されるものとする。
そのため、図3に示すように、画素20R(画素20G,20B)の制御素子は、画素形成領域16の右側に偏倚して形成される。詳述すると、画素形成領域16の左側辺と駆動用トランジスタTdとの距離(左側偏倚量W1)が、第1赤色用電源線VR1(電源線VR1〜VRm,VG1〜VGm,VB1〜VBm)の配設される分だけ、画素形成領域16の右側辺とスイッチングトランジスタTsとの距離(右側偏倚量W2)よりも大きくなる。さらに、図3に示すように、画素20R(画素20G,20B)の制御素子は、画素形成領域16の下側に偏倚して配置される。詳述すると、図3に示すように、画素形成領域16の上側辺と駆動用トランジスタTdとの距離(上側偏倚量H1)が、赤色用発光素子形成領域21R(発光素子形成領域21G,21B)の形成される分だけ、画素形成領域16の下側辺とスイッチングトランジスタTsとの距離(下側偏倚量H2)よりも大きくなる。
従って、表示領域12の最外周部左側に併設される赤色用画素20Rの制御素子では、左側偏倚量W1が右側偏倚量W2よりも大きくなる分だけ、表示領域12の左側辺から侵入する静電気の電荷は低減する。さらに、表示領域12の最外周部上側に併設される画素20R,20G,20Bの制御素子では、上側偏倚量H1が下側偏倚量H2よりも大きく
なる分だけ、表示領域12の上側辺から侵入する静電気の電荷は低減する。
なる分だけ、表示領域12の上側辺から侵入する静電気の電荷は低減する。
そのスイッチングトランジスタTsのゲートは、図1および図3に示すように、走査線Y1〜Ynの相対する1本に接続されている。また、スイッチングトランジスタTsのソースとドレインは、それぞれ駆動用トランジスタTdのゲートと信号線XR1〜XRm,XG1〜XGm,XB1〜XBmの相対する1本に接続されている。駆動用トランジスタTdのソースとドレインは、電源線VR1〜VRm,VG1〜VGm,VB1〜VBmの相対する1本と有機EL素子23の透明画素電極に接続されている。その駆動用トランジスタTdのゲート・ソース間には、保持キャパシタCsが接続されている。
次に、上記のように構成される有機EL表示装置10の動作について説明する。
走査線駆動回路13が、走査線Y1〜Ynを線順次走査に基づき1本ずつ順次選択すると、画素20R,20G,20BのスイッチングトランジスタTsが順次、選択期間中だけオン状態になる。スイッチングトランジスタTsがオン状態になると、信号線駆動回路14から出力される各色のデータ信号が、信号線XR1〜XRm,XG1〜XGm,XB1〜XBmおよびスイッチングトランジスタTsを介して、画素20R,20G,20Bへ一斉に供給される。画素20R,20G,20Bに各色のデータ信号が供給されると、各保持キャパシタCsは、それぞれデータ信号に相対する電荷を蓄積する。
走査線駆動回路13が、走査線Y1〜Ynを線順次走査に基づき1本ずつ順次選択すると、画素20R,20G,20BのスイッチングトランジスタTsが順次、選択期間中だけオン状態になる。スイッチングトランジスタTsがオン状態になると、信号線駆動回路14から出力される各色のデータ信号が、信号線XR1〜XRm,XG1〜XGm,XB1〜XBmおよびスイッチングトランジスタTsを介して、画素20R,20G,20Bへ一斉に供給される。画素20R,20G,20Bに各色のデータ信号が供給されると、各保持キャパシタCsは、それぞれデータ信号に相対する電荷を蓄積する。
そして、スイッチングトランジスタTsがオフ状態になると、保持キャパシタCsに蓄積される電荷に相対した駆動電流が、駆動用トランジスタTdを介して有機EL素子23に供給される。有機EL素子23に駆動電流が供給されると、有機EL素子23はその駆動電流に即した輝度で発光する。これにより、有機EL素子23の発光する光が透明基板11側の外方に向かって出射され、データ信号に基づく画像が有機EL表示装置10(表示領域12)上に表示される。
なお、これら電源線VR1〜VRm,VG1〜VGm,VB1〜VBmは、それぞれ共通電源線15に接続されており、共通電源線15は、駆動電源Voをそれぞれ電源線VR1〜VRm,VG1〜VGm,VB1〜VBmに供給するように記載したが、発光色毎駆動電源および共通電源線を設けてもよい。ただし、電源線VR1〜VRm,VG1〜VGm,VB1〜VBmに対して共通の共通電源線15にて表示領域12の最外周部を構成することにより、同電位の配線で静電気を遮蔽でき好ましい。
従って、上記実施形態によれば以下のような効果を得ることができる。
(1)上記実施形態では、表示領域12の最外周部左側に併設される赤色用画素20Rに対して、第1赤色用電源線VR1を各制御素子(スイッチングトランジスタTsと駆動用トランジスタTd)、すなわち、制御素子形成領域よりも左側に配設させた。従って、第1赤色用電源線VR1が形成される分だけ、各制御素子を表示領域12の左側辺から離間して形成することができる。その結果、表示領域12の最外周左側に併設される各制御素子に対して、静電気の電荷の侵入を低減することができる。ひいては、最外周部左側に併設される赤色用制御素子形成領域22Rの配置を変更するだけで静電気の電荷の侵入を低減することができ、有機EL表示装置10の製造コストの増加と生産性の低下を回避して制御素子の静電破壊を防止することができる。
(1)上記実施形態では、表示領域12の最外周部左側に併設される赤色用画素20Rに対して、第1赤色用電源線VR1を各制御素子(スイッチングトランジスタTsと駆動用トランジスタTd)、すなわち、制御素子形成領域よりも左側に配設させた。従って、第1赤色用電源線VR1が形成される分だけ、各制御素子を表示領域12の左側辺から離間して形成することができる。その結果、表示領域12の最外周左側に併設される各制御素子に対して、静電気の電荷の侵入を低減することができる。ひいては、最外周部左側に併設される赤色用制御素子形成領域22Rの配置を変更するだけで静電気の電荷の侵入を低減することができ、有機EL表示装置10の製造コストの増加と生産性の低下を回避して制御素子の静電破壊を防止することができる。
(2)また、表示領域12の最外周部左側近傍に形成される緑色用画素20Gおよび青色用画素20Bに対して、赤色用画素20Rと同じく、第1緑色用電源線VG1および第1青色用電源線VB1をそれぞれ制御素子よりも左側に配設させた。従って、表示領域12の最外周左側近傍に併設される制御素子に対して、その静電破壊を確実に防止することができる。
(3)上記実施形態では、表示領域12の最外周部上側に併設される画素20R,20G,20Bに対して、各有機EL素子23(発光素子形成領域)を各制御素子よりも上側に形成させた。従って、有機EL素子23が形成される分だけ、制御素子(スイッチングトランジスタTsと駆動用トランジスタTd)を表示領域12の上側辺から離間して形成することができる。その結果、表示領域12の最外周上側に併設される制御素子に対して、静電気の電荷の侵入を低減することができる。ひいては、最外周上側に併設される制御素子形成領域22R,22G,22Bの配置を変更するだけで静電気の電荷の侵入を低減することができ、有機EL表示装置10の製造コストの増加と生産性の低下を回避して制御素子の静電破壊を防止することができる。
(4)上記実施形態では、画素形成領域16に、それぞれ赤色用画素20R、緑色用画素20G並びに青色用画素20Bを形成させた。従って、有機EL表示装置10にフルカラー表示をさせることができ、その制御素子(スイッチングトランジスタTsと駆動用トランジスタTd)の静電破壊を防止することができる。
(5)上記実施形態では、有機EL素子23を備えた有機EL表示装置10に対して、その画素20R,20G,20Bの制御素子(スイッチングトランジスタTsと駆動用トランジスタTd)の静電破壊を防止することができる。
(第2実施形態)
以下、本発明の表示装置を有機EL表示装置に具体化した第2実施形態を図4に従って説明する。第2実施形態は、第1実施形態に示す表示領域12に対して、右半分の画素形成領域について、その画素形成領域中の各素子形成領域の配置を変更したものである。そのため、以下ではその変更点について詳細に説明する。
(第2実施形態)
以下、本発明の表示装置を有機EL表示装置に具体化した第2実施形態を図4に従って説明する。第2実施形態は、第1実施形態に示す表示領域12に対して、右半分の画素形成領域について、その画素形成領域中の各素子形成領域の配置を変更したものである。そのため、以下ではその変更点について詳細に説明する。
図4は、透明基板11上に形成される各画素形成領域16中の各素子形成領域の配置を示す要部概略配置図。なお、図4では、表示領域12の最外周辺に対する画素形成領域中の各素子形成領域の位置関係を示すため、走査線駆動回路13および信号線駆動回路14を説明の便宜上省略している。
図4に示すように、表示領域12の行方向略中央には、列方向に沿った列反転領域Aが設けられている。そして、列反転領域Aを境に、その右側半分の画素形成領域についてその各素子形成領域の配置を第1実施形態と異なる配置にしている。
本実施形態では、列反転領域Aを境に右側半分の各画素40R,40G,40Bを形成する画素形成領域16を通る信号線と電源線との配置を、左側半分の各画素20R,20G,20Bの信号線と電源線の配置と、左右反対に配置している。
つまり、右側半分の各画素40R,40G,40Bの画素形成領域16において、線幅の短い信号線は、発光素子形成領域41R,41G,41Bおよび制御素子形成領域42R,42G,42Bの左側に配設される。各画素40R,40G,40Bの画素形成領域16において、線幅の長い電源線は、発光素子形成領域41R,41G,41Bおよび制御素子形成領域42R,42G,42Bの右側に配設される。
また、前記実施形態と同様に、画素40R,40G,40Bの各色に相対して設けられる発光素子形成領域41R,41G,41Bは、図4に示すように、画素形成領域16の上側(表示領域12の上側)に偏倚して設けられている。
さらに、前記実施形態と同様に、画素40R,40G,40Bの各色に相対して設けられる制御素子形成領域42R,42G,42Bは、図4に示すように、発光素子形成領域41R,41G,41Bが形成される分だけ、画素形成領域16の下側(表示領域12の
下側)に偏倚して配設されている。さらにまた、制御素子形成領域42R,42G,42Bは、画素形成領域16内の右側に電源線VRm,VGm,VBmが配設される分だけ、画素形成領域16の左側(表示領域12の左側)に偏倚して配設される。
下側)に偏倚して配設されている。さらにまた、制御素子形成領域42R,42G,42Bは、画素形成領域16内の右側に電源線VRm,VGm,VBmが配設される分だけ、画素形成領域16の左側(表示領域12の左側)に偏倚して配設される。
従って、上記実施形態によれば第1実施形態に加え以下のような効果を得ることができる。すなわち、表示領域12の最外周部右側に形成される青色用画素40Bに対して、第m青色用電源線VBmを制御素子よりも右側に配設させた。これにより、第m青色用電源線VBmが配設される分だけ、制御素子を表示領域12の右側辺よりも離間して形成することができる。その結果、表示領域12の最外周右側に併設される制御素子に対して、静電気の電荷の侵入を低減することができる。ひいては、最外周部右側に併設される青色用制御素子形成領域42Bの配置を変更するだけで静電気の電荷の侵入を低減することができ、有機EL表示装置10の製造コストの増加と生産性の低下を回避して制御素子の静電破壊を防止することができる。
また、表示領域12の最外周部右側近傍に形成される緑色用画素40Gおよび赤色用画素40Rに対して、青色用画素40Bと同じく、第m緑色用電源線VGmおよび第m赤色用電源線VRmをそれぞれ制御素子よりも右側に配設させた。従って、表示領域12の最外周右側近傍に併設される制御素子に対して、その静電破壊を確実に防止することができる。
さらに、赤色用画素40Rと青色用画素20Bとが相対向する領域として列反転領域Aを設けた。この列反転領域Aには、有機EL素子の陰極を接地するコンタクト配線を形成することができる。その結果、コンタクト配線の形成領域を別途設ける場合に比べ、その形成領域分だけ透明基板11上に表示領域12を拡大形成することができる。
なお、図4に示すように、上記実施形態では列反転領域Aを表示領域12の行方向略中央に形成したが、これを変更して、列反転領域Aを表示領域12の左側近傍、或いは右側近傍に形成する構成としてもよい。さらには、表示領域12の最外周部左右上側を形成する画素形成領域16の制御素子のみが、表示領域12の最外周部左右上側から離間する側に偏倚して配設される構成にしてもよい。また、赤色用画素40Rおよび緑色用画素40Gをそれぞれ赤色用画素20Rおよび緑色用画素20Gと同じ制御素子の配置構成に変更して、青色用画素20B,40Bの制御素子のみが、列反転領域Aを境にその配置構成を反転させるようにしてもよい。
(第3実施形態)
以下、本発明の表示装置を有機EL表示装置に具体化した第3実施形態を図5に従って説明する。第3実施形態は、第2実施形態に示す表示領域12に対して、下側半分の画素形成領域について、その画素形成領域中の各素子形成領域の配置を変更したものである。そのため、以下ではその変更点について詳細に説明する。
(第3実施形態)
以下、本発明の表示装置を有機EL表示装置に具体化した第3実施形態を図5に従って説明する。第3実施形態は、第2実施形態に示す表示領域12に対して、下側半分の画素形成領域について、その画素形成領域中の各素子形成領域の配置を変更したものである。そのため、以下ではその変更点について詳細に説明する。
図5は、透明基板11上に形成される各種素子形成領域の配置を示す要部概略配置図。なお、図5では、表示領域12の最外周辺に対する各種素子形成領域の位置関係を示すため、走査線駆動回路13および信号線駆動回路14を説明の便宜上省略している。
図5に示すように、表示領域12の下側半分の各画素50R,50G,50B,60R,60G,60Bが形成される画素形成領域16について、その各素子形成領域の配置を第2実施形態と異なる配置形成にしている。
本実施形態では、画素50R〜60Bの画素形成領域16中の発光素子形成領域51R〜61Bは同画素形成領域16の下側(外部接続部30側)に偏倚して設けられている。そして、画素50R〜60Bの画素形成領域16中の制御素子形成領域52R〜62Bは
、図5に示すように、それぞれ発光素子形成領域51R〜61Bの上側(表示領域12の上側)に偏倚して配設されている。
、図5に示すように、それぞれ発光素子形成領域51R〜61Bの上側(表示領域12の上側)に偏倚して配設されている。
従って、上記実施形態によれば第2実施形態に加え以下のような効果を得ることができる。すなわち、表示領域12の最外周部四辺に形成される画素に対して、各制御素子を表示領域12の中心側に偏倚するように配置させた。これにより、第1赤色用電源線VR1および第m赤色用電源線VRm、ならびに発光素子形成領域51R〜61Bが形成される分だけ、制御素子を表示領域12の最外周四辺から離間して形成することができる。その結果、表示領域12の最外周四辺に併設される制御素子に対して、静電気の電荷の侵入を低減することができる。ひいては、最外周四辺に併設される制御素子の形成領域を中心側に偏倚するだけで静電気の電荷の侵入を低減することができ、有機EL表示装置10の製造コストの増加と生産性の低下を回避して制御素子の静電破壊を防止することができる。
なお、上記実施形態において、画素50R〜60Bが画素20R〜40Bと相対向する位置は、表示領域12の列方向中央であってもよく、或いは表示領域12の上側近傍や下側近傍であってもよい。さらには、表示領域12の最外周部四辺を形成する画素形成領域16の制御素子のみが、表示領域12の中心側に偏倚して配設される構成にしてもよい。また、赤色用画素50Rおよび緑色用画素50Gをそれぞれ赤色用画素60Rおよび緑色用画素60Gと同じ制御素子の配置構成に変更して、青色用画素50B,60Bの制御素子のみが、列反転領域Aを境にその配置構成を反転させるようにしてもよい。
(第4実施形態)
以下、本発明の表示装置を有機EL表示装置に具体化した第4実施形態を図6および図7に従って説明する。第4実施形態は、第3実施形態の透明基板11を複数枚貼り合わせて1つの有機EL表示装置10を形成したものである。そのため、以下ではその変更点について詳細に説明する。
(第4実施形態)
以下、本発明の表示装置を有機EL表示装置に具体化した第4実施形態を図6および図7に従って説明する。第4実施形態は、第3実施形態の透明基板11を複数枚貼り合わせて1つの有機EL表示装置10を形成したものである。そのため、以下ではその変更点について詳細に説明する。
図6は、有機EL表示装置10に備えられる透明基板の配置を示す配置図である。図7は、有機EL表示装置10に備えられる透明基板の表示領域において、各画素形成領域中の各素子形成領域の配置を示す配置図である。なお、図7では各種素子形成領域の配置を示すため、走査線駆動回路13および信号線駆動回路14を説明の便宜上省略している。
図6に示すように、有機EL表示装置10には、4枚の透明基板11a,11b,11c,11dが備えられている。その透明基板11a,11b,11c,11dは、それぞれ列方向接合部65aおよび行方向接合部65bで接合され、大型基板65cを形成している。
透明基板11aは、図6に示されるように、大型基板65cの左下部を形成している。その透明基板11a上には、図7に示すように、第3実施形態と同じ各素子形成領域の配置からなる表示領域12aを備えている。その透明基板11a外縁であって列方向接合部65aおよび行方向接合部65bと相対する外側辺、すなわち透明基板11aの図7における上側辺および右側辺は、各画素形成領域16近傍まで研磨されている。
また、なお、透明基板11b,11c,11dも透明基板11aと同じく、第3実施形態と同じ各素子形成領域の配置からなる表示領域12aを備えている。従って、透明基板11b,11c,11dの基板外縁であって列方向接合部65aおよび行方向接合部65bに相対する外側辺が、透明基板11aと同様に研磨されている。
従って、上記構成による有機EL表示装置10では、以下のような効果を得ることができる。すなわち、透明基板11a,11b,11c,11dの研磨される外側辺に対して、各制御素子は、その外側辺から離間する方向に偏倚して配置される。例えば、透明基板
11aの場合、研磨される外側辺と相対する表示領域12aの最外周上側および最外周右側では、各制御素子(スイッチングトランジスタTsと駆動用トランジスタTd)が、それぞれ表示領域12aの下側および左側に偏倚して配置される。そのため、各制御素子は、研磨される外側辺から偏倚して離間する分だけ、研磨する際に発生する静電気の電荷の侵入を低減することができる。その結果、制御素子の配置を変更するだけで静電気の電荷の侵入を低減することができる。ひいては、大型の有機EL表示装置10に対しても、その製造コストの増加と生産性の低下を回避して、制御素子の静電破壊を防止することができる。
11aの場合、研磨される外側辺と相対する表示領域12aの最外周上側および最外周右側では、各制御素子(スイッチングトランジスタTsと駆動用トランジスタTd)が、それぞれ表示領域12aの下側および左側に偏倚して配置される。そのため、各制御素子は、研磨される外側辺から偏倚して離間する分だけ、研磨する際に発生する静電気の電荷の侵入を低減することができる。その結果、制御素子の配置を変更するだけで静電気の電荷の侵入を低減することができる。ひいては、大型の有機EL表示装置10に対しても、その製造コストの増加と生産性の低下を回避して、制御素子の静電破壊を防止することができる。
(第5実施形態)
以下、本発明の電子機器をパーソナルコンピュータに具体化した第5実施形態を図8に従って説明する。図8は、パーソナルコンピュータを示す概略斜視図である。
以下、本発明の電子機器をパーソナルコンピュータに具体化した第5実施形態を図8に従って説明する。図8は、パーソナルコンピュータを示す概略斜視図である。
パーソナルコンピュータ70は、図8に示すように、モバイル型のパーソナルコンピュータであって、キーボード71を備えた本体部72と、有機EL表示装置10を用いた表示ユニット73とを備えている。
パーソナルコンピュータ70によれば、その製造コストの増加と生産性の低下を回避して制御素子の静電破壊の防止を実現することができる。
なお、本発明は以下のように変更して具体化することもできる。
なお、本発明は以下のように変更して具体化することもできる。
・上記実施例では、表示装置を有機EL表示装置10として具体化したが、本発明は、有機EL素子23以外の発光素子を用いた表示装置や電子装置にも適用可能である。例えば、駆動電流に応じて発光の階調が調整可能な他の種類の発光素子(LEDやFED等)、或いは液晶を備える表示装置にも適用することができる。
・上記実施形態では、2つのTFTからなる画素によって具体化したが、例えば3つのTFTを用いて構成してもよく、その電気的構成は、TFTや信号線、さらには有機EL素子や電源線の数量に限定されない。
・上記実施形態では、画素に形成される有機EL素子と各種配線とが、行方向に沿って電源線、有機EL素子、信号線の順序で配置されるように構成した。これを変更し、例えば信号線、電源線、有機EL素子の順序で構成してもよく、制御素子が表示領域の中心方向に偏倚する構成であればよい。
・第5実施形態は、図8に示すようなパーソナルコンピュータ70に限らず、携帯電話、デジタルカメラ等の各種の電子機器に適用できる。
10…表示装置としての有機EL表示装置、11…透明基板、12…表示領域、16…画素形成領域、20R,40R,50R,60R…赤色用画素、20G,40G,50G,60G…緑色用画素、20B,40B,50B,60B…青色用画素、21R,21G,21B…発光素子形成領域、22R,22G,22B…制御素子形成領域、23…発光素子としての有機EL素子、70…電子機器としてのパーソナルコンピュータ、Ts…制御素子を構成するスイッチングトランジスタ、Td…制御素子を構成する駆動用トランジスタ、VR1,VG1,VB1,VRm,VGm,VBm…電源線。
Claims (8)
- 画素形成領域中の制御素子形成領域に形成された制御素子と前記画素形成領域中の発光素子形成領域に形成された発光素子を有した画素が、基板上の表示領域にマトリックス状に配置された表示装置において、
前記表示領域の最外周部に形成された各画素の前記制御素子形成領域の各々を、前記表示領域の中心側に偏倚させて形成したことを特徴とする表示装置。 - 画素形成領域中の制御素子形成領域に形成された制御素子と前記画素形成領域中の発光素子形成領域に形成された発光素子を有した画素が、基板上の表示領域にマトリックス状に配置されるとともに、マトリックス状に配置された各画素であってその一方向に併設された各画素について、それら各画素が形成される画素形成領域を通りそれら各画素に駆動電源を供給する電源線が併設された数だけ形成された表示装置において、
前記表示領域の前記一方向に沿う一外側辺に形成された各画素の画素形成領域を通る前記電源線を、前記制御素子形成領域より外側に形成したことを特徴とする表示装置。 - 画素形成領域中の制御素子形成領域に形成された制御素子と前記画素形成領域中の発光素子形成領域に形成された発光素子を有した画素が、基板上の表示領域にマトリックス状に配置されるとともに、マトリックス状に配置された各画素であってその一方向に併設された各画素について、それら各画素が形成される画素形成領域を通りそれら各画素に駆動電源を供給する電源線が併設された数だけ形成された表示装置において、
前記表示領域の前記一方向に沿って相対向する外側辺に形成された各画素の画素形成領域を通る前記電源線を、前記制御素子形成領域より外側に形成したことを特徴とする表示装置。 - 画素形成領域中の制御素子形成領域に形成された制御素子と前記画素形成領域中の発光素子形成領域に形成された発光素子を有した画素が、基板上の表示領域にマトリックス状に配置された表示装置において、
前記表示領域の一外側辺に形成された各画素の前記制御素子形成領域を、発光素子形成領域より前記表示領域の中心側に形成したことを特徴とする表示装置。 - 画素形成領域中の制御素子形成領域に形成された制御素子と前記画素形成領域中の発光素子形成領域に形成された発光素子を有した画素が、基板上の表示領域にマトリックス状に配置された表示装置において、
前記表示領域の相対向する外側辺に形成された各画素の前記制御素子形成領域を、発光素子形成領域より前記表示領域の中心側に形成したことを特徴とする表示装置。 - 請求項1〜5のいずれか1つに記載の表示装置において、
前記画素は、赤色の光を出射する赤色用画素と緑色の光を出射する緑色用画素と青色の光を出射する青色用画素である
ことを特徴とする表示装置。 - 請求項1〜6のいずれか1つに記載の表示装置において、
前記発光素子は、有機材料で構成させた有機EL素子である
ことを特徴とする表示装置。 - 請求項1〜7のいずれか1つに記載の表示装置を備えたことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004147681A JP2005331569A (ja) | 2004-05-18 | 2004-05-18 | 表示装置および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004147681A JP2005331569A (ja) | 2004-05-18 | 2004-05-18 | 表示装置および電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005331569A true JP2005331569A (ja) | 2005-12-02 |
Family
ID=35486294
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004147681A Withdrawn JP2005331569A (ja) | 2004-05-18 | 2004-05-18 | 表示装置および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005331569A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180015144A (ko) * | 2015-05-01 | 2018-02-12 | 이매진 코퍼레이션 | 대면적 oled 마이크로 디스플레이 및 그 제조 방법 |
-
2004
- 2004-05-18 JP JP2004147681A patent/JP2005331569A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180015144A (ko) * | 2015-05-01 | 2018-02-12 | 이매진 코퍼레이션 | 대면적 oled 마이크로 디스플레이 및 그 제조 방법 |
JP2018515901A (ja) * | 2015-05-01 | 2018-06-14 | イマジン・コーポレイション | 大面積oledマイクロディスプレイおよびその製造方法 |
KR102143682B1 (ko) * | 2015-05-01 | 2020-08-11 | 이매진 코퍼레이션 | 대면적 oled 마이크로 디스플레이 및 그 제조 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101736930B1 (ko) | 플렉서블 유기발광 디스플레이 장치 | |
WO2020228205A1 (zh) | 显示面板及显示装置 | |
KR101484681B1 (ko) | 유기 발광 표시 장치 | |
KR101142752B1 (ko) | 평판표시장치 | |
US20220045150A1 (en) | Amoled display panel and corresponding display device | |
CN106469748B (zh) | 透明显示面板及包括该透明显示面板的透明显示装置 | |
US9501960B2 (en) | Display panel | |
JP5339972B2 (ja) | 画像表示装置 | |
US9373299B2 (en) | Display device and method of forming a display device | |
US10355063B2 (en) | Organic light emitting display panel and organic light emitting diode display device including the same | |
JP6701781B2 (ja) | 電気光学装置、および電子機器 | |
JP5310214B2 (ja) | 表示装置および電子機器 | |
US11942032B2 (en) | Display apparatus including power line comprising first power line in first direction and second power line in second direction | |
US10141379B2 (en) | Organic light emitting diode display device with reduced reflectance | |
JP2019012621A (ja) | 電気光学装置、および電子機器 | |
CN111179831A (zh) | 一种显示基板和显示装置 | |
US11751449B2 (en) | Array substrate, display panel, and display device | |
CN108242213B (zh) | 显示装置 | |
JP2009111047A (ja) | カラー画像表示装置、シャドーマスクおよびシャドーマスクを使用したカラー画像表示装置の製造方法 | |
JP5617319B2 (ja) | 表示装置および電子機器 | |
JP2010002530A (ja) | 表示装置および電子機器 | |
CN113498534A (zh) | 显示基板及其驱动方法、显示装置 | |
JP2014106297A (ja) | 表示パネルおよびそれを用いた表示装置 | |
JP2005331569A (ja) | 表示装置および電子機器 | |
US20060038753A1 (en) | Light emitting display driver and method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070807 |