JP2005331425A - Defective device analysis method - Google Patents

Defective device analysis method Download PDF

Info

Publication number
JP2005331425A
JP2005331425A JP2004151183A JP2004151183A JP2005331425A JP 2005331425 A JP2005331425 A JP 2005331425A JP 2004151183 A JP2004151183 A JP 2004151183A JP 2004151183 A JP2004151183 A JP 2004151183A JP 2005331425 A JP2005331425 A JP 2005331425A
Authority
JP
Japan
Prior art keywords
defective
tray
test
analysis
place
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004151183A
Other languages
Japanese (ja)
Other versions
JP4490168B2 (en
Inventor
Yoshihiro Maesaki
義博 前崎
Hiroshi Teshigawara
寛 勅使河原
Yukihiko Kodaira
幸彦 小平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2004151183A priority Critical patent/JP4490168B2/en
Publication of JP2005331425A publication Critical patent/JP2005331425A/en
Application granted granted Critical
Publication of JP4490168B2 publication Critical patent/JP4490168B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To acquire data with high analysis density for every defective category with large compaction of failure analysis time by classifying non-defective goods and defective goods in a same storage box. <P>SOLUTION: An automatic test device is equipped with a tray 20 for mounting devices to be tested, the devices in the tray 20 are tested with a plurality of items, and after the tests the devices are restored to the tray 20. When the defects are generated in the automatic test equipment, the defective devices are classified in the tray 20 for every defective item. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、試験するためのIC等のデバイス(電子部品)が搭載されるトレーに不良項目毎に分類して不良デバイスを搭載できるようにして、不良デバイスの解析が容易にできるようにした不良デバイス解析方法に関する。   According to the present invention, a defect is classified so that a defective device can be mounted on a tray on which a device (electronic component) such as an IC for testing is mounted so that the defective device can be easily mounted. The present invention relates to a device analysis method.

(1):従来の自動試験装置(ハンドラー)の説明
図3は従来の自動試験装置(自動機)の説明図である。図3において、自動試験装置には、未試験部1、試験部2、ソケット部3、不良箱4、試験済み部5が設けてある。
(1): Description of Conventional Automatic Test Apparatus (Handler) FIG. 3 is an explanatory view of a conventional automatic test apparatus (automatic machine). In FIG. 3, the automatic test apparatus includes an untested part 1, a test part 2, a socket part 3, a defective box 4, and a tested part 5.

未試験部1は、試験を行っていない未試験のデバイスを搭載したトレーが収納される場所である。試験部2は、試験を行うデバイスを搭載したトレーが置かれる場所である。ソケット部3は、デバイスと接続して試験を行うソケットが設けられる場所である。不良箱4は、デバイスの試験の結果、不良品が収納される箱である。試験済み部5は、デバイスの試験の結果、良品を搭載したトレーを収納する場所である。   The untested portion 1 is a place where a tray on which an untested device that has not been tested is mounted is stored. The test unit 2 is a place where a tray loaded with a device to be tested is placed. The socket part 3 is a place where a socket for connecting to a device and performing a test is provided. The defective box 4 is a box that stores defective products as a result of device testing. The tested part 5 is a place for storing a tray on which non-defective products are mounted as a result of the device test.

(2):従来のトレーの説明
図4は従来のトレーの説明図である。図4において、トレーには、デバイスであるICをNO.1〜NO.100(100個のIC)まで搭載することができる。また、未試験部1や試験済み部5の収納部には、トレー枚数が最大10枚まで収納可能である。このため、一度に最大試験可能なICは1000個となる。
(2): Description of Conventional Tray FIG. 4 is an explanatory diagram of a conventional tray. In FIG. 4, ICs as devices can be loaded from NO.1 to NO.100 (100 ICs) on the tray. Further, the storage units of the untested part 1 and the tested part 5 can store up to 10 trays. Therefore, the maximum number of ICs that can be tested at one time is 1000.

(3):従来の自動機(ハンドラー)の動作の説明
以下、図3、図4に基づき従来の自動機の動作を説明する
(1) 自動機は、ICが搭載されたトレー(100個のICを搭載)を、未試験部1から試験部2へ搬送する。
(3): Description of Operation of Conventional Automatic Machine (Handler) Hereinafter, the operation of the conventional automatic machine will be described with reference to FIGS.
(1) The automatic machine transports a tray with 100 ICs (with 100 ICs) from untested part 1 to test part 2.

(2) 自動機は、ハンドで試験部2にあるトレーからICを1個のみ、ソケット部3へ移動する。   (2) The automatic machine moves only one IC from the tray in the test unit 2 to the socket unit 3 by hand.

(3) 自動機は、ソケット部3でIC試験を行い、良品の場合はハンドで試験部2にあるトレーの元の位置へICを戻し、不良品の場合はハンドで不良箱4へICを入れる。   (3) The automatic machine performs an IC test at the socket part 3. If it is a non-defective product, the IC is returned to the original position of the tray in the test part 2 by hand, and if it is defective, the IC is put into the defective box 4 by hand. Put in.

(4) 自動機は、試験部2にあるトレーに搭載されているICがすべて試験を行うまで、前記(2) 〜(3) を繰り返す。   (4) The automatic machine repeats steps (2) to (3) until all the ICs mounted on the tray in the test section 2 have tested.

(5) 自動機は、試験部2にあるトレーに搭載されているICがすべて試験完了した場合、試験済み部5へトレーを搬送する。   (5) The automatic machine transports the tray to the tested part 5 when all the ICs mounted on the tray in the testing part 2 have been tested.

このように、トレーに搭載しているICは、NO.1からNO.100まで順番に試験を行う。全ての試験が終了した後、技術者は不良箱4に入っているICを取り出し、ソケット3にセットした後、FAIL(不良)データログなどを取得し不良解析を実施していた。   In this way, the ICs mounted on the tray are tested in order from NO.1 to NO.100. After all the tests were completed, the engineer took out the IC contained in the defective box 4 and set it in the socket 3, and then acquired a FAIL (defective) data log or the like to perform a failure analysis.

(4):不良ICチップの分類の説明
従来、デバイスの測定を行い、不良が発生した場合、自動で不良箱の該当する不良分類箇所に不良デバイスを収納する不良デバイスの分類収納機構があった(特許文献1参照)。
実開平5−94780号公報
(4): Explanation of classification of defective IC chip Conventionally, when a device is measured and a defect occurs, there is a defective device classification storing mechanism that automatically stores the defective device in the corresponding defective classification portion of the defective box. (See Patent Document 1).
Japanese Utility Model Publication No. 5-94780

上記従来の自動機で、IC(メモリ等)試験を行う上で、次のような課題があった。   When performing the IC (memory etc.) test with the conventional automatic machine, there are the following problems.

(1):不良が発生すると、不良箱へ入れ、すべての試験が終わった後、自動機を停止した後、技術者がマニアルで、1個づつ不良解析を行っていたため、解析時間に多大な時間が掛かっていた。また、不良解析を行う専門の技術者が必要なものであった。   (1): When a defect occurs, it is put in a defect box, and after all the tests are completed, the automatic machine is stopped, and then the engineer performs manual defect analysis one by one. It took time. In addition, a specialized engineer who performs defect analysis is necessary.

(2):不良箱の該当する不良分類箇所に不良デバイスを収納する分類収納機構は、良品と不良品とを同一収納箱で分類するものではなかった。   (2): The classification storage mechanism that stores a defective device in a corresponding defective classification portion of a defective box does not classify a good product and a defective product in the same storage box.

本発明は、上記従来の課題を解決し、同一収納箱で、良品と不良品の分類を行い、不良解析時間の大幅な短縮と不良カテゴリ毎に解析密度の高いデータを取得できるようにすることを目的とする。   The present invention solves the above-mentioned conventional problems, classifies non-defective products and defective products in the same storage box, and greatly shortens the failure analysis time and acquires data with high analysis density for each failure category. With the goal.

図2は本発明のトレーの説明図である。図2中、20はトレー、21は良品置場、22は不良品置場、23は高温不良置場、24は低温不良置場である。   FIG. 2 is an explanatory diagram of the tray of the present invention. In FIG. 2, 20 is a tray, 21 is a non-defective product storage site, 22 is a defective product storage site, 23 is a high-temperature defective storage site, and 24 is a low-temperature defective storage site.

本発明は、上記の課題を解決するため次のように構成した。   The present invention is configured as follows to solve the above problems.

(1):試験を行うためのデバイスを搭載するトレー20と、前記トレー20内のデバイスの複数項目の試験を行い、該試験後、同じトレー20に戻す自動試験装置を備え、前記自動試験装置での試験で不良発生時に不良項目毎に前記トレー20内でデバイスの分類を行う。このため、同一収納箱であるトレーで、良品と不良品の分類を行うことができ、不良解析時間の大幅な短縮と不良カテゴリ毎に解析密度の高いデータを取得できる。   (1): The automatic test apparatus includes a tray 20 on which a device for performing a test is mounted, and an automatic test apparatus that tests a plurality of items of the devices in the tray 20 and returns to the same tray 20 after the test. When a defect occurs in the test, a device is classified in the tray 20 for each defective item. For this reason, it is possible to classify non-defective products and defective products using a tray that is the same storage box, and it is possible to greatly reduce the failure analysis time and obtain data with high analysis density for each failure category.

(2):前記(1)の不良デバイス解析方法において、前記自動試験装置での試験で不良発生時に、不良解析のための詳細な試験を行う。このため、不良解析を行うための詳しいデータを自動で取得することができる。   (2): In the defective device analysis method of (1), a detailed test for failure analysis is performed when a failure occurs in the test by the automatic test apparatus. For this reason, detailed data for performing failure analysis can be automatically acquired.

本発明によれば次のような効果がある。   The present invention has the following effects.

(1):自動試験装置での試験で不良発生時に不良項目毎にトレー内でデバイスの分類を行うため、同一収納箱であるトレーで、良品と不良品の分類を行うことができ、不良解析時間の大幅な短縮と不良カテゴリ毎に解析密度の高いデータを取得できる。   (1): Since a device is classified in the tray for each defective item when a defect occurs in a test with an automatic test equipment, it is possible to classify a non-defective product and a defective product in a tray that is the same storage box, and analyze the failure. Data with high analysis density can be acquired for each time category with a significant reduction in time.

(2):自動試験装置での試験で不良発生時に、不良解析のための詳細な試験を行うため、不良解析を行うための詳しいデータを自動で取得することができる。   (2): Since a detailed test for failure analysis is performed when a failure occurs in a test using an automatic test apparatus, detailed data for performing failure analysis can be automatically acquired.

(1):自動機(ハンドラー)の説明
本発明の自動試験装置(自動機)は従来の装置(図3)と同じ構成(但し、不良箱4は不要となる)であり、自動試験装置には、未試験部1、試験部2、ソケット部3、試験済み部5が設けてある。
(1): Explanation of automatic machine (handler) The automatic test apparatus (automatic machine) of the present invention has the same configuration as the conventional apparatus (FIG. 3) (however, the defective box 4 is not required). Are provided with an untested part 1, a test part 2, a socket part 3, and a tested part 5.

図1は本発明の自動試験装置の主要部の説明図である。図1において、IC(集積回路)であるメモリの自動試験を行う自動試験装置の主要部には、ソケット部3、トレー部11、ハンドラコントロール部12、ハンドラハンド部13、ソケット押え板部14、メモリテスターコントロール部15、メモリテスタードライバー部16、メモリテスターコンパレータ部17が設けてある。   FIG. 1 is an explanatory diagram of the main part of the automatic test apparatus of the present invention. In FIG. 1, main parts of an automatic test apparatus that performs an automatic test of a memory that is an IC (integrated circuit) include a socket part 3, a tray part 11, a handler control part 12, a handler hand part 13, a socket presser plate part 14, A memory tester control unit 15, a memory tester driver unit 16, and a memory tester comparator unit 17 are provided.

ソケット部3は、試験を行うデバイスであるIC(ここではメモリ)と接続して試験を行うソケットが設けられる場所である。トレー部11は、試験を行うICが搭載されたトレー20が置かれるところ(試験部2)である。ハンドラコントロール部12は、ハンドラハンド部13の制御を行うものである。ハンドラハンド部13は、ハンドラコントロール部12の制御によりトレー部11のICをハンドでソケット部3に移動し、試験の終わった正常(良品)なICをハンドでトレー部11に戻すものである。ソケット押え板部14は、ソケット押え板を上下に移動して試験を行うICをソケットと電気的に接続するものである。メモリテスターコントロール部15は、メモリテスターの制御を行うものである。メモリテスタードライバー部16は、メモリテスターコントロール部15の制御によりICであるメモリの試験を行うためメモリの駆動を行うものである。メモリテスターコンパレータ部17は、メモリ(IC)試験の結果を設定値と比較し、不良品か良品か等の判別をするものである。   The socket section 3 is a place where a socket for performing a test by connecting to an IC (here, a memory) that is a device for performing the test is provided. The tray unit 11 is a place (test unit 2) where a tray 20 on which an IC to be tested is mounted is placed. The handler control unit 12 controls the handler hand unit 13. The handler hand unit 13 moves the IC of the tray unit 11 to the socket unit 3 by hand under the control of the handler control unit 12, and returns a normal (non-defective) IC for which testing has been completed to the tray unit 11 by hand. The socket pressing plate portion 14 is for electrically connecting an IC for testing by moving the socket pressing plate up and down. The memory tester control unit 15 controls the memory tester. The memory tester driver unit 16 drives the memory in order to test the memory that is an IC under the control of the memory tester control unit 15. The memory tester comparator unit 17 compares the result of the memory (IC) test with a set value and determines whether it is a defective product or a non-defective product.

(2):トレーの説明
図2は本発明のトレーの説明図である。図2において、トレー20には、上部に試験を行うデバイスであるICを搭載するIC搭載部21(試験後は良品置場)と下部の不良品置場22が設けてある(従って、上部半分をIC搭載部21とした場合は、試験前は下部半分は空き領域となる)。上部のIC搭載部21は、試験後は良品置場となる。不良品置場22には、高温不良置場23と低温不良置場24が設けてある。高温不良置場23には、高温かつカテゴリー1(CAT1H)〜高温かつカテゴリー3(CAT3H)が設けてある。低温不良置場24には、低温かつカテゴリー1(CAT1L)〜低温かつカテゴリー3(CAT3L)が設けてある。そして、各カテゴリーには、3個までの不良品を置くことができる(例えば、高温かつカテゴリー1にはCAT11H〜CAT13Hの3個のIC置場がある)。
(2): Explanation of tray FIG. 2 is an explanatory view of the tray of the present invention. In FIG. 2, the tray 20 is provided with an IC mounting portion 21 (a non-defective product place after the test) and an inferior product place 22 at the bottom (the upper half is placed on the IC). In the case of the mounting part 21, the lower half is an empty area before the test). The upper IC mounting part 21 becomes a non-defective place after the test. The defective product storage 22 is provided with a high temperature defective storage 23 and a low temperature defective storage 24. The high temperature defect storage 23 is provided with high temperature and category 1 (CAT1H) to high temperature and category 3 (CAT3H). The low temperature defective storage 24 is provided with a low temperature category 1 (CAT1L) to a low temperature category 3 (CAT3L). In each category, up to three defective products can be placed (for example, there are three IC locations CAT11H to CAT13H in high temperature and category 1).

このように、(例えば、機能試験毎のカテゴリーに分けられた)トレーを見れば、良品、高温不良品、低温不良品および不良カテゴリー等が容易に分かる。また、良品、高温不良品、低温不良品置場毎(カテゴリー毎)にトレーを色分けすることによって、IC試験後の状態が一目で分かるようにすることもできる。また、カテゴリーの数や不良品置場の数は適当(予想される不良率等により)に増減することができる。さらに、トレーの一部(この例では半分)を不良品置場にしているため、従来のトレーの大きさを変更しないで対応することができる。   In this way, if a tray (for example, divided into categories for each functional test) is viewed, non-defective products, high-temperature defective products, low-temperature defective products, defective categories, and the like can be easily understood. In addition, by color-coding the tray for each non-defective product, high-temperature defective product, and low-temperature defective product place (for each category), the state after the IC test can be understood at a glance. In addition, the number of categories and the number of defective product storage areas can be increased or decreased appropriately (depending on the expected defect rate, etc.). Furthermore, since a part of the tray (half in this example) is used as a defective item storage place, it can be handled without changing the size of the conventional tray.

(3):自動機の動作の説明
以下、自動機の動作を図1〜図3を参照して説明する。
(3): Description of Operation of Automatic Machine Hereinafter, the operation of the automatic machine will be described with reference to FIGS.

(1) 自動機は、ICが搭載されたトレーを、未試験部1から試験部2へ搬送する。   (1) The automatic machine conveys the tray on which the IC is mounted from the untested part 1 to the test part 2.

(2) 自動機は、ハンドで試験部2にあるトレーからICを1個のみ、ソケット部3へ移動する。   (2) The automatic machine moves only one IC from the tray in the test unit 2 to the socket unit 3 by hand.

(3) 自動機は、ソケット部3でIC試験を行い、良品の場合はハンドで試験部2にあるトレーの元の位置へICを戻し、不良品の場合はハンドでトレーの不良品置場22に入れる(高温試験の場合は高温不良置場23に低温試験の場合は低温不良置場24にそれぞれ不良カテゴリーに分けて入れる)。   (3) The automatic machine performs an IC test at the socket part 3. If it is a non-defective product, the IC is returned to the original position of the tray in the test part 2 by a hand. (In the case of a high-temperature test, it is put into a high-temperature defective place 23, and in the case of a low-temperature test, it is put into a low-temperature defective place 24, respectively, into defective categories).

(4) 自動機は、試験部2にあるトレーに搭載されているICがすべて試験を行うまで、前記(2) 〜(3) を繰り返す。   (4) The automatic machine repeats steps (2) to (3) until all the ICs mounted on the tray in the test section 2 have tested.

(5) 自動機は、試験部2にあるトレーに搭載されているICがすべて試験完了(高温および低温試験)完了した場合、必要に応じさらに詳しい不良解析を行う。   (5) When all the ICs mounted on the tray in the test section 2 have completed the test (high temperature and low temperature tests), the automatic machine will perform further detailed failure analysis as necessary.

(4):詳しい不良解析の説明
トレーの下部分を不良置場とする。そして、不良置場は、高温と低温不良へ分類し、更に不良テスト項目(カテゴリ分類)毎に分類を行う。このように、上記でも不良解析も行われているが、さらに詳しい解析を行うためには、不良解析用テストプログラムを使用する。
(4): Detailed explanation of defect analysis The lower part of the tray is used as a defect place. The defective place is classified into high temperature and low temperature defects, and further classified for each defect test item (category classification). As described above, the defect analysis is performed as described above, but in order to perform a more detailed analysis, a test program for defect analysis is used.

例として、高温かつカテゴリー1(CAT11H)サンプルの不良解析の場合を説明する。   As an example, a case of failure analysis of a high-temperature category 1 (CAT11H) sample will be described.

(1) 試験部のトレーに搭載されているICの試験が終了した時点で、高温不良置場のCAT11Hにある不良サンプルを、ソケット部3へ移動する。   (1) When the test of the IC mounted on the tray of the test section is completed, the defective sample in the CAT 11H of the high temperature defective place is moved to the socket section 3.

(2) ICへ高温送風を行う。   (2) Blow hot air to the IC.

(3) 高温かつカテゴリー1(CAT1H)の不良解析用テストプログラム(例、電源電圧の変化させた時のアクセス時間のテスト)を呼び出す。   (3) Call a test program for failure analysis of high temperature and category 1 (CAT1H) (eg, access time test when the power supply voltage is changed).

(4) 不良解析データを取得し、保存する。   (4) Obtain defect analysis data and save it.

(5) ソケット部3から、ICをもとの不良置場(CAT11H)へ置く。   (5) From the socket part 3, place the IC in the original defective place (CAT11H).

(6) 他のCAT1Hの不良サンプルがある場合、前記(1) 〜(5) 項を繰り返す。   (6) If there is another defective sample of CAT1H, repeat the above items (1) to (5).

このようにして、不良置場のサンプルのデバイス試験とは別の更に詳しい不良解析もすべて自動で行うことができる。   In this way, it is possible to automatically perform all the detailed defect analysis other than the device test of the sample in the defective place.

このように、本発明によれば、不良デバイスがカテゴリー毎に置かれているので、例えば、高温不良のカテゴリー1のサンプルを解析する場合のように、不良を特化(不要と思われる低温等の他のカテゴリーの解析を省略)して、自動で不良解析を行うことにより、不良解析時間の大幅な短縮(基本的には、技術者の解析作業不要)となり、また、不良カテゴリ毎に、解析密度の高いデータを取得することが可能となる。   As described above, according to the present invention, since defective devices are placed for each category, for example, when analyzing a sample of category 1 of high-temperature defects, specialization of defects (low temperature or the like that seems unnecessary) By omitting the analysis of other categories) and performing failure analysis automatically, the time required for failure analysis is greatly reduced (essentially, engineers do not need to perform analysis work). Data with high analysis density can be acquired.

なお、上記の例では、トレーの不良置場からソケット部3へ移動して不良解析用テストプログラムを呼び出して詳しい解析をする説明をしたが、最初にソケット部3で不良品と判った時点で(トレーの不良置場に戻さずに)不良解析用テストプログラムを呼び出して詳しい解析を行うこともできる。   In the example described above, the detailed analysis is performed by moving from the defective place of the tray to the socket unit 3 and calling the test program for defect analysis. However, when the socket unit 3 first determines that the product is defective ( It is also possible to call up a test program for failure analysis (without returning to the defective storage area of the tray) for detailed analysis.

本発明の自動試験装置の主要部の説明図である。It is explanatory drawing of the principal part of the automatic test apparatus of this invention. 本発明のトレーの説明図である。It is explanatory drawing of the tray of this invention. 従来の自動試験装置の説明図である。It is explanatory drawing of the conventional automatic test apparatus. 従来のトレーの説明図である。It is explanatory drawing of the conventional tray.

符号の説明Explanation of symbols

20 トレー
21 良品置場
22 不良品置場
23 高温不良品置場
24 低温不良品置場
20 Tray 21 Good product place 22 Defective product place 23 High temperature defective place 24 Low temperature defective place

Claims (2)

試験を行うためのデバイスを搭載するトレーと、
前記トレー内のデバイスの複数項目の試験を行い、該試験後、同じトレーに戻す自動試験装置を備え、
前記自動試験装置での試験で不良発生時に不良項目毎に前記トレー内でデバイスの分類を行うことを特徴とした不良デバイス解析方法。
A tray with devices for testing,
An automatic test apparatus that performs a plurality of tests on devices in the tray and returns the same tray after the test,
A defective device analysis method comprising: classifying devices in the tray for each defective item when a defect occurs in a test by the automatic test apparatus.
前記自動試験装置での試験で不良発生時に、不良解析のための詳細な試験を行うことを特徴とした請求項1記載の不良デバイス解析方法。   2. The defective device analysis method according to claim 1, wherein a detailed test for failure analysis is performed when a failure occurs in the test by the automatic test apparatus.
JP2004151183A 2004-05-21 2004-05-21 Defective device analysis method Expired - Fee Related JP4490168B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004151183A JP4490168B2 (en) 2004-05-21 2004-05-21 Defective device analysis method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004151183A JP4490168B2 (en) 2004-05-21 2004-05-21 Defective device analysis method

Publications (2)

Publication Number Publication Date
JP2005331425A true JP2005331425A (en) 2005-12-02
JP4490168B2 JP4490168B2 (en) 2010-06-23

Family

ID=35486172

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004151183A Expired - Fee Related JP4490168B2 (en) 2004-05-21 2004-05-21 Defective device analysis method

Country Status (1)

Country Link
JP (1) JP4490168B2 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06124981A (en) * 1992-10-09 1994-05-06 Sony Corp Manufacture of semiconductor device
JP2003185712A (en) * 2001-12-19 2003-07-03 Fujitsu Ltd Dynamic burn-in device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06124981A (en) * 1992-10-09 1994-05-06 Sony Corp Manufacture of semiconductor device
JP2003185712A (en) * 2001-12-19 2003-07-03 Fujitsu Ltd Dynamic burn-in device

Also Published As

Publication number Publication date
JP4490168B2 (en) 2010-06-23

Similar Documents

Publication Publication Date Title
KR100524632B1 (en) Test-burn-in apparatus, in-line system using the test-burn-in apparatus and test method using the system
JP3009743B2 (en) Semiconductor device transfer processing equipment
KR980005983A (en) Semiconductor device test equipment
US6960908B2 (en) Method for electrical testing of semiconductor package that detects socket defects in real time
US20060152242A1 (en) Method of performing parallel test on semiconductor devices by dividing voltage supply unit
CN111209152A (en) DRAM chip aging test device, method, computer device and storage medium
KR100498509B1 (en) Flash memory test system capable of test time reduction and electrical test Method thereof
JP2018170418A (en) Inspection system, wafer map display device, wafer map display method, and computer program
CN1474272A (en) Method and equipment for detecting single plate by JTAG
JP2004117340A (en) Test equipment having two or more test boards in one handler and test method of the same
JP4490168B2 (en) Defective device analysis method
JPH0574909A (en) Wafer test method
TWI686810B (en) Memory chip overclocking test method
US20090024324A1 (en) Method and System for GRR Testing
JP2004333499A (en) Test method of semiconductor device
CN112309492A (en) Memory chip over-frequency test module and method thereof
JP4867014B2 (en) Test method and apparatus
JPH09178807A (en) Automatic handler for ic inspection
KR100835999B1 (en) IC Sorting Handler and Controlling method for the same
CN210253175U (en) Over-frequency testing device for memory chip
JP4317080B2 (en) Device test method
CN112317352B (en) Over-frequency testing method for memory chip
CN209947446U (en) Memory chip over-frequency test module
JP4409687B2 (en) Electronic component testing apparatus and electronic component testing method
CN100463133C (en) System, equipment and method for automatic testing IC complete device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090519

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090622

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090622

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090622

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100330

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100401

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140409

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees