JP2005328292A - ネットワーク機器 - Google Patents
ネットワーク機器 Download PDFInfo
- Publication number
- JP2005328292A JP2005328292A JP2004143984A JP2004143984A JP2005328292A JP 2005328292 A JP2005328292 A JP 2005328292A JP 2004143984 A JP2004143984 A JP 2004143984A JP 2004143984 A JP2004143984 A JP 2004143984A JP 2005328292 A JP2005328292 A JP 2005328292A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- frames
- combined
- network device
- sdram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Communication Control (AREA)
Abstract
【課題】 SDRAMなどの制御のオーバーヘッドが大きくバースト読み出し/書き込みモードを有する大容量メモリをフレームの一時格納用に備えるネットワーク機器において、短いフレームを処理するときのオーバーヘッドを低減する。
【解決手段】 クラスバッファ121−12nに格納されたフレームをフレーム長加算カウンタ32を用いて結合長を確認しつつフレーム結合処理部34において所定長を限度として結合した後、SDRAM20へ格納する。SDRAM20から読み出された結合フレームをフレーム分離処理部38において個々のフレームに分離した後、送信する。
【選択図】 図2
【解決手段】 クラスバッファ121−12nに格納されたフレームをフレーム長加算カウンタ32を用いて結合長を確認しつつフレーム結合処理部34において所定長を限度として結合した後、SDRAM20へ格納する。SDRAM20から読み出された結合フレームをフレーム分離処理部38において個々のフレームに分離した後、送信する。
【選択図】 図2
Description
本発明は、受信したフレームを一時的に格納するための、SDRAM(Synchronous Dynamic RAM),DDR(Double Data Rate)−SDRAM,QDR(Quad Data Rate)−SDRAM,FCRAM(Fast Cycle RAM)などの、1回のアドレス指定で複数のアドレスへの読み書きが可能なメモリを有するネットワーク機器に関する。
図1に本発明の対象となるネットワーク機器の従来技術の一例を示す。図1に示したネットワーク機器は、多数のホストから到来するフレームを各フレームに付された優先度に従って処理(例えばルーティング)するもので、流量のゆらぎを吸収するために大容量のメモリを備えている。なお、フレームの宛先アドレスまたは発信元アドレスそのものを優先度として扱うことによって、フレームの宛先またはフレームの発信元に応じた優先度で制御が行なわれる場合もある。
図1において、受信したフレームは、優先順確認部10においてフレームの正常性の確認及び優先順位(QOSクラス)を識別し、対応するクラスのクラスバッファ部121−12nに格納される。その後、書き込み優先制御部14およびSDRAMコントローラ16の書き込み制御部18の制御により、SDRAM20への書き込みが可能なタイミングで優先順位の高いクラスに蓄積されているフレームを1フレーム毎に読み出しつつSDRAM内の対応するクラスの領域への書き込みを行い、かつ読み出し時にも、読み出し優先制御部22およびSDRAMコントローラ16の読み出し制御部24の制御により、優先順位の高いクラスの領域に書かれたフレームから読み出す事でQOS制御を実現している。
この種の機器では、フレームを格納するメモリ20として、ネットワーク流量のゆらぎを吸収するため等の理由から大容量のメモリが必要であり、そのためビット単価の安いSDRAM(DDR−SDRAM,QDR−SDRAMを含む)などが使用される。SDRAMなどのDRAM(Dynamic RAM)では、行アドレスと列アドレスの指定(SDRAM制御)のために例えば数クロックのオーバーヘッドを要するので、アドレス指定後にそのアドレスから始まるメモリ領域にアドレス指定なしで連続して複数のデータの読み出しまたは書き込みを行なうバースト読み出しまたはバースト書き込みのモードが用意されている。
しかしながら図1の従来技術の場合、バースト読み出し/書き込みのモードを使用したとしても、フレーム長の短いフレームの割合が大きい場合は1フレーム毎のSDRAM制御用のオーバーヘッドの割合が増加する。例えば64バイトのフレームの場合、1フレームごとにフレームデータの読み出し/書き込みに要する16クロックに先だって数クロックのオーバーヘッドが必要となる。短いフレームの割合が大きい場合にはこれが帯域に影響を与える事となり、帯域の有効活用のネックとなっていた。
そこで本発明は、SDRAMなどの大容量のメモリを使用した装置において、フレーム長の短いフレームの書き込み/読み出し時のSDRAM制御用のオーバーヘッドを削減し、帯域の有効活用を可能とする事を目的とする。
本発明のネットワーク機器は、入力した複数のフレームを、フレーム長の合計が所定の上限を超えない範囲で1つの結合フレームに結合するフレーム結合処理部と、1回のアドレス指定で複数のアドレスへの読み書きが可能なメモリであって、フレーム結合処理部が結合した結合フレームを格納する大容量メモリと、大容量メモリから読み出された結合フレームを個々のフレームに分離するフレーム分離処理部とを具備することを特徴とする。
図2は本発明の第1の実施形態に係るネットワーク機器の構成を示す。
説明を簡単にするため、SDRAM20としてはプリチャージ動作(リフレッシュ動作)の必要のないSDRAMが使用されるか、または、プリチャージ動作が必要なSDRAMであってもそのプリチャージ動作の説明を省略するものとする。またSDRAMは1回のバースト読み出し/書き込みで例えば2048バイトまでの読み出し/書き込みが可能であるものとする。また、フレーム処理の優先順位はクラス0>クラス1>・・・・・>クラスnであり、最大フレーム長が1536バイト、最小フレームが64バイトのシステムとする。
クラスバッファ部121−12nおよび送信バッファ26はいずれも図3の構成を有している。クラスバッファ部121−12nの場合、制御メモリ(FIFO)26に対して情報メモリ読み出し信号を与えることによりクラスバッファ部121−12nのメモリ28にフレームが到着したか否か(empty情報)、フレームが到着している場合そのフレーム長などの情報が読み出される。読み出し制御部30にパケットメモリ読み出し信号を与えることにより、メモリ28内のフレームが読み出される。なお、メモリ28は小容量であるので、SRAM(Static RAM)などの、1クロック内でアドレス指定とデータの読み出し/書き込みができる、すなわちオーバーヘッドのないメモリが使用される。
図2に戻って、書き込み優先制御部14はクラスバッファ部121−12nへ情報メモリ読み出し信号を与えてempty情報を読み出すことによって、クラス毎にフレーム蓄積の有無の判断を行い、フレームの蓄積された優先順位の高いクラスのフレームからSDRAM内の対応するクラスの領域への書き込みを行う。その際に、そのクラスに複数のフレームが蓄積されている場合は、フレーム長加算カウンタ部32に付加情報(後述)を含めたフレーム長の加算を指令して2048バイトを超えない範囲の監視を行いながらフレーム結合処理部34にフレームを結合させSDRAMに書き込みを行う。
また、SDRAM20の読み出し側でも優先順位の高いクラスの領域から読み出しを行う事で優先処理を実現する。優先順位の低いフレームはSDRAM内に蓄積されていく為、規定時間を越えたフレームはエージング処理を行う。その際には結合フレームの各フレームの先頭のみの読み出しで判断し、削除対象のフレームだった場合は結合フレーム内の次のフレームの先頭までアドレスを飛ばす処理を行う。詳細には、例えば、フレーム結合時にエージング用タイマ36の値をフレームに付し、エージング用タイマの現在値との差が規定値以上であるフレームを削除対象とする。
図4に結合フレームの構成の一例を示す。ハッチングが施された領域が結合前のフレームのデータを示し、それ以外の部分がフレームの結合の際に追加される付加情報である。付加情報は、それ以降にフレームデータが存在することを“1”で示すフラグ38と、フレーム長40と優先度を示すQOS情報42と、エージング用タイマの値44を含んでいる。図4に示した例では、最小フレーム64バイトを最大31フレームまで結合することができる。
優先度の高い順にSDRAM20から読み出された結合フレームはフレーム分離処理部38において個々のフレームに分離され、送信バッファ26を経て出力される。
図5に本発明の第2の実施形態に係るネットワーク機器の構成を示す。第1の実施形態においてはフレームを結合する際に同一優先度クラスに属するフレームのみを結合してSDRAM20に優先度クラス毎に格納していたが、本実施形態ではSDRAM20には優先度クラスの区切りはなく、同一優先度クラスに属するフレームのみを結合するという制限なしで優先順位の高いフレームから順にフレームを結合する。そして、読み出し側に追加された流量監視部40において、フレーム分離処理後のフレームについて、一定時間に送信されるフレームの数をクラス毎にカウントすることによってクラス毎に流量を算出し、予め定めた流量を超えている優先度クラスのフレームについてはSDRAM20からの読み出し時に結合フレーム内で読み飛ばすことにより廃棄する。図示されているように、第1の実施形態におけるエージング処理も併用することができる。
図6は本発明の第3の実施形態に係るネットワーク機器の構成を示す。第2の実施形態では予め定めた流量を超えているフレームについて読み飛ばすことにより廃棄していたが、本実施形態では廃棄せずにSDRAM20に残し、そのアドレスを空きアドレス管理部42において管理する。そして、流量監視部40において測定される流量が規定流量よりも低下して読み出しが可能になったら、空きアドレス管理部42に格納されている情報に基いて古い順に読み出す。図示されているように、エージング処理の併用も同様に可能である。
Claims (5)
- 入力した複数のフレームを、フレーム長の合計が所定の上限を超えない範囲で1つの結合フレームに結合するフレーム結合処理部と、
1回のアドレス指定で複数のアドレスへの読み書きが可能なメモリであって、フレーム結合処理部が結合した結合フレームを格納する大容量メモリと、
大容量メモリから読み出された結合フレームを個々のフレームに分離するフレーム分離処理部とを具備するネットワーク機器。 - エージング用タイマをさらに具備し、
前記フレーム結合処理部は、結合するフレームの各々に該エージング用タイマの現在値を付し、
付されたエージング用タイマの値とエージング用タイマの現在値との差が所定値以上となったフレームが廃棄される請求項1記載のネットワーク機器。 - 前記フレーム結合処理部は、与えられた優先度が同じである複数のフレームを結合する請求項1または2記載のネットワーク機器。
- 出力されるフレームの流量を各フレームに与えられた優先度ごとに監視する流量監視部をさらに具備し、
大容量メモリに格納されている結合フレームに含まれる複数のフレームのうち、出力されるフレームの流量が予め定められた値以下である優先度のフレームのみが大容量メモリから読み出されて出力される請求項1または2記載のネットワーク機器。 - 流量が前記予め定められた値以下になって読み出しが可能になるまで大容量メモリ内に留まるフレームの格納位置を管理するアドレス管理部をさらに具備する請求項4記載のネットワーク機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004143984A JP2005328292A (ja) | 2004-05-13 | 2004-05-13 | ネットワーク機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004143984A JP2005328292A (ja) | 2004-05-13 | 2004-05-13 | ネットワーク機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005328292A true JP2005328292A (ja) | 2005-11-24 |
Family
ID=35474287
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004143984A Pending JP2005328292A (ja) | 2004-05-13 | 2004-05-13 | ネットワーク機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005328292A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021114798A (ja) * | 2016-05-27 | 2021-08-05 | パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカPanasonic Intellectual Property Corporation of America | ゲートウェイ装置、車載ネットワークシステム、転送方法及びプログラム |
-
2004
- 2004-05-13 JP JP2004143984A patent/JP2005328292A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021114798A (ja) * | 2016-05-27 | 2021-08-05 | パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカPanasonic Intellectual Property Corporation of America | ゲートウェイ装置、車載ネットワークシステム、転送方法及びプログラム |
JP7312210B2 (ja) | 2016-05-27 | 2023-07-20 | パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカ | ゲートウェイ装置、車載ネットワークシステム、転送方法及びプログラム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8225026B2 (en) | Data packet access control apparatus and method thereof | |
WO2019227724A1 (zh) | 数据读写方法、装置以及环形队列 | |
US9253093B2 (en) | Method for processing data packets in flow-aware network nodes | |
EP3657744B1 (en) | Message processing | |
US7627672B2 (en) | Network packet storage method and network packet transmitting apparatus using the same | |
US20080123525A1 (en) | System and Method for Filtering Packets in a Switching Environment | |
CN115516833A (zh) | 网络设备中的分组缓冲溢出 | |
US6134629A (en) | Determining thresholds and wrap-around conditions in a first-in-first-out memory supporting a variety of read and write transaction sizes | |
CN101895736B (zh) | 媒体流数据处理方法及其装置 | |
CN105335323A (zh) | 一种数据突发的缓存装置和方法 | |
JP2005328292A (ja) | ネットワーク機器 | |
EP2264604A1 (en) | Device for real-time streaming of two or more streams in parallel to a solid state memory device array | |
JP5391449B2 (ja) | 記憶装置 | |
US20160315883A1 (en) | Packet control method, transmission apparatus, and storage medium | |
US20050213595A1 (en) | Limited cyclical redundancy checksum (CRC) modification to support cut-through routing | |
US20090022051A1 (en) | Adjusting the degree of filling of a jitter buffer | |
JP2004248302A (ja) | パケットフォワーディングシステムおよびその動作方法 | |
US8073999B2 (en) | Data input-output control apparatus | |
US20060039376A1 (en) | Method and structure for enqueuing data packets for processing | |
JP5379075B2 (ja) | データ入出力装置、データ記憶方法及びプログラム | |
JP4086676B2 (ja) | データ転送装置 | |
JPH04358390A (ja) | Fifoメモリ | |
JP2006174233A (ja) | パケット処理装置 | |
JP2674510B2 (ja) | パケット受信装置 | |
JP2004280333A (ja) | バッファメモリ装置及びその空き領域管理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20070223 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090723 |
|
A131 | Notification of reasons for refusal |
Effective date: 20090728 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091124 |