JP2005326881A - Liquid crystal display device - Google Patents

Liquid crystal display device Download PDF

Info

Publication number
JP2005326881A
JP2005326881A JP2005203792A JP2005203792A JP2005326881A JP 2005326881 A JP2005326881 A JP 2005326881A JP 2005203792 A JP2005203792 A JP 2005203792A JP 2005203792 A JP2005203792 A JP 2005203792A JP 2005326881 A JP2005326881 A JP 2005326881A
Authority
JP
Japan
Prior art keywords
liquid crystal
peripheral circuit
video signal
driver
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005203792A
Other languages
Japanese (ja)
Other versions
JP3767630B2 (en
Inventor
Takeshi Tanaka
武 田中
Keiji Nagae
慶治 長江
Nobutake Konishi
信武 小西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2005203792A priority Critical patent/JP3767630B2/en
Publication of JP2005326881A publication Critical patent/JP2005326881A/en
Application granted granted Critical
Publication of JP3767630B2 publication Critical patent/JP3767630B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To reduce the size and weight of a liquid crystal display device and to improve portability. <P>SOLUTION: The liquid crystal display device contains: a glass substrate which mounts a display region by an active matrix system having a plurality of scanning signal lines and a plurality of video signal lines, a video signal side peripheral circuit connected to the video signal lines and having thin film transistors, a scanning signal side peripheral circuit connected to the scanning signal lines and having thin film transistors, and one driver connected to the scanning signal side peripheral circuit and to the video signal side peripheral circuit; a counter substrate opposing the above substrate; and a liquid crystal layer held between the glass substrate and the counter substrate. The driver is fixed with a resin to the glass substrate. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は液晶表示装置特に薄膜トランジスタを用いたアクティブマトリクス液晶表示装置に関する。   The present invention relates to a liquid crystal display device, and more particularly to an active matrix liquid crystal display device using a thin film transistor.

アクティブマトリクス型液晶表示装置は、基板上に複数の走査配線と信号配線の交点近傍に薄膜トランジスタ(TFT)及びこれにより駆動される液晶の画素を持つ。走査配線および信号配線には外付けのドライバICが接続によりそれぞれ走査信号,映像信号が供給される。走査信号によりオンしたTFTにより液晶に映像信号が印加され所定の画像が表示される。   An active matrix liquid crystal display device has a thin film transistor (TFT) and a liquid crystal pixel driven by the thin film transistor (TFT) in the vicinity of the intersection of a plurality of scanning lines and signal lines on a substrate. A scanning signal and a video signal are respectively supplied to the scanning wiring and the signal wiring by connecting an external driver IC. A video signal is applied to the liquid crystal by the TFT turned on by the scanning signal, and a predetermined image is displayed.

外付けのドライバを基板上の配線に接続する方法は、金属配線パターンを表示に持つ有機樹脂膜を用いるTAB法と基板上に金属ペーストや半田等を用いて直接接合するCOG(Chip On Glass)法がある。COG法の一例は特許文献1に記載されている。   The method of connecting the external driver to the wiring on the substrate is a TAB method using an organic resin film having a metal wiring pattern for display, and COG (Chip On Glass) directly bonding on the substrate using a metal paste, solder, or the like. There is a law. An example of the COG method is described in Patent Document 1.

外付けのドライバの機能の全て、または一部を基板上に内蔵して外付けドライバの個数を減らした例としては非特許文献1,非特許文献2に記載の例がある。   Non-Patent Document 1 and Non-Patent Document 2 include examples in which all or some of the functions of the external driver are built in the substrate to reduce the number of external drivers.

特開平5−113574号公報Japanese Patent Laid-Open No. 5-113574 電子技術、1993年6月号6ページから8ページElectronic Technology, June 1993, pages 6 to 8 1993 International Electron Devices Meeting Technical Digest,pp389−3921993 International Electron Devices Meeting Technical Digest, pp389-392

しかし上記発明においては、液晶表示装置のコスト低減,消費電力低減,画素向上,装置外形の縮小に関し充分に配慮がなされていない。   However, in the above-mentioned invention, sufficient consideration is not given to cost reduction, power consumption reduction, pixel improvement, and reduction of the outer shape of the liquid crystal display device.

本発明の目的は、高精細なアクティブマトリクス液晶表示装置の外形寸法の小型化、及び製造コストを低減することにある。   An object of the present invention is to reduce the outer dimensions of a high-definition active matrix liquid crystal display device and to reduce the manufacturing cost.

本発明の液晶表示装置によれば、駆動回路の機能の一部をガラス基板上に内蔵し、これに駆動するためのドライバをガラス基板に接続し、そのガラス基板に対向する対向基板と、ガラス基板と対向基板間に挟持された液晶層と、を有し、ドライバは、樹脂にてガラス基板に固定された構成とする。   According to the liquid crystal display device of the present invention, a part of the function of the drive circuit is built in the glass substrate, a driver for driving it is connected to the glass substrate, the counter substrate facing the glass substrate, and the glass And a liquid crystal layer sandwiched between the substrate and the counter substrate, and the driver is fixed to the glass substrate with a resin.

また、走査信号側周辺回路及び映像信号側周辺回路は、対向基板下方、且つ液晶層のシールの下方または表示領域側に配置された構成とする。   The scanning signal side peripheral circuit and the video signal side peripheral circuit are arranged below the counter substrate and below the seal of the liquid crystal layer or on the display region side.

周辺回路に動作速度の速いTFTを用いることで回路の集積度が上がる。高精細の液晶表示装置においても外付けのドライバ数は2個以下に低減される。ドライバが基板の一辺に集約可能となり液晶表示装置の外形寸法が縮小される。ドライバと外部信号との接続配線が短縮でき装置の小型軽量化,低コスト化が可能となる。   The use of TFTs with high operating speed in the peripheral circuit increases the degree of circuit integration. Even in a high-definition liquid crystal display device, the number of external drivers is reduced to two or less. The driver can be concentrated on one side of the substrate, and the external dimensions of the liquid crystal display device are reduced. The connection wiring between the driver and the external signal can be shortened, and the device can be reduced in size, weight and cost.

更にドライバの接続をCOG法とすることにより、液晶表示装置の外形はガラス基板とほぼ等しくなり、外形寸法は更に小さくなる。従来接続の不良率が高かったCOG接合であるが、接続するドライバ数が1個もしくは2個になるため接続不良を低減できる。例えばドライバ1個当たりの接続不良率が1%とすると、回路内蔵せずドライバ数が10個の場合、10個共成功する歩留まりは90%となるのに対し、回路内蔵の場合99%となる。この歩留まり向上効果は、一個当たりの不良率が高くなるとより顕著となる。接続不良の場合の補修即ち、検査,切り離し,再接続が容易になる。不良率低減により製造コストが低減できる。   Further, by using the COG method for connecting the driver, the outer shape of the liquid crystal display device becomes almost equal to that of the glass substrate, and the outer size is further reduced. Although the COG junction has a high connection failure rate in the past, the number of drivers to be connected is one or two, so connection failures can be reduced. For example, if the connection failure rate per driver is 1%, when the number of drivers is 10 with no circuit built-in, the success rate for all 10 is 90%, whereas with the circuit built-in is 99%. . This yield improvement effect becomes more prominent when the defect rate per piece increases. Repair in the case of poor connection, that is, inspection, disconnection, and reconnection becomes easy. Manufacturing cost can be reduced by reducing the defect rate.

COG実装することで耐震性,耐衝撃性向上する。液晶表示装置のケース材の薄型化ができる。液晶表示装置の外形寸法が縮小される。   Mounting with COG improves earthquake resistance and impact resistance. The case material of the liquid crystal display device can be thinned. The external dimensions of the liquid crystal display device are reduced.

外部インタフェースとドライバ間はFPC等の厚膜配線とガラス基板上の薄膜配線で結ばれている。ドライバが1個もしくは2個のためガラス基板上の配線の長さを短く配置できる。配線は通常TFTの電極材料と同じく薄膜であるためシート抵抗が大きいが配線が短い配線抵抗による電圧降下,電圧変動が低減される。また配線が短いので電磁界輻射量小さい。輻射を遮蔽する遮蔽材が省略もしくは削減でき、液晶表示装置が薄型化できる。基板周辺部には基板切断時の歪応力により、微小な割れ,ひび,破片付着等が生じる場合がある。これによる断線や配線間短絡を防止できる。   The external interface and the driver are connected by a thick film wiring such as FPC and a thin film wiring on a glass substrate. Since there are one or two drivers, the wiring length on the glass substrate can be reduced. Since the wiring is usually a thin film like the electrode material of the TFT, the sheet resistance is large, but the voltage drop and voltage fluctuation due to the wiring resistance is short. Moreover, since the wiring is short, the amount of electromagnetic field radiation is small. A shielding material for shielding radiation can be omitted or reduced, and the liquid crystal display device can be thinned. There are cases where minute cracks, cracks, debris adhesion, etc. may occur in the periphery of the substrate due to strain stress at the time of cutting the substrate. This can prevent disconnection and short circuit between wirings.

外部インタフェースとドライバを結ぶガラス基板上の配線相互の交差点数及び交差面積を小さくできる。交差点部分での配線乗り越え段差による断線及び交差する配線間の短絡不良確率が低減される。   It is possible to reduce the number of crossing points and crossing areas between wirings on the glass substrate connecting the external interface and the driver. The probability of disconnection due to the step over the wiring at the intersection and the short-circuit failure probability between the intersecting wirings is reduced.

異層の配線同志を接続する箇所を低減できる。接続不良率が低減し、製造コストを低減できる。   It is possible to reduce the number of places where different layers of wiring are connected. The connection failure rate is reduced and the manufacturing cost can be reduced.

プロセス温度を低くすることにより基板のガラス基板の収縮量が低減される。基板上に形成されたパターンの寸法変動が小さいため、基板およびドライバのそれぞれの接続端子の位置合わせ精度が向上する。接続ピッチの微小化,有効接続面積の拡大による接続抵抗の低減,接続工程の不良低減,接続時間の短縮が可能となる。   By reducing the process temperature, the amount of shrinkage of the glass substrate of the substrate is reduced. Since the dimensional variation of the pattern formed on the substrate is small, the alignment accuracy of each connection terminal of the substrate and the driver is improved. It is possible to reduce connection resistance by reducing the connection pitch, increasing the effective connection area, reducing defects in the connection process, and shortening the connection time.

ガラス基板の熱膨張係数は石英基板の熱膨張係数よりもひとけた大きく、単結晶シリコンからなるドライバの熱膨張係数にほぼ等しい。ドライバと基板の接続の位置合わせ精度が向上し、接続ピッチの微小化,有効接続面積の拡大による接続抵抗の低減,接続工程の不良低減,接続時間の短縮が可能となる。熱応力によるドライバ及び基板の破損不良,接続部の剥がれが低減できる。   The thermal expansion coefficient of the glass substrate is a little larger than the thermal expansion coefficient of the quartz substrate, and is almost equal to the thermal expansion coefficient of the driver made of single crystal silicon. The alignment accuracy of the connection between the driver and the board is improved, and the connection pitch can be reduced, the connection resistance can be reduced by expanding the effective connection area, the connection process can be reduced, and the connection time can be shortened. Damage to the driver and the board due to thermal stress and peeling of the connection part can be reduced.

図21,図22は一画素の等価回路と駆動波形を示す。TFTの動作は、(1)液晶容量に画素TFTを通して信号電圧を充電する期間、(2)充電した電圧を保持する期間、
(3)(1)から(2)に移る瞬間の3つに分けられる。液晶容量CLCは、保持容量CADと並列にTFTのソースに接続されている。液晶を駆動する映像信号VDnは、TFTのドレインに印加される。TFTは、ゲート信号Vgnにより導通する。導通したTFTにより液晶容量は充電され、電位VsはVdのレベルまで上昇する。液晶は、対向基板側の共通電極の電位VCOMとVsの差電圧が印加される。液晶の透過率は、差電圧の時間平均値、即ち実効電圧により制御される。個々の画素で独立に透過率を制御しLCD全体で画像表示する。正常な画像表示を行うには、外部から供給した電圧Vdnと液晶の電極電位Vsが等しいことが理想である。実際には、上記の(1),(2),(3)の動作に伴いVs波形にひずみが生じ、VdとVs間に差が生ずる。(1)の歪を低減するには、
TFTの充電能力を上げる。すなわち、移動度を向上する。またTFTのチャネル幅とチャネル長の比(W/L)を大きくすることが有効である。(2)の歪を低減するにはTFTのオフ電流を下げる、W/Lを小さくする。通常、オフ電流は、移動度と連動するため、オフ電流の低いTFTは移動度が低くなる傾向がある。(3)の歪を低減するには、ゲートとソースの重なり幅、及びチャネル幅を小さくすることが有効である。TFTの面積が小さいほど、配線間短絡による不良が小さい。また、TFTが小さいほど開口率が高くなる。よって透過型液晶表示装置の場合、表示面の輝度が向上する。またTFTが小さいほど(3)の歪が小さくなる。よってTFTのWおよびLをできるだけ縮小して、TFTの占有面積WLを小さくするのが望ましい。W,LがいずれもTFT製造工程の最小加工寸法に設定されるのが理想的である。しかし従来のTFT特性を考慮するとWとLを等しくすることができなかった。移動度が0.4cm2/Vsk以下と低いa−SiTFTでは、Lを最小加工寸法とし、WをこのL以上、通常5倍程度とすることにより、W/L比を設定した。一方移動度が10以上と高いがオフ電流が高いp−SiTFTに於ては、Lを最小加工寸法に設定し、Wをこれ以上、通常5倍程度として、W/L比を設定した。この結果、TFTの占める面積は、通常、最小加工面積WLの5倍以上となった。特にp−Siは、オフ電流低減のため、マルチゲート構造(TFTを複数個直列接続)、もしくはLDD
(Lightly Doped Drain) 構造を採用した。このようなp−SiTFT構造は、TFTの占有面積より大きくした。これに対し、画素のTFTの移動度を0.6cm2/Vsから5cm2/Vsの範囲とすることにより、TFTのW/L比は2程度となる。TFT占有面積は、従来の半分以下とすることができる。周辺回路を内蔵した場合には、周辺回路による信号の遅延時間も考慮する必要がある。即ち、周辺回路内蔵の場合、画素のTFTは、非内蔵の場合の約半分以下で液晶に充電を完了する必要がある。このため、回路を内蔵していないものに比べ画素のTFTの充電能力、すなわち移動度を高くする必要がある。特に、周辺回路のTFTの移動度が低い場合には、周辺回路による遅延時間が長くなるため、より一層、画素のTFTの移動度を高くする必要がある。周辺回路TFTの移動度が100以上300cmの場合、画素TFTの移動度を0.4 以上5以下とすることにより、電圧歪の無い液晶駆動が可能となる。また、周辺回路TFTの移動度が30以上100cmの場合、画素TFTの移動度を0.7 以上5以下とする。また、周辺回路TFTの移動度が10以上30以下の場合画素TFTの移動度を1以上5以下とすることにより、電圧歪の無い液晶駆動が可能となる。
21 and 22 show an equivalent circuit and driving waveform of one pixel. The operation of the TFT is as follows: (1) a period for charging the signal voltage to the liquid crystal capacitor through the pixel TFT; (2) a period for holding the charged voltage;
(3) It is divided into three moments from (1) to (2). The liquid crystal capacitor CLC is connected to the source of the TFT in parallel with the holding capacitor CAD. A video signal VDn for driving the liquid crystal is applied to the drain of the TFT. The TFT is turned on by the gate signal Vgn. The liquid crystal capacitor is charged by the conductive TFT, and the potential Vs rises to the level of Vd. A difference voltage between the potentials VCOM and Vs of the common electrode on the counter substrate side is applied to the liquid crystal. The transmittance of the liquid crystal is controlled by the time average value of the differential voltage, that is, the effective voltage. The transmittance is controlled independently for each pixel, and an image is displayed on the entire LCD. In order to perform normal image display, it is ideal that the voltage Vdn supplied from the outside is equal to the electrode potential Vs of the liquid crystal. Actually, the Vs waveform is distorted with the above operations (1), (2), and (3), and a difference is generated between Vd and Vs. To reduce the distortion of (1),
Increase the charging capacity of TFT. That is, the mobility is improved. It is also effective to increase the TFT channel width to channel length ratio (W / L). In order to reduce the distortion of (2), the off-current of the TFT is lowered and the W / L is reduced. Normally, since the off-current is linked with the mobility, a TFT with a low off-current tends to have a low mobility. In order to reduce the distortion of (3), it is effective to reduce the overlap width of the gate and the source and the channel width. The smaller the area of the TFT, the smaller the defect due to a short circuit between wirings. Further, the aperture ratio increases as the TFT becomes smaller. Therefore, in the case of a transmissive liquid crystal display device, the luminance of the display surface is improved. In addition, the smaller the TFT, the smaller the distortion (3). Therefore, it is desirable to reduce the TFT occupation area WL by reducing the TFT W and L as much as possible. Ideally, both W and L are set to the minimum processing size of the TFT manufacturing process. However, considering conventional TFT characteristics, W and L cannot be equalized. For an a-Si TFT having a mobility as low as 0.4 cm 2 / Vsk or less, the W / L ratio was set by setting L to the minimum processing dimension and W to be greater than this L, usually about 5 times. On the other hand, in a p-Si TFT having a high mobility of 10 or more but a high off-current, L is set to the minimum processing dimension, W is set to about 5 times or more, and the W / L ratio is set. As a result, the area occupied by the TFT is usually more than 5 times the minimum processing area WL. In particular, p-Si has a multi-gate structure (multiple TFTs connected in series) or LDD to reduce off-current.
(Lightly Doped Drain) structure is adopted. Such a p-Si TFT structure is larger than the area occupied by the TFT. In contrast, when the mobility of the TFT of the pixel is in the range of 0.6 cm 2 / Vs to 5 cm 2 / Vs, the W / L ratio of the TFT becomes about 2. The area occupied by the TFT can be reduced to half or less of the conventional area. When a peripheral circuit is incorporated, it is necessary to consider the signal delay time by the peripheral circuit. In other words, when the peripheral circuit is built-in, it is necessary to complete the charging of the liquid crystal in about half or less of the pixel TFT. For this reason, it is necessary to increase the charging capability of the TFT of the pixel, that is, the mobility, as compared with a case where no circuit is incorporated. In particular, when the mobility of TFTs in the peripheral circuit is low, the delay time due to the peripheral circuit becomes long, so that it is necessary to further increase the mobility of the TFTs in the pixel. When the mobility of the peripheral circuit TFT is 100 to 300 cm, liquid crystal driving without voltage distortion is possible by setting the mobility of the pixel TFT to 0.4 or more and 5 or less. Further, when the mobility of the peripheral circuit TFT is 30 to 100 cm, the mobility of the pixel TFT is set to 0.7 or more and 5 or less. Further, when the mobility of the peripheral circuit TFT is 10 or more and 30 or less, the mobility of the pixel TFT is set to 1 or more and 5 or less, thereby enabling liquid crystal driving without voltage distortion.

先に分類した3つの電圧歪原因の内、(3)による電圧変動(以下貫通電圧Vcgs と呼ぶ)は、ゲート電圧の変化が、TFTのゲートソース間容量を介してソース電極に現われるものである。即ち、Vsは、(1)でVs=Vdとなるまで充電したレベルより、Vcgs だけ低くなる。ゲート電圧が歪のない矩形波の場合、Vcgs は、Vcgs =Vgh・Cgs/(Cgs+CL)で現される。ここでCgsでTFTのドレインソース間容量、CLは液晶容量(および保持容量の和)CL,Vghはゲート電圧の高さである。実際には、ゲート電圧がHighレベルからLow レベルに完全に切り替わるにはある程度の時間を要する。その間、TFTは、弱い導通状態を示す。この導通状態は、VsをVdのレベルまで再び充電する方向に働く。実際のVcgs は、上記の式の値よりも小さくなる。この再充電による電圧上昇Vrは、ゲート信号の歪量とTFTの充電能力即ち移動度の積に比例する。このゲート信号の歪量は、表示面内で変化する。即ち、ゲート電圧は、表示部の走査線の初端に供給され、配線容量と配線抵抗により、走査線の終端に達するまでに歪量が増加する。このため、Vcgs は面内で分布を持つ。すなわち、表示が不均一となる。特に表示面積が3インチ以上、特に5インチ以上と大きくなり、配線の抵抗および容量が大きくなると、この表示の不均一性は顕著となる。さらにTFTの充電能力が高いと、布均一性は、より顕著となる。周辺回路内蔵の場合、表示部に供給される走査信号の歪量は、非内蔵の場合に比べ大きい。不均一性はより深刻な問題となる。また、表示する階調数が多くなると階調間の逆転が生じ正常な表示が不可能となる。このような問題を解決するため、画素のTFTの移動度は、5cm2/Vs以上好ましくは3cm2/Vs以下とするのがよい。 Among the three voltage distortion causes classified above, the voltage fluctuation (hereinafter referred to as the through voltage Vcgs) due to (3) is a change in the gate voltage that appears on the source electrode via the gate-source capacitance of the TFT. . That is, Vs is lower by Vcgs than the level charged until Vs = Vd in (1). When the gate voltage is a rectangular wave without distortion, Vcgs is expressed as Vcgs = Vgh · Cgs / (Cgs + CL). Here, Cgs is the drain-source capacitance of the TFT, CL is the liquid crystal capacitance (and the sum of the holding capacitance) CL, and Vgh is the height of the gate voltage. In practice, it takes some time for the gate voltage to completely switch from the high level to the low level. Meanwhile, the TFT shows a weak conducting state. This conduction state works in the direction of charging Vs again to the level of Vd. Actual Vcgs is smaller than the value of the above formula. The voltage increase Vr due to the recharging is proportional to the product of the distortion amount of the gate signal and the charging capability of the TFT, that is, the mobility. The amount of distortion of the gate signal changes within the display surface. That is, the gate voltage is supplied to the first end of the scanning line of the display portion, and the amount of distortion increases until reaching the end of the scanning line due to the wiring capacitance and the wiring resistance. For this reason, Vcgs has a distribution in the plane. That is, the display becomes non-uniform. In particular, when the display area increases to 3 inches or more, particularly 5 inches or more, and the resistance and capacitance of the wiring increases, the non-uniformity of the display becomes significant. Further, when the charging ability of the TFT is high, the cloth uniformity becomes more remarkable. When the peripheral circuit is built-in, the distortion amount of the scanning signal supplied to the display unit is larger than that when the peripheral circuit is not built-in. Inhomogeneity becomes a more serious problem. In addition, when the number of gradations to be displayed increases, inversion between gradations occurs, and normal display becomes impossible. In order to solve such a problem, the mobility of the TFT of the pixel is preferably 5 cm 2 / Vs or more, preferably 3 cm 2 / Vs or less.

映像信号ドライバの液晶駆動電源電圧のダイナミックレンジを5V以下、好ましくは、3V以下とすることにより、ドライバパターンの加工ルールを1μm以下、好ましくは
0.5μm 以下とできる。これにより、チップ面積が大幅に低減できる。ドライバの加工寸法はTFTの加工寸法より一桁小さい。ドライバ機能をすべて基板に内蔵するよりも遥に小型化,低消費電力化できる。液晶表示装置の外形寸法が大幅低減できる。チップ面積は、ピン出力当たり0.1mm2以下に低減できる。一個のドライバで200ピン以上もしくは300ピン以上の出力が可能となる。一個または二個のドライバと周辺回路により、液晶表示装置を駆動することができる。一個のドライバ内に表示情報発生回路、表示情報を発生するためのメモリー回路を含むことができる。表示情報発生回路,表示情報を発生するためのメモリー回路を液晶駆動電圧発生回路と同じプロセスで一括形成することが可能となる。
By setting the dynamic range of the liquid crystal driving power supply voltage of the video signal driver to 5 V or less, preferably 3 V or less, the processing rule of the driver pattern can be set to 1 μm or less, preferably 0.5 μm or less. Thereby, the chip area can be greatly reduced. The processing dimension of the driver is an order of magnitude smaller than the processing dimension of the TFT. Compared to the case where all driver functions are built into the board, the size and power consumption can be greatly reduced. The external dimensions of the liquid crystal display device can be greatly reduced. The chip area can be reduced to 0.1 mm 2 or less per pin output. One driver can output more than 200 pins or more than 300 pins. The liquid crystal display device can be driven by one or two drivers and a peripheral circuit. One driver can include a display information generating circuit and a memory circuit for generating display information. A display information generation circuit and a memory circuit for generating display information can be collectively formed in the same process as the liquid crystal drive voltage generation circuit.

周辺回路非内蔵では、データ入出力を10個以上のドライバで分担するので、ドライバ一個当たりの発熱量が小さい。回路内蔵では、ドライバ一個ないし二個ですべて駆動するので、ドライバ一個当たりの発熱量が高くなる。ドライバの液晶駆動電圧のダイナミックレンジを5V好ましくは3V以下とすることにより発熱量が低減できる。ドライバを熱伝導の悪いガラス基板上に実装しても加熱破壊しない。また耐熱温度の低いプラスチック上に基板を実装しても、加熱による基板変形や断線は生じない。発熱量は駆動周波数とともに増加する。しかし、電圧が低いので40MHz以上の周波数においてもドライバは加熱破壊しない。ドライバ内に大規模の表示情報発生回路,表示情報を発生するためのメモリー回路を含んでも熱破壊,誤動作しない。   When the peripheral circuit is not built in, data input / output is shared by 10 or more drivers, so the amount of heat generated per driver is small. In a circuit built-in, since one or two drivers are all driven, the amount of heat generated per driver is increased. The amount of heat generated can be reduced by setting the dynamic range of the driver's liquid crystal driving voltage to 5 V, preferably 3 V or less. Even if the driver is mounted on a glass substrate with poor thermal conductivity, it will not be destroyed by heating. Even if the substrate is mounted on a plastic having a low heat-resistant temperature, the substrate is not deformed or disconnected by heating. The amount of heat generation increases with the driving frequency. However, since the voltage is low, the driver is not destroyed by heating even at a frequency of 40 MHz or higher. Even if the driver includes a large-scale display information generation circuit and a memory circuit for generating display information, thermal damage or malfunction will not occur.

低電圧化することにより、移動度の高い回路及び画素のTFTのリーク電流が指数関数的に低減する。移動度の高いTFTが使用できる。ホトコン電流が低減する。周辺回路
TFTのしきい電圧シフトが小さくなり、回路動作が安定する。低電圧化により周辺回路の発熱量が低減する。
By reducing the voltage, the leakage current of the high mobility circuit and pixel TFT is reduced exponentially. A TFT with high mobility can be used. Photocon current is reduced. The threshold voltage shift of the peripheral circuit TFT is reduced, and the circuit operation is stabilized. Lowering the voltage reduces the amount of heat generated by the peripheral circuits.

特にNMOSのシフトレジスタ回路の様な発熱量の多い周辺回路においては、回路の温度上昇が低減される。周辺回路動作が安定する。高密度の回路配置が可能となる。周辺回路の面積が小さくなる。回路が高速動作する。周辺回路が高温環境で動作できる。周辺回路に近い表示領域の液晶及び、画素TFTの温度の上昇が無い。表示の面内均一性が向上する。ドライバの電源が低電圧,低電流化できる。システム全体の消費電力が低減される。電源の容積が小さくできる。重量が小さくなる。ケース強度が低くできる。ケース重量,ケース容積が小さくなる。液晶表示装置の軽量化,薄型化,表示部に対する装置外形の小型化が実現する。   In particular, in a peripheral circuit with a large amount of heat generation such as an NMOS shift register circuit, the temperature rise of the circuit is reduced. Peripheral circuit operation is stable. High-density circuit arrangement is possible. The area of the peripheral circuit is reduced. The circuit operates at high speed. Peripheral circuits can operate in a high temperature environment. There is no increase in the temperature of the liquid crystal in the display area near the peripheral circuit and the pixel TFT. In-plane uniformity of display is improved. The driver power supply can be reduced in voltage and current. The power consumption of the entire system is reduced. The power supply volume can be reduced. Weight is reduced. Case strength can be lowered. Case weight and volume are reduced. The liquid crystal display device can be made lighter and thinner, and the outer shape of the device can be made smaller.

以上述べた様に本発明によればアクティブマトリクス液晶表示装置の小型化等が可能となり、液晶表示装置の携帯性を向上できる。   As described above, according to the present invention, the active matrix liquid crystal display device can be reduced in size and the portability of the liquid crystal display device can be improved.

以下、本発明を実施例により詳細に説明する。   Hereinafter, the present invention will be described in detail with reference to examples.

(実施例1)
図1は本発明による液晶表示装置の第一の実施例の平面構造図を示す。ガラス基板10上に、アクティブマトリクス方式の表示領域40、その外周に映像信号側周辺回路51,走査信号側周辺回路52、が内蔵される。さらに基板上に一個の映像信号用ドライバ21がCOG法により実装される。図示ないが基板裏面に位置するインタフェース回路からの信号はFPCにより導かれ、ガラス基板上の薄膜配線55,56の一端に接続される。薄膜配線55,56の他端はそれぞれ映像信号側ドイバ51、及び走査側内蔵回路52に接続されている。以上の部材はケース4に収められ液晶表示装置を構成する。
(Example 1)
FIG. 1 is a plan view showing a first embodiment of a liquid crystal display device according to the present invention. On the glass substrate 10, an active matrix display area 40, and a video signal side peripheral circuit 51 and a scanning signal side peripheral circuit 52 are built in the outer periphery thereof. Furthermore, one video signal driver 21 is mounted on the substrate by the COG method. Although not shown, a signal from the interface circuit located on the back surface of the substrate is guided by the FPC and connected to one end of the thin film wirings 55 and 56 on the glass substrate. The other ends of the thin film wirings 55 and 56 are connected to the video signal side driver 51 and the scanning side built-in circuit 52, respectively. The above members are housed in the case 4 and constitute a liquid crystal display device.

図4は縦240×横320画素(240×320×3色のドット)の表示領域と周辺回路の等価回路を示す。映像信号側周辺回路51、及び走査側の信号回路52の何れもスイッチマトリクス方式である。映像信号側回路を例に取ると、ドライバからの映像信号及びVdd1からVdd240をTFTにより分散し、表示部の映像信号線及び走査信号線に供給する。信号の分岐は、クロックパルスCL1からCL4、によるサンプリングTFTのスイッチ動作により制御される。走査信号側回路も同様な構成で、ドライバからの走査信号Vgd1からVgd24を10本のクロックパルスによりVg1からVg240まで240本の走査信号線に分岐する。240本の映像信号線をドライバの240本の映像信号端子、24本の走査信号端子により960本の映像信号線、240本の走査信号線が駆動できる。即ち、ドライバICおよび接続数を1/4以下に低減できる。   FIG. 4 shows an equivalent circuit of a display area of 240 × 320 pixels (240 × 320 × 3 color dots) and peripheral circuits. Both the video signal side peripheral circuit 51 and the scanning side signal circuit 52 are of a switch matrix type. Taking the video signal side circuit as an example, the video signal from the driver and Vdd1 to Vdd240 are dispersed by TFTs and supplied to the video signal line and scanning signal line of the display unit. The branching of the signal is controlled by the switching operation of the sampling TFT by the clock pulses CL1 to CL4. The scanning signal side circuit has the same configuration, and the scanning signals Vgd1 to Vgd24 from the driver are branched into 240 scanning signal lines from Vg1 to Vg240 by 10 clock pulses. 240 video signal lines can be driven by 240 video signal terminals of the driver, and 24 scanning signal terminals can drive 960 video signal lines and 240 scanning signal lines. That is, the driver IC and the number of connections can be reduced to ¼ or less.

図2は表示領域の一画素の平面構造を示す。図3は図2の(A)−(B)間における断面構造を示す。TFT,101は水素化アモルファスシリコン(a−Si)を能動層110とする逆スタガ型TFTである。能動層とソース電極120及びドレイン電極130は
n+ 型a−Siのコンタクト層125,135を介して接続される。ソース電極120,ドレイン電極130,映像信号線137はモリブデン10aとITO10bの2層構造である。ゲート電極110及び走査信号線111はアルミである。ゲート絶縁膜140はSiNである。液晶200はTN型液晶でガラス基板10,12の間に封入される。配向膜205,207はそれぞれのガラス基板の対向面に形成され、液晶の配向方向をガラスのギャップ間で90度回転させる。図示ないがバックライトがガラス基板10の裏面に位置し、液晶に光を照射する。ガラス基板の外側面には偏光フィルム210,212が張り付けられている。液晶に印加される電圧により透過光量が制御して画像表示される。走査信号線及び映像信号線の一端はガラス基板周辺部で周辺回路と接続している。
FIG. 2 shows a planar structure of one pixel in the display area. FIG. 3 shows a cross-sectional structure between (A) and (B) of FIG. TFTs 101 are inverted staggered TFTs using hydrogenated amorphous silicon (a-Si) as an active layer 110. The active layer is connected to the source electrode 120 and the drain electrode 130 through n + -type a-Si contact layers 125 and 135. The source electrode 120, the drain electrode 130, and the video signal line 137 have a two-layer structure of molybdenum 10a and ITO 10b. The gate electrode 110 and the scanning signal line 111 are aluminum. The gate insulating film 140 is SiN. The liquid crystal 200 is a TN liquid crystal and is sealed between the glass substrates 10 and 12. The alignment films 205 and 207 are formed on the opposing surfaces of the respective glass substrates, and the alignment direction of the liquid crystal is rotated by 90 degrees between the glass gaps. Although not shown, a backlight is positioned on the back surface of the glass substrate 10 and irradiates the liquid crystal with light. Polarizing films 210 and 212 are attached to the outer surface of the glass substrate. The amount of transmitted light is controlled by the voltage applied to the liquid crystal, and an image is displayed. One end of the scanning signal line and the video signal line is connected to the peripheral circuit at the peripheral part of the glass substrate.

図5は映像信号側の周辺回路の平面構造を示す。表示部からの映像信号線137は、回路TFT101cのソース電極120cに接続される。TFT101cの基本構造は表示部のTFT101とほぼ同じである。但しTFT101c では多結晶シリコンを能動層とする点のみ異なる。高い駆動能力が要求される回路TFTにはレーザアニールによるpoly−SiTFTを、特性の均一性と低いオフ電流が要求される画素TFTにはa−SiTFTを用いる。この組み合わせにより、周辺回路は表示の均一性を損なうことなく内蔵された。4箇のTFT101c のドレイン電極120cは、一つの接続端子51に接続される。図示無いが接続端子51は映像信号のドライバに接続される。ドライバはガラス基板上にCOG法により実装される。   FIG. 5 shows a planar structure of the peripheral circuit on the video signal side. The video signal line 137 from the display unit is connected to the source electrode 120c of the circuit TFT 101c. The basic structure of TFT101c is almost the same as TFT101 of the display unit. However, TFT 101c differs only in that polycrystalline silicon is used as an active layer. A circuit TFT that requires a high driving capability uses a poly-Si TFT by laser annealing, and an a-Si TFT uses a pixel TFT that requires uniform characteristics and low off-current. By this combination, the peripheral circuit is built in without impairing the display uniformity. The drain electrodes 120 c of the four TFTs 101 c are connected to one connection terminal 51. Although not shown, the connection terminal 51 is connected to a video signal driver. The driver is mounted on the glass substrate by the COG method.

次に液晶表示装置の製造方法について説明する。図6は本発明による表示部のTFTの主要製造過程における断面構造を示す。なお以下の説明のごとく、回路部のTFTもほぼ同一のプロセスで製造される。いずれの場合もTFT101は、ガラス基板10上に形成される。ガラス基板10はSiO2 を主成分とし、Al23,B23をそれぞれ11%,15%及びその他の酸化物を25%含み、歪点は593℃である。熱膨張率は46×10-7/Kである。まずガラス基板10上にCr膜をスパッタ法により厚さ120nm堆積し、不要部分をホト,エッチングで除去し、ゲート電極11を形成する。エッチング液は、硝酸セリウム系のエッチング液である。続いて、プラズマCVD法によりSiN膜145,a−Si膜110を各々基板温度300℃,270℃,厚さ350nm,40nm連続堆積する。続いて周辺回路が形成される領域のみ、a−Si膜をレーザアニールにより結晶化する。レーザはXeClエキシマレーザである。照射は真空中、エネルギー密度200mJ/cm2 で実施した。a−SiTFTの特性劣化を防止するため、照射前の加熱脱水素処理は行わない。また照射中の基板加熱も同じ理由により行わない。逆にa−Si堆積の際、膜中の水素濃度を15%以上とし、特にシリコン原子と鎖状(SiH2 )結合している水素の濃度を高くしておくと、良好な特性のpoly−SiTFTが得られた。水素の結合状態は赤外吸収スペクトルにより評価できるが、吸収のピーク波数が2020/cmから2060/cm好ましくは2030から2050とするのが良い。これによりTFTの移動度を10
cm2/Vs とすることが出来る。
Next, a method for manufacturing a liquid crystal display device will be described. FIG. 6 shows a cross-sectional structure in the main manufacturing process of the TFT of the display unit according to the present invention. As described below, the TFTs in the circuit portion are manufactured by substantially the same process. In either case, the TFT 101 is formed on the glass substrate 10. The glass substrate 10 contains SiO 2 as a main component, contains Al 2 O 3 and B 2 O 3 of 11% and 15%, and 25% of other oxides, respectively, and has a strain point of 593 ° C. The coefficient of thermal expansion is 46 × 10 −7 / K. First, a Cr film is deposited to a thickness of 120 nm on the glass substrate 10 by sputtering, unnecessary portions are removed by photo etching, and the gate electrode 11 is formed. The etching solution is a cerium nitrate-based etching solution. Subsequently, the SiN film 145 and the a-Si film 110 are continuously deposited by the plasma CVD method at a substrate temperature of 300 ° C., 270 ° C., a thickness of 350 nm, and 40 nm, respectively. Subsequently, the a-Si film is crystallized by laser annealing only in the region where the peripheral circuit is formed. The laser is a XeCl excimer laser. Irradiation was performed in vacuum at an energy density of 200 mJ / cm 2 . In order to prevent deterioration of the characteristics of the a-Si TFT, the heat dehydrogenation treatment before irradiation is not performed. Also, the substrate is not heated during irradiation for the same reason. On the other hand, when a-Si is deposited, if the hydrogen concentration in the film is 15% or more, and especially the concentration of hydrogen bonded to silicon atoms in a chain (SiH 2 ) is high, poly- having good characteristics is obtained. A SiTFT was obtained. The bonding state of hydrogen can be evaluated by an infrared absorption spectrum, but the peak wave number of absorption is 2020 / cm to 2060 / cm, preferably 2030 to 2050. This makes the TFT mobility 10
cm 2 / Vs.

続いてこのSiN140,a−Si110の積層膜をホトリソグラフィにより、ゲート電極を覆うように島状に加工する(図6(a))。エッチングには、トリフルオロクロロカーボンと酸素の混合ガスによるドライエッチ法を用いた。なお周辺回路部では、水素を多量に含むa−Siをレーザアニールすると表面が荒れ、時にはピンホールが生じている。この場合エッチャントはゲート絶縁膜に接触する可能性がある。本実施例では、エッチングはSiNに対するエッチレートの小さいドライ法である。たとえシリコンにピンホールがあっても、ゲート絶縁膜への損傷は無い。   Subsequently, the laminated film of SiN 140 and a-Si 110 is processed into an island shape so as to cover the gate electrode by photolithography (FIG. 6A). For the etching, a dry etching method using a mixed gas of trifluorochlorocarbon and oxygen was used. In the peripheral circuit portion, when a-Si containing a large amount of hydrogen is laser-annealed, the surface becomes rough, and pinholes are sometimes generated. In this case, the etchant may come into contact with the gate insulating film. In this embodiment, the etching is a dry method with a low etch rate for SiN. Even if there is a pinhole in silicon, there is no damage to the gate insulating film.

つづいてスパッタ法により基板温度160℃で厚さ200nmのMo膜を堆積する。a−SiとMoの界面には両者の固相反応によりシリサイド層MoSi,125が生ずる。続いてMoを燐酸酢酸混合液(PAN液)を用いホト,エッチングする。すなわち、チャネル部125とソース電極部120b,ドレイン電極部130b,信号配線部10b以外を除去する(図6(b))。MoSi,127は、PAN液に不溶なため、除去されずにa−Siの表面に残る。続いてイオンドーピング法によりPをa−Siに打ち込み高濃度不純物シリコン層(コンタクト領域)135を形成する(図6(c))。イオンドーピングは非質量分離型のイオン照射装置を用い、原料ガスにヘリウム希釈のホスフィンを用いた。加速電圧は10kV、ドーズ量は1015個/cm2 とした。この際基板温度を例えば300℃に加熱しておくと、a−Si中に打ち込まれたPは活性化され、新たなレーザ照射もしくは加熱処理などの活性化処理を省略できる。もちろん別途熱アニールなどによる活性処理化を施し、特性をより向上させてもよい。 Subsequently, a Mo film having a thickness of 200 nm is deposited at a substrate temperature of 160 ° C. by sputtering. Silicide layers MoSi and 125 are formed at the interface between a-Si and Mo by solid-phase reaction of both. Subsequently, Mo is etched and etched using a phosphoric acid / acetic acid mixed solution (PAN solution). That is, the portions other than the channel portion 125, the source electrode portion 120b, the drain electrode portion 130b, and the signal wiring portion 10b are removed (FIG. 6B). Since MoSi, 127 is insoluble in the PAN solution, it remains on the surface of the a-Si without being removed. Subsequently, P is implanted into a-Si by ion doping to form a high-concentration impurity silicon layer (contact region) 135 (FIG. 6C). For ion doping, a non-mass separation type ion irradiation apparatus was used, and helium diluted phosphine was used as a source gas. The acceleration voltage was 10 kV and the dose was 10 15 pieces / cm 2 . At this time, if the substrate temperature is heated to, for example, 300 ° C., P implanted into a-Si is activated, and activation treatment such as new laser irradiation or heat treatment can be omitted. Needless to say, activation treatment by thermal annealing or the like may be separately performed to further improve the characteristics.

続いてスパッタ法によりITO膜を基板温度220℃で、厚さ140nm堆積する。   Subsequently, an ITO film is deposited by sputtering at a substrate temperature of 220 ° C. and a thickness of 140 nm.

このITOをHBr液を用いたホトリソグラフィにより画素電極150,ソース120a,電極ドレイン電極130a,信号線10aの形状に加工する(図6(d))。続いて各
ITO電極をマスクとして、Mo膜をPAN液でエッチング除去する。すなわちITOで覆われていないTFTのチャネル部分のMoを除去する(図6(e))。続いて酸素のプラズマアッシャ、もしくは塩素,トリフルオロカーボン等のドライエッチによりチャネル部のMoSiを除去する。この場合、酸素アッシャを用いたTFTの特性が良く、これを用いるのが好ましい。理由は、シリサイド除去と同時に表面に安定な非常に薄い酸化膜を形成する事によりa−Si膜へのプラズマダメージ,オーバーエッチを防止し、かつ表面の捕獲順位を低減できるためと考えられる。この際の酸化膜の膜厚は応力の発生を押さえるため、約30nm以下好ましくは10nm以下とするのがよい。以下図には示していないが、続いてTFTの保護膜としてSiN膜145をプラズマCVDにより堆積する。最後にこのSiN膜をゲート絶縁膜同様のホト,エッチングし、信号線,ゲート線の端子を露出させ、TFTを完成させる。
This ITO is processed into the shape of the pixel electrode 150, the source 120a, the electrode drain electrode 130a, and the signal line 10a by photolithography using an HBr solution (FIG. 6D). Subsequently, using each ITO electrode as a mask, the Mo film is removed by etching with a PAN solution. That is, Mo in the channel portion of the TFT not covered with ITO is removed (FIG. 6E). Subsequently, the MoSi in the channel portion is removed by oxygen plasma asher or dry etching such as chlorine or trifluorocarbon. In this case, the characteristics of the TFT using the oxygen asher are good, and it is preferable to use this. The reason is considered to be that plasma damage to the a-Si film and overetching can be prevented and the surface capture order can be reduced by forming a very thin oxide film that is stable on the surface simultaneously with the removal of the silicide. In this case, the thickness of the oxide film is about 30 nm or less, preferably 10 nm or less in order to suppress the generation of stress. Although not shown in the drawings, an SiN film 145 is subsequently deposited by plasma CVD as a protective film for the TFT. Finally, the SiN film is etched and etched in the same manner as the gate insulating film to expose the signal line and gate line terminals, thereby completing the TFT.

本実施例では、図2の平面図に示されているように、画素電極150と隣接する行のゲート線112を電極として保持容量102を形成している。この保持容量は、本実施例のアクティブマトリクス基板で液晶を駆動した場合に、液晶容量と並列接続されリーク電流による電圧効果を防止する効果を持つ。本実施例による駆動回路の部分平面図(表示部の2列の画素に関する範囲)を図6に示す。ガラス基板の端部の1本のドレイン端子DLTから2個のTFT,TC0,TC1を介し表示部(画素部)の2本のドレイン線(映像信号線)(偶数列DL0,奇数列DL1)に分岐接続される。ゲート線GC0,GC1とドレイン線の交差部にはSi,SiNの2層膜からなるパターンCROSをはさみ、両配線間を絶縁する。TFTをスイッチングするための2本のゲート線GC1,GC1がそれぞれ偶数列,奇数列のTFT,TC0,TC1に接続される。   In this embodiment, as shown in the plan view of FIG. 2, the storage capacitor 102 is formed using the gate line 112 in the row adjacent to the pixel electrode 150 as an electrode. This storage capacitor is connected in parallel with the liquid crystal capacitor when the liquid crystal is driven by the active matrix substrate of this embodiment, and has an effect of preventing the voltage effect due to the leakage current. FIG. 6 shows a partial plan view of the drive circuit according to the present embodiment (range related to the pixels in the two columns of the display unit). From one drain terminal DLT at the end of the glass substrate to two drain lines (video signal lines) (even column DL0, odd column DL1) of the display unit (pixel unit) via two TFTs, TC0, TC1 Branch connected. A pattern CROS made of a two-layer film of Si and SiN is sandwiched between the gate lines GC0 and GC1 and the drain line to insulate the wirings from each other. Two gate lines GC1 and GC1 for switching the TFTs are connected to the even-numbered and odd-numbered TFTs TC0 and TC1, respectively.

上記第1及び第2の実施例において以下に列挙する変更を加えても本発明の主旨を損なわない。   Even if the changes listed below in the first and second embodiments are added, the gist of the present invention is not impaired.

実施例ではソース,ドレイン電極をゲート電極及び半導体上に設けたが、この形状を変えても本発明の主旨を損なわない。すなわちソースドレインの金属層130b,120bをシリコン膜上に残さずにn+ Si,シリサイド,ITOの積層構造のみのコンタクトとしても良い。   In the embodiment, the source and drain electrodes are provided on the gate electrode and the semiconductor, but even if this shape is changed, the gist of the present invention is not impaired. That is, the source / drain metal layers 130b and 120b may not be left on the silicon film but may be a contact having only a laminated structure of n + Si, silicide and ITO.

実施例ではゲート電極材料としてCrを用いたがその他の金属例えばAl,Cu,Ta,Ti等やその積層膜、または合金等を使用してもよい。Al,Cu系を用いた場合には配線抵抗が下がり、これを用いたLCDの表示画像の面内均一性を向上できる。   In the embodiment, Cr is used as the gate electrode material, but other metals such as Al, Cu, Ta, Ti and the like, laminated films thereof, alloys, or the like may be used. When Al or Cu is used, the wiring resistance is lowered, and the in-plane uniformity of the display image of the LCD using this can be improved.

実施例ではゲート絶縁膜材料としてSiN膜を用いたが、このほかにSiO2,SiON等の膜を用いてもよい。またゲート線材料にAl,Taを用いた場合にはこれを陽極化成することで得られる酸化膜との積層膜として、絶縁膜の耐圧向上,短絡防止を図ってもよい。 In the embodiment, the SiN film is used as the gate insulating film material, but other films such as SiO 2 and SiON may be used. In addition, when Al or Ta is used as the gate line material, the insulation film may be improved in breakdown voltage and short circuit prevention as a laminated film obtained by anodizing the gate line material.

実施例は半導体膜をプラズマCVDによるa−Si膜またはこれをレーザアニールした多結晶Si膜としたがこれを他の材料または他の製法によってもよい。例えばゲルマンガスを材料ガスにプラズマCVDで堆積したGe膜、またはGeとSiの混晶膜ないしは超構造膜としてTFTの特性向上を図ってもよい。   In the embodiment, the semiconductor film is an a-Si film formed by plasma CVD or a polycrystalline Si film obtained by laser annealing, but it may be formed of other materials or other manufacturing methods. For example, the characteristics of the TFT may be improved as a Ge film obtained by depositing germane gas as a material gas by plasma CVD, a mixed crystal film of Ge and Si, or a superstructure film.

また半導体膜の堆積方法はプラズマダメージの無い減圧CVD法,膜中の水素量を低減できるスパッタ法、又はECR−CVD法を用い膜の不安定性の防止,プロセス温度の低減を図ってもよい。半導体膜としてSiのマイクロクリスタル膜を用いた高移動度化を図ってもよい。半導体膜をレーザもしくは熱でアニールして多結晶化し、TFTの高移動度化を図ってもよい。この場合、作用の項で述べたように、アニール前の膜の水素が多くても、結晶化膜のピンホールによるゲート絶縁膜の不良は殆ど生じない。   The semiconductor film may be deposited by using a low pressure CVD method without plasma damage, a sputtering method capable of reducing the amount of hydrogen in the film, or an ECR-CVD method to prevent instability of the film and reduce the process temperature. High mobility may be achieved by using a Si microcrystal film as the semiconductor film. The semiconductor film may be annealed with laser or heat to be polycrystallized to increase the mobility of the TFT. In this case, as described in the section of action, even if there is a lot of hydrogen in the film before annealing, the defect of the gate insulating film due to pinholes in the crystallized film hardly occurs.

実施例ではソースドレイン電極にMoを用いたがその他Ti,Ta,Mo,Cr,Ti,Pd,Mn,Co,Ni,Ta,Pt等半導体と反応してシリサイドもしくはゲルマニウム化合物を形成する金属材を用いてもよい。さらにこれらを含む合金及び積層膜を用いてもよい。   In the embodiment, Mo is used for the source / drain electrodes, but other metal materials that react with semiconductors such as Ti, Ta, Mo, Cr, Ti, Pd, Mn, Co, Ni, Ta, and Pt to form silicide or germanium compounds. It may be used. Furthermore, an alloy containing these and a laminated film may be used.

図3は、アクティブマトリクス基板をもう一枚の基板と向き合わせ液晶を封入したセルの一画素分の断面図である。TFT基板10は、TFT,画素電極150,保護膜145等が、液晶と接する側の面に前記実施例で説明した方法で形成されている。その上に、液晶の分子の配列をそろえるための配線膜145がスピンナー塗布,ラビング処理により形成されている。またその反対面には、偏向板210を張り付けてある。対向基板の内側表面には画素電極以外の領域から漏れてくる光を遮ぎるためCrのブラックマトリクス160,有機樹脂をロールコート塗布後染色して形成したカラーフィルタ152,ITOの対向電極170r,170g,配向膜207が順次形成されている。また外側表面には配向膜212を張り付けてある。両基板間にビーズを分散し、約5μmのギャップ長さとし、図には示していないが基板の周辺部を樹脂で接着した後、ネマチック型液晶を充填,封入する。偏向板210と212の偏向方向は直交させ、配向膜205,207ラビング方向を直交させてある。表示モードは、液晶に電圧が印加され無いときに光が透過するノーマリーホワイトモードである。   FIG. 3 is a cross-sectional view of one pixel of a cell in which an active matrix substrate faces another substrate and liquid crystal is sealed. In the TFT substrate 10, a TFT, a pixel electrode 150, a protective film 145 and the like are formed on the surface in contact with the liquid crystal by the method described in the above embodiment. On top of that, a wiring film 145 for aligning liquid crystal molecules is formed by spinner coating and rubbing. A deflection plate 210 is attached to the opposite surface. On the inner surface of the counter substrate, a black matrix 160 of Cr for blocking light leaking from areas other than the pixel electrodes, a color filter 152 formed by dyeing an organic resin after roll coating, and counter electrodes 170r, 170g of ITO The alignment film 207 is sequentially formed. An alignment film 212 is attached to the outer surface. Beads are dispersed between the two substrates to have a gap length of about 5 μm. Although not shown in the drawing, the periphery of the substrate is bonded with resin, and then nematic liquid crystal is filled and sealed. The deflection directions of the deflection plates 210 and 212 are orthogonal to each other, and the rubbing directions of the alignment films 205 and 207 are orthogonal to each other. The display mode is a normally white mode in which light is transmitted when no voltage is applied to the liquid crystal.

図5は、映像信号側の周辺回路の平面構造を示す。4n+ 1列から4n+ 4列までの4本の映像信号線に対応する回路部を示してある。ドライバとの接続端子が4個の回路
TFT301のドレイン電極330に接続される。一方回路TFTのソース電極320はそれぞれ対応する保持容量302と映像信号線137に接続される。クロック線CL1,CL2,CL3,CL4は、表示部の走査信号線に対応するもので回路TFTのゲート電極に接続される。クロック線は2折れ曲がった配線形状とし回路面積を小さくした。このため配線長が増える。配線抵抗がほかの2本と同じになるよう、この2本の配線幅を太くした。遅延時間の違いによる表示色のばら付きを防止できる。回路TFTの構造及びプロセスは、能動層がレーザアニールによるpoly−Siである以外は、表示部TFTと同じである。即ち、ソースドレイン電極及び配線は、金属とITOの二層配線でシリコン層が配線の下層に敷設されている。TFTのチャネル310形状をU字型とした。これによりゲートソース間の寄生容量を増やすことなくチャネル幅を約2倍にできる。即ちゲート電圧波形の影響を増やすことなく回路の駆動能力を向上できる。保持容量302の構造も表示部と同じである。このような回路パターンが映像信号線4本毎に、合計240個並べる。その際、図1で示したように回路全体をレーザビームの幅以下のブロックに分割して、各ブロック間の間隔を100−500μm程度離して配置してもよい。この場合、レーザアニール際にレーザビームの重ね合わせ部におけるTFTの特性ばらつきの影響を低減できる。走査側の周辺回路も図5と同様な構成である。異なる点は、回路TFTのソースと走査信号線即ちゲート金属層を接続する点である。すなわち異層の配線を接続する点である。
FIG. 5 shows a planar structure of the peripheral circuit on the video signal side. A circuit portion corresponding to four video signal lines from 4n + 1 to 4n + 4 columns is shown. Circuit with 4 connection terminals with driver
Connected to the drain electrode 330 of the TFT 301. On the other hand, the source electrode 320 of the circuit TFT is connected to the corresponding storage capacitor 302 and video signal line 137, respectively. The clock lines CL1, CL2, CL3, and CL4 correspond to the scanning signal lines of the display unit and are connected to the gate electrode of the circuit TFT. The clock line has a bent wiring shape to reduce the circuit area. This increases the wiring length. The wiring width of these two wires was increased so that the wiring resistance would be the same as the other two wires. Variations in display colors due to differences in delay time can be prevented. The structure and process of the circuit TFT are the same as those of the display unit TFT except that the active layer is poly-Si by laser annealing. That is, the source / drain electrodes and the wiring are two-layer wiring of metal and ITO, and the silicon layer is laid under the wiring. The shape of the TFT channel 310 was U-shaped. As a result, the channel width can be doubled without increasing the parasitic capacitance between the gate and the source. That is, the driving capability of the circuit can be improved without increasing the influence of the gate voltage waveform. The structure of the storage capacitor 302 is the same as that of the display unit. A total of 240 such circuit patterns are arranged for every four video signal lines. At that time, as shown in FIG. 1, the entire circuit may be divided into blocks having a width equal to or smaller than the width of the laser beam, and the intervals between the blocks may be separated by about 100 to 500 μm. In this case, it is possible to reduce the influence of TFT characteristic variations in the laser beam overlapping portion during laser annealing. The peripheral circuit on the scanning side has the same configuration as that in FIG. The difference is that the source of the circuit TFT and the scanning signal line, that is, the gate metal layer are connected. That is, it is a point of connecting different layers of wiring.

図20は、液晶表示装置の駆動波形のうち表示部の左端4列の概要を示す。画素のライン選択時間t1(35μs)の前半tL1にクロック信号CL1,CL2,CL3,CL4により順次回路TFTをオンさせる。これに合わせドライバはtLの1/8の時間でデータVdd1を切り替える。各映像信号線に映像信号Vd1,Vd2,Vd3,Vd4を充電する。この映像信号は、後半tL2に画素のTFTにより液晶容量に充電される。ゲート線(走査線)に順次(VGn−1からVGn以下、図示無いが次の行へ)電圧を加えて画素(線順次走査)TFTを導通させ、信号線(ドレイン線)から与えられた映像信号VDを液晶に印加する。液晶は対向基板側の共通電極の電位VCOMとVDnの差電圧により駆動され、画素の光透過率が変化する。個々の画素で独立に透過率を制御しLCD全体で画像表示する。   FIG. 20 shows an outline of the leftmost four columns of the display unit in the drive waveform of the liquid crystal display device. In the first half tL1 of the pixel line selection time t1 (35 μs), the circuit TFTs are sequentially turned on by the clock signals CL1, CL2, CL3, and CL4. In accordance with this, the driver switches the data Vdd1 in a time 1/8 of tL. The video signals Vd1, Vd2, Vd3, and Vd4 are charged to the video signal lines. This video signal is charged in the liquid crystal capacitor by the TFT of the pixel in the second half tL2. An image given from a signal line (drain line) by applying a voltage to the gate line (scanning line) sequentially (VGn-1 to VGn or less, but not shown, to the next row) to make the pixel (line sequential scanning) TFT conductive. A signal VD is applied to the liquid crystal. The liquid crystal is driven by the difference voltage between the potentials VCOM and VDn of the common electrode on the counter substrate side, and the light transmittance of the pixel changes. The transmittance is controlled independently for each pixel, and an image is displayed on the entire LCD.

図11は、以上の液晶セルを用いた液晶ディスプレイの全体概略である。液晶セルのアクティブマトリクス基板にドライバ21がCOG実装される。ドライバは走査信号と映像信号及びそれらのクロック信号を発生する機能を持つ。ドライバの出力端子は走査側周辺回路51及び映像信号側周辺回路52に接続される。このドライバICを駆動するための信号および電源は、プリント基板430からFPC(フレキシブルプリントサーキット)を介して供給される。プリント基板には、タイミングコンバータ等のICからなる信号処理回路400,液晶で表示される各階調に対応階調電圧発生回路410が実装される。バックライト440は、アクティブマトリクス基板の背面に設置した。以上の部材はケース90内に実装される。   FIG. 11 is a general outline of a liquid crystal display using the above liquid crystal cell. A driver 21 is COG mounted on the active matrix substrate of the liquid crystal cell. The driver has a function of generating a scanning signal, a video signal, and a clock signal thereof. An output terminal of the driver is connected to the scanning side peripheral circuit 51 and the video signal side peripheral circuit 52. Signals and power for driving the driver IC are supplied from the printed circuit board 430 via an FPC (flexible printed circuit). A signal processing circuit 400 including an IC such as a timing converter and a gradation voltage generation circuit 410 corresponding to each gradation displayed on the liquid crystal are mounted on the printed circuit board. The backlight 440 was installed on the back surface of the active matrix substrate. The above members are mounted in the case 90.

図7は、COG法により接続されたドライバとガラス基板の断面図である。これはCOG法にも各種あるがこれは、マイクロボンディング法による。ドライバ51の出力端子にはAuバンプ350が形成され、これがガラス基板10上の映像信号線I端子351に直接接続される。ドライバは、ドライバと基板間に塗布した紫外線硬化樹脂358により固定される。樹脂が硬化する際の収縮し圧縮応力によりAuバンプとITO端子351は圧接接続される。マイクロバンプボンディングの接触抵抗は1オーム程度である。ゲート配線材料のCrと映像信号線材料Moと、ITOを積層することにより配線の低抵抗を実現した。液晶パネル端子とインタフェース回路はFPC(基材80a,銅箔80b)により接続される。周辺回路は液晶セルのシール352の近傍2mmの幅中で形成される。シール近傍は、不純物汚染,ラビングむらなどにより液晶の表示特性が不均一になる。またシール加工精度も考慮して、シールおよびシールからなる内側へ2mm程度は非表示領域とする。従来この領域はデッドスペースとなっていたが本実施例ではここに周辺回路をするので、液晶表示装置の表示領域に対する外形寸法を小さくできる。本実施例では周辺回路として、スイッチマトリクス型回路を用いた。この回路での消費電力は、インバータによるシフトレジスタ回路の場合よりも小さい。よって回路での発熱量が小さい。回路を液晶セル内に形成しても液晶は局部加熱されず温度は均一である。よって表示むらの無い均一な表示が得られる。   FIG. 7 is a cross-sectional view of a driver and a glass substrate connected by the COG method. There are various types of COG methods, but this is based on the microbonding method. An Au bump 350 is formed on the output terminal of the driver 51, and this is directly connected to the video signal line I terminal 351 on the glass substrate 10. The driver is fixed by an ultraviolet curable resin 358 applied between the driver and the substrate. The Au bump and the ITO terminal 351 are press-contacted by shrinkage and compressive stress when the resin is cured. The contact resistance of micro bump bonding is about 1 ohm. Low wiring resistance was realized by laminating the gate wiring material Cr, the video signal line material Mo, and ITO. The liquid crystal panel terminal and the interface circuit are connected by FPC (base material 80a, copper foil 80b). The peripheral circuit is formed within a width of 2 mm in the vicinity of the seal 352 of the liquid crystal cell. In the vicinity of the seal, the display characteristics of the liquid crystal become non-uniform due to impurity contamination, rubbing unevenness, and the like. In consideration of seal processing accuracy, the non-display area is about 2 mm inside the seal and the seal. Conventionally, this area has been a dead space, but in this embodiment, a peripheral circuit is provided here, so that the external dimensions of the display area of the liquid crystal display device can be reduced. In this embodiment, a switch matrix circuit is used as the peripheral circuit. The power consumption of this circuit is smaller than that of a shift register circuit using an inverter. Therefore, the amount of heat generated in the circuit is small. Even if the circuit is formed in the liquid crystal cell, the liquid crystal is not locally heated and the temperature is uniform. Therefore, a uniform display without display unevenness can be obtained.

本実施例において、液晶をPDLC液晶(Polymer Disprersed Liquid Crystal) としてもよい。PDLCは、高分子膜の空孔に液晶材料が充填されたものである。これは、液晶と高分子材料の均一溶液を重合により相分離することにより得られる。例えば液晶はBDH社のE−8である。高分子材料は2−エチルヘキシルアクリテート,ウレタンアンクリレート,光重合開始材の混合液を用いた。混合液を液晶セルに充填したあと、光重合によりPDLCを得た。この場合、図3中の偏向板212,210,配向膜207,205が不要となる。偏向板がないことにより、透過率が2倍向上し、表示輝度向上,消費電力低減に効果がある。   In this embodiment, the liquid crystal may be PDLC liquid crystal (Polymer Dispersed Liquid Crystal). PDLC is a liquid crystal material filled in the pores of a polymer film. This is obtained by phase-separating a uniform solution of liquid crystal and polymer material by polymerization. For example, the liquid crystal is E-8 manufactured by BDH. As the polymer material, a mixed solution of 2-ethylhexyl acrylate, urethane acrylate, and a photopolymerization initiator was used. After the liquid mixture was filled in the liquid crystal cell, PDLC was obtained by photopolymerization. In this case, the deflection plates 212 and 210 and the alignment films 207 and 205 in FIG. 3 are not necessary. Due to the absence of the deflecting plate, the transmittance is improved twice, which is effective in improving display luminance and reducing power consumption.

接続端子当たりの面積を大きくでき、誤動作が防止されるとともに消費電力が低減され、このような製造歩留まり向上は多端子の大型,微小幅のドライバチップ、所謂ストリング形状のチップにおいて顕著となる。このためストリングチップのより一層の多端子化,細幅化が可能となる。液晶表示装置の外周部の非表示領域の幅を小さくできる。液晶表示装置の外形寸法に対する表示領域寸法を大きくできる。   The area per connection terminal can be increased, malfunctions are prevented, and power consumption is reduced. Such an improvement in manufacturing yield is significant in a multi-terminal large-sized, very small driver chip, a so-called string-shaped chip. For this reason, it is possible to further increase the number of terminals and the width of the string chip. The width of the non-display area in the outer peripheral portion of the liquid crystal display device can be reduced. The display area size can be increased with respect to the external size of the liquid crystal display device.

本実施例において表示部のTFTの移動を1から3cm2/Vs ,オフ電流が100pAとすることにより画素のTFTのチャネル幅とチャネル長の比を1にすることができる。これにより表示領域の開口率が向上しパネル輝度向上,バックライトの消費電力低減ができる。ドライバの移動度は800cm2/Vs とすることにより30MHzの信号を発生できる。周辺回路の移動度を10から30cm2/Vs とすることによりスイッチマトリクス回路動作が可能となる。さらに内蔵回路の移動度を100以上300以下とすることによりTFTオフ時のソースドレイン間容量による電圧変化の面内ばらつきを低減できる。 In this embodiment, when the TFT of the display portion is moved from 1 to 3 cm 2 / Vs and the off-current is 100 pA, the ratio of the channel width and the channel length of the TFT of the pixel can be made 1. As a result, the aperture ratio of the display area can be improved, the panel luminance can be improved, and the power consumption of the backlight can be reduced. A 30 MHz signal can be generated by setting the driver mobility to 800 cm 2 / Vs. When the mobility of the peripheral circuit is 10 to 30 cm 2 / Vs, the switch matrix circuit can be operated. Further, by setting the mobility of the built-in circuit to 100 or more and 300 or less, it is possible to reduce the in-plane variation of the voltage change due to the source-drain capacitance when the TFT is off.

表示画素の薄膜トランジスタのスイッチ時間が30μs以上60μs以下,映像信号側の内蔵回路の薄膜トランジスタのスイッチ時間が3μs以上12μs以下,ドライバのトランジスタのスイッチ時間が0.01μs以上0.03μsであることにより消費電力をさげることができる。電磁輻射を低くできる。回路の発熱量を低くできる。シリコンの発熱量を低くできる。シリコンの素子面積を小さくできる。   Power consumption due to the switching time of the thin film transistor of the display pixel being 30 μs to 60 μs, the switching time of the thin film transistor of the built-in circuit on the video signal side being 3 μs to 12 μs, and the switching time of the driver transistor being 0.01 μs to 0.03 μs Can be reduced. Electromagnetic radiation can be reduced. The amount of heat generated by the circuit can be reduced. The calorific value of silicon can be reduced. The element area of silicon can be reduced.

表示画素の薄膜トランジスタのスイッチ時間が30μs以上60μs以下,映像信号側の内蔵回路の薄膜トランジスタのスイッチ時間が3μs以上12μs以下,ドライバのトランジスタのスイッチ時間が0.01μs以上0.03μsであることにより、高精細にできる、上記さらに得られる。   The switching time of the thin film transistor of the display pixel is 30 μs to 60 μs, the switching time of the thin film transistor of the built-in circuit on the video signal side is 3 μs to 12 μs, and the switching time of the driver transistor is 0.01 μs to 0.03 μs. The above can be further obtained.

ドライバ一変に集約されているので接続の工程数が簡略化される。短編に集約されていると表示面積に対する額縁面積が小さくてすむ。硝子基板の面積が小さいので一枚のガラスマザーボードから取れるアクティブマトリクス基板が多く取れ越すとして低減できる。長編に集約されている場合、ドライバ下部の領域に導光体方式のバックライトの蛍光管がある。蛍光体空の光はバックライトの短辺方向に走る。よって光強度の分布ばらつきが小さい。蛍光管の発光強度が小さくてよい。ドライバの隣に他の素子を実装できる。例えばCRT用の信号をICD用に変換するタイミングコンバータの基板を小さくもしくは廃止することができる。これは液晶表示装置の小型軽量に硬化がある。   The number of connection processes is simplified because the drivers are integrated. When the short stories are aggregated, the frame area relative to the display area can be small. Since the area of the glass substrate is small, a large number of active matrix substrates that can be taken from a single glass motherboard can be reduced. In the case of being integrated into a long story, there is a light guide type backlight fluorescent tube in the area under the driver. The phosphor sky light travels in the short side direction of the backlight. Therefore, variation in light intensity distribution is small. The light emission intensity of the fluorescent tube may be small. Other elements can be mounted next to the driver. For example, the timing converter substrate for converting a CRT signal into an ICD can be made smaller or eliminated. This is because the liquid crystal display device is small and light.

液晶表示装置からの電磁放射が低減される。電磁輻射の傍受による他者へのデータ漏れが防止できる。   Electromagnetic radiation from the liquid crystal display device is reduced. Data leakage to others due to interception of electromagnetic radiation can be prevented.

(実施例2)
第2の実施例として横電界方式の液晶表示装置の実施例を示す。図14は横電界方式による液晶表示装置の一画素の部分平面図を示す。図15は、(a)−(b)断面における断面図を示す。走査信号線111及びゲート電極113はCr膜である。映像信号線111,ソース電極120,ドレイン電極130,画素電極150および共通電極154はAlとCrの積層膜である。TFT101の能動体層110はa−Siを40nmと180nmの二層に分けて堆積した膜である。但し周辺回路部では下層のみレーザアニール法によるpoly−Si膜である。即ち回路のTFTはpoly−Siとa−Siの2層膜を能動体層とする。ソースドレイン電極と能動体層の間にn+ a−Si層135が形成される。画素電極150は、映像信号線137に平行に帯状に形成される。共通線154は、隣接する行の映像信号線の近傍にこれと平行に形成される。共通線は、表示面内で列方向に共通の電圧を供給する。液晶は、画素電極150と共通電極154の間で基板表面に平行な電界により配向制御される。
(Example 2)
As a second embodiment, an embodiment of a horizontal electric field type liquid crystal display device will be described. FIG. 14 is a partial plan view of one pixel of a liquid crystal display device using a horizontal electric field method. FIG. 15 is a cross-sectional view taken along the line (a)-(b). The scanning signal line 111 and the gate electrode 113 are Cr films. The video signal line 111, the source electrode 120, the drain electrode 130, the pixel electrode 150, and the common electrode 154 are a laminated film of Al and Cr. The active layer 110 of the TFT 101 is a film in which a-Si is deposited in two layers of 40 nm and 180 nm. However, in the peripheral circuit portion, only the lower layer is a poly-Si film by laser annealing. In other words, the TFT of the circuit uses a two-layer film of poly-Si and a-Si as an active layer. An n + a-Si layer 135 is formed between the source / drain electrodes and the active layer. The pixel electrode 150 is formed in a strip shape parallel to the video signal line 137. The common line 154 is formed in the vicinity of the video signal line in the adjacent row in parallel therewith. The common line supplies a common voltage in the column direction within the display surface. The alignment of the liquid crystal is controlled between the pixel electrode 150 and the common electrode 154 by an electric field parallel to the substrate surface.

本実施例の横電界によれば、視角による液晶の複屈折性が少ない。画像表示する視角範囲が広い。液晶容量が従来の縦電界の場合の1/5以下ある。また信号配線及び走査信号線の容量も半分程度に低減される。このため画素のTFTによる書き込み時間は、従来の5倍以上に向上できる。よって画素のTFTの移動度が低くても充電可能になる。よって画素のa−Siの特性劣化を考慮せずに周辺回路のpoly−Siの高性能化ができる。例えばレーザアニールの際、400℃近くまで基板加熱できる。またレーザアニール後のpoly−Si膜の特性が高くなる様、出発材料のa−Si膜の形成条件を最適化できる。例えば、Si−H2 結合の多い膜を用いる。またはスパッタ法による無水素のSi膜をレーザアニールし、その後プラズマ水素化法により水素を導入してもよい。これらの方法によりa−SiTFTの特性は低下するがpoly−SiTFTの移動度は30cm2/Vs 以上に向上できる。オフ電流がさらにpoly−Si形成に、高速動作により、高精細の液晶表示装置が実現できる。充電能力に余裕があるため、TFTのチャネル幅を小さくできる。周辺回路の面積を小さくでき、液晶表示装置の表示領域以外の外周の面積を小さくできる。画素
TFTの縮小により画素の開口率が増加し、液晶表示装置の輝度向上,バックライトの低消費電力化ができる。TFTがオフの間の液晶容量に保持される電圧,液晶容量が小さいほど低下する。横電界方式の液晶容量が小さく、影響を受けやすい。しかし本実施例では、画素TFTはa−Siの逆スタガTFTであり、もともとオフ電流が低い。よって、オフ電流による電圧低下の影響はない。本実施例によれば、配線容量、およびこれを駆動するための周辺回路の容量が小さいため、消費電力が低減できる。これを携帯型情報処理装置に搭載した場合、電池の寿命増大,寸法縮小,重量低減の効果がある。
According to the lateral electric field of this embodiment, the birefringence of the liquid crystal depending on the viewing angle is small. Wide viewing angle range for image display. The liquid crystal capacity is 1/5 or less of the conventional vertical electric field. Further, the capacity of the signal wiring and the scanning signal line is reduced to about half. For this reason, the writing time by the TFT of the pixel can be improved to 5 times or more than the conventional one. Therefore, charging is possible even if the mobility of the TFT of the pixel is low. Therefore, the performance of poly-Si in the peripheral circuit can be improved without considering the deterioration of the characteristics of the a-Si in the pixel. For example, the substrate can be heated to near 400 ° C. during laser annealing. In addition, the formation conditions of the a-Si film as the starting material can be optimized so that the characteristics of the poly-Si film after laser annealing are improved. For example, a film having many Si—H 2 bonds is used. Alternatively, a hydrogen-free Si film formed by sputtering may be laser-annealed, and then hydrogen may be introduced by plasma hydrogenation. Although the characteristics of the a-Si TFT are lowered by these methods, the mobility of the poly-Si TFT can be improved to 30 cm 2 / Vs or more. A high-definition liquid crystal display device can be realized by high-speed operation for forming off-current poly-Si. Since there is a sufficient charge capacity, the channel width of the TFT can be reduced. The area of the peripheral circuit can be reduced, and the area of the outer periphery other than the display area of the liquid crystal display device can be reduced. Reduction of the pixel TFT increases the aperture ratio of the pixel, thereby improving the luminance of the liquid crystal display device and reducing the power consumption of the backlight. The voltage held in the liquid crystal capacitance while the TFT is off, the lower the liquid crystal capacitance, the lower. The horizontal electric field type liquid crystal capacity is small and easily affected. However, in this embodiment, the pixel TFT is an a-Si inverted staggered TFT and originally has a low off-state current. Therefore, there is no influence of voltage drop due to off-current. According to the present embodiment, the power consumption can be reduced because the wiring capacity and the capacity of the peripheral circuit for driving the wiring capacity are small. When this is mounted on a portable information processing apparatus, it has the effect of increasing battery life, reducing dimensions, and reducing weight.

図9は液晶ディスプレイを搭載した携帯型情報処理装置を示す。通信機能を有する電子手帳で有る。マイクロプロセッサを中心とする情報処理機能を搭載したCPUボード950,電子手帳内にシステム全体に電力を供給する充電型電池920,数字データ入力用キーボード904,情報処理メニュー選択スイッチ901,データ記録用メモリーカード960を収めている。液晶ディスプレイ1は背面にバックライトを設けた透過形で有る。アクティブマトリクス基板の開口率が向上したため、バックライト光の利用率が向上し、LCDの輝度が向上した。また、低電力のバックライでも充分な輝度が得られ、バックライトの薄形化,軽量化、又これの電源となるバッテリーの小型軽量化が可能となった。これにより直接的及び、間接的に(これらを格納,保持する構造部材についても)小型軽量薄形化でき、ノート形パソコンの可搬性を向上できる。また、一回の充電で使用できる時間が延び使い勝手が向上できた。   FIG. 9 shows a portable information processing apparatus equipped with a liquid crystal display. An electronic notebook with a communication function. CPU board 950 equipped with an information processing function centered on a microprocessor, rechargeable battery 920 for supplying power to the entire system in an electronic notebook, numeric data input keyboard 904, information processing menu selection switch 901, data recording memory Contains card 960. The liquid crystal display 1 is a transmission type having a backlight on the back. Since the aperture ratio of the active matrix substrate was improved, the utilization factor of backlight light was improved and the brightness of the LCD was improved. Moreover, sufficient brightness was obtained even with a low-power backlight, making it possible to reduce the backlight thickness and weight, and to reduce the size and weight of the battery used as the power source. As a result, the size and weight can be reduced directly and indirectly (and structural members for storing and holding them), and the portability of the notebook personal computer can be improved. In addition, the time that can be used with a single charge has been extended, and usability has been improved.

本発明によりLCDは本実施例に記載のノートパソコンに限らず、他のポータブルな情報処理装置の小型化,軽量化,電池寿命の向上に効果がある。例えば、本発明のLCDを携帯用電話,携帯用ゲーム機、および小売店等で用いられる売上/注文管理用の携帯用情報処理器など、集積回路を用いた情報処理を電池の電力を元に行う機器において有効である。   According to the present invention, the LCD is effective not only in the notebook personal computer described in this embodiment, but also in other portable information processing devices that are reduced in size, weight, and battery life. For example, the LCD of the present invention is based on the power of the battery for information processing using an integrated circuit, such as a portable information processor for sales / order management used in portable telephones, portable game machines, retail stores, etc. It is effective in the equipment to be used.

(実施例3)
第3の実施例として、反射型ノードで、対向基板を用いない液晶表示装置について説明する。図16は液晶セルの断面構造である。コプレーナ型TFT101が、硝子基板10上に形成される。TFTの保護膜145は、ポリイミド樹脂をスピン塗布,乾燥したもので表面が平坦化されている。反射性の画素電極520は、保護膜145上に形成される。液晶は、PDLC(Polymer Disprersed Liquid Crystal)を用いる。PDLCは、TFT基板上に塗布形成される。PDLCは、高分子膜510の空孔に液晶材料200が充填されたものである。これは、液晶と高分子材料の均一溶液を重合により相分離することにより得られる。液晶は、BDH社のE−8である。高分子材料は2−エチルヘキシルアクリテート,ウレタンアンクリレート,光重合開始材の混合液を用いた。混合液を塗布後、光重合して高分子成分を硬化させPDLCを得た。PDLC膜表面に、保護層として有機膜204を塗布形成した。保護膜の材料は、PDLCの高分子材料と同じものを用いた。ITOの対向電極165は、低温でスパッタ成膜される。
(Example 3)
As a third embodiment, a liquid crystal display device which is a reflection type node and does not use a counter substrate will be described. FIG. 16 shows a cross-sectional structure of the liquid crystal cell. A coplanar TFT 101 is formed on the glass substrate 10. The surface of the TFT protective film 145 is flattened by spin coating and drying of polyimide resin. The reflective pixel electrode 520 is formed on the protective film 145. As the liquid crystal, PDLC (Polymer Dispersed Liquid Crystal) is used. PDLC is formed by coating on a TFT substrate. In PDLC, the liquid crystal material 200 is filled in the pores of the polymer film 510. This is obtained by phase-separating a uniform solution of liquid crystal and polymer material by polymerization. The liquid crystal is E-8 from BDH. As the polymer material, a mixed solution of 2-ethylhexyl acrylate, urethane acrylate, and a photopolymerization initiator was used. After applying the mixed solution, the polymer component was cured by photopolymerization to obtain PDLC. An organic film 204 was applied and formed as a protective layer on the surface of the PDLC film. The material of the protective film was the same as the polymer material of PDLC. The counter electrode 165 made of ITO is formed by sputtering at a low temperature.

なおPDLCを浸漬法により形成してもよい。多孔性高分子膜は、微粒子を含む高分子膜を塗布し、これから微粒子を除去することにより形成する。例えば粒径1μmのポリメチルメタクリレートを含んだポリビニルアルコール液を用いる。塗布はスピンナ法による。塗布膜は乾燥後、クロロホルムに浸漬される。微粒子が溶出し空孔が生じ、これに液晶を含浸するとPDLCが得られる。対向基板がないため、液晶セルを軽量薄型化できる。また本実施例によれば、液晶セルを周辺部でシールする必要がない。このためシール幅に相当する幅だけ液晶表示装置を小型化できる。   PDLC may be formed by an immersion method. The porous polymer film is formed by applying a polymer film containing fine particles and removing the fine particles therefrom. For example, a polyvinyl alcohol solution containing polymethyl methacrylate having a particle size of 1 μm is used. Application is by a spinner method. The coating film is dried and then immersed in chloroform. Fine particles are eluted to form pores, and when this is impregnated with liquid crystal, PDLC is obtained. Since there is no counter substrate, the liquid crystal cell can be reduced in weight and thickness. Further, according to the present embodiment, it is not necessary to seal the liquid crystal cell at the periphery. Therefore, the liquid crystal display device can be downsized by a width corresponding to the seal width.

(実施例4)
図9は液晶表示装置を搭載した携帯型情報処理装置を示す。通信機能を有する電子手帳で有る。マイクロプロセッサを中心とする情報処理機能を搭載したCPUボード950,電子手帳内にシステム全体に電力を供給する充電型電池920,数字データ入力用キーボード904,情報処理メニュー選択スイッチ901,データ記録用メモリーカード960を収めている。液晶ディスプレイ1は背面にバックライトを設けた透過形で有る。アクティブマトリクス基板の開口率が向上したため、バックライト光の利用率が向上し、LCDの輝度が向上した。また、低電力のバックライトでも充分な輝度が得られ、バックライトの薄形化,軽量化、又はこれの電源となるバッテリーの小型軽量化が可能となった。これにより直接的及び、間接的に(これらを格納,保持する構造部材についても)小型軽量薄形化でき、ノート形パソコンの可搬性を向上できる。また、一回の充電で使用できる時間が延び使い勝手が向上できた。
Example 4
FIG. 9 shows a portable information processing apparatus equipped with a liquid crystal display device. An electronic notebook with a communication function. CPU board 950 equipped with an information processing function centered on a microprocessor, rechargeable battery 920 for supplying power to the entire system in an electronic notebook, numeric data input keyboard 904, information processing menu selection switch 901, data recording memory Contains card 960. The liquid crystal display 1 is a transmission type having a backlight on the back. Since the aperture ratio of the active matrix substrate was improved, the utilization factor of backlight light was improved and the brightness of the LCD was improved. Moreover, sufficient brightness can be obtained even with a low-power backlight, making it possible to reduce the thickness and weight of the backlight, or to reduce the size and weight of the battery serving as the power source. As a result, the size and weight can be reduced directly and indirectly (and structural members for storing and holding them), and the portability of the notebook personal computer can be improved. In addition, the time that can be used with a single charge has been extended, and usability has been improved.

本発明によるLCDは本実施例に記載のノートパソコンに限らず、他のポータブルな情報処理装置の小型化,軽量化,電池寿命の向上に効果がある。   The LCD according to the present invention is not limited to the notebook personal computer described in this embodiment, and is effective in reducing the size and weight of other portable information processing apparatuses and improving the battery life.

例えば、本発明のLCDを携帯用電話,携帯用ゲーム機、および小売店等で用いられる売上/注文管理用の携帯用情報処理機など、集積回路を用いた情報処理を電池の電力を元に行う機器において有効である。   For example, the LCD of the present invention is based on the power of the battery for information processing using an integrated circuit such as a portable information processing device for sales / order management used in portable telephones, portable game machines, retail stores, etc. It is effective in the equipment to be used.

(実施例5)
図17は、本発明による液晶表示装置を用いたカード型情報処理装置を示す。不透明なプラスチック基板17上に表示領域10が形成される。画素のTFTの能動層は、基板温度150℃ECRプラズマCVDによるa−Si:HTFTである。周辺回路はこのa−Si膜レーザアニールして得たpoly−SiTFTである。レーザが瞬間的加熱のため、プラスチック基板に対するダメージはない。プラスチック基板のため割れの心配がなく安全である。またプラスチックの比重が硝子の約1/2であるためさらに装置の軽量化が実施された。液晶の表示モードは、反射型である。不透明であるため基板下面からの光の遮光を考える必要がない。液晶は、塗布形成されたPDLC液晶である。ドライバ630は、ストリング型で、CPU機能を内蔵している。太陽電池600が基板上に、内蔵されこの装置全体の電源を供給している。外部との情報の送受信は、基板上に内蔵した入出力センサ610(例えばLEDとホトダイオード)より行われる。本実施例では、電源,バックライト,制御回路を搭載した基板,FPC,ケースなどほどんどの部材が廃止でき、装置が著しく軽量化,小型薄型化される。情報処理装置の携帯性が、飛躍的に向上する。同様な実施例としてストリングドライバを用いCPU630を基板上に実装した例を図19に示す。図18はすべての素子を基板上に内蔵したものである。いずれも飛躍的に装置の携帯性向上ができる。
(Example 5)
FIG. 17 shows a card type information processing apparatus using a liquid crystal display device according to the present invention. A display area 10 is formed on an opaque plastic substrate 17. The active layer of the pixel TFT is an a-Si: HTFT by substrate temperature 150 ° C. ECR plasma CVD. The peripheral circuit is a poly-Si TFT obtained by this a-Si film laser annealing. Since the laser is instantaneously heated, there is no damage to the plastic substrate. Because it is a plastic substrate, it is safe without worrying about cracking. Moreover, since the specific gravity of plastic is about 1/2 that of glass, the weight of the device was further reduced. The display mode of the liquid crystal is a reflection type. Since it is opaque, it is not necessary to consider light shielding from the lower surface of the substrate. The liquid crystal is a PDLC liquid crystal formed by coating. The driver 630 is a string type and incorporates a CPU function. A solar cell 600 is built on the substrate to supply power for the entire apparatus. Transmission / reception of information with the outside is performed by an input / output sensor 610 (for example, an LED and a photodiode) built in the substrate. In this embodiment, most members such as a power supply, a backlight, a substrate on which a control circuit is mounted, an FPC, and a case can be eliminated, and the apparatus is remarkably reduced in weight, size, and thickness. The portability of the information processing apparatus is dramatically improved. FIG. 19 shows an example in which a CPU 630 is mounted on a substrate using a string driver as a similar embodiment. FIG. 18 shows all the elements built on the substrate. In both cases, the portability of the device can be dramatically improved.

液晶表示装置の構造図。1 is a structural diagram of a liquid crystal display device. アクティブマトリクス基板の部分平面図。The partial top view of an active matrix substrate. 液晶セルの断面構造を示す図。The figure which shows the cross-section of a liquid crystal cell. 液晶表示装置の画素と周辺回路の等価回路を示す図。FIG. 6 is a diagram illustrating an equivalent circuit of a pixel and a peripheral circuit of a liquid crystal display device. 周辺回路の部分平面図。The partial top view of a peripheral circuit. TFTの製造過程の断面構造を示す図。The figure which shows the cross-section of the manufacture process of TFT. 周辺回路とドライバとの接続部の断面構造を示す図。The figure which shows the cross-section of the connection part of a peripheral circuit and a driver. 液晶セルの断面構造を示す図。The figure which shows the cross-section of a liquid crystal cell. 液晶表示装置の構造図。1 is a structural diagram of a liquid crystal display device. 液晶表示装置の構造図。1 is a structural diagram of a liquid crystal display device. 液晶表示装置の構造図。1 is a structural diagram of a liquid crystal display device. 液晶表示装置の構造図。1 is a structural diagram of a liquid crystal display device. 情報処理装置の構造を示す図。1 is a diagram illustrating a structure of an information processing device. アクティブマトリクス基板の部分平面図。The partial top view of an active matrix substrate. 液晶セルの断面構造を示す図。The figure which shows the cross-section of a liquid crystal cell. 液晶セルの断面構造を示す図。The figure which shows the cross-section of a liquid crystal cell. 情報処理装置の構造を示す図。1 is a diagram illustrating a structure of an information processing device. 情報処理装置の構造を示す図。1 is a diagram illustrating a structure of an information processing device. 情報処理装置の構造を示す図。1 is a diagram illustrating a structure of an information processing device. 液晶表示装置の駆動波形を示す図。The figure which shows the drive waveform of a liquid crystal display device. 一画素の等価回路を示す図。The figure which shows the equivalent circuit of one pixel. 一画素の駆動波形を示す図。The figure which shows the drive waveform of one pixel.

符号の説明Explanation of symbols

10…基板、12…対向基板、15…カード基板、40…表示領域、51…映像信号側周辺回路、52…走査信号側周辺回路、51…ドライバ、55…配線、80…接続線、
90…ケース、101,301…TFT、102,302…保持容量、110,310…半導体層、111,311…走査信号線、113…ゲート、120a,120b,320a,320b…ソース、125…ドーピングマスク、127…シリサイド、130a,130b,330a,330b…ドレイン、135,335…高濃度不純物層、137a,137b,337a,337b…映像信号線、140…ゲート絶縁膜、145…保護膜、146…保持容量絶縁膜、150…画素電極、152…対向電極、154…共通電極、170r,170g,160…ブラックマトリクス、165,520…反射膜、200…液晶、204…高分子膜、205,207…配向膜、210,212…偏光板、351…バルブ、352…シール材、358…接着剤、400…タイミングコンバータ、410…階調電圧発生回路、430…プリント基板、440…バックライト、510…高分子マトリクス、530…シールドパタン、600…太陽電池、630…マイクロプロセッサ、610…出入力センサ、640…タッチセンサ、904…プッシュスイッチ、901…メニュー選択スイッチ、904…テンキー、902,903…コネクター、910…電池、920…プリント基板、950…CPUボード、960…メモリーカード。
DESCRIPTION OF SYMBOLS 10 ... Board | substrate, 12 ... Opposite board | substrate, 15 ... Card board | substrate, 40 ... Display area, 51 ... Video signal side peripheral circuit, 52 ... Scanning signal side peripheral circuit, 51 ... Driver, 55 ... Wiring, 80 ... Connection line,
90 ... Case, 101, 301 ... TFT, 102,302 ... Retention capacitance, 110,310 ... Semiconductor layer, 111,311 ... Scanning signal line, 113 ... Gate, 120a, 120b, 320a, 320b ... Source, 125 ... Doping mask 127, silicide, 130a, 130b, 330a, 330b, drain, 135, 335, high-concentration impurity layer, 137a, 137b, 337a, 337b, video signal line, 140, gate insulating film, 145, protective film, 146, holding Capacitance insulating film, 150 ... pixel electrode, 152 ... counter electrode, 154 ... common electrode, 170r, 170g, 160 ... black matrix, 165,520 ... reflection film, 200 ... liquid crystal, 204 ... polymer film, 205,207 ... orientation Membrane, 210, 212 ... Polarizing plate, 351 ... Valve, 352 ... Sealing material, 358 ... Adhesive, 40 DESCRIPTION OF SYMBOLS 0 ... Timing converter 410 ... Gradation voltage generation circuit, 430 ... Printed circuit board, 440 ... Back light, 510 ... Polymer matrix, 530 ... Shield pattern, 600 ... Solar cell, 630 ... Microprocessor, 610 ... I / O sensor, 640 ... Touch sensor, 904 ... Push switch, 901 ... Menu selection switch, 904 ... Numeric keypad, 902,903 ... Connector, 910 ... Battery, 920 ... Printed circuit board, 950 ... CPU board, 960 ... Memory card.

Claims (5)

複数の走査信号線及び複数の映像信号線を有するアクティブマトリクス方式の表示領域と、前記映像信号線に接続され薄膜トランジスタを有する映像信号側周辺回路と、前記走査信号線に接続され薄膜トランジスタを有する走査信号側周辺回路と、前記走査信号側周辺回路及び前記映像信号側周辺回路に接続される1個のドライバと、が実装されたガラス基板と、
前記ガラス基板に対向する対向基板と、
前記ガラス基板と前記対向基板間に挟持された液晶層と、を有し、
前記1個のドライバは、樹脂にてガラス基板に固定された液晶表示装置。
An active matrix display region having a plurality of scanning signal lines and a plurality of video signal lines, a video signal side peripheral circuit having a thin film transistor connected to the video signal line, and a scanning signal having a thin film transistor connected to the scanning signal line A glass substrate on which a side peripheral circuit and one driver connected to the scanning signal side peripheral circuit and the video signal side peripheral circuit are mounted;
A counter substrate facing the glass substrate;
A liquid crystal layer sandwiched between the glass substrate and the counter substrate,
The one driver is a liquid crystal display device fixed to a glass substrate with a resin.
複数の走査信号線及び複数の映像信号線を有するアクティブマトリクス方式の表示領域と、前記映像信号線に接続され薄膜トランジスタを有する映像信号側周辺回路と、前記走査信号線に接続され薄膜トランジスタを有する走査信号側周辺回路と、前記走査信号側周辺回路及び前記映像信号側周辺回路に接続される1個のドライバと、が実装されたガラス基板と、
前記ガラス基板に対向する対向基板と、
前記ガラス基板と前記対向基板間に挟持された液晶層と、を有し、
前記走査信号側周辺回路及び前記映像信号側周辺回路は、前記対向基板下方、且つ前記液晶層のシールの下方または前記表示領域側に配置された液晶表示装置。
An active matrix display region having a plurality of scanning signal lines and a plurality of video signal lines, a video signal side peripheral circuit having a thin film transistor connected to the video signal line, and a scanning signal having a thin film transistor connected to the scanning signal line A glass substrate on which a side peripheral circuit and one driver connected to the scanning signal side peripheral circuit and the video signal side peripheral circuit are mounted;
A counter substrate facing the glass substrate;
A liquid crystal layer sandwiched between the glass substrate and the counter substrate,
The scanning signal side peripheral circuit and the video signal side peripheral circuit are a liquid crystal display device disposed below the counter substrate and below a seal of the liquid crystal layer or on the display region side.
請求項1または請求項2記載の液晶表示装置において、
前記映像信号側周辺回路は、前記1個のドライバから出力された映像信号を前記薄膜トランジスタ及び前記1個のドライバから出力されたクロックパルスにより分散させ、前記複数の映像信号線へ供給させる液晶表示装置。
The liquid crystal display device according to claim 1 or 2,
The liquid crystal display device in which the video signal side peripheral circuit distributes the video signal output from the one driver by the clock pulses output from the thin film transistor and the one driver and supplies the dispersed video signal to the plurality of video signal lines .
請求項1または請求項2記載の液晶表示装置において、
前記走査信号側周辺回路は、前記1個のドライバから出力された走査信号を前記薄膜トランジスタ及び前記1個のドライバから出力されたクロックパルスにより分散させ、前記複数の走査信号線へ供給させる液晶表示装置。
The liquid crystal display device according to claim 1 or 2,
The scanning signal side peripheral circuit disperses the scanning signal output from the one driver by the clock pulse output from the thin film transistor and the one driver, and supplies it to the plurality of scanning signal lines. .
請求項1または請求項2記載の液晶表示装置において、
前記1個のドライバが前記基板の短辺、または長辺に集約されている液晶表示装置。

The liquid crystal display device according to claim 1 or 2,
The liquid crystal display device in which the one driver is concentrated on a short side or a long side of the substrate.

JP2005203792A 2005-07-13 2005-07-13 Liquid crystal display Expired - Lifetime JP3767630B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005203792A JP3767630B2 (en) 2005-07-13 2005-07-13 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005203792A JP3767630B2 (en) 2005-07-13 2005-07-13 Liquid crystal display

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP17794194A Division JP3715996B2 (en) 1994-07-29 1994-07-29 Liquid crystal display device

Publications (2)

Publication Number Publication Date
JP2005326881A true JP2005326881A (en) 2005-11-24
JP3767630B2 JP3767630B2 (en) 2006-04-19

Family

ID=35473217

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005203792A Expired - Lifetime JP3767630B2 (en) 2005-07-13 2005-07-13 Liquid crystal display

Country Status (1)

Country Link
JP (1) JP3767630B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010072413A (en) * 2008-09-19 2010-04-02 Mitsubishi Electric Corp Liquid crystal display panel and method of manufacturing liquid crystal panel
JP2015119484A (en) * 2010-03-02 2015-06-25 株式会社半導体エネルギー研究所 Semiconductor device and display divice

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010072413A (en) * 2008-09-19 2010-04-02 Mitsubishi Electric Corp Liquid crystal display panel and method of manufacturing liquid crystal panel
JP2015119484A (en) * 2010-03-02 2015-06-25 株式会社半導体エネルギー研究所 Semiconductor device and display divice
US9396812B2 (en) 2010-03-02 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Pulse signal output circuit and shift register
US10340021B2 (en) 2010-03-02 2019-07-02 Semiconductor Energy Laboratory Co., Ltd. Pulse signal output circuit and shift register
US11348653B2 (en) 2010-03-02 2022-05-31 Semiconductor Energy Laboratory Co., Ltd. Pulse signal output circuit and shift register
US11942170B2 (en) 2010-03-02 2024-03-26 Semiconductor Energy Laboratory Co., Ltd. Pulse signal output circuit and shift register

Also Published As

Publication number Publication date
JP3767630B2 (en) 2006-04-19

Similar Documents

Publication Publication Date Title
JP3715996B2 (en) Liquid crystal display device
US9977274B2 (en) Liquid crystal display device and method for manufacturing the same
US8551796B2 (en) Semiconductor device and its manufacturing method
US6774956B2 (en) Liquid crystal display device with holding capacitance
CN100547802C (en) Electro-optical device, electronic equipment, and the manufacture method of electro-optical device
US7626670B2 (en) TFT array panel with improved connection to test lines and with the addition of auxiliary test lines commonly connected to each other through respective conductive layers which connect test lines to respective gate or data lines
JP4085170B2 (en) Liquid crystal display
US6847083B2 (en) Semiconductor device, electro-optic device, and electronic instrument
US20050202601A1 (en) Electro-optical device, method of manufacturing the same, and electronic apparatus
JP2003149675A (en) Liquid crystal display device
JP2003202589A (en) Liquid crystal display device and its manufacturing method
JP2003015155A (en) Liquid crystal display device
JP2007183532A (en) Pixel structure and liquid crystal display panel
JP2001235765A (en) Liquid crystal display device
JP3767630B2 (en) Liquid crystal display
JP3865627B2 (en) Substrate for liquid crystal display device and liquid crystal display device including the same
US6950162B2 (en) Liquid crystal display device and method of driving the same
KR100489633B1 (en) LCD Display
JP2002139745A (en) Liquid crystal display device
JPH10135480A (en) Color display device, its manufacture and color liquid crystal device
JPH0888368A (en) Thin film transistor and liquid crystal display apparatus employing the same
JP5032160B2 (en) Display device and manufacturing method thereof
JP2004111618A (en) Method for manufacturing thin film semiconductor device, thin film semiconductor device, electro-optical device, and electronic equipment
JP2009117455A (en) Method for manufacturing semiconductor device, electro-optical device, and electronic instrument, and semiconductor device, electro-optical device, and electronic equipment
JP2002368228A (en) Liquid crystal display device and method for driving the same

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051018

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060123

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090210

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130210

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130210

Year of fee payment: 7

EXPY Cancellation because of completion of term