JP2005311565A - 受信回路 - Google Patents
受信回路 Download PDFInfo
- Publication number
- JP2005311565A JP2005311565A JP2004123882A JP2004123882A JP2005311565A JP 2005311565 A JP2005311565 A JP 2005311565A JP 2004123882 A JP2004123882 A JP 2004123882A JP 2004123882 A JP2004123882 A JP 2004123882A JP 2005311565 A JP2005311565 A JP 2005311565A
- Authority
- JP
- Japan
- Prior art keywords
- data
- likelihood
- unit
- address
- symbol
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Error Detection And Correction (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
【解決手段】 第1アドレス生成部30は、順次受信したシンボルデータSをデインターリーブの規則に従って第1アドレス信号AD[8:0]を順次生成する。シンボルメモリ36は、受信したシンボルデータSを順次格納するとともに、格納したシンボルデータSを第1アドレスAD[8:0]に応じて順次出力する。すなわち、シンボルメモリ36は、デインターリーブ処理の一部を実施する。デマップ部38は、シンボルメモリ36から出力されるシンボルデータSをデマップし、元のビット列を生成する。シンボルメモリ36に、デマップしたビット列(2値情報)ではなく、デマップする前のシンボルデータS(2値を越える多値情報)を格納することで、シンボルメモリ36のメモリ容量を削減できる。
【選択図】 図2
Description
て行われる。デマップされるビット列は、デインターリーブの規則に従って並んでいる。従って、インターリーブされる前の元のビット列を容易に生成できる。シンボルメモリに、デマップしたビット列(2値情報)ではなく、デマップする前のシンボルデータ(2値を越える多値情報)を格納することで、同じ情報量を格納する場合にシンボルメモリのメモリ容量を削減できる。また、受信回路の規模を小さくできるため、受信回路のコストを削減できる。
バッファとして共有できる。
0進カウンタ44は、カウントアップとカウントダウンを繰り返し、連続する2つの内部アドレスIAD[8:4]を2回ずつ生成する。1回目の内部アドレスIAD[8:4]が生成されたときに、4つの尤度データのうち1つが選択され、2回目の内部アドレス信号IAD[8:4]が生成されたときに、4つの尤度データのうち別の1つが選択される。
SEL[1:0]とを、アドレス生成部30によって生成することで、インターリーブされる前の元のビット列を、簡易な回路で容易に生成できる。
従って、受信回路内に形成される尤度算出部38Aの個数を最小限にでき、同時に動作する尤度生成部38Aの数を減らすことができる。この結果、受信回路の消費電力を削減できる。また、尤度生成部の形成数が少ないため、受信回路の回路規模(チップサイズ)を削減できる。
12 逆拡散部
14 検波部
16 レイク部
18、18A、18B デインターリーブ/デマップ部
20 HARQ合成部
22 誤り訂正部
24 誤り検出部
30、30B アドレス生成部
32 基準振幅演算部
34 基準振幅バッファ部
36、36B シンボルメモリ
38、38A、38B 尤度算出部
40 セレクタ
42 32進カウンタ
44、44B 30進カウンタ
46 4進カウンタ
48 アドレス変換テーブル
50 セレクタ
52 比較判定部
56、58、60、62 尤度生成部
54 比較判定部
62、66、68、70 尤度生成部
72 基準振幅演算部
74 シンボルバッファ
76 尤度算出部
78 並列直列変換部
80 尤度メモリ
82 アドレス生成部
86、88 尤度生成部
AD アドレス信号
b QAMコンステレーション・バーション・パラメータ
IAD 内部アドレス信号
ISEL 内部選択信号
S シンボルデータ
SEL 選択信号
Claims (4)
- インターリーブされたビット列が複数ビットずつ複素平面上にマッピングされたシンボルデータを受信する受信回路であって、
第1アドレス信号を、順次受信した複数の前記シンボルデータをインターリーブされる前の元のビット列に戻すためのデインターリーブの規則に従って順次生成する第1アドレス生成部と、
受信した前記シンボルデータを順次格納するとともに、格納した前記シンボルデータを前記第1アドレスに応じて順次出力するシンボルメモリと、
前記シンボルメモリから出力される前記シンボルデータをデマップし、元のビット列を生成するデマップ部とを備えていることを特徴とする受信回路。 - 請求項1記載の受信回路において、
第2アドレス信号を、前記シンボルデータを元のビット列に戻すためのデインターリーブの規則に従って順次生成する第2アドレス生成部と、
前記デマップ部に構成され、マッピングされた前記複数ビットの各ビットに対応する複数の尤度データをそれぞれ生成する複数の尤度生成部と、
前記尤度データのいずれかを、前記第2アドレスに応じて元のビット列に含まれるビットとして選択するセレクタとを備えていることを特徴とする受信回路。 - 請求項2記載の受信回路において、
所定数のシンボルデータを用いて基準振幅を求める基準振幅演算部と、
前記基準振幅演算部によって求められた基準振幅値を順次格納するとともに、格納した前記基準振幅値のいずれかを、前記アドレス生成部から出力される前記第1アドレスの上位ビットに応じて出力する基準振幅バッファとを備え、
前記各尤度生成部は、前記基準振幅バッファから出力される前記基準振幅値に応じて前記尤度データを生成することを特徴とする受信回路。 - 請求項1記載の受信回路において、
第2アドレス信号を、前記シンボルデータを元のビット列に戻すためのデインターリーブの規則に従って順次生成する第2アドレス生成部と、
前記デマップ部に構成され、マッピングされた前記複数ビットの各ビットに対応する複数の尤度データのいずれかを、第2アドレス信号に応じて生成する尤度生成部とを備えていることを特徴とする受信回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004123882A JP4409345B2 (ja) | 2004-04-20 | 2004-04-20 | 受信回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004123882A JP4409345B2 (ja) | 2004-04-20 | 2004-04-20 | 受信回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005311565A true JP2005311565A (ja) | 2005-11-04 |
JP4409345B2 JP4409345B2 (ja) | 2010-02-03 |
Family
ID=35439854
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004123882A Expired - Fee Related JP4409345B2 (ja) | 2004-04-20 | 2004-04-20 | 受信回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4409345B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010226474A (ja) * | 2009-03-24 | 2010-10-07 | Sony Corp | 受信装置及び方法、プログラム、並びに受信システム |
JP2016040897A (ja) * | 2014-08-12 | 2016-03-24 | エフシーアイ インクFci Inc | 直交周波数分割多重通信における電力節減装置 |
-
2004
- 2004-04-20 JP JP2004123882A patent/JP4409345B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010226474A (ja) * | 2009-03-24 | 2010-10-07 | Sony Corp | 受信装置及び方法、プログラム、並びに受信システム |
US8799739B2 (en) | 2009-03-24 | 2014-08-05 | Sony Corporation | Receiving apparatus, receiving method, program, and receiving system |
JP2016040897A (ja) * | 2014-08-12 | 2016-03-24 | エフシーアイ インクFci Inc | 直交周波数分割多重通信における電力節減装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4409345B2 (ja) | 2010-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4550881B2 (ja) | 効率的なマルチシンボルデインターリーバ | |
RU2288541C2 (ru) | Усовершенствованное последовательное повышение избыточности на основе турбокодирования | |
BRPI0707499A2 (pt) | remapeamento e codificaÇço de mensagem | |
BRPI0909233B1 (pt) | Notificação de informação ack e cqi em um sistema de comunicações sem fio | |
EP0965911A2 (en) | Address generator, interleave unit, deinterleave unit, and transmission unit | |
US20070115960A1 (en) | De-interleaver for data decoding | |
KR20020048421A (ko) | 코딩된 저장 심벌 및 부가적인 정보를 사용하여 입력데이터 비트 시퀀스를 인터리빙하는 인터리버 및 방법 | |
US7349494B2 (en) | Method and apparatus for receiving and deshuffling shuffled data in a high-rate packet data telecommunication system | |
JP4409345B2 (ja) | 受信回路 | |
JP5937194B2 (ja) | 低密度パリティ検査符号を使用するシステムにおける信号マッピング/デマッピング装置及び方法 | |
JP2005535210A (ja) | データ送信におけるレートマッチングのための符号化及び復号化 | |
JP4537296B2 (ja) | 通信制御装置および通信端末装置 | |
US8689075B2 (en) | Apparatus and method for mapping and demapping signals in a communication system using a low density parity check code | |
KR100899736B1 (ko) | 무선 패킷 데이터 채널 수신장치 및 방법 | |
US9509545B2 (en) | Space and latency-efficient HSDPA receiver using a symbol de-interleaver | |
JP4569706B2 (ja) | 送信装置、ビット配置方法 | |
JP4486525B2 (ja) | データ処理装置、復号装置、無線装置、データ処理方法及びデータ処理プログラム | |
JP3010142B2 (ja) | 階層伝送方式とその送受信装置 | |
JPH11317677A (ja) | アドレス生成装置、インタリーブ装置及びデインタリーブ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070312 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090721 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090916 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091110 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091111 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121120 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121120 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131120 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |