JP2005311383A - 電磁波障害解析方法および電磁波障害解析装置およびこれを用いた半導体装置の製造方法 - Google Patents
電磁波障害解析方法および電磁波障害解析装置およびこれを用いた半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2005311383A JP2005311383A JP2005130009A JP2005130009A JP2005311383A JP 2005311383 A JP2005311383 A JP 2005311383A JP 2005130009 A JP2005130009 A JP 2005130009A JP 2005130009 A JP2005130009 A JP 2005130009A JP 2005311383 A JP2005311383 A JP 2005311383A
- Authority
- JP
- Japan
- Prior art keywords
- noise
- analysis
- power supply
- processing
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【解決手段】 本発明の半導体集積回路への外部からのノイズを解析する方法は、対象となる半導体集積回路内部および前記半導体集積回路装置外部の電源配線のインピーダンス情報を抽出する工程と、前記インピーダンス情報から等価回路を作成する等価回路作成工程と、前記等価回路の入力情報として、外部からノイズ波形を供給し、前記半導体集積回路へのノイズの影響を解析する解析工程とを含むことを特徴とする。
【選択図】 図1
Description
なお、このようにして得られたレイアウトに従って半導体集積回路装置が製造され、EMSのない極めて信頼性の高いものを得ることが可能となる。
さらにまた伝搬するノイズ量と閾値の差を分析したり、仮想的な部品交換による影響を判断することで、EMSノイズ対策を行った際の消費電力やタイミングに与えるダメージを抑えることができる。
実施形態1
図1は、本実施形態におけるノイズシミュレーション方法の原理図を示したブロック図、図37は図1の解析部の詳細を示すブロック図、図2は等価回路作成手順を説明するブロック図、図3は実施の形態の動作を示すフローチャートである。
を行う。
ここで、エラーと判定された箇所の電源波形は電源ノイズ波形データベース15に記憶しておく。
ここで、半導体集積回路外部電源配線に入力するノイズののった電源波形を起点電源ノイズ波形、半導体集積回路の電源端子でのノイズののった電源波形を半導体集積回路端子部電源ノイズ波形、各機能ブロックの電源端子での電源波形をブロック端子部電源ノイズ波形とする。
前記判断ステップ32で、端子部電源ノイズ波形が閾値を超えると判断された場合は、ステップ33に進み半導体集積回路内ブロック間電源配線の解析を行う。
内部にわけて階層的にシミュレーションを行い、同様にエラー箇所の特定を行う。
以下、本発明の第2の実施の形態について、図を参照しつつ説明する。
本発明の第2の実施形態の回路動作検証方法は、図4に原理図を示すように、レイアウト情報から抽出されたインピーダンス情報41と、前記インピーダンス情報に入力される電源ノイズ波形から半導体集積回路の各地点での電源ノイズ波形を計算する電源波形計算部42と、電源ノイズの入力タイミングやピーク値を変化させた場合の回路素子の遅延時間の変化量をシミュレーションにより求めてデータベースを作成する遅延変化量データベース作成部46と、前記電源波形計算部で作成された回路素子の電源端子でのノイズ波形と前記遅延時間変化量のデータベース47から回路動作を検証する回路動作検証部48とから構成されている。この回路動作検証部48は回路素子の電源端子でのノイズ波形から遅延時間を計算する遅延計算部43と、この計算された遅延時間と、前記遅延時間変化量のデータベース47とから、任意の電源ノイズを与えた場合に回路素子の遅延時間が変化することにより、回路の動作に必要な時間内に信号が到達せず、回路動作が想定した動作とは異なる結果となってしまう回路部分を検出するエラー検出部44と、任意の電源ノイズを与えた場合に回路動作が想定した動作とは異なる結果となってしまう回路部分に対し、制約時間を満たすように回路素子を変更する回路修正部45とから構成されており、この修正によりノイズ耐性を強化された半導体集積回路を提供するものである。
step6:ステップ6)。
ップ15)。
本発明の第3の実施形態として、LSI901の電磁波障害を解析するに際し、図9(a)に示すような電磁放射(radiation)902による直接EMSと電源903からの間接EMSとを考慮し、ノイズの侵入に対してLSI901のどの部分が弱く修正すべき点がどこにあるかを解析し、LSIの耐ノイズ性を向上する方法について説明する。
まず図12に示すように、使用者指定の電源ネット上のノイズ波形の読み込みを行う(ステップ1201)。
図13は、この図12の基本フローチャートの変形例である。図12に示した基本フローチャートの判断ステップ1206と、伝播先でのノイズ波形を計算する計算ステップ1207との間に、記録ステップ1301を挿入することで、判断ステップ1206に基づき、伝播すると判断されたときには、伝播経路の情報を記録するようにしている。
図15は、記録ステップ1301の第2の例である。ステップ13012において、伝播先側の回路素子がレジスタ素子や非同期回路であれば、伝播経路の情報として伝播先側の回路素子の情報を記録する(あるいはフラグを立てる)ようにしている。すなわち、LSIの出力結果が期待値と異なるようになる致命的な部分であるか否かを判断し、そのような回路素子のみを記録する(あるいはフラグを立てる)ようにしている。
図17は、この図12の基本フローチャートの第2の変形例である。図12に示した基本フローチャートの判断ステップ1206と、伝播先でのノイズ波形を計算する計算ステップ1207との間に、条件付き記録ステップ1701を挿入し、判断ステップ1206でノイズが伝播されると判断された場合には、ライブラリに基づき通過可能な最小のノイズ波形を計算し、前記回路素子の入力でのノイズ波形との差分を記録する。
図18は、この図12の基本フローチャートの第3の変形例である。図12に示した基本フローチャートの使用者指定の電源ネット上のノイズ波形読みこみを行うステップ1201の直前に、電磁波の強度と電源のインピーダンス(抵抗・容量・インダクタンス)から電磁界解析を行い電源ネットに発生するノイズ波形を計算する計算ステップ1801を加えたことを特徴とする。
本発明の第4の実施形態として、第3の実施形態とは逆に、伝播先の回路素子から逆にたどり、伝播先に到達する最小のノイズ量とその伝播を押さえるのに最も有効な回路素子を検出する方法について説明する。
まず図19に示すように、使用者指定の部分を起点とする(ステップ1901)。
図20は、この図19のフローチャートの変形例である。図19に示したフローチャートの起点指定ステップ1901の代わりに、繰り返しステップ2001を用いることで、全てのレジスタ素子を起点として図19のフローチャートを繰り返し処理するようにしている。
次に、上記解析方法を用いて解析を行なった後の処理について説明する。
図21は処理フローを示す図である。この処理では、LSIの電磁波障害を解析するステップ2101と、この解析結果2102に基づいて対策を必要とするブロック又はインスタンスをソートするソートステップ2103と、順次伝搬経路を検出し対策対象ブロックを取り出す(ステップ2104)、前記ソート工程で配列された順序に従って、各ブロック又はインスタンスに電源ノイズを消去するための対策処理を施す第1乃至第4の対策ステップ2105から2108と、この対策処理のなされたブロック又はインダクタンスに対してEMS解析を行ない、ノイズ対策が実行されたかどうかを解析する解析ステップ2109と、前記解析ステップで電源ノイズの影響が所定の値以下で有ると判断されるまで、処理ステップおよび解析ステップを繰り返すようにしたことを特徴とする。
路を示すようにノイズ電流がスイッチ素子に入るタイミングでスイッチがOFF(高抵抗)になるように、遅延調整素子で制御するものである。ここではスイッチ素子と容量素子でRCフィルタが形成されノイズ成分をフィルタリングすることができるようになっている。
そしてこのEMS解析処理ステップ2304で、ノイズ対策が達成されたか否かを解析する(ステップ2305)。
まず、前記第1の対策処理におけるEMS解析ステップでノイズがまだ存在すると判断され、かつ第2の対策処理に移行すると判断されたとき、図26に示すようにLCフィルタ挿入処理に入る。
第2の対策ステップは図26に示すように第1の対策ステップのEMS解析ステップ2304の解析結果から対象ブロックを抽出し、得られた対象ブロックの解析結果2601から電源配線を変更する個所を決定する(ステップ2602)。
そして電源分離した個所にインダクタおよび容量を挿入しLCフィルタを構成する(ステップ2604)。
そしてこのEMS解析処理ステップ2605で、ノイズ対策が達成されたか否かを解析する(ステップ2606)。
ノイズ対策が達成されていると判断された場合は終了である。
そして、再度EMS解析処理2905を行う。
12 インピーダンス情報抽出部
13 等価回路作成部
14 解析部
15 電源ノイズ波形データベース
21 半導体集積回路
22 機能ブロック
Claims (14)
- LSIの電磁波障害を解析する工程と、
前記解析結果に基づいて対策を必要とするブロック又はインスタンスをソートするソート工程と、
前記ソート工程で配列された順序に従って、各ブロック又はインスタンスに電源ノイズを消去するための対策処理を施す処理工程とを含むことを特徴とする電磁波障害処理方法。 - さらに
前記処理工程後の当該ブロック又はインスタンスのEMS解析を行う解析工程と、
前記解析工程で電源ノイズの影響が所定の値以下で有ると判断されるまで、前記処理工程および解析工程を繰り返すようにしたことを特徴とする請求項1に記載の電磁波障害処理方法。 - 前記処理工程は、ノイズを含む電流がスイッチ素子に入るタイミングで前記スイッチ素子が高抵抗となるように遅延調整を行う遅延調整素子と、前記スイッチ素子と容量素子とで形成されるRCフィルタ回路を挿入する工程であることを特徴とする請求項2に記載の電磁波障害処理方法。
- 前記処理工程は、インダクタを挿入する工程であることを特徴とする請求項2に記載の電磁波障害処理方法。
- 前記処理工程は、電源配線長距離を調整する工程であることを特徴とする請求項2に記載の電磁波障害処理方法。
- 前記処理工程は、タイミングに余裕のあるセルの駆動能力を下げるようにセルランクを変更する工程であることを特徴とする請求項2に記載の電磁波障害処理方法。
- LSIの電磁波障害を解析する解析手段と、
前記解析手段の解析結果に基づいて対策を必要とするブロック又はインスタンスをソートするソーティング手段と、
前記ソーティング手段で配列された順序に従って、各ブロック又はインスタンスに電源ノイズを消去するための対策処理を施す処理手段とを含むことを特徴とする電磁波障害処理装置。 - さらに
前記処理装置で処理のなされた当該ブロック又はインスタンスのEMS解析を行う解析手段とを含み、
前記解析手段で電源ノイズの影響が所定の値以下で有ると判断されるまで、前記処理および解析を繰り返すようにしたことを特徴とする請求項7に記載の電磁波障害処理装置。 - 前記解析工程で解析されたノイズに対して弱いセルとそれらの間の経路をハイライト表示する表示工程を含むことを特徴とする請求項1乃至6のいずれかに記載の電磁波障害解析方法。
- メモリセルなどのレジスタセルをハイライト表示する表示工程を含むことを特徴とする請求項1乃至6のいずれかに記載の電磁波障害解析方法。
- 前記解析工程でノイズに弱く交換すべきであると解析されたセル情報を表示する表示工程を含むことを特徴とする請求項1乃至6のいずれかに記載の電磁波障害解析方法。
- 前記解析工程で交換すべきであると解析されたセル情報に基づき、仮想的に変更して各セルに対してパラメータを書きなおして表示する仮想表示工程を含むことを特徴とする請求項1乃至46のいずれかに記
載の電磁波障害解析方法。 - 前記解析工程で対策が必要であると判断されたブロックまたはインスタンスをソートするソーティング工程を含むことを特徴とする請求項1乃至6のいずれかに記載の電磁波障害解析方法。
- 前記解析工程で対策が必要であると判断されたブロックまたはインスタンスに対して行う対策をソートする対策ソート工程を含むことを特徴とする請求項11に記載の電磁波障害解析方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005130009A JP2005311383A (ja) | 2005-04-27 | 2005-04-27 | 電磁波障害解析方法および電磁波障害解析装置およびこれを用いた半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005130009A JP2005311383A (ja) | 2005-04-27 | 2005-04-27 | 電磁波障害解析方法および電磁波障害解析装置およびこれを用いた半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001065105A Division JP4124974B2 (ja) | 2001-03-08 | 2001-03-08 | 電磁波障害解析方法および電磁波障害解析装置およびこれを用いた半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005311383A true JP2005311383A (ja) | 2005-11-04 |
Family
ID=35439703
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005130009A Pending JP2005311383A (ja) | 2005-04-27 | 2005-04-27 | 電磁波障害解析方法および電磁波障害解析装置およびこれを用いた半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005311383A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010282473A (ja) * | 2009-06-05 | 2010-12-16 | Nec Corp | プリント基板電源回路設計装置、およびプリント基板電源回路設計方法、及びプログラム |
JP2012089107A (ja) * | 2010-09-22 | 2012-05-10 | Denso Corp | 半導体集積回路のノイズ耐性評価方法およびノイズ耐性評価装置 |
US9973289B2 (en) | 2016-09-12 | 2018-05-15 | Hitachi, Ltd. | Signal line noise resistance evaluating method and its device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61131298A (ja) * | 1984-11-29 | 1986-06-18 | Seiko Epson Corp | 不揮発性メモリ回路 |
JPH08278992A (ja) * | 1995-04-04 | 1996-10-22 | Hitachi Ltd | 半導体集積回路装置の設計方法 |
JPH08288462A (ja) * | 1995-04-14 | 1996-11-01 | Mitsubishi Electric Corp | 半導体集積回路装置 |
-
2005
- 2005-04-27 JP JP2005130009A patent/JP2005311383A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61131298A (ja) * | 1984-11-29 | 1986-06-18 | Seiko Epson Corp | 不揮発性メモリ回路 |
JPH08278992A (ja) * | 1995-04-04 | 1996-10-22 | Hitachi Ltd | 半導体集積回路装置の設計方法 |
JPH08288462A (ja) * | 1995-04-14 | 1996-11-01 | Mitsubishi Electric Corp | 半導体集積回路装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010282473A (ja) * | 2009-06-05 | 2010-12-16 | Nec Corp | プリント基板電源回路設計装置、およびプリント基板電源回路設計方法、及びプログラム |
JP2012089107A (ja) * | 2010-09-22 | 2012-05-10 | Denso Corp | 半導体集積回路のノイズ耐性評価方法およびノイズ耐性評価装置 |
US9973289B2 (en) | 2016-09-12 | 2018-05-15 | Hitachi, Ltd. | Signal line noise resistance evaluating method and its device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4124974B2 (ja) | 電磁波障害解析方法および電磁波障害解析装置およびこれを用いた半導体装置の製造方法 | |
US6971076B2 (en) | Method for estimating peak crosstalk noise based on separate crosstalk model | |
US6665845B1 (en) | System and method for topology based noise estimation of submicron integrated circuit designs | |
US7073140B1 (en) | Method and system for performing crosstalk analysis | |
Chen et al. | Test generation for crosstalk-induced delay in integrated circuits | |
Chen et al. | Test generation in VLSI circuits for crosstalk noise | |
US6499129B1 (en) | Method of estimating performance of integrated circuit designs | |
US6378109B1 (en) | Method of simulation for gate oxide integrity check on an entire IC | |
US20070234161A1 (en) | Using neighborhood functions to extract logical models of physical failures using layout based diagnosis | |
US6507935B1 (en) | Method of analyzing crosstalk in a digital logic integrated circuit | |
US6536022B1 (en) | Two pole coupling noise analysis model for submicron integrated circuit design verification | |
US20030145296A1 (en) | Formal automated methodology for optimal signal integrity characterization of cell libraries | |
Gili et al. | Analytical modeling of single event transients propagation in combinational logic gates | |
WO2000077693A1 (en) | Circuit simulation using dynamic partitioning and on-demand evaluation | |
Lazzari et al. | Asymmetric transistor sizing targeting radiation-hardened circuits | |
Fazeli et al. | A fast and accurate multi-cycle soft error rate estimation approach to resilient embedded systems design | |
JP2005311383A (ja) | 電磁波障害解析方法および電磁波障害解析装置およびこれを用いた半導体装置の製造方法 | |
Attarha et al. | Test pattern generation for signal integrity faults on long interconnects | |
JP2715956B2 (ja) | Iddqを用いたCMOS論理回路の故障箇所の絞り込み方法 | |
JP4514646B2 (ja) | 電磁波障害解析方法および電磁波障害解析装置およびこれを用いた半導体装置の製造方法 | |
JP2008020986A (ja) | クロストーク解析方法 | |
Gomez et al. | Test of interconnection opens considering coupling signals | |
Chun et al. | ATPG-XP: test generation for maximal crosstalk-induced faults | |
Kundu et al. | Identification of crosstalk switch failures in domino CMOS circuits | |
US8694937B2 (en) | Implementing and checking electronic circuits with flexible ramptime limits and tools for performing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070720 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071113 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071120 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100330 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100406 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100601 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110614 |