JP2005296534A - Electronic endoscope apparatus - Google Patents

Electronic endoscope apparatus Download PDF

Info

Publication number
JP2005296534A
JP2005296534A JP2004121003A JP2004121003A JP2005296534A JP 2005296534 A JP2005296534 A JP 2005296534A JP 2004121003 A JP2004121003 A JP 2004121003A JP 2004121003 A JP2004121003 A JP 2004121003A JP 2005296534 A JP2005296534 A JP 2005296534A
Authority
JP
Japan
Prior art keywords
signal
pixels
circuit
image
electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004121003A
Other languages
Japanese (ja)
Other versions
JP4493387B2 (en
Inventor
Kazunori Abe
一則 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujinon Corp
Original Assignee
Fujinon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujinon Corp filed Critical Fujinon Corp
Priority to JP2004121003A priority Critical patent/JP4493387B2/en
Priority to US11/105,391 priority patent/US7773110B2/en
Priority to CNB2005100673040A priority patent/CN100370945C/en
Publication of JP2005296534A publication Critical patent/JP2005296534A/en
Application granted granted Critical
Publication of JP4493387B2 publication Critical patent/JP4493387B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide an electronic endoscope apparatus which can connect even electronic endoscopes having their different numbers of pixels to give a hivision TV mode of image without lowered resolution by a simple construction at a low cost. <P>SOLUTION: A DVI circuit 28 for forming a digital picture signal to output as a differential signal is set in a processor device 16 for connecting various electronic endoscopes 10 having the different numbers of CCD pixels, and a hi-vision mode exchanger 37 is detachably connected to the output side of the DVI circuit 28. The hi-vision mode exchanger 37 detects the number of pixels of the input digital image signal at a HDTV signal exchanger 44 and exchanges the image signal to a hi-vision TV signal depending on the number of pixels to output. The hi-vision mode exchanger 37 may be supplied with an electronic expansion circuit 47 for electronic expanding the image, and exchange the expanded picture to a hi-vision TV signal. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は電子内視鏡装置、特に固体撮像素子の画素数の異なる各種の電子内視鏡が使用される環境で、ハイビジョンテレビ方式のモニタへも被観察体映像を出力することができる電子内視鏡装置の構成に関する。   The present invention relates to an electronic endoscope apparatus, particularly an electronic endoscope capable of outputting a subject image to a high-definition television system monitor in an environment where various types of electronic endoscopes having different numbers of pixels of a solid-state imaging device are used. The present invention relates to a configuration of an endoscope apparatus.

電子内視鏡装置は、固体撮像素子であるCCD(Charge Coupled Device)等を電子内視鏡(電子スコープ)の先端部に搭載しており、このCCDは光源装置からの光の照明に基づいて被観察体を撮像する。そして、この電子内視鏡のCCDで得られた撮像信号をプロセッサ装置へ出力し、このプロセッサ装置で映像処理を施すことにより、被観察体の映像をモニタへ表示したり、静止画等を記録装置へ記録したりできるものである。   The electronic endoscope apparatus has a CCD (Charge Coupled Device) or the like, which is a solid-state image sensor, mounted on the tip of an electronic endoscope (electronic scope). The CCD is based on illumination of light from a light source device. The subject is imaged. The imaging signal obtained by the CCD of this electronic endoscope is output to the processor device, and the processor device performs image processing to display the image of the object to be observed on the monitor or record a still image or the like. It can be recorded on the device.

一般に、上記の被観察体映像は、標準テレビジョン方式であるNTSC方式用モニタ(縦横比3:4)に表示されるが、例えば特開平4−253830号公報に示されるように、走査線数が約2倍となる高品位のハイビジョンテレビ(HDTV)方式のモニタ(縦横比9:16)に被観察体映像を表示することも試みられている。電子内視鏡装置では、CCDの出力信号から通常のNTSC方式の信号(アナログ信号)が形成されるので、このNTSC信号をハイビジョンテレビ信号へ変換することが行われる。   In general, the above-mentioned object image is displayed on a monitor for NTSC system (aspect ratio 3: 4) which is a standard television system. For example, as disclosed in Japanese Patent Laid-Open No. 4-253830, the number of scanning lines Attempts have also been made to display a subject image on a high-definition television (HDTV) type monitor (aspect ratio 9:16) that is approximately twice as high. In the electronic endoscope apparatus, a normal NTSC system signal (analog signal) is formed from the output signal of the CCD. Therefore, the NTSC signal is converted into a high-definition television signal.

一方、電子内視鏡装置で得られた被観察体の静止画(デジタル信号)は、パーソナルコンピュータ(パソコン)等のファイリング装置で記録媒体に記録し、後にパソコン用モニタへ表示して観察することが行われており、同時にCCDにおいては高解像度となる高画素数のものが用いられる傾向となっている。
特開平4−253830号公報
On the other hand, the still image (digital signal) of the object to be observed obtained by the electronic endoscope device is recorded on a recording medium by a filing device such as a personal computer (personal computer) and then displayed on a personal computer monitor for observation. At the same time, a CCD having a high resolution and high resolution tends to be used.
JP-A-4-253830

上述のように、近年では固体撮像素子であるCCDが高解像度化、高画素数化されていることから、ハイビジョンテレビ方式による映像表示おいても、従来と比較すると画質が向上した被観察体映像を観察できるという利点があるが、上述のようにNTSC信号をハイビジョンテレビ信号へ変換するのでは、NTSC映像信号の解像度に制限され、高画質化されたCCDの解像度を十分に生かすことができないという問題がある。   As described above, in recent years, CCDs, which are solid-state imaging devices, have higher resolutions and higher pixel counts, so even in high-definition television image display, the image of the object to be observed has improved image quality compared to the past. However, if the NTSC signal is converted to a high-definition television signal as described above, it is limited to the resolution of the NTSC video signal, and the resolution of the high-quality CCD cannot be fully utilized. There's a problem.

また、電子内視鏡には上述のように異なる画素数のCCDが搭載されており、このCCD画素数の相違や高画素数化の変遷に対応してハイビジョンテレビ信号への変換回路をプロセッサ装置内に配置し又は更新(交換)するのでは、コスト的に無駄があり、装置が高価になるという問題がある。
更に、医療現場で使用される機器には、EMC(Electro-Magnetic Compatibility)や電気安全性について厳しい規格が要求されており、ハイビジョンテレビ信号への変換のために、パソコン等の専用の大きな装置において上記の医療用の規格が満たされるようにすることも非現実的である。
The electronic endoscope is equipped with a CCD having a different number of pixels as described above, and a processor device for converting a high-definition television signal conversion circuit in response to the difference in the number of CCD pixels and the transition to a higher number of pixels. If they are arranged or updated (replaced), there is a problem that the cost is wasted and the apparatus becomes expensive.
Furthermore, strict standards for EMC (Electro-Magnetic Compatibility) and electrical safety are required for equipment used in the medical field. For conversion to high-definition television signals, a large dedicated device such as a personal computer is required. It is also impractical to ensure that the above medical standards are met.

本発明は上記問題点に鑑みてなされたものであり、その目的は、パーソナルコンピュータ等へ供給するためにデジタル処理した映像出力を利用し、画素数の異なる固体撮像素子を搭載する電子内視鏡を接続する場合でも、解像度を低下させることなく、ハイビジョンテレビ方式の映像を簡単な構成かつ低コストにて得ることができる電子内視鏡装置を提供することにある。   The present invention has been made in view of the above-described problems, and an object of the present invention is to provide an electronic endoscope using solid-state imaging devices having different numbers of pixels, using video output digitally processed for supply to a personal computer or the like. It is an object of the present invention to provide an electronic endoscope apparatus that can obtain a high-definition television system image with a simple configuration and low cost without reducing resolution.

上記目的を達成するために、請求項1に係る発明は、被観察体を撮像するための固体撮像素子の画素数が異なる各種の電子内視鏡をプロセッサ装置に接続可能に構成し、上記固体撮像素子で得られた信号からアナログ映像信号とデジタル映像信号を形成する電子内視鏡装置において、上記プロセッサ装置に配置され、上記固体撮像素子の画素数に対応させかつ外部コンピュータ用表示規格に合わせたデジタル映像信号を形成すると共に、このデジタル映像信号をパラレル−シリアル変換し、差動信号として出力する差動信号出力部と、この差動信号出力部に対し着脱可能に接続され、この差動信号出力部から入力した差動信号に基づいてデジタル映像信号の画素数を検出し、この画素数に応じて映像信号をハイビジョンテレビ信号へ変換し出力するハイビジョン方式変換器と、を設けたことを特徴とする。
請求項2に係る発明は、上記ハイビジョン方式変換器には、映像を電子的に拡大する電子拡大回路を設け、任意に拡大した映像のハイビジョンテレビ信号を形成することを特徴とする。
請求項3に係る発明は、上記差動信号出力部と上記ハイビジョン方式変換器とを、所定の耐圧を維持するためのパルストランス又はコンデンサを用いて構成した差動形回路で接続することを特徴とする。
In order to achieve the above object, the invention according to claim 1 is configured such that various electronic endoscopes having different numbers of pixels of a solid-state imaging device for imaging an object to be observed can be connected to a processor device. In an electronic endoscope apparatus that forms an analog video signal and a digital video signal from a signal obtained by an image sensor, the electronic endoscope apparatus is arranged in the processor device, and corresponds to the number of pixels of the solid-state image sensor and conforms to a display standard for an external computer. The digital video signal is formed, and the digital video signal is parallel-serial converted and output as a differential signal. The differential signal output unit is detachably connected to the differential signal output unit. The number of pixels of the digital video signal is detected based on the differential signal input from the signal output unit, and the video signal is converted into a high-definition television signal according to the number of pixels. And high vision system converter which is characterized in that the provided.
The invention according to claim 2 is characterized in that the high-definition converter is provided with an electronic enlargement circuit for electronically enlarging an image to form a high-definition television signal of an arbitrarily enlarged image.
The invention according to claim 3 is characterized in that the differential signal output unit and the HDTV converter are connected by a differential circuit configured using a pulse transformer or a capacitor for maintaining a predetermined breakdown voltage. And

上記の構成によれば、固体撮像素子であるCCDには各種の画素(ピクセル)数を持つものが存在することから、パーソナルコンピュータ等へ出力するための差動信号出力部(例えばDVI)では、640(水平方向)×480(垂直方向)の画素のVGA(Video Graphics Array)、1024×768画素のXGA(eXtended Graphics Array)、1280×960画素、1280×1024画素のSXGA(Super XGA)等の規格に合わせたデジタル映像信号が形成され、この映像信号がパラレル−シリアル変換された後、差動信号としてパソコン用モニタ等へ出力される。この差動信号であるデジタル映像信号がハイビジョン方式変換器へ供給されると、その映像信号の画素数が検出され、この画素数に応じたハイビジョンテレビ信号が形成される。即ち、CCDの全ての画素情報を生かす形で、ハイビジョン信号が得られる。従って、このハイビジョン方式変換器をプロセッサ装置に接続するだけで、ハイビジョン用モニタで被観察体映像(動画又は静止画)を観察することができ、またこの映像はハイビジョン用記録装置に記録することができる。   According to the above configuration, there are CCDs having various numbers of pixels (pixels), which are solid-state image pickup devices. Therefore, in a differential signal output unit (for example, DVI) for outputting to a personal computer or the like, 640 (horizontal direction) × 480 (vertical direction) pixel VGA (Video Graphics Array), 1024 × 768 pixel XGA (eXtended Graphics Array), 1280 × 960 pixel, 1280 × 1024 pixel SXGA (Super XGA), etc. A digital video signal conforming to the standard is formed, and this video signal is subjected to parallel-serial conversion and then output as a differential signal to a personal computer monitor or the like. When the digital video signal as the differential signal is supplied to the high-definition converter, the number of pixels of the video signal is detected, and a high-definition television signal corresponding to the number of pixels is formed. That is, a high-definition signal can be obtained using all the pixel information of the CCD. Therefore, just by connecting this high-definition converter to the processor device, it is possible to observe the object image (moving image or still image) on the high-definition monitor, and this image can be recorded on the high-definition recording device. it can.

上記請求項2の発明によれば、差動信号出力部から入力した映像が電子拡大回路によって任意の倍率で拡大された後にハイビジョンテレビ信号に変換されることになり、被観察体映像(動画及び静止画)が観察し易い大きさでハイビジョン用モニタに表示される。
また、上記差動信号の入出力(伝送)回路として、パルストランスやコンデンサを用いた差動形回路があるが、請求項3の発明では、このパルストランスやコンデンサの耐圧を電子内視鏡で求められる例えば4kV以上に設定することにより、ハイビジョン方式変換器側(電源)を電子内視鏡(差動信号出力部)側から容易に電気的に分離することができる。
According to the second aspect of the present invention, an image input from the differential signal output unit is enlarged by an electronic enlargement circuit at an arbitrary magnification and then converted into a high-definition television signal. A still image is displayed on a high-definition monitor with a size that allows easy observation.
Further, as the differential signal input / output (transmission) circuit, there is a differential circuit using a pulse transformer and a capacitor. In the invention of claim 3, the breakdown voltage of the pulse transformer and the capacitor is measured by an electronic endoscope. By setting the required 4 kV or more, for example, the high-definition converter side (power supply) can be easily electrically separated from the electronic endoscope (differential signal output unit) side.

本発明の電子内視鏡装置のハイビジョン方式変換器によれば、デジタル映像をパーソナルコンピュータ等へ供給するための差動信号出力部出力を利用して、採用されるCCD画素数(解像度)が異なる電子内視鏡を接続する場合でも、CCDが持つ解像度を低下させることなく、ハイビジョンテレビ方式の映像を簡単な構成かつ低コストで形成し、ハイビジョン用モニタや記録装置に出力することが可能となる。また、このビジョン方式変換器を、医療現場で要求されるEMCや電気安全性の規格を満たしたアダプター装置とすることにより、医療現場におけるハイビジョン映像の観察が容易になるという利点がある。更には、電子拡大回路を設けることにより、観察し易い大きさの被観察体映像をハイビジョン用モニタに表示させることが可能となる。   According to the high-definition converter of the electronic endoscope apparatus of the present invention, the number of CCD pixels (resolution) employed is different using the output of the differential signal output unit for supplying digital video to a personal computer or the like. Even when an electronic endoscope is connected, it is possible to form a high-definition television system image with a simple configuration and low cost without reducing the resolution of the CCD and to output it to a high-definition monitor or recording device. . Further, by using this vision system converter as an adapter device that meets EMC and electrical safety standards required in the medical field, there is an advantage that observation of a high-definition image in the medical field becomes easy. Furthermore, by providing an electronic magnifying circuit, it is possible to display an object image having a size that is easy to observe on the high-vision monitor.

図1乃至図3には、実施例に係る電子内視鏡装置の構成が示されており、まず図3に基づいて全体の構成を説明する。図3において、電子内視鏡(電子スコープ)10には、その先端部に固体撮像素子であるCCD11が設けられており、このCCD11としては、40万画素、80万画素、130万画素等、各種のものが搭載される。また、このCCD11から出力された撮像信号をサンプリングする相関二重サンプリング(CDS)回路12及び電子内視鏡10の識別情報や映像処理情報等を格納するメモリ(EEPROM)13等が設けられる。なお、この電子内視鏡10には、図示していない光源装置の光がライトガイドを介して供給されており、先端部から照明光を出力することにより被観察体が上記CCD11で撮像される。そして、上述した画素数(若しくはその画素数に対応したCCDの転送方式)の異なるCCD11を搭載する各種の電子内視鏡10は、プロセッサ装置16に着脱自在に接続可能となっている。   FIGS. 1 to 3 show the configuration of the electronic endoscope apparatus according to the embodiment. First, the overall configuration will be described with reference to FIG. In FIG. 3, an electronic endoscope (electronic scope) 10 is provided with a CCD 11 which is a solid-state image pickup device at the tip thereof. As the CCD 11, 400,000 pixels, 800,000 pixels, 1.3 million pixels, etc. Various things are installed. In addition, a correlated double sampling (CDS) circuit 12 that samples the imaging signal output from the CCD 11 and a memory (EEPROM) 13 that stores identification information, video processing information, and the like of the electronic endoscope 10 are provided. Note that light from a light source device (not shown) is supplied to the electronic endoscope 10 via a light guide, and the object to be observed is picked up by the CCD 11 by outputting illumination light from the tip. . Various electronic endoscopes 10 having the above-described CCDs 11 having different numbers of pixels (or CCD transfer methods corresponding to the number of pixels) can be detachably connected to the processor device 16.

このプロセッサ装置16には、A/D変換器17、映像信号に対し各種の信号処理をするための第1DSP(デジタル信号プロセッサ)19、第2DSP20及び第3DSP21、上記DSP19,20の何れかを選択するためのセレクタ(S)18、上記CCD11から第1及び第2DSP19,20までの回路に対し同期信号やタイミング信号を供給するタイミングジェネレータ22、水晶発振器を有するPLL回路23、各種の制御を実行するマイコン24、上記第3DSP21等に同期信号やタイミング信号を供給するための同期信号発生回路(SSG)25が設けられる。   The processor unit 16 selects an A / D converter 17, a first DSP (digital signal processor) 19, a second DSP 20, a third DSP 21, or the DSPs 19 and 20 for performing various signal processing on video signals. Selector (S) 18, timing generator 22 for supplying synchronization signals and timing signals to the circuits from the CCD 11 to the first and second DSPs 19 and 20, a PLL circuit 23 having a crystal oscillator, and various controls. A synchronization signal generation circuit (SSG) 25 is provided for supplying a synchronization signal and timing signal to the microcomputer 24, the third DSP 21, and the like.

また、上記第3DSP21の後段には、デジタル映像信号を形成するための第4DSP27、そしてDVI(Digital Visual Image)回路28が設けられており、このDVI回路28は、パソコン用モニタ等へ出力するための表示規格、例えばVGA、XGA、SXGA等に対応した映像信号を形成し、その後にパラレル−シリアル変換し、このシリアル信号を差動信号としてパソコン用モニタやファイリング装置等へ出力する。このDVIは、DDWG(Digital Display Working Group)が設定した高速スピードのディスプレイ用インターフェースで、データフォーマットにTMDS(Transition Minimized Differential Signaling)を採用するものである。一方、上記第4DSP27には、信号変換回路29を介してUSB出力部30やネット出力部31が設けられており、このUSB出力部30、ネット出力部31からはそれぞれの出力形態に合わせた信号が出力される。更に、上記第3DSP21の後段には、デジタル処理された映像信号をアナログ信号へ変換するアナログ信号プロセッサ33、輝度(Y)信号と色差(C)信号を出力するY/C信号出力部34、R(赤),G(緑),B(青)の信号を出力するRGB出力部35が設けられる。   Further, a fourth DSP 27 for forming a digital video signal and a DVI (Digital Visual Image) circuit 28 are provided at the subsequent stage of the third DSP 21, and this DVI circuit 28 is used for outputting to a monitor for a personal computer or the like. A video signal corresponding to a display standard such as VGA, XGA, SXGA or the like is formed, and then parallel-serial conversion is performed, and the serial signal is output as a differential signal to a personal computer monitor, a filing device, or the like. The DVI is a high-speed display interface set by the DDWG (Digital Display Working Group) and employs TMDS (Transition Minimized Differential Signaling) as a data format. On the other hand, the fourth DSP 27 is provided with a USB output unit 30 and a net output unit 31 via a signal conversion circuit 29. The USB output unit 30 and the net output unit 31 provide signals corresponding to respective output forms. Is output. Further, an analog signal processor 33 that converts a digitally processed video signal into an analog signal, a Y / C signal output unit 34 that outputs a luminance (Y) signal and a color difference (C) signal, and R An RGB output unit 35 for outputting (red), G (green), and B (blue) signals is provided.

そして、上記のDVI回路28の出力部(端子)に着脱可能に接続する形で、ハイビジョン方式変換器37が設けられ、このハイビジョン方式変換器37の出力がHDTV用モニタやHDTV用レコーダへ接続される。なお、図3の構成においてプロセッサ装置16内の回路として説明したものの一部を、電子内視鏡10側に配置する構成にすることができる。   A high-definition converter 37 is provided so as to be detachably connected to the output section (terminal) of the DVI circuit 28, and the output of the high-definition converter 37 is connected to an HDTV monitor or an HDTV recorder. The In addition, a part of what is described as the circuit in the processor device 16 in the configuration of FIG. 3 can be arranged on the electronic endoscope 10 side.

図1には、上記DVI回路28とハイビジョン方式変換器37内の詳細な構成が示されており、DVI回路28では、上述した各表示規格の映像を形成する信号処理部39やRGBの信号、同期信号及び制御信号等を送信するための送信部(エンコーダ/シリアライザ含む)40A,40B,40Cが設けられる。このDVI回路28は、シリアル伝送ケーブル41を介してハイビジョン方式変換器37に接続され、このハイビジョン方式変換器37には、上記3つの送信部40A,40B,40Cに対応した受信部(エンコーダ/シリアライザ含む)42A,42B,42C、ICA(Inter Channel Alignment)部43、映像の画素数を検出してハイビジョンテレビ信号を形成するHDTV(ハイビジョンテレビ)信号変換部(FPGA−Filed Programmable Gate Array 回路)44、各種の制御を実行するマイコン45、入力した映像信号を一時的に記憶するフレームメモリ46が設けられる。また、上記HDTV信号変換部44には、電子拡大回路47が接続されると共に、コネクタ49との間に、輝度(Y)信号、色差信号であるPr,Pb信号に対応してD/A変換器48A,48B,48Cが設けられる。   FIG. 1 shows a detailed configuration of the DVI circuit 28 and the high-definition converter 37. In the DVI circuit 28, the signal processing unit 39 for forming the above-mentioned video of each display standard, RGB signals, Transmitters (including an encoder / serializer) 40A, 40B, and 40C for transmitting a synchronization signal, a control signal, and the like are provided. The DVI circuit 28 is connected to a high-definition converter 37 via a serial transmission cable 41. The high-definition converter 37 includes a receiver (encoder / serializer) corresponding to the three transmitters 40A, 40B, and 40C. 42A, 42B, and 42C, an ICA (Inter Channel Alignment) unit 43, an HDTV (high definition television) signal conversion unit (FPGA-Filed Programmable Gate Array circuit) 44 that detects the number of pixels of a video and forms a high definition television signal, A microcomputer 45 that executes various controls and a frame memory 46 that temporarily stores an input video signal are provided. The HDTV signal conversion unit 44 is connected to an electronic enlargement circuit 47 and is connected to the connector 49 to perform D / A conversion corresponding to a luminance (Y) signal and Pr and Pb signals as color difference signals. Devices 48A, 48B, 48C are provided.

図2には、上記HDTV信号変換部44内の構成が示されており、このHDTV信号変換部44には、水平同期信号(H)、垂直同期信号(V)、映像信号及びクロック信号を入力して映像信号の画素数を検出する画素数検出回路44a、ハイビジョン映像形成のための同期信号発生回路44b、上記フレームメモリ46に対し映像信号の書込み及び読出しを制御するメモリコントローラ44c、このメモリコントローラ44cから出力されたRGB信号をハイビジョン映像であるY,Pr,Pb信号に変換する信号変換器44dが設けられる。   FIG. 2 shows the configuration of the HDTV signal conversion unit 44. The HDTV signal conversion unit 44 receives a horizontal synchronization signal (H), a vertical synchronization signal (V), a video signal, and a clock signal. A pixel number detecting circuit 44a for detecting the number of pixels of the video signal, a synchronizing signal generating circuit 44b for forming a high-definition video, a memory controller 44c for controlling writing and reading of the video signal to and from the frame memory 46, and the memory controller A signal converter 44d for converting the RGB signal output from 44c into Y, Pr, and Pb signals that are high-definition images is provided.

実施例は以上の構成からなり、その作用を図4及び図5を参照しながら説明する。まず、この電子内視鏡装置では、図3のCCD11にて被観察体内が撮像され、その撮像信号はCDS回路12にてサンプリングされ、A/D変換器17でデジタル信号へ変換された後に、セレクタ18へ供給される。このセレクタ18では、接続された電子内視鏡10の種類に応じて第1DSP19と第2DSP20の何れかを選択する。例えば、電子内視鏡10とプロセッサ装置16との通信によってマイコン24がメモリ13内の情報を読み取ることにより、CCD11の画素数(若しくはその画素数に対応したCCDの転送方式)に応じ、第1DSP19(インターラインスキャンの場合)又は第2DSP20(プログレッシブスキャンの場合)を選択する。   The embodiment has the above-described configuration, and the operation thereof will be described with reference to FIGS. First, in this electronic endoscope apparatus, the object to be observed is imaged by the CCD 11 in FIG. 3, the imaged signal is sampled by the CDS circuit 12, and converted into a digital signal by the A / D converter 17. It is supplied to the selector 18. The selector 18 selects either the first DSP 19 or the second DSP 20 according to the type of the connected electronic endoscope 10. For example, the microcomputer 24 reads information in the memory 13 through communication between the electronic endoscope 10 and the processor device 16, so that the first DSP 19 corresponds to the number of pixels of the CCD 11 (or the CCD transfer method corresponding to the number of pixels). (In the case of interline scanning) or the second DSP 20 (in the case of progressive scanning) is selected.

この第1DSP19又は第2DSP20と第3DSP21では、各種の映像処理が施されることになり、この第3DSP21の出力は、第4DSP27とアナログ信号プロセッサ33へ供給される。この第4DSP27では、デジタル出力のための映像信号が形成されており、この映像信号は、信号変換回路29、USB出力部30及びネット出力部31を介して外部へ出力されると共に、DVI回路28を介してパソコン用モニタ等に出力することができる。一方、上記アナログ信号プロセッサ33では、アナログ出力のための映像信号が形成され、Y/C信号出力部34を介してY信号とC信号が出力されると共に、RGB出力部35を介してR,G,Bの各色信号が出力される。   The first DSP 19 or the second DSP 20 and the third DSP 21 perform various kinds of video processing, and the output of the third DSP 21 is supplied to the fourth DSP 27 and the analog signal processor 33. In the fourth DSP 27, a video signal for digital output is formed. This video signal is output to the outside via the signal conversion circuit 29, the USB output unit 30, and the network output unit 31, and the DVI circuit 28. Can be output to a personal computer monitor or the like. On the other hand, in the analog signal processor 33, a video signal for analog output is formed, and Y and C signals are output via the Y / C signal output unit 34, and R and R are output via the RGB output unit 35. Each color signal of G and B is output.

一方、上記DVI回路28の出力がハイビジョン方式変換器37へ供給されると、このハイビジョン方式変換器37ではハイビジョンテレビ信号が形成される。即ち、図1に示されるDVI回路28の信号処理部39によって、CCD11の画素数に対応した例えば640×480(VGA)、1024×768(XGA)、1280×960、1280×1024(SXGA)等の表示規格の映像信号が形成される。そして、この信号処理部39から出力されたパラレル信号[B(青),G(緑),R(赤),H(水平同期信号),V(垂直同期信号),C,C,C,C(制御信号)等]は、送信部40A〜40Cでシリアル信号に変換され、ケーブル41を介してハイビジョン方式変換器37へ出力される。図1のように、送信部40Aから送信されたB信号とH,V等の信号は受信部42Aで、送信部40Bから送信されたG信号とその他の信号は受信部42Bで、送信部40Cから送信号されたR信号とその他の信号は受信部42Cで受信される。これらの受信部42A〜42Cでは、シリアル信号が元のパラレル信号へ変換され、この信号がICA回路43を介してHDTV信号変換部(FPGA)44へ供給される。 On the other hand, when the output of the DVI circuit 28 is supplied to the HDTV converter 37, the HDTV converter 37 forms a HDTV signal. That is, for example, 640 × 480 (VGA), 1024 × 768 (XGA), 1280 × 960, 1280 × 1024 (SXGA) corresponding to the number of pixels of the CCD 11 by the signal processing unit 39 of the DVI circuit 28 shown in FIG. A video signal of the display standard is formed. The parallel signals [B (blue), G (green), R (red), H (horizontal synchronization signal), V (vertical synchronization signal), C 0 , C 1 , C] output from the signal processing unit 39 are output. 2 , C 3 (control signal), etc.] are converted into serial signals by the transmitters 40 </ b> A to 40 </ b> C and output to the high-definition converter 37 via the cable 41. As shown in FIG. 1, the B signal and H, V signals transmitted from the transmitter 40A are received by the receiver 42A, the G signal transmitted from the transmitter 40B and other signals are received by the receiver 42B, and the transmitter 40C. The R signal and other signals transmitted from are received by the receiving unit 42C. In these receiving units 42 </ b> A to 42 </ b> C, the serial signal is converted into the original parallel signal, and this signal is supplied to the HDTV signal converting unit (FPGA) 44 via the ICA circuit 43.

このHDTV信号変換部44では、入力された映像信号が図2のメモリコントローラ44cを介してフレームメモリ46に格納されると同時に、画素数検出回路44aにて入力映像信号の画素数が例えば水平同期信号や垂直同期信号によって検出される。即ち、図4(A)に示されるように、ハイビジョン方式の水平同期信号(H)は1920画素分、垂直同期信号(V)は1080画素分の長さとなるが、例えば変換器37へ入力された映像信号の水平同期信号によって1024の水平画素が検出(カウント)されたとき、又は垂直同期信号によって768の垂直画素が検出されたときは、1024×768のXGA規格の映像(画像)であると判断される。同様に、1280の水平画素又は960の垂直画素が検出されたときは1280×960の映像、640の水平画素又は480の垂直画素が検出されたときは640×480のVGA規格の映像、1208の水平画素又は1024の垂直画素が検出されたときは1280×1024のSXGAの映像であると判断される。そして、この画素数の検出結果が同期信号発生回路44bとメモリコントローラ44cに供給されることにより、メモリコントローラ44cでは画素数に応じてフレームメモリ46からの映像信号の読出し制御が行われる。   In the HDTV signal conversion unit 44, the input video signal is stored in the frame memory 46 via the memory controller 44c of FIG. 2, and at the same time, the number of pixels of the input video signal is, for example, horizontally synchronized by the pixel number detection circuit 44a. It is detected by a signal or a vertical synchronization signal. That is, as shown in FIG. 4A, the horizontal synchronization signal (H) of the HDTV system has a length of 1920 pixels and the vertical synchronization signal (V) has a length of 1080 pixels, but is input to the converter 37, for example. When 1024 horizontal pixels are detected (counted) by the horizontal synchronization signal of the video signal, or when 768 vertical pixels are detected by the vertical synchronization signal, the video (image) is 1024 × 768 XGA standard. It is judged. Similarly, when a 1280 horizontal pixel or 960 vertical pixel is detected, a 1280 × 960 image, and when a 640 horizontal pixel or 480 vertical pixel is detected, a 640 × 480 VGA standard image is displayed. When a horizontal pixel or 1024 vertical pixels are detected, it is determined that the image is a 1280 × 1024 SXGA image. Then, the detection result of the number of pixels is supplied to the synchronization signal generating circuit 44b and the memory controller 44c, whereby the memory controller 44c performs the video signal reading control from the frame memory 46 according to the number of pixels.

例えば、図4(B)に示されるように、垂直方向の1〜156までは全ての水平画素に黒色を割り当て、垂直方向157番目については、水平方向の449〜1472において上記XGAの映像信号を割り当るというようにして、(449,157)、(1472,157)、(449,924)、(1472,924)の画素で囲まれる範囲の映像信号(RGB信号)が読み出される。その他の画素には、黒色が割り当てられる。そして、信号変換器44dでは、RGB信号がY,Pr,Pb信号へ変換され、このY,Pr,Pb信号と同期信号がHDTV用モニタやHDTV用レコーダへ出力される。このようにして、図4(C)に示されるように、HDTV用モニタには、1024×768画素の被観察体映像を中心領域に配置したハイビジョン映像、即ち1920×1080i(インターレース)の画素の映像(フォーマットD)が表示される。 For example, as shown in FIG. 4B, black is assigned to all horizontal pixels from 1 to 156 in the vertical direction, and for the 157th vertical direction, the XGA video signal is transmitted from 449 to 1472 in the horizontal direction. In such a manner, video signals (RGB signals) in a range surrounded by the pixels of (449, 157), (1472, 157), (449, 924), and (1472, 924) are read out. Black is assigned to the other pixels. In the signal converter 44d, the RGB signals are converted into Y, Pr, and Pb signals, and the Y, Pr, and Pb signals and the synchronization signal are output to the HDTV monitor and the HDTV recorder. In this way, as shown in FIG. 4C, the HDTV monitor has a high-definition image in which an object image of 1024 × 768 pixels is arranged in the central area, that is, a 1920 × 1080i (interlace) pixel. A video (format D 4 ) is displayed.

図5(A)には、1280×960画素の映像が検出された場合のハイビジョン映像が示されており、この場合は、HDTV用モニタに1280×960画素の被観察体映像を中心領域に配置したハイビジョン映像が表示される。また、図5(B),(C)には、640×480画素のVGAの映像が検出された場合のハイビジョン映像が示されており、この場合は、図5(B)に示されるように、フォーマットDによって、640×480画素の被観察体映像を中心に配置したハイビジョン映像を表示してもよいが、やや小さくなるので、実施例では、上記メモリコントローラ44cにてフォーマットDからフォーマットDへの変換を行い、図5(C)のように、640×480画素の被観察体映像を中心に配置した1280×720iの画素のフォーマットDのハイビジョン映像を表示させている。 FIG. 5 (A) shows a high-definition video when a video of 1280 × 960 pixels is detected. In this case, an object image of 1280 × 960 pixels is arranged in the central area on the HDTV monitor. The high-definition video is displayed. FIGS. 5B and 5C show high-definition images when a 640 × 480 pixel VGA image is detected. In this case, as shown in FIG. , the format D 4, may display the high-definition image arranged around the observation object image 640 × 480 pixels, but because a little smaller, in the embodiment, the format from the format D 4 at the memory controller 44c performs conversion to D 3, 5 as shown in (C), and to display the high-definition video formats D 3 pixels of 1280 × 720i arranged around the observation object image 640 × 480 pixels.

更に、実施例では、図1に示したように電子拡大回路47が設けられており、この電子拡大回路47によって観察し易い大きさ(画像サイズ)に映像を拡大して表示することができる。例えば、このハイビジョン方式変換器37自体に電子拡大率を任意に設定するスイッチ等を設け(或いはプロセッサ装置や外部機器から電子拡大率を設定できるようにしてもよい)、マイコン45を介して電子拡大回路47の拡大率を制御するように構成する。即ち、電子拡大回路47には、HDTV信号変換部44に供給された各種の画素数の映像信号が供給されており、この映像信号から設定倍率に映像拡大された信号が形成され、この拡大映像信号がHDTV信号変換部44へ戻される。そして、HDTV信号変換部44のメモリコントローラ44cでは、この拡大映像信号をフレームメモリ46に書き込んだ後、上述のようにハイビジョン方式に対応させた信号読出しを行うことにより、ハイビジョンテレビ信号が形成される。この結果、ハイビジョン用モニタには、設定倍率で拡大された被観察体映像が表示されることになり、被観察体の観察を更に容易にすることが可能となる。   Furthermore, in the embodiment, an electronic enlargement circuit 47 is provided as shown in FIG. 1, and the electronic enlargement circuit 47 can enlarge and display a video image in a size (image size) that can be easily observed. For example, a switch or the like for arbitrarily setting the electronic enlargement ratio is provided in the high-definition converter 37 itself (or the electronic enlargement ratio may be set from a processor device or an external device), and the electronic enlargement is made via the microcomputer 45. The enlargement ratio of the circuit 47 is controlled. That is, the electronic enlargement circuit 47 is supplied with video signals of various numbers of pixels supplied to the HDTV signal conversion unit 44, and a signal that is enlarged from the video signal to a set magnification is formed. The signal is returned to the HDTV signal converter 44. The memory controller 44c of the HDTV signal conversion unit 44 writes the enlarged video signal into the frame memory 46, and then reads out the signal corresponding to the high-definition system as described above, thereby forming a high-definition television signal. . As a result, the high-definition monitor displays the object image magnified at the set magnification, and the observation of the object can be further facilitated.

図6及び図7には、上記DVI回路28と上記ハイビジョン方式変換器37とを接続する差動形回路の構成が示されている。図6はパルストランスを用いたものであり、この例では、図示のようにDVI回路28内の差動形ドライバとして、論理回路52a〜52c、トランジスタ53a〜53d、例えば4kV以上の耐圧を維持するパルストランス54等を設け、ハイビジョン方式変換器37内の差動形レシーバとして、コンパレータ55a,55b、トランジスタ56a,56b等を設ける。また、図7はコンデンサを用いたものであり、この例では、図示のようにDVI回路28内に、差動出力回路57等を設け、ハイビジョン方式変換器37内に、例えば4kV以上の耐圧を維持するコンデンサ58a,58bと差動入力回路59等を設ける。   6 and 7 show the configuration of a differential circuit for connecting the DVI circuit 28 and the HDTV converter 37. FIG. FIG. 6 uses a pulse transformer. In this example, as shown in the drawing, as a differential driver in the DVI circuit 28, logic circuits 52a to 52c and transistors 53a to 53d, for example, maintain a withstand voltage of 4 kV or more. A pulse transformer 54 and the like are provided, and comparators 55a and 55b, transistors 56a and 56b, and the like are provided as differential receivers in the HDTV converter 37. Further, FIG. 7 uses a capacitor. In this example, a differential output circuit 57 and the like are provided in the DVI circuit 28 as shown in the figure, and a high-voltage converter 37 has a withstand voltage of, for example, 4 kV or more. Capacitors 58a and 58b to be maintained, a differential input circuit 59, and the like are provided.

このような差動形回路によれば、上記パルストランス54やコンデンサ58a,58bの耐圧を内視鏡装置で求められる4kV以上に設定するので、別途アイソレーション回路を設けることなく差動信号入出力のため回路を利用して、DVI28とハイビジョン方式変換器37とを商用電源等から電気的に分離することができ、電子内視鏡10の安全性を容易に確保することが可能となる。   According to such a differential circuit, the withstand voltages of the pulse transformer 54 and the capacitors 58a and 58b are set to 4 kV or more required by the endoscope apparatus, so that differential signal input / output can be performed without providing a separate isolation circuit. Therefore, using the circuit, the DVI 28 and the high-definition converter 37 can be electrically separated from the commercial power source or the like, and the safety of the electronic endoscope 10 can be easily ensured.

本発明の実施例に係る電子内視鏡装置のDVI回路及びハイビジョン方式変換器の構成を示す回路ブロック図である。It is a circuit block diagram which shows the structure of the DVI circuit and high vision system converter of the electronic endoscope apparatus which concerns on the Example of this invention. 図1のハイビジョン方式変換器内におけるHDTV信号変換部の構成を示す図である。It is a figure which shows the structure of the HDTV signal converter in the hi-vision system converter of FIG. 実施例の電子内視鏡装置の全体構成を示す回路ブロック図である。It is a circuit block diagram which shows the whole structure of the electronic endoscope apparatus of an Example. 実施例のハイビジョン方式変換器で行われるXGA規格映像信号の画素数検出[図(A)]、ハイビジョンテレビ信号への変換及び表示状態[図(B),(C)]を示す説明図である。It is explanatory drawing which shows the pixel number detection [FIG. (A)] performed by the high vision system converter of an Example [FIG. (A)], the conversion to a high-definition television signal, and a display state [FIG. (B), (C)]. . 実施例のハイビジョン方式変換器で形成される1280×960の映像信号のハイビジョン用モニタでの表示状態[図(A)]及びVGA規格映像信号のハイビジョン用モニタでの表示状態[図(B),(C)]を示す説明図である。Display state of the 1280 × 960 video signal formed by the high-definition converter of the embodiment on the high-vision monitor [FIG. (A)] and display state of the VGA standard video signal on the high-vision monitor [FIG. (B), It is explanatory drawing which shows (C)]. 実施例のDVI回路とハイビジョン方式変換器を接続する差動形回路としてパルストランスを用いた場合の構成を示す回路図である。It is a circuit diagram which shows the structure at the time of using a pulse transformer as a differential circuit which connects the DVI circuit of an Example, and a high vision system converter. 実施例の差動形回路としてコンデンサを用いた場合の構成を示す回路図である。It is a circuit diagram which shows the structure at the time of using a capacitor | condenser as a differential type circuit of an Example.

符号の説明Explanation of symbols

10…電子内視鏡、 16…プロセッサ装置、
24,45…マイコン、 27…第4DSP、
28…DVI回路(差動信号出力部)、
37…ハイビジョン方式変換器、
44…HDTV(ハイビジョンテレビ)信号変換部、
44a…画素数検出回路、
44c…メモリコントローラ、
46…フレームメモリ、 47…電子拡大回路、
54…パルストランス、
58a,58b…コンデンサ。
10 ... Electronic endoscope, 16 ... Processor device,
24, 45 ... microcomputer, 27 ... 4th DSP,
28 ... DVI circuit (differential signal output unit),
37 ... Hi-Vision converter
44 ... HDTV (high-definition television) signal converter,
44a ... Pixel number detection circuit,
44c ... Memory controller,
46 ... Frame memory, 47 ... Electronic enlargement circuit,
54 ... pulse transformer,
58a, 58b ... capacitors.

Claims (3)

被観察体を撮像するための固体撮像素子の画素数が異なる各種の電子内視鏡をプロセッサ装置に接続可能に構成し、上記固体撮像素子で得られた信号からアナログ映像信号とデジタル映像信号を形成する電子内視鏡装置において、
上記プロセッサ装置に配置され、上記固体撮像素子の画素数に対応させかつ外部コンピュータ用表示規格に合わせたデジタル映像信号を形成すると共に、このデジタル映像信号をパラレル−シリアル変換し、差動信号として出力する差動信号出力部と、
この差動信号出力部に対し着脱可能に接続され、この差動信号出力部から入力した差動信号に基づいて上記デジタル映像信号の画素数を検出し、この画素数に応じて映像信号をハイビジョンテレビ信号へ変換し出力するハイビジョン方式変換器と、を設けたことを特徴とする電子内視鏡装置。
Various electronic endoscopes with different numbers of pixels of the solid-state imaging device for imaging the object to be observed are configured to be connectable to the processor device. In the electronic endoscope device to be formed,
A digital video signal arranged in the processor unit, corresponding to the number of pixels of the solid-state imaging device and conforming to a display standard for an external computer is formed, and the digital video signal is parallel-serial converted and output as a differential signal. Differential signal output unit,
The differential signal output unit is detachably connected, and the number of pixels of the digital video signal is detected based on the differential signal input from the differential signal output unit. An electronic endoscope apparatus comprising: a high-definition converter that converts to a TV signal and outputs the signal.
上記ハイビジョン方式変換器には、映像を電子的に拡大する電子拡大回路を設け、任意に拡大した映像のハイビジョンテレビ信号を形成することを特徴とする上記請求項1記載の電子内視鏡装置。   2. The electronic endoscope apparatus according to claim 1, wherein the high-definition converter is provided with an electronic enlargement circuit for electronically enlarging an image to form a high-definition television signal of an arbitrarily enlarged image. 上記差動信号出力部と上記ハイビジョン方式変換器とを、所定の耐圧を維持するためのパルストランス又はコンデンサを用いて構成した差動形回路で接続することを特徴とする上記請求項1記載の電子内視鏡装置。   The differential signal output unit and the HDTV converter are connected by a differential circuit configured using a pulse transformer or a capacitor for maintaining a predetermined breakdown voltage. Electronic endoscope device.
JP2004121003A 2004-04-16 2004-04-16 Electronic endoscope device Expired - Lifetime JP4493387B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004121003A JP4493387B2 (en) 2004-04-16 2004-04-16 Electronic endoscope device
US11/105,391 US7773110B2 (en) 2004-04-16 2005-04-14 Electronic endoscope apparatus
CNB2005100673040A CN100370945C (en) 2004-04-16 2005-04-18 Electronic endoscope apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004121003A JP4493387B2 (en) 2004-04-16 2004-04-16 Electronic endoscope device

Publications (2)

Publication Number Publication Date
JP2005296534A true JP2005296534A (en) 2005-10-27
JP4493387B2 JP4493387B2 (en) 2010-06-30

Family

ID=35328775

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004121003A Expired - Lifetime JP4493387B2 (en) 2004-04-16 2004-04-16 Electronic endoscope device

Country Status (1)

Country Link
JP (1) JP4493387B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006013795A1 (en) * 2004-08-05 2006-02-09 Olympus Corporation Signal processing device for endoscope
EP2123208A2 (en) 2008-05-20 2009-11-25 FUJIFILM Corporation Endoscope system with option circuit board
JP2015005896A (en) * 2013-06-21 2015-01-08 オリンパス株式会社 Image processing apparatus for endoscope, endoscope system, and image processing method for endoscope

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05176324A (en) * 1991-12-20 1993-07-13 Fuji Photo Optical Co Ltd Signal transmission processing circuit for electronic endoscope device
JPH07298202A (en) * 1994-04-21 1995-11-10 Olympus Optical Co Ltd Image processing unit
JPH10286232A (en) * 1997-04-14 1998-10-27 Asahi Optical Co Ltd Electronic endoscope device
JPH10328145A (en) * 1997-06-02 1998-12-15 Fuji Photo Optical Co Ltd Electron endoscope system device
JP2000115591A (en) * 1998-09-30 2000-04-21 Fuji Photo Optical Co Ltd Video signal transmitter
JP2000210251A (en) * 1999-01-21 2000-08-02 Olympus Optical Co Ltd Endoscope unit
JP2000287203A (en) * 1999-03-30 2000-10-13 Fuji Photo Optical Co Ltd Electronic endoscope capable of digital output
JP2001157665A (en) * 1999-09-20 2001-06-12 Asahi Optical Co Ltd Processor in electronic endoscopic device for outputting digital image signal
JP2001215419A (en) * 2000-02-02 2001-08-10 Asahi Optical Co Ltd Electronic endoscope device
JP2003024272A (en) * 2001-07-18 2003-01-28 Olympus Optical Co Ltd Signal processing device
JP2003032529A (en) * 2001-07-17 2003-01-31 Olympus Optical Co Ltd Signal processor
JP2003333454A (en) * 2002-05-09 2003-11-21 Victor Co Of Japan Ltd Image signal processor
JP2004000335A (en) * 2002-05-31 2004-01-08 Olympus Corp Electronic endoscope apparatus

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05176324A (en) * 1991-12-20 1993-07-13 Fuji Photo Optical Co Ltd Signal transmission processing circuit for electronic endoscope device
JPH07298202A (en) * 1994-04-21 1995-11-10 Olympus Optical Co Ltd Image processing unit
JPH10286232A (en) * 1997-04-14 1998-10-27 Asahi Optical Co Ltd Electronic endoscope device
JPH10328145A (en) * 1997-06-02 1998-12-15 Fuji Photo Optical Co Ltd Electron endoscope system device
JP2000115591A (en) * 1998-09-30 2000-04-21 Fuji Photo Optical Co Ltd Video signal transmitter
JP2000210251A (en) * 1999-01-21 2000-08-02 Olympus Optical Co Ltd Endoscope unit
JP2000287203A (en) * 1999-03-30 2000-10-13 Fuji Photo Optical Co Ltd Electronic endoscope capable of digital output
JP2001157665A (en) * 1999-09-20 2001-06-12 Asahi Optical Co Ltd Processor in electronic endoscopic device for outputting digital image signal
JP2001215419A (en) * 2000-02-02 2001-08-10 Asahi Optical Co Ltd Electronic endoscope device
JP2003032529A (en) * 2001-07-17 2003-01-31 Olympus Optical Co Ltd Signal processor
JP2003024272A (en) * 2001-07-18 2003-01-28 Olympus Optical Co Ltd Signal processing device
JP2003333454A (en) * 2002-05-09 2003-11-21 Victor Co Of Japan Ltd Image signal processor
JP2004000335A (en) * 2002-05-31 2004-01-08 Olympus Corp Electronic endoscope apparatus

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006013795A1 (en) * 2004-08-05 2006-02-09 Olympus Corporation Signal processing device for endoscope
US8189041B2 (en) 2004-08-05 2012-05-29 Olympus Corporation Endoscope signal processing apparatus
EP2123208A2 (en) 2008-05-20 2009-11-25 FUJIFILM Corporation Endoscope system with option circuit board
JP2015005896A (en) * 2013-06-21 2015-01-08 オリンパス株式会社 Image processing apparatus for endoscope, endoscope system, and image processing method for endoscope
US9651767B2 (en) 2013-06-21 2017-05-16 Olympus Corporation Image processing apparatus for endoscope, endoscope system and image processing method for endoscope

Also Published As

Publication number Publication date
JP4493387B2 (en) 2010-06-30

Similar Documents

Publication Publication Date Title
CN100370945C (en) Electronic endoscope apparatus
US20050174428A1 (en) Electronic endoscope apparatus capable of converting images into HDTV system
JP4435029B2 (en) Endoscope device
US20050165274A1 (en) Electronic endoscope apparatus for connection to adapter unit
JP2006043207A (en) Signal processing apparatus for endoscope
JPH03174886A (en) Resolution improvement in television system and circuit device
KR101016490B1 (en) Image data conversion method, conversion circuit, and digital camera
JP4261673B2 (en) Electronic endoscope device capable of digital output
JP4493387B2 (en) Electronic endoscope device
KR100985003B1 (en) Method for processing image of the multi ccd
KR100468209B1 (en) Electric bulletin board for processing image with variety characteristic and scaling
JPH09270958A (en) Digital electronic image pickup device and image pickup method
JP4493390B2 (en) Electronic endoscope device
JP2003333454A (en) Image signal processor
KR101012585B1 (en) Multi-channelImage registration system and the Method
JP3967060B2 (en) Electronic endoscope device
JP2005118158A (en) Electronic endoscope apparatus
JP2003309824A (en) Image display system
JP2007174097A (en) Video image signal processor
JP2005012346A (en) Video camera apparatus and scanning conversion circuit used therefor
CN106027941A (en) Apparatus and method of converting image signal
JP3777723B2 (en) Electronic still camera
JP4637031B2 (en) Camera monitoring device
JP2023046779A (en) Camera and television camera system
JP2000079094A (en) Electronic endoscopic instrument capable of digital output

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061114

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20090902

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100330

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100406

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140416

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250