JP2005295630A - Power supply and power supply control circuit - Google Patents

Power supply and power supply control circuit Download PDF

Info

Publication number
JP2005295630A
JP2005295630A JP2004104471A JP2004104471A JP2005295630A JP 2005295630 A JP2005295630 A JP 2005295630A JP 2004104471 A JP2004104471 A JP 2004104471A JP 2004104471 A JP2004104471 A JP 2004104471A JP 2005295630 A JP2005295630 A JP 2005295630A
Authority
JP
Japan
Prior art keywords
boosting
load
power supply
mos transistor
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004104471A
Other languages
Japanese (ja)
Other versions
JP4379182B2 (en
Inventor
Junji Takeshita
順司 竹下
Masayuki Suzuki
雅之 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP2004104471A priority Critical patent/JP4379182B2/en
Publication of JP2005295630A publication Critical patent/JP2005295630A/en
Application granted granted Critical
Publication of JP4379182B2 publication Critical patent/JP4379182B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a power supply and a power supply control circuit for stepping up an input voltage by a step-up means and rectifying the step-up voltage by a rectification means before being supplied to a load in which the voltage can be prevented from becoming high due to the step-up voltage at the time of interruption. <P>SOLUTION: The power supply (101, 201) comprising a means (L0) for stepping up an input voltage (Vin), a means (SBD) for rectifying the step-up voltage from the step-up means (L0) and supplying the rectified voltage to a load (13), and a means (111, 211) for controlling the step-up means (L0) depending on a current flowing through the load (13) and stopping the step-up operation of the step-up means (L0) depending on a control signal being supplied externally is further provided with a means (M0) connected between the rectification means (SBD) and the load (13) and switching the connection of the rectification means (SBD) and the load (13), and an interruption means (124, 224) for turning the switch means (M0) off with a time lag when the step-up operation of the step-up means (L0) is stopped. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は電源装置及び電源制御回路に係り、特に、入力電圧を昇圧手段により昇圧し、昇圧された昇圧電圧を整流手段により整流して、負荷に供給する電源装置及び電源制御回路に関する。   The present invention relates to a power supply device and a power supply control circuit, and more particularly to a power supply device and a power supply control circuit that boost an input voltage by a boosting unit, rectify the boosted boosted voltage by a rectifying unit, and supply the boosted voltage to a load.

近年、携帯電話を始めとした携帯機器が広く普及している。携帯機器は、電池で駆動されるため、その表示装置として液晶ディスプレイパネルが搭載されている。   In recent years, mobile devices such as mobile phones have become widespread. Since the portable device is driven by a battery, a liquid crystal display panel is mounted as the display device.

液晶ディスプレイパネルは、光源が必要となる。液晶ディスプレイパネルの光源としては、外光の他、陰極線管やＬＥＤなどがある。   A liquid crystal display panel requires a light source. As a light source of the liquid crystal display panel, there are a cathode ray tube, an LED and the like in addition to external light.

携帯機器に搭載される液晶ディスプレイの光源としては、高輝度、高効率であり、かつ、小型化が可能である白色ＬＥＤを用いた光源が注目されている。液晶ディスプレイの光源として白色ＬＥＤを搭載する場合には、画面のちらつきを防いだり、輝度を均一化したりするために複数のＬＥＤを直列接続して使用している。   As a light source of a liquid crystal display mounted on a portable device, a light source using a white LED that has high luminance, high efficiency, and can be miniaturized has attracted attention. When a white LED is mounted as a light source of a liquid crystal display, a plurality of LEDs are connected in series in order to prevent flickering of the screen and to make the luminance uniform.

このとき、携帯機器の電池は、小型化、小電力化のため低電圧化されているため、直列接続された複数のＬＥＤを駆動するには電圧が低い。このため、電池電圧を昇圧してＬＥＤを駆動するための電源電圧を得る昇圧型の電源回路が搭載されている（特許文献１参照）。   At this time, since the battery of the portable device has a low voltage for miniaturization and low power, the voltage is low to drive a plurality of LEDs connected in series. For this reason, a booster type power supply circuit that boosts the battery voltage and obtains a power supply voltage for driving the LED is mounted (see Patent Document 1).

また、携帯機器では、電池の消耗を防ぐため、非操作時間などに応じてＬＥＤの発光を停止させる動作がしばしば行われる。このとき、電源回路を制御して、ＬＥＤへの駆動電源の供給を停止することにより、ＬＥＤの発光を停止していた。   Also, in portable devices, in order to prevent battery consumption, an operation of stopping the light emission of the LED is often performed according to the non-operation time. At this time, the light emission of the LED is stopped by controlling the power supply circuit and stopping the supply of the drive power to the LED.

図５は従来のＬＥＤ発光装置の回路構成図を示す。   FIG. 5 shows a circuit configuration diagram of a conventional LED light emitting device.

ＬＥＤ発光装置１は、電流制御ＩＣ１１、電源１２、負荷１３、平滑用キャパシタＣin、Ｃout、昇圧用コイルＬ0、整流用ショットキーバリアダイオードＳＢＤ、遮断用ＭＯＳトランジスタＭ0、出力検出用抵抗Ｒｓから構成される。   The LED light emitting device 1 includes a current control IC 11, a power supply 12, a load 13, smoothing capacitors Cin and Cout, a boosting coil L0, a rectifying Schottky barrier diode SBD, a blocking MOS transistor M0, and an output detection resistor Rs. The

電源１２からの入力電圧Ｖinは、平滑用キャパシタＣinにより平滑化されてコイルＬ0の一端、及び電流制御ＩＣ１１の端子Ｔ１に印加される。コイルＬ0の他端は、ショットキーバリアダイオードＳＢＤのアノード及び電流制御ＩＣ１１の端子Ｔ２に接続されている。ショットキーバリアダイオードＳＢＤのカソードは、電流制御ＩＣ１１の端子Ｔ３に接続されるとともに、遮断用ＭＯＳトランジスタＭ0を通して負荷１３に接続されている。   The input voltage Vin from the power source 12 is smoothed by the smoothing capacitor Cin and applied to one end of the coil L0 and the terminal T1 of the current control IC 11. The other end of the coil L0 is connected to the anode of the Schottky barrier diode SBD and the terminal T2 of the current control IC 11. The cathode of the Schottky barrier diode SBD is connected to the terminal T3 of the current control IC 11 and is connected to the load 13 through the blocking MOS transistor M0.

負荷１３は、発光ダイオードＤ１〜Ｄｎを直列接続した構成とされている。発光ダイオードＤ１〜Ｄｎは、出力電圧Ｖoutに応じた電流が流れ、発光する。発光ダイオードＤ１〜Ｄｎを流れた電流は、抵抗Ｒｓを介して接地に流れる。抵抗Ｒｓには、負荷１３に流れる電流に応じた電圧が発生する。負荷１３と抵抗Ｒｓとの接続点は、電流制御ＩＣ１１の端子Ｔ５に接続されている。   The load 13 has a configuration in which the light emitting diodes D1 to Dn are connected in series. The light emitting diodes D1 to Dn emit light when a current corresponding to the output voltage Vout flows. The current flowing through the light emitting diodes D1 to Dn flows to the ground via the resistor Rs. A voltage corresponding to the current flowing through the load 13 is generated in the resistor Rs. A connection point between the load 13 and the resistor Rs is connected to a terminal T5 of the current control IC 11.

また、負荷１３及び抵抗Ｒｓからなる直列回路には、並列に平滑用キャパシタＣoutが接続されている。平滑用キャパシタＣoutは、負荷１３に印加される電圧Ｖoutを平滑化する。   Further, a smoothing capacitor Cout is connected in parallel to the series circuit including the load 13 and the resistor Rs. The smoothing capacitor Cout smoothes the voltage Vout applied to the load 13.

電流制御ＩＣ１１は、制御部２１、ドライバ２２、バッファアンプ２３、遮断回路２４、スイッチング用ＭＯＳトランジスタＭ11から構成される。   The current control IC 11 includes a control unit 21, a driver 22, a buffer amplifier 23, a cutoff circuit 24, and a switching MOS transistor M11.

制御部２１には、端子Ｔ５から負荷１３と抵抗Ｒｓとの接続点の電圧Ｖｓが印加される。制御部２１は、端子Ｔ５の印加電圧Ｖｓが一定となるように出力パルスをＰＷＭ（pulse width modulation）制御している。制御部２１の出力パルスは、ドライバ２２を介してＭＯＳトランジスタＭ11のゲートに供給される。ドライバ２２は、例えば、反転アンプから構成されており、制御部２１の出力パルスを反転増幅してＭＯＳトランジスタＭ11のゲートに供給している。   A voltage Vs at a connection point between the load 13 and the resistor Rs is applied to the control unit 21 from the terminal T5. The controller 21 performs PWM (pulse width modulation) control of the output pulse so that the applied voltage Vs at the terminal T5 is constant. The output pulse of the control unit 21 is supplied to the gate of the MOS transistor M11 through the driver 22. The driver 22 is composed of, for example, an inverting amplifier, and inverts and amplifies the output pulse of the control unit 21 and supplies it to the gate of the MOS transistor M11.

ＭＯＳトランジスタＭ11は、端子Ｔ２と接地端子Ｔ６との間に接続されており、ドライバ２２からのパルスに応じてスイッチングされ、オン時に端子Ｔ２と接地端子Ｔ６とを接続し、オフ時に端子Ｔ２を開放状態とする。ＭＯＳトランジスタＭ11がオンすることにより、コイルＬ0から電流が接地に流れる。なお、このとき、ショットキーバリアダイオードＳＢＤは、逆方向電圧が印加されることになり、オフするため、負荷１３側からは電流は引き込まれない。   The MOS transistor M11 is connected between the terminal T2 and the ground terminal T6, is switched according to the pulse from the driver 22, connects the terminal T2 and the ground terminal T6 when turned on, and opens the terminal T2 when turned off. State. When the MOS transistor M11 is turned on, a current flows from the coil L0 to the ground. At this time, a reverse voltage is applied to the Schottky barrier diode SBD, and the Schottky barrier diode SBD is turned off, so that no current is drawn from the load 13 side.

次に、ＭＯＳトランジスタＭ11がオフすると、コイルＬ0に逆起電力が発生する。コイルＬ0に発生する逆起電力によりコイルＬ0の他端の電圧が昇圧される。コイルＬ0の他端に発生する昇圧された電圧がショットキーバリアダイオードＳＢＤ、ＭＯＳトランジスタＭ0を通して出力され、平滑用キャパシタＣoutにより平滑化されて負荷１３に印加される。   Next, when the MOS transistor M11 is turned off, a back electromotive force is generated in the coil L0. The voltage at the other end of the coil L0 is boosted by the counter electromotive force generated in the coil L0. The boosted voltage generated at the other end of the coil L0 is output through the Schottky barrier diode SBD and the MOS transistor M0, smoothed by the smoothing capacitor Cout, and applied to the load 13.

また、電流制御ＩＣ１１には、端子Ｔ７に負荷１３への電流供給を停止させるためのコントロール信号が供給されている。コントロール信号は、負荷１３への電流供給を停止させるときにローレベルとなり、負荷１３に電流を供給するときにはハイレベルとされる。   The current control IC 11 is supplied with a control signal for stopping the current supply to the load 13 at the terminal T7. The control signal is at a low level when current supply to the load 13 is stopped, and is at a high level when current is supplied to the load 13.

端子Ｔ７に供給されたコントロール信号は、バッファアンプ２３に供給される。バッファアンプ２３は、反転増幅回路から構成され、コントロール信号を反転増幅する。なお、このとき、バッファアンプ２３は、端子Ｔ１と端子Ｔ６との間に接続されて、入力電圧Ｖinが印加され、入力電圧Ｖinによって駆動される。   The control signal supplied to the terminal T7 is supplied to the buffer amplifier 23. The buffer amplifier 23 is composed of an inverting amplifier circuit and inverts and amplifies the control signal. At this time, the buffer amplifier 23 is connected between the terminals T1 and T6, is applied with the input voltage Vin, and is driven by the input voltage Vin.

バッファアンプ２３で反転増幅された反転コントロール信号は、制御部２１及び遮断回路２４に供給される。制御部２１及び遮断回路２４には、端子Ｔ７に供給されるコントロール信号がハイレベルのときには、ローレベルの反転コントロール信号が供給される。制御部２１は、反転コントロール信号がローレベルのときには、端子Ｔ５の印加電圧Ｖｓに応じてＰＷＭ制御されたパルス信号を、ドライバ２２を介してＭＯＳトランジスタＭ11に供給する。一方、遮断回路２４は、反転コントロール信号がローレベルのときには、ＭＯＳトランジスタＭ0のゲートをローレベルとして、ＭＯＳトランジスタＭ0をオンする。これによって、昇圧された出力電圧Ｖoutが負荷１３に印加される。   The inverted control signal inverted and amplified by the buffer amplifier 23 is supplied to the control unit 21 and the cutoff circuit 24. When the control signal supplied to the terminal T7 is at a high level, a low level inversion control signal is supplied to the control unit 21 and the cutoff circuit 24. When the inverted control signal is at a low level, the control unit 21 supplies a pulse signal, which is PWM-controlled according to the applied voltage Vs at the terminal T5, to the MOS transistor M11 via the driver 22. On the other hand, when the inversion control signal is at a low level, the cutoff circuit 24 turns on the MOS transistor M0 by setting the gate of the MOS transistor M0 to a low level. As a result, the boosted output voltage Vout is applied to the load 13.

また、制御部２１及び遮断回路２４には、端子Ｔ７に供給されるコントロール信号がローレベルのときには、ハイレベルの反転コントロール信号が供給される。制御部２１は、反転コントロール信号がハイレベルのときには、出力パルスをハイレベルに保持する。制御部２１の出力パルスがハイレベルに保持されると、ＭＯＳトランジスタＭ11のゲートがローレベルに保持され、ＭＯＳトランジスタＭ11はオフする。これによって、コイルＬ0による昇圧動作は停止される。 また、遮断回路２４は、反転コントロール信号がハイレベルのときには、ＭＯＳトランジスタＭ0のゲートをハイレベルとして、ＭＯＳトランジスタＭ0をオフする。ＭＯＳトランジスタＭ0がオフすることにより負荷１３への電流の供給が完全に遮断される。これによって、昇圧動作停止時に負荷１３である発光ダイオードＤ１〜Ｄｎに微小電流が流れ、発光ダイオードＤ１〜Ｄｎが微発光することを防止できる。   Further, when the control signal supplied to the terminal T7 is at a low level, a high level inversion control signal is supplied to the control unit 21 and the cutoff circuit 24. When the inverted control signal is at a high level, the control unit 21 holds the output pulse at a high level. When the output pulse of the control unit 21 is held at a high level, the gate of the MOS transistor M11 is held at a low level, and the MOS transistor M11 is turned off. As a result, the step-up operation by the coil L0 is stopped. When the inversion control signal is at a high level, the cutoff circuit 24 sets the gate of the MOS transistor M0 to a high level and turns off the MOS transistor M0. When the MOS transistor M0 is turned off, the supply of current to the load 13 is completely cut off. As a result, it is possible to prevent a minute current from flowing through the light emitting diodes D1 to Dn, which are the loads 13, when the boosting operation is stopped, and the light emitting diodes D1 to Dn to emit light slightly.

特開２００３−３５１４６４号公報JP 2003-351464 A

図６は従来のＬＥＤ発光装置の動作波形図を示す。図６（Ａ）は端子Ｔ２の電圧波形、図６（Ｂ）はコントロール信号の波形を示す。   FIG. 6 shows an operation waveform diagram of a conventional LED light emitting device. FIG. 6A shows the voltage waveform at the terminal T2, and FIG. 6B shows the waveform of the control signal.

しかるに、従来の回路では、コントロール信号に基づいてＭＯＳトランジスタＭ0、Ｍ11を同時にスイッチングさせていた。このため、図６（Ｂ）に示すように昇圧電圧出力時の時刻ｔ１でコントロール信号をハイレベルからローレベルに遷移させると、ＭＯＳトランジスタＭ0、Ｍ11が同時にオフされる。時刻ｔ１で、ＭＯＳトランジスタＭ0、Ｍ11が同時にオフされると、コイルＬ０に蓄積された電磁エネルギーの放電経路が同時に遮断されるため、図６（Ａ）に示すように端子Ｔ２の電圧が急激に上昇する。このため、ＭＯＳトランジスタＭ11、Ｍ0などの素子の耐圧を高く設定する必要があり、電源ＩＣの小型化が阻害さるなどの問題点があった。   However, in the conventional circuit, the MOS transistors M0 and M11 are simultaneously switched based on the control signal. Therefore, as shown in FIG. 6B, when the control signal is changed from the high level to the low level at the time t1 when the boosted voltage is output, the MOS transistors M0 and M11 are simultaneously turned off. When the MOS transistors M0 and M11 are simultaneously turned off at time t1, the discharge path of the electromagnetic energy accumulated in the coil L0 is cut off at the same time, so that the voltage at the terminal T2 rapidly increases as shown in FIG. Rise. For this reason, it is necessary to set the breakdown voltage of the elements such as the MOS transistors M11 and M0 high, and there is a problem that miniaturization of the power supply IC is hindered.

本発明は上記の点に鑑みてなされたもので、遮断時の昇圧電圧による高電圧化を防止できる電源装置及び電源制御装置を提供することを目的とする。   The present invention has been made in view of the above points, and an object of the present invention is to provide a power supply device and a power supply control device that can prevent a voltage increase due to a boosted voltage at the time of interruption.

本発明は、入力電圧（Ｖin）を昇圧する昇圧手段（Ｌ０）と、昇圧手段（Ｌ０）で昇圧された昇圧電圧を整流して、負荷（１３）に供給する整流手段（ＳＢＤ）と、負荷（１３）に流れる電流に応じて昇圧手段（Ｌ０）を制御するとともに、外部から供給されるコントロール信号に応じて昇圧手段（Ｌ０）の昇圧動作を停止させる制御手段（１１１、２１１）とを有する電源装置（１０１、２０１）において、整流手段（ＳＢＤ）と負荷（１３）との間に接続され、整流手段（ＳＢＤ）と負荷（１３）との接続をスイッチングするスイッチ手段（Ｍ０）と、昇圧手段（Ｌ０）の昇圧動作が停止されるときに、昇圧手段（Ｌ０）の昇圧動作の停止より遅れて、スイッチ手段（Ｍ０）をオフさせる遮断手段（１２４、２２４）とを有することを特徴とする。   The present invention includes a booster (L0) that boosts an input voltage (Vin), a rectifier (SBD) that rectifies the boosted voltage boosted by the booster (L0) and supplies the boosted voltage to a load (13), Control means (111, 211) for controlling the boosting means (L0) according to the current flowing through (13) and stopping the boosting operation of the boosting means (L0) according to the control signal supplied from the outside. In the power supply device (101, 201), the switch means (M0) connected between the rectifying means (SBD) and the load (13), and switching the connection between the rectifying means (SBD) and the load (13), and the booster And a blocking means (124, 224) for turning off the switch means (M0) behind the stop of the boosting operation of the boosting means (L0) when the boosting operation of the means (L0) is stopped. To.

遮断手段（１２４）は、コントロール信号を遅延させる遅延手段（１３２、１３４、Ｃ１）を有し、遅延手段（１３２、１３２、Ｃ１）により遅延された信号によりスイッチ手段（Ｍ０）をオフさせることを特徴とする。   The cutoff means (124) has delay means (132, 134, C1) for delaying the control signal, and turns off the switch means (M0) by the signal delayed by the delay means (132, 132, C1). Features.

スイッチ手段（Ｍ０）は、整流手段（ＳＢＤ）と負荷（１３）との間にソース−ドレーンが接続されたＭＯＳトランジスタから構成され、遮断手段（２２４）は昇圧手段（Ｌ０）の昇圧動作が停止されるときに、ＭＯＳトランジスタ（Ｍ０）のゲートに入力電圧（Ｖin）を印加することを特徴とする。   The switch means (M0) is composed of a MOS transistor having a source-drain connected between the rectifier means (SBD) and the load (13), and the cutoff means (224) stops the boosting operation of the boosting means (L0). In this case, an input voltage (Vin) is applied to the gate of the MOS transistor (M0).

昇圧手段（Ｌ０）は、一端に入力電圧（Ｖin）が印加され、他端が整流手段（ＳＢＤ）に接続されたコイル（Ｌ０）から構成され、制御手段（１２４、２２４）はコイル（Ｌ０）の他端と整流手段（ＳＢＤ）との接続点と接地との間に接続された昇圧用スイッチ手段（Ｍ11）を有し、昇圧用スイッチ手段（Ｍ11）を負荷（１３）に流れる電流に応じてスイッチング制御することを特徴とする。   The boosting means (L0) is composed of a coil (L0) having one end applied with an input voltage (Vin) and the other end connected to a rectifying means (SBD), and the control means (124, 224) are coil (L0). Booster switch means (M11) connected between the connection point between the other end of the rectifier means and the rectifier means (SBD) and the ground, and the booster switch means (M11) according to the current flowing through the load (13) Switching control.

入力電圧（Ｖin）を昇圧させる昇圧手段（Ｌ０）と、昇圧手段（Ｌ０）により昇圧された昇圧電圧を整流する整流手段（ＳＢＤ）と整流手段（ＳＢＤ）により整流された電流が供給される負荷（１３）との間に接続され、整流手段（ＳＢＤ）と負荷（１３）との接続をスイッチングするスイッチ手段（Ｍ０）とが接続され、負荷（１３）に流れる電流に応じて制御しており、外部から供給されるコントロール信号に応じて昇圧手段（Ｌ０）の昇圧動作を停止させるとともに、スイッチ手段（Ｍ０）をオフさせる制御手段（２１）を有する電源制御装置（１１１、２１１）において、昇圧手段（Ｌ０）の昇圧動作が停止されるときに、昇圧手段（Ｌ０）の昇圧動作の停止より遅れて、スイッチ手段（Ｍ０）をオフさせる遮断手段（１２４、２２４）を有することを特徴とする。   A booster (L0) for boosting the input voltage (Vin), a rectifier (SBD) for rectifying the boosted voltage boosted by the booster (L0), and a load supplied with a current rectified by the rectifier (SBD) (13) is connected to the switch means (M0) for switching the connection between the rectifying means (SBD) and the load (13), and is controlled according to the current flowing through the load (13). In the power supply control device (111, 211) having the control means (21) for stopping the boosting operation of the boosting means (L0) according to the control signal supplied from the outside and turning off the switching means (M0), When the boosting operation of the means (L0) is stopped, the blocking means (124, 22) for turning off the switch means (M0) after the stop of the boosting operation of the boosting means (L0). ) And having a.

遮断手段（１２４）は、コントロール信号を遅延させる遅延手段（１３２、１３４、Ｃ１）を有し、遅延手段（１３２、１３４、Ｃ１）により遅延された信号によりスイッチ手段（Ｍ０）をオフさせることを特徴とする。   The blocking means (124) has delay means (132, 134, C1) for delaying the control signal, and turns off the switch means (M0) by the signal delayed by the delay means (132, 134, C1). Features.

スイッチ手段（Ｍ０）は、整流手段（ＳＢＤ）と負荷（１３）との間にソース−ドレーンが接続されたＭＯＳトランジスタから構成され、遮断手段（２２４）は昇圧手段（Ｌ０）の昇圧動作が停止されるときに、ＭＯＳトランジスタ（Ｍ０）のゲートに入力電圧（Ｖin）を印加することを特徴とする。   The switch means (M0) is composed of a MOS transistor having a source-drain connected between the rectifier means (SBD) and the load (13), and the cutoff means (224) stops the boosting operation of the boosting means (L0). In this case, an input voltage (Vin) is applied to the gate of the MOS transistor (M0).

なお、上記参照符号はあくまでも参考であり、これによって、特許請求の範囲が限定されるものではない。   In addition, the said reference code is a reference to the last, This does not limit a claim.

本発明によれば、入力電圧を昇圧する昇圧手段と、昇圧手段で昇圧された昇圧電圧を整流して、負荷に供給する整流手段と、負荷に流れる電流に応じて昇圧手段を制御するとともに、外部から供給されるコントロール信号に応じて昇圧手段の昇圧動作を停止させる制御手段とを有する電源装置において、整流手段と負荷との間に接続され、整流手段と負荷との接続をスイッチングするスイッチ手段と、昇圧手段の昇圧動作が停止されるときに、昇圧手段の昇圧動作の停止より遅れて、スイッチ手段をオフさせる遮断手段とを設けることにより、昇圧手段による昇圧動作が停止された後でも昇圧電圧を、スイッチ手段を通して負荷に供給することができるため、昇圧手段の動作を昇圧状態のまま停止させたときでも、電流を負荷で消費する、あるいは、負荷を通して接地などに逃がすことができ、よって、昇圧手段や制御手段などに高電圧が印加されることを防止できるなどの特長を有する。   According to the present invention, the booster that boosts the input voltage, the rectifier that rectifies the boosted voltage boosted by the booster, supplies the load, and controls the booster according to the current flowing through the load. In a power supply apparatus having a control means for stopping the boosting operation of the boosting means in response to a control signal supplied from the outside, a switching means connected between the rectifying means and the load and for switching the connection between the rectifying means and the load And a shut-off means for turning off the switch means behind the stop of the boosting operation of the boosting means when the boosting operation of the boosting means is stopped, so that the boosting operation is stopped even after the boosting operation by the boosting means is stopped. Since the voltage can be supplied to the load through the switch means, the current is consumed by the load even when the operation of the boost means is stopped in the boosted state. There may be released to such ground through the load, thus having the advantages such as it is possible to prevent the high voltage such as boosting means and the control means is applied.

〔第１実施例〕
図１は本発明の第１実施例の回路構成図を示す。同図中、図５と同一構成部分には同一符号を付し、その説明は省略する。 [First embodiment]
FIG. 1 is a circuit diagram of a first embodiment of the present invention. In the figure, the same components as those in FIG.

本実施例のＬＥＤ発光装置１０１は、電源制御ＩＣ１１１の構成が図５のＬＥＤ発光装置１とは相違する。   The LED light emitting device 101 of the present embodiment is different from the LED light emitting device 1 of FIG.

本実施例の電源制御ＩＣ１１１は、遮断回路１２４の構成が図５とは相違する。本実施例の遮断回路１２４は、バッファアンプ２３の出力を遅延してＭＯＳトランジスタＭ0を制御する構成とされている。   The power supply control IC 111 of this embodiment is different from the configuration of the cutoff circuit 124 in FIG. The cutoff circuit 124 of this embodiment is configured to control the MOS transistor M0 by delaying the output of the buffer amplifier 23.

遮断回路１２４は、バッファアンプ１３１、１３３、充放電用アンプ１３２、電流源１３４、遅延用キャパシタＣ１、ゲート電圧制御用ＭＯＳトランジスタＭ21から構成されている。   The cutoff circuit 124 includes buffer amplifiers 131 and 133, a charge / discharge amplifier 132, a current source 134, a delay capacitor C1, and a gate voltage control MOS transistor M21.

バッファアンプ２３から出力される反転コントロール信号は、バッファアンプ１３１に供給される。バッファアンプ１３１は、反転増幅回路から構成されており、バッファアンプ２３から供給される反転コントロール信号を反転して出力する。バッファアンプ２３の出力信号は、充放電用アンプ１３２に供給される。   The inversion control signal output from the buffer amplifier 23 is supplied to the buffer amplifier 131. The buffer amplifier 131 is composed of an inverting amplifier circuit, and inverts and outputs the inverting control signal supplied from the buffer amplifier 23. The output signal of the buffer amplifier 23 is supplied to the charge / discharge amplifier 132.

充放電アンプ１３２は、反転電流増幅回路から構成され、バッファアンプ１３１の出力信号がローレベルのときに、電流源１３４からの一定の充電電流により遅延用キャパシタＣ１を充電する。また、充放電アンプ１３２は、バッファアンプ１３１の出力信号がハイレベルになると、遅延用キャパシタＣ１を放電する。   The charge / discharge amplifier 132 is composed of an inverting current amplifier circuit, and charges the delay capacitor C1 with a constant charging current from the current source 134 when the output signal of the buffer amplifier 131 is at a low level. The charge / discharge amplifier 132 discharges the delay capacitor C1 when the output signal of the buffer amplifier 131 becomes high level.

遅延用キャパシタＣ１の充放電電圧は、バッファアンプ１３３に供給されている。バッファアンプ１３３は、反転増幅回路から構成されており、遅延用キャパシタＣ１の充電電圧が一定電圧より大きいときには出力をローレベルとし、遅延用キャパシタＣ１の充電電圧が一定電圧より小さいときには出力をハイレベルとする。   The charge / discharge voltage of the delay capacitor C <b> 1 is supplied to the buffer amplifier 133. The buffer amplifier 133 is composed of an inverting amplifier circuit, and when the charging voltage of the delay capacitor C1 is larger than a certain voltage, the output is low level, and when the charging voltage of the delay capacitor C1 is smaller than the certain voltage, the output is high level. And

バッファアンプ１３３の出力信号は、ＭＯＳトランジスタＭ21のゲートに供給されている。ＭＯＳトランジスタＭ21は、ＮチャネルＭＯＳ電界効果トランジスタから構成されており、ソース−ドレインが端子Ｔ４と端子Ｔ６との間に接続されている。ＭＯＳトランジスタＭ21は、バッファアンプ１３３の出力信号がハイレベルのときにオンし、バッファアンプ１３３の出力信号がローレベルのときにオフする。   The output signal of the buffer amplifier 133 is supplied to the gate of the MOS transistor M21. The MOS transistor M21 is composed of an N-channel MOS field effect transistor, and the source and drain are connected between the terminal T4 and the terminal T6. The MOS transistor M21 is turned on when the output signal of the buffer amplifier 133 is at a high level, and turned off when the output signal of the buffer amplifier 133 is at a low level.

ＭＯＳトランジスタＭ21がオンすると、電流制御ＩＣ１１１の端子Ｔ４が接地レベルとなり、端子Ｔ４にゲートが接続されたＭＯＳトランジスタＭ０はオンする。ＭＯＳトランジスタＭ21がオフすると、電流制御ＩＣ１１１の端子Ｔ４がハイレベルとなるため、ＭＯＳトランジスタＭ０はオフする。   When the MOS transistor M21 is turned on, the terminal T4 of the current control IC 111 becomes the ground level, and the MOS transistor M0 whose gate is connected to the terminal T4 is turned on. When the MOS transistor M21 is turned off, the terminal T4 of the current control IC 111 is at a high level, so that the MOS transistor M0 is turned off.

本実施例の遮断回路１２４は、端子Ｔ７のコントロール信号がハイレベルからローレベルになるとき、すなわち、負荷１３への電流の供給を停止させるときに、ＭＯＳトランジスタＭ11がオフしていから所定時間遅延してＭＯＳトランジスタＭ０をオフさせることができる。   The cutoff circuit 124 of this embodiment delays for a predetermined time after the MOS transistor M11 is turned off when the control signal at the terminal T7 changes from high level to low level, that is, when supply of current to the load 13 is stopped. Thus, the MOS transistor M0 can be turned off.

図２は本発明の第１実施例の動作波形図を示す。図２（Ａ）は端子Ｔ２の電圧波形、図２（Ｂ）は端子Ｔ７に供給されるコントロール信号の動作波形、図２（Ｃ）はＭＯＳトランジスタＭ０のスイッチング状態を示す。   FIG. 2 shows an operation waveform diagram of the first embodiment of the present invention. 2A shows the voltage waveform at the terminal T2, FIG. 2B shows the operation waveform of the control signal supplied to the terminal T7, and FIG. 2C shows the switching state of the MOS transistor M0.

時刻ｔ11でＭＯＳトランジスタＭ11がオフし、図２（Ａ）に示すように端子Ｔ２の電圧が昇圧状態になった後に、時刻ｔ12で図２（Ｂ）に示すように端子Ｔ７に供給されるコントロール信号がハイレベルからローレベルになる、すなわち、負荷１３への電流の供給を停止するコントロール信号が供給されると、制御部２１によりＭＯＳトランジスタＭ11がオフ状態となるように保持される。時刻ｔ12から遮断回路１２４に設定された所定の遅延時間Δｔ経過した時刻ｔ13で遮断回路１２４によりＭＯＳトランジスタＭ０がオフされる。このとき、時刻ｔ12でＭＯＳトランジスタＭ11がオフされてから所定の遅延時間Δｔの間、ＭＯＳトランジスタＭ０はオン状態に保持される。なお、端子Ｔ２の電圧は、ＭＯＳトランジスタＭ０がオフした後は、入力電圧Ｖinに保持される。   At time t11, after the MOS transistor M11 is turned off and the voltage at the terminal T2 is in a boosted state as shown in FIG. 2A, the control supplied to the terminal T7 as shown in FIG. 2B at time t12. When the signal changes from high level to low level, that is, when a control signal for stopping supply of current to the load 13 is supplied, the control unit 21 holds the MOS transistor M11 in an off state. The MOS transistor M0 is turned off by the cutoff circuit 124 at a time t13 when a predetermined delay time Δt set in the cutoff circuit 124 has elapsed from the time t12. At this time, the MOS transistor M0 is kept on for a predetermined delay time Δt after the MOS transistor M11 is turned off at time t12. Note that the voltage at the terminal T2 is held at the input voltage Vin after the MOS transistor M0 is turned off.

本実施例によれば、ＭＯＳトランジスタＭ11がオフしてから、所定遅延時間Δｔ遅延した後に、ＭＯＳトランジスタＭ０がオフされるため、コイルＬ０に蓄積された電磁エネルギーを、ＭＯＳトランジスタＭ０を通して負荷１３で消費させた後、ＭＯＳトランジスタＭ０をオフさせることができるため、端子Ｔ２がコイルＬ０に蓄積された電磁エネルギー、すなわち、コイルＬ０に発生する逆起電力により高電圧になることを防止できる。   According to the present embodiment, since the MOS transistor M0 is turned off after the MOS transistor M11 is turned off and delayed by a predetermined delay time Δt, the electromagnetic energy accumulated in the coil L0 is transferred to the load 13 through the MOS transistor M0. Since the MOS transistor M0 can be turned off after the consumption, the terminal T2 can be prevented from becoming a high voltage due to the electromagnetic energy accumulated in the coil L0, that is, the counter electromotive force generated in the coil L0.

よって、端子Ｔ２の周囲に接続される素子の耐圧を低くできる。これによって、素子を小型化できる。また、部品を安価にでき、コストを低減できる。   Therefore, the breakdown voltage of the element connected around the terminal T2 can be reduced. Thereby, the element can be miniaturized. Moreover, parts can be made inexpensive and the cost can be reduced.

〔第２実施例〕
図３は本発明の第２実施例の回路構成図を示す。同図中、図５と同一構成部分には同一符号を付し、その説明は省略する。 [Second Embodiment]
FIG. 3 shows a circuit configuration diagram of the second embodiment of the present invention. In the figure, the same components as those in FIG.

本実施例のＬＥＤ発光装置２０１は、電源制御ＩＣ２１１の構成が図５のＬＥＤ発光装置１とは相違する。   The LED light-emitting device 201 of the present embodiment is different from the LED light-emitting device 1 of FIG.

本実施例の電源制御ＩＣ２１１は、遮断回路２２４の構成が図５とは相違する。本実施例の遮断回路２２４は、ＭＯＳトランジスタＭ０のソース−ゲート電圧の設定により、ＭＯＳトランジスタＭ０をオンさせて、コイルＬ０に蓄積されたエネルギーの放電経路を確保し、端子Ｔ２の電圧上昇を抑制する構成とされている。   In the power supply control IC 211 of this embodiment, the configuration of the cutoff circuit 224 is different from that in FIG. The cutoff circuit 224 of this embodiment turns on the MOS transistor M0 by setting the source-gate voltage of the MOS transistor M0, secures a discharge path for the energy accumulated in the coil L0, and suppresses the voltage rise at the terminal T2. It is supposed to be configured.

遮断回路２２４は、ＭＯＳトランジスタＭ31、Ｍ32から構成されている。ＭＯＳトランジスタＭ31、Ｍ32は、ＣＭＯＳインバータ回路を構成しており、端子Ｔ１に印加される入力電圧Ｖinにより駆動する構成とされている。   The cutoff circuit 224 is composed of MOS transistors M31 and M32. The MOS transistors M31 and M32 constitute a CMOS inverter circuit and are driven by the input voltage Vin applied to the terminal T1.

図４は本発明の第２実施例の動作波形図を示す。図４（Ａ）は端子Ｔ２の電圧波形、図４（Ｂ）は端子Ｔ７に供給されるコントロール信号の動作波形、図４（Ｃ）はＭＯＳトランジスタＭ０のソース電圧ＶDの動作波形を示す。   FIG. 4 shows an operation waveform diagram of the second embodiment of the present invention. 4A shows the voltage waveform at the terminal T2, FIG. 4B shows the operation waveform of the control signal supplied to the terminal T7, and FIG. 4C shows the operation waveform of the source voltage VD of the MOS transistor M0.

時刻ｔ21の以前の負荷１３に電流を供給する定常動作状態では、制御部２１により端子Ｔ５の電圧に応じてＭＯＳトランジスタＭ11がスイッチングされる。このとき、端子Ｔ７に供給されるコントロール信号はハイレベルであるので、ＭＯＳトランジスタＭ31はオフ、ＭＯＳトランジスタＭ32がオンする。ＭＯＳトランジスタＭ31はオフ、ＭＯＳトランジスタＭ32がオンすることにより、端子Ｔ４の電位、すなわち、ＭＯＳトランジスタＭ０のゲート電位が略接地レベルとなるのでＭＯＳトランジスタＭ０はオンする。   In a steady operation state in which current is supplied to the load 13 before time t21, the MOS transistor M11 is switched by the control unit 21 in accordance with the voltage at the terminal T5. At this time, since the control signal supplied to the terminal T7 is at a high level, the MOS transistor M31 is turned off and the MOS transistor M32 is turned on. When the MOS transistor M31 is turned off and the MOS transistor M32 is turned on, the potential of the terminal T4, that is, the gate potential of the MOS transistor M0 becomes substantially the ground level, so that the MOS transistor M0 is turned on.

ＭＯＳトランジスタＭ０がオンすることにより、コイルＬ０、ＭＯＳトランジスタ11により昇圧された電圧がショットキーバリアダイオードＳＢＤ、ＭＯＳトランジスタＭ０を通して出力される。出力された電圧は、平滑用キャパシタＣoutにより平滑化された出力電圧Ｖoutとして負荷１３に印加される。   When the MOS transistor M0 is turned on, the voltage boosted by the coil L0 and the MOS transistor 11 is output through the Schottky barrier diode SBD and the MOS transistor M0. The output voltage is applied to the load 13 as the output voltage Vout smoothed by the smoothing capacitor Cout.

時刻ｔ21でＭＯＳトランジスタＭ11がオフし、図４（Ａ）に示すように端子Ｔ２の電圧が昇圧状態になった後に、時刻ｔ22で図４（Ｂ）に示すように端子Ｔ７に供給されるコントロール信号がハイレベルからローレベルになる、すなわち、負荷１３への電流の供給を停止するコントロール信号が供給されると、制御部２１によりＭＯＳトランジスタＭ11がオフ状態となるように保持される。また、このとき、遮断回路２２４は、コントロール信号がローレベルとなるので、ＭＯＳトランジスタＭ31がオンし、ＭＯＳトランジスタＭ32がオフする。   At time t21, after the MOS transistor M11 is turned off and the voltage at the terminal T2 is in a boosted state as shown in FIG. 4A, the control supplied to the terminal T7 as shown in FIG. 4B at time t22. When the signal changes from high level to low level, that is, when a control signal for stopping supply of current to the load 13 is supplied, the control unit 21 holds the MOS transistor M11 in an off state. At this time, in the cutoff circuit 224, since the control signal becomes low level, the MOS transistor M31 is turned on and the MOS transistor M32 is turned off.

このとき、ＭＯＳトランジスタＭ31、Ｍ32のソース−ドレインは、入力電圧Ｖinが印加される端子Ｔ１と接地電位とされた端子Ｔ６との間に接続されているので、ＭＯＳトランジスタＭ31がオンし、ＭＯＳトランジスタＭ32がオフすることにより、端子Ｔ４の電位、すなわち、ＭＯＳトランジスタＭ０のゲート電位が略入力電圧Ｖinとされる。   At this time, since the source and drain of the MOS transistors M31 and M32 are connected between the terminal T1 to which the input voltage Vin is applied and the terminal T6 having the ground potential, the MOS transistor M31 is turned on, and the MOS transistor When M32 is turned off, the potential of the terminal T4, that is, the gate potential of the MOS transistor M0 is made substantially equal to the input voltage Vin.

このとき、ＭＯＳトランジスタＭ０のソースには、ショットキーバリアダイオードＳＢＤを通して昇圧された電圧Ｖhが供給されている。このため、ＭＯＳトランジスタＭ０は、ソース電位に比べてゲート電位が低い状態となっており、オン状態となる。よって、昇圧された電圧Ｖhは、負荷１３、平滑用キャパシタＣoutに印加され、負荷１３により電力が消費される。   At this time, the voltage Vh boosted through the Schottky barrier diode SBD is supplied to the source of the MOS transistor M0. For this reason, the MOS transistor M0 has a gate potential lower than the source potential and is turned on. Therefore, the boosted voltage Vh is applied to the load 13 and the smoothing capacitor Cout, and power is consumed by the load 13.

このため、昇圧された状態の端子Ｔ２が急激に負荷１３から切断されて、端子Ｔ２の電位が急激に上昇することを防止できる。   For this reason, it is possible to prevent the terminal T2 in the boosted state from being suddenly disconnected from the load 13 and the potential at the terminal T2 from rapidly rising.

コイルＬ０に蓄積された電磁エネルギーが負荷１３に消費されると、図４（Ｃ）に示すようにＭＯＳトランジスタＭ０のソース電位ＶDは徐々に低下する。ＭＯＳトランジスタＭ０のソース電位ＶDが低下し、時刻ｔ22から遅延時間ΔＴ20程度経過した時刻ｔ23で、ＭＯＳトランジスタＭ０のソース電位ＶDが入力電圧Ｖin程度になると、ＭＯＳトランジスタＭ０は、ソース電位とゲート電位が共に入力電圧Ｖinとなるので、オフする。   When the electromagnetic energy accumulated in the coil L0 is consumed by the load 13, the source potential VD of the MOS transistor M0 gradually decreases as shown in FIG. When the source potential VD of the MOS transistor M0 decreases and the source potential VD of the MOS transistor M0 becomes about the input voltage Vin at the time t23 when the delay time ΔT20 has elapsed from the time t22, the source potential and the gate potential of the MOS transistor M0 are Since both become the input voltage Vin, it is turned off.

以上により、ＭＯＳトランジスタＭ０を、端子Ｔ７に供給されるコントロール信号がハイレベルからローレベルになる、すなわち、負荷１３への電流の供給を停止するコントロール信号が供給されてから時間ΔＴ20程度遅延させて、オフさせることが可能となる。このため、ＭＯＳトランジスタＭ０によりコイルＬ０に蓄積された電磁エネルギーを放出する経路を確保でき、端子Ｔ２の急激な上昇を防止できる。   As described above, the MOS transistor M0 is delayed by a time ΔT20 after the control signal supplied to the terminal T7 changes from the high level to the low level, that is, after the control signal for stopping the supply of the current to the load 13 is supplied. Can be turned off. For this reason, a path for releasing the electromagnetic energy accumulated in the coil L0 by the MOS transistor M0 can be secured, and a rapid rise of the terminal T2 can be prevented.

よって、素子の耐圧などを低下させることができ、装置の小型化が可能となる。   Therefore, the breakdown voltage of the element can be reduced, and the device can be downsized.

〔その他〕
なお、本実施例では、ショットキーバリアダイオードＳＢＤにより整流を行う電源回路に適用したが、ショットキーバリアダイオードＳＢＤに代えてＭＯＳトランジスタＭ11とは逆にスイッチングされるＭＯＳトランジスタを設けた、いわゆる、同期整流型の電源回路に対しても適用可能であることは言うまでもない。 [Others]
In this embodiment, the present invention is applied to a power supply circuit that performs rectification using a Schottky barrier diode SBD. Needless to say, the present invention can also be applied to a rectification type power supply circuit.

さらに、本実施例では、ショットキーバリアダイオードＳＢＤを電流制御ＩＣ１１１、２１１の外の配置した構成としたが、ショットキーバリアダイオードＳＢＤを電流制御ＩＣ１１１、２１１に内蔵する構成とすることも可能である。   Further, in this embodiment, the Schottky barrier diode SBD is arranged outside the current control ICs 111 and 211. However, the Schottky barrier diode SBD may be built in the current control ICs 111 and 211. .

本発明の第１実施例の回路構成図である。It is a circuit block diagram of 1st Example of this invention. 本発明の第１実施例の動作波形図である。It is an operation | movement waveform diagram of 1st Example of this invention. 本発明の第２実施例の回路構成図である。It is a circuit block diagram of 2nd Example of this invention. 本発明の第２実施例の動作波形図である。It is an operation | movement waveform diagram of 2nd Example of this invention. 従来のＬＥＤ発光装置の回路構成図である。It is a circuit block diagram of the conventional LED light-emitting device. 従来のＬＥＤ発光装置の動作波形図である。It is an operation | movement waveform diagram of the conventional LED light-emitting device.

符号の説明Explanation of symbols

１０１、２０１ ＬＥＤ発光装置
１１１、２１１ 電源制御ＩＣ
１２ 電源、１３ 負荷
Ｌ0 コイル、ＳＢＤ ショットキーバリアダイオード、Ｍ0 遮断用ＭＯＳトランジスタ
Ｒs 抵抗、Ｃin、Ｃout 平滑用キャパシタ
２１ 制御部、２２ ドライバ、２３ バッファアンプ
１２４、２２４ 遮断回路
１３１、１３３ バッファアンプ、１３２ 充放電用アンプ、１３４ 電流源
Ｃ１ 遅延用キャパシタ、Ｍ21 ＭＯＳトランジスタ 101, 201 LED light emitting device 111, 211 Power supply control IC
12 power supply, 13 load L0 coil, SBD Schottky barrier diode, M0 cutoff MOS transistor Rs resistance, Cin, Cout smoothing capacitor 21 control unit, 22 driver, 23 buffer amplifier 124, 224 cutoff circuit 131, 133 buffer amplifier, 132 Charge / discharge amplifier, 134 Current source C1 Delay capacitor, M21 MOS transistor

Claims (7)

入力電圧を昇圧する昇圧手段と、該昇圧手段で昇圧された昇圧電圧を整流して、負荷に供給する整流手段と、該負荷に流れる電流に応じて該昇圧手段を制御するとともに、外部から供給されるコントロール信号に応じて前記昇圧手段の昇圧動作を停止させる制御手段とを有する電源装置において、
前記整流手段と前記負荷との間に接続され、前記整流手段と前記負荷との接続をスイッチングするスイッチ手段と、
前記昇圧手段の昇圧動作が停止されるときに、前記昇圧手段の昇圧動作の停止より遅れて、前記スイッチ手段をオフさせる遮断手段とを有することを特徴とする電源装置。 Boosting means for boosting the input voltage, rectifying means for rectifying the boosted voltage boosted by the boosting means and supplying it to the load, and controlling the boosting means according to the current flowing through the load, and supplying from the outside A power supply device having control means for stopping the boosting operation of the boosting means in response to a control signal to be performed,
Switch means connected between the rectifying means and the load, and for switching the connection between the rectifying means and the load;
A power supply device comprising: a shut-off means for turning off the switch means after the boosting operation of the boosting means is stopped when the boosting operation of the boosting means is stopped. 前記遮断手段は、前記コントロール信号を遅延させる遅延手段を有し、
前記遅延手段により遅延された信号により前記スイッチ手段をオフさせることを特徴とする請求項１記載の電源装置。 The blocking means has delay means for delaying the control signal,
2. The power supply apparatus according to claim 1, wherein the switch means is turned off by a signal delayed by the delay means. 前記スイッチ手段は、前記整流手段と前記負荷との間にソース−ドレーンが接続されたＭＯＳトランジスタから構成され、
前記遮断手段は、前記昇圧手段の昇圧動作が停止されるときに、前記ＭＯＳトランジスタのゲートに前記入力電圧を印加することを特徴とする請求項１記載の電源装置。 The switch means is composed of a MOS transistor having a source-drain connected between the rectifier means and the load.
2. The power supply device according to claim 1, wherein the blocking means applies the input voltage to the gate of the MOS transistor when the boosting operation of the boosting means is stopped. 前記昇圧手段は、一端に前記入力電圧が印加され、他端が前記整流手段に接続されたコイルから構成され、
前記制御手段は、前記コイルの他端と前記整流手段との接続点と接地との間に接続された昇圧用スイッチ手段を有し、
前記昇圧用スイッチ手段を前記負荷に流れる電流に応じてスイッチング制御することを特徴とする請求項１乃至３のいずれか一項記載の電源装置。 The boosting means is composed of a coil having one end applied with the input voltage and the other end connected to the rectifying means,
The control means includes a boosting switch means connected between a connection point between the other end of the coil and the rectifying means and the ground,
4. The power supply device according to claim 1, wherein switching control of the boosting switch unit is performed according to a current flowing through the load. 入力電圧を昇圧させる昇圧手段と、該昇圧手段により昇圧された昇圧電圧を整流する整流手段と該整流手段により整流された電流が供給される負荷との間に接続され、該整流手段と該負荷との接続をスイッチングするスイッチ手段とが接続され、該負荷に流れる電流に応じて制御しており、外部から供給されるコントロール信号に応じて前記昇圧手段の昇圧動作を停止させるとともに、該スイッチ手段をオフさせる制御手段を有する電源制御装置において、
前記昇圧手段の昇圧動作が停止されるときに、前記昇圧手段の昇圧動作の停止より遅れて、前記スイッチ手段をオフさせる遮断手段を有することを特徴とする電源制御装置。 A booster that boosts the input voltage, a rectifier that rectifies the boosted voltage boosted by the booster, and a load that is supplied with the current rectified by the rectifier, and is connected between the rectifier and the load And switching means for switching the connection to the load, and controlling according to the current flowing through the load, stopping the boosting operation of the boosting means according to a control signal supplied from the outside, and the switch means In a power supply control device having control means for turning off
A power supply control device comprising: a shut-off means for turning off the switch means with a delay from the stop of the boosting operation of the boosting means when the boosting operation of the boosting means is stopped. 前記遮断手段は、前記コントロール信号を遅延させる遅延手段を有し、
前記遅延手段により遅延された信号により前記スイッチ手段をオフさせることを特徴とする請求項５記載の電源制御装置。 The blocking means has delay means for delaying the control signal,
6. The power supply control apparatus according to claim 5, wherein the switch means is turned off by a signal delayed by the delay means. 前記スイッチ手段は、前記整流手段と前記負荷との間にソース−ドレーンが接続されたＭＯＳトランジスタから構成され、
前記遮断手段は、前記昇圧手段の昇圧動作が停止されるときに、前記ＭＯＳトランジスタのゲートに前記入力電圧を印加することを特徴とする請求項５記載の電源制御装置。 The switch means is composed of a MOS transistor having a source-drain connected between the rectifier means and the load.
6. The power supply control device according to claim 5, wherein the blocking means applies the input voltage to the gate of the MOS transistor when the boosting operation of the boosting means is stopped.
JP2004104471A 2004-03-31 2004-03-31 Power control circuit Expired - Lifetime JP4379182B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004104471A JP4379182B2 (en) 2004-03-31 2004-03-31 Power control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004104471A JP4379182B2 (en) 2004-03-31 2004-03-31 Power control circuit

Publications (2)

Publication Number Publication Date
JP2005295630A true JP2005295630A (en) 2005-10-20
JP4379182B2 JP4379182B2 (en) 2009-12-09

Family

ID=35327968

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004104471A Expired - Lifetime JP4379182B2 (en) 2004-03-31 2004-03-31 Power control circuit

Country Status (1)

Country Link
JP (1) JP4379182B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008118089A (en) * 2006-11-06 2008-05-22 Integrated Technology Express Inc Led driver and display device
JP2008198915A (en) * 2007-02-15 2008-08-28 Koito Mfg Co Ltd Light-emitting device
WO2009004529A2 (en) * 2007-06-29 2009-01-08 Philips Intellectual Property & Standards Gmbh Synchronous self-driven power converter
WO2011021624A1 (en) * 2009-08-18 2011-02-24 サンケン電気株式会社 Led drive circuit
JP2012090363A (en) * 2010-10-15 2012-05-10 Denso Corp Protection device for load drive control device
JP2015513771A (en) * 2012-03-09 2015-05-14 コーニンクレッカ フィリップス エヌ ヴェ LED light source

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008118089A (en) * 2006-11-06 2008-05-22 Integrated Technology Express Inc Led driver and display device
JP2008198915A (en) * 2007-02-15 2008-08-28 Koito Mfg Co Ltd Light-emitting device
WO2009004529A2 (en) * 2007-06-29 2009-01-08 Philips Intellectual Property & Standards Gmbh Synchronous self-driven power converter
WO2009004529A3 (en) * 2007-06-29 2009-02-19 Philips Intellectual Property Synchronous self-driven power converter
WO2011021624A1 (en) * 2009-08-18 2011-02-24 サンケン電気株式会社 Led drive circuit
JP2011040673A (en) * 2009-08-18 2011-02-24 Sanken Electric Co Ltd Led driving circuit
US8716954B2 (en) 2009-08-18 2014-05-06 Sanken Electric Co., Ltd. LED drive circuit
JP2012090363A (en) * 2010-10-15 2012-05-10 Denso Corp Protection device for load drive control device
JP2015513771A (en) * 2012-03-09 2015-05-14 コーニンクレッカ フィリップス エヌ ヴェ LED light source

Also Published As

Publication number Publication date
JP4379182B2 (en) 2009-12-09

Similar Documents

Publication Publication Date Title
JP4471978B2 (en) Switching power supply control circuit, switching power supply device, and electronic equipment using the same
JP4728718B2 (en) STEP-UP SWITCHING REGULATOR, ITS CONTROL CIRCUIT, AND ELECTRONIC DEVICE USING THE SAME
JP4985669B2 (en) Light emitting diode drive circuit
JP4657789B2 (en) Step-up switching power supply device and electronic apparatus equipped with the same
JP5205974B2 (en) DC power supply, LED drive power supply, and power supply control semiconductor integrated circuit
JP5330962B2 (en) DC-DC converter
JP4429868B2 (en) Switching power supply circuit and electronic device using the same
JP2007028784A (en) Step-up, step-down switching regulator, control circuit thereof and electronic apparatus employing the same
US20070236199A1 (en) Step-up DC/DC converter and electronic appliance therewith
JP5157603B2 (en) Boost DC-DC converter and power source driving semiconductor integrated circuit
JP5825433B2 (en) Switching power supply
JP2008060492A (en) Light-emitting device drive
JP4379182B2 (en) Power control circuit
US20210006244A1 (en) Drive circuit
JP4236602B2 (en) Switching power supply circuit and electronic device using the same
JP2014011841A (en) Switching regulator
JP4753826B2 (en) Multi-output power supply
JP4739901B2 (en) Switching power supply device and control circuit thereof, and electronic device using the same
JP4511287B2 (en) Step-up switching regulator circuit
US10333400B2 (en) Boost DC-DC converter including a switching element
JP4688559B2 (en) DC / DC converter and electronic apparatus equipped with the same
JP2018064317A (en) Switching power supply device
JP4453421B2 (en) Power supply device and power supply control semiconductor integrated circuit
JP5039372B2 (en) Switching power supply control circuit, power supply device using the same, and electronic equipment
JP2010130882A (en) Step-up type switching power supply unit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060626

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090825

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090907

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4379182

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131002

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250