JP2005286000A - Photodetector and avalanche photodiode - Google Patents

Photodetector and avalanche photodiode Download PDF

Info

Publication number
JP2005286000A
JP2005286000A JP2004096000A JP2004096000A JP2005286000A JP 2005286000 A JP2005286000 A JP 2005286000A JP 2004096000 A JP2004096000 A JP 2004096000A JP 2004096000 A JP2004096000 A JP 2004096000A JP 2005286000 A JP2005286000 A JP 2005286000A
Authority
JP
Japan
Prior art keywords
layer
contact
contact layer
avalanche photodiode
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004096000A
Other languages
Japanese (ja)
Inventor
Satoshi Matsumoto
松本  聡
Atsushi Hiraoka
淳 平岡
Eiji Kawamo
英司 川面
Kenji Kono
健治 河野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anritsu Corp
Original Assignee
Anritsu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anritsu Corp filed Critical Anritsu Corp
Priority to JP2004096000A priority Critical patent/JP2005286000A/en
Publication of JP2005286000A publication Critical patent/JP2005286000A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a photodetector and an avalanche photodiode which are capable of suppressing dark current in the vicinity of mesa side surface, and improving the reliability of the detector without effecting the re-growth of crystal. <P>SOLUTION: The avalanche diode 30 is constituted of a plurality of semiconductor layers comprising a buffer layer 2, a light absorbing layer 3, an electric field mitigating layer 4, a multiplication layer 5, and a contact layer 6 which are laminated in a mesa structural unit formed on a semiconductor substrate 1. In such an avalanche photodiode 30, the contact layer 6 is laminated as the remotest layer mostly separated from the semiconductor substrate among a plurality of semiconductor layers and the surface of a nextly remote layer (the multiplication layer 5) is constituted in the vicinity of an interface between the nextly remote layer (the multiplication layer 5) contacted with the remotest layer so as to be larger than the surface of the contact layer 6 and so as to have a part without contacting with the contact layer 6. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、受光素子およびアバランシェフォトダイオードに関し、特に、光通信ネットワーク等で光信号を電気信号に変換するための受光素子およびアバランシェフォトダイオードに関する。   The present invention relates to a light receiving element and an avalanche photodiode, and more particularly to a light receiving element and an avalanche photodiode for converting an optical signal into an electric signal in an optical communication network or the like.

近年、光ファイバ伝送システムにおいて、光信号の伝送の高速化および大容量化への要請がますます高まっている。この高速化および大容量化の要請に応えるべく、光ファイバ伝送システムにおいて用いられる受光素子にも、動作の高速化が必要となってきた。ここで、中遠距離用の光通信の光受信機には、微弱な光信号をも検出できるようにするため、検出感度の高いアバランシェフォトダイオードが広く用いられる。   In recent years, in optical fiber transmission systems, there has been an increasing demand for higher speed and higher capacity of optical signal transmission. In order to meet the demand for higher speed and larger capacity, it is necessary to increase the operation speed of the light receiving element used in the optical fiber transmission system. Here, an avalanche photodiode with high detection sensitivity is widely used in an optical receiver for optical communication for medium and long distances so that a weak optical signal can be detected.

アバランシェフォトダイオードは、大別して、基板面上に素子がほぼ平坦に形成されるプレーナ型のアバランシェフォトダイオードと、メサ構造を有する素子が基板上に形成されるメサ型のアバランシェフォトダイオードとに分けられる。プレーナ型のアバランシェフォトダイオードは、素子の周囲に誘電率の高い媒質(半導体部分)が存在し、この媒質による静電容量の影響を受けるため、メサ型のアバランシェフォトダイオードと比べて、一般に、素子の静電容量が大きく、動作速度が遅い。このような理由から、高速動作を用する受光素子としては、メサ型のアバランシェフォトダイオードが用いられる。   Avalanche photodiodes can be broadly classified into planar avalanche photodiodes in which elements are formed almost flat on a substrate surface and mesa type avalanche photodiodes in which elements having a mesa structure are formed on a substrate. . A planar avalanche photodiode has a medium (semiconductor part) with a high dielectric constant around the element and is affected by the capacitance of this medium. Has a large capacitance and slow operation speed. For this reason, mesa-type avalanche photodiodes are used as light receiving elements that operate at high speed.

しかし、メサ型の受光素子では、メサ側面に存在する多数の結晶欠陥等により、バルクの結晶のエネルギー準位とは異なる多数の局所的なエネルギー準位がメサ側面近傍に存在する。係る局所的なエネルギー準位の存在により、メサ界面で信号電流に寄与しない暗電流やノイズ等が発生し、素子性能に大きな悪影響があった。メサ側面での暗電流やノイズ等の低減を目的とする技術としては、電界緩和層の形状を、増倍層の中央部分の電界強度がメサ側面近傍の電界強度より高くするような形状にし、増倍層の中央でキャリアを効率的に増倍しようとするものがある(例えば、特許文献1参照。)。
特開平8−181349号公報
However, in the mesa type light receiving element, a number of local energy levels different from the energy level of the bulk crystal are present in the vicinity of the mesa side surface due to a number of crystal defects existing on the mesa side surface. Due to the presence of such local energy levels, dark current, noise, and the like that do not contribute to the signal current are generated at the mesa interface, and the device performance is greatly adversely affected. As a technique for reducing dark current, noise, etc. on the mesa side, the shape of the electric field relaxation layer is made such that the electric field strength at the center of the multiplication layer is higher than the electric field strength near the mesa side, Some attempt to efficiently multiply carriers in the center of the multiplication layer (see, for example, Patent Document 1).
JP-A-8-181349

しかし、このような従来のメサ型の受光素子では、上記のような形状の電界緩和層を形成するためには、途中で一旦、結晶成長を中止し、この形状を得るための加工を行ってから結晶の再成長を行わなければならず、再成長界面における結晶性が損なわれ、暗電流やノイズ等が増加し、素子の信頼性が低下するという問題があった。   However, in such a conventional mesa-type light receiving element, in order to form the electric field relaxation layer having the shape as described above, the crystal growth is temporarily stopped and processing for obtaining this shape is performed. Therefore, there has been a problem that crystal re-growth must be performed, crystallinity at the re-growth interface is impaired, dark current, noise, etc. are increased, and device reliability is lowered.

本発明はこのような問題を解決するためになされたもので、結晶の再成長を行うことなしに、メサ側面近傍の暗電流を抑制すると共に、素子の信頼性を向上することが可能な受光素子およびアバランシェフォトダイオードを提供するものである。   The present invention has been made to solve such a problem, and it is possible to suppress the dark current in the vicinity of the side surface of the mesa and to improve the reliability of the device without performing crystal regrowth. An element and an avalanche photodiode are provided.

以上の点を考慮して、請求項1に係る発明は、半導体基板上に形成されたメサ構造部内に、オーミック接触を得るためのコンタクト層を含む複数の半導体層が積層されている受光素子において、前記コンタクト層は、複数の前記半導体層のうちの前記半導体基板から最も離れた最離層として積層され、前記最離層に接する次離層との界面近傍において、前記次離層の面が、前記コンタクト層の面より大きく、前記コンタクト層と接しない部分を有する構成を有している。   In view of the above points, the invention according to claim 1 is a light receiving element in which a plurality of semiconductor layers including a contact layer for obtaining ohmic contact are stacked in a mesa structure formed on a semiconductor substrate. The contact layer is stacked as the furthest layer farthest from the semiconductor substrate among the plurality of semiconductor layers, and the surface of the next layer is in the vicinity of the interface with the next layer contacting the outermost layer. And having a portion larger than the surface of the contact layer and not in contact with the contact layer.

この構成により、最離層に接する次離層との界面近傍において、次離層の面が、コンタクト層の面より大きく、コンタクト層と接しない部分を有するため、光吸収により流れる受光電流および暗電流はメサ中央部に集中し、コンタクト層を次離層より小さくするだけで結晶の再成長を行うことなしに、メサ側面近傍に流れる受光電流および暗電流を抑制すると共に、素子の信頼性を向上することが可能な受光素子を実現することができる。   With this configuration, in the vicinity of the interface with the next delamination layer that is in contact with the outermost delamination layer, the surface of the next delamination layer is larger than the surface of the contact layer and has a portion that does not contact the contact layer. The current is concentrated in the center of the mesa, reducing the photocurrent and dark current flowing near the side of the mesa without reducing the contact layer smaller than the next delamination, and reducing the reliability of the device. A light receiving element that can be improved can be realized.

また、請求項2に係る発明は、半導体基板上に形成されたメサ構造部内に、入射された光を吸収してキャリアを生成する光吸収層と、前記光吸収層が生成したキャリアのうちの少なくとも一方のキャリアをメインキャリアとして増倍する増倍層と、オーミック接触を得るためのコンタクト層とを含む複数の半導体層が積層されているアバランシェフォトダイオードにおいて、前記コンタクト層は、複数の前記半導体層のうちの前記半導体基板から最も離れた最離層として積層され、前記最離層に接する次離層との界面近傍において、前記次離層の面が、前記コンタクト層の面より大きく、前記コンタクト層と接しない部分を有する構成を有している。   According to a second aspect of the present invention, a mesa structure formed on a semiconductor substrate absorbs incident light to generate carriers, and among the carriers generated by the light absorption layer. In the avalanche photodiode in which a plurality of semiconductor layers including a multiplication layer for multiplying at least one carrier as a main carrier and a contact layer for obtaining an ohmic contact are stacked, the contact layer includes a plurality of the semiconductors In the vicinity of the interface with the next release layer in contact with the most separated layer, the surface of the next release layer is larger than the surface of the contact layer. The structure has a portion that does not contact the contact layer.

この構成により、最離層に接する次離層との界面近傍において、次離層の面が、コンタクト層の面より大きく、コンタクト層と接しない部分を有するため、光吸収により流れる受光電流および暗電流はメサ中央部に集中し、コンタクト層を次離層より小さくするだけで結晶の再成長を行うことなしに、メサ側面近傍に流れる受光電流および暗電流を抑制すると共に、素子の信頼性を向上することが可能なアバランシェフォトダイオードを実現することができる。   With this configuration, in the vicinity of the interface with the next separation layer in contact with the outermost separation layer, the surface of the next separation layer is larger than the contact layer surface and has a portion that does not contact the contact layer. The current is concentrated in the center of the mesa, reducing the photoreception current and dark current flowing near the mesa side without reducing the contact layer smaller than the next delamination, and reducing the reliability of the device. An avalanche photodiode that can be improved can be realized.

また、請求項3に係る発明は、請求項2において、前記光吸収層で生成された電子正孔対のうちの正孔がメインキャリアとなり、前記増倍層で増倍されるようにした構成を有している。   The invention according to claim 3 is the structure according to claim 2, wherein holes in the electron-hole pair generated in the light absorption layer serve as main carriers and are multiplied in the multiplication layer. have.

この構成により、請求項2の効果に加え、光吸収層で生成された電子正孔対のうちの正孔がメインキャリアとなるようにし、超格子層ではない結晶性の優れた増倍層を用いるようにしたため、電子をメインキャリアとするアバランシェフォトダイオードに比して、さらに、素子の信頼性を向上することが可能なアバランシェフォトダイオードを実現することができる。   According to this configuration, in addition to the effect of claim 2, the electron hole pair generated in the light absorption layer becomes a main carrier, and a multiplication layer having excellent crystallinity that is not a superlattice layer is provided. As a result, it is possible to realize an avalanche photodiode capable of further improving the reliability of the element as compared with an avalanche photodiode using electrons as a main carrier.

また、請求項4に係る発明は、請求項2において、前記光吸収層に入射する光信号は、前記半導体基板における、前記半導体層が形成された面の反対側の面である裏面側から入射するようにした構成を有している。   According to a fourth aspect of the present invention, in the second aspect of the present invention, the optical signal incident on the light absorption layer is incident from the rear surface side of the semiconductor substrate, which is the surface opposite to the surface on which the semiconductor layer is formed. It has the structure made to do.

この構成により、請求項2の効果に加え、光吸収層に裏面側から光信号が入射するようにしたため、入射光は光吸収層を通過・吸収された後に、p電極で反射され再び光吸収層で吸収されることから、高い感度を有するアバランシェフォトダイオードを実現することができる。   With this configuration, in addition to the effect of the second aspect, since the optical signal is incident on the light absorption layer from the back side, the incident light is reflected and reflected by the p electrode after passing through the light absorption layer and absorbed again. Since it is absorbed by the layer, an avalanche photodiode having high sensitivity can be realized.

本発明は、最離層に接する次離層との界面近傍において、次離層の面が、コンタクト層の面より大きく、コンタクト層と接しない部分を有するため、光吸収により流れる受光電流および暗電流はメサ中央部に集中し、結晶の再成長を行うことなしに、メサ側面近傍に流れる受光電流および暗電流を抑制すると共に、素子の信頼性を向上することができるという効果を有する受光素子およびアバランシェフォトダイオードを提供することができるものである。   In the present invention, in the vicinity of the interface with the next separation layer in contact with the outermost separation layer, the surface of the next separation layer is larger than the surface of the contact layer and has a portion not in contact with the contact layer. The current concentrates in the center of the mesa, and the light receiving element has an effect that the light receiving current and dark current flowing near the side of the mesa can be suppressed and the reliability of the element can be improved without performing crystal regrowth. And an avalanche photodiode can be provided.

以下、本発明の実施の形態について、アバランシェフォトダイオードを受光素子の例にとり、説明する。図1は、本発明の実施の形態に係るアバランシェフォトダイオードの一例を示す概略の断面図である。   Hereinafter, embodiments of the present invention will be described by taking an avalanche photodiode as an example of a light receiving element. FIG. 1 is a schematic cross-sectional view showing an example of an avalanche photodiode according to an embodiment of the present invention.

図1において、アバランシェフォトダイオード30は、n−InPからなる半導体基板1の(100)面の上に、n−InPからなるバッファ層2、i−InGaAsからなる光吸収層3、n−InPからなる電界緩和層4、p−InPからなる増倍層5、および、p−InGaAsからなるコンタクト層6が、この順番に積層された層構成を有する。 In Figure 1, the avalanche photodiode 30, n + on the semiconductor substrate 1 (100) plane consisting -InP, the light absorbing layer 3 made of the buffer layer 2, i-InGaAs consisting n + -InP, n + field relaxation layer 4 composed of -InP, p - multiplication layer 5 made of -InP, and a contact layer 6 made of p + -InGaAs has a stacked layer structure in this order.

ここで、上記の半導体層2〜6のうちの半導体基板1から最も離れて積層されたコンタクト層6を最離層といい、最離層に接する増倍層5を次離層という。図1に示す層構成では、増倍層5がコンタクト層6に接触するように積層されているが、増倍層5とコンタクト層6との間に公知のブロック層等が介在する層構成の場合は、増倍層5とコンタクト層6との間に介在する層のうち、最離層であるコンタクト層6に接する層を次離層というものとする。また、コンタクト層6は、1層に限られず、オーミック接触が得られる層であれば複数から構成されるのでもよい。この場合は、上記の最離層としてコンタクト層6を構成する複数の層をいうものとする。説明の都合上、以下では、図1に示すように半導体層が積層され、増倍層5を次離層というものとする。   Here, of the semiconductor layers 2 to 6, the contact layer 6 stacked most distant from the semiconductor substrate 1 is referred to as a most separated layer, and the multiplication layer 5 in contact with the most separated layer is referred to as a next separated layer. In the layer configuration shown in FIG. 1, the multiplication layer 5 is laminated so as to be in contact with the contact layer 6, but a layer configuration in which a known block layer or the like is interposed between the multiplication layer 5 and the contact layer 6. In this case, among the layers interposed between the multiplication layer 5 and the contact layer 6, the layer in contact with the contact layer 6 that is the most separated layer is referred to as the next separation layer. The contact layer 6 is not limited to a single layer, and may be composed of a plurality of layers as long as an ohmic contact can be obtained. In this case, a plurality of layers constituting the contact layer 6 are used as the outermost layer. For convenience of explanation, in the following, semiconductor layers are stacked as shown in FIG. 1, and the multiplication layer 5 is referred to as a next delamination.

ここで、アバランシェフォトダイオード30は、光吸収層3で生成された電子正孔対のうちの正孔がメインキャリアとなり増倍層5で増倍されるように構成されている。また、i−InGaAs膜は、通常、低濃度のn型になることが知られており、電界緩和層4と増倍層5との界面においてpn接合が形成されるようになっている。   Here, the avalanche photodiode 30 is configured such that holes in the electron-hole pairs generated in the light absorption layer 3 become main carriers and are multiplied in the multiplication layer 5. Further, it is known that the i-InGaAs film is usually a low concentration n-type, and a pn junction is formed at the interface between the electric field relaxation layer 4 and the multiplication layer 5.

各層2〜6用の半導体膜(以下、エピタキシャル膜という。)は、例えば、MOVPE(MetalOrganic Vapor Phase Epitaxy)、MBE(Molecular Beam Epitaxy)等の技術を用いて形成される。また、n型の不純物として、例えば、Sn、S等を用い、p型の不純物として、例えば、Zn等を用いるのでもよい。   A semiconductor film (hereinafter referred to as an epitaxial film) for each of the layers 2 to 6 is formed using a technique such as MOVPE (Metal Organic Vapor Phase Epitaxy) or MBE (Molecular Beam Epitaxy). Further, for example, Sn or S may be used as the n-type impurity, and Zn or the like may be used as the p-type impurity.

各層2〜6用のエピタキシャル膜の厚さは、例えば、半導体基板1側からコンタクト層6に向かって、それぞれ、0.5〜1μm、0.5〜2μm、0.01〜0.1μm、0.1〜1μm、および、0.1〜0.5μmとする。また、バッファ層2、電界緩和層4、増倍層5およびコンタクト層6の不純物の濃度は、それぞれ、1×1018(cm−3)、5×1017(cm−3)、5×1016(cm−3)および5×1018(cm−3)とする。なお、これらの膜厚および不純物濃度の値は、一例であり、これらに限定されるものではない。また、コンタクト層6の不純物濃度は、オーミック接触が得やすいようにさらに高くするのでもよい。 The thicknesses of the epitaxial films for the layers 2 to 6 are, for example, 0.5 to 1 μm, 0.5 to 2 μm, 0.01 to 0.1 μm, and 0 from the semiconductor substrate 1 side toward the contact layer 6, respectively. .1 to 1 μm and 0.1 to 0.5 μm. The impurity concentrations of the buffer layer 2, the electric field relaxation layer 4, the multiplication layer 5, and the contact layer 6 are 1 × 10 18 (cm −3 ), 5 × 10 17 (cm −3 ), and 5 × 10 respectively. 16 (cm −3 ) and 5 × 10 18 (cm −3 ). Note that these values of film thickness and impurity concentration are examples, and are not limited to these. Further, the impurity concentration of the contact layer 6 may be further increased so that ohmic contact can be easily obtained.

アバランシェフォトダイオード30のメサ構造は、図1に示すように円錐台形状に形成されているが、メサ構造は、所定の形状に限定されるものではない。以下の説明では、円錐台形状の順メサ構造を例にとり、コンタクト層6の形状を円形として、コンタクト層6の形成について図面を用いて説明する。図2は、コンタクト層6の形成方法について説明するための工程図である。図2には、エピタキシャル膜にブロック膜L7を含む例を示すが、ブロック膜L7は必須のエピタキシャル膜ではない。   The mesa structure of the avalanche photodiode 30 is formed in a truncated cone shape as shown in FIG. 1, but the mesa structure is not limited to a predetermined shape. In the following description, the formation of the contact layer 6 will be described with reference to the drawings, taking a truncated conical forward mesa structure as an example, with the contact layer 6 having a circular shape. FIG. 2 is a process diagram for explaining a method of forming the contact layer 6. FIG. 2 shows an example in which the epitaxial film includes the block film L7, but the block film L7 is not an essential epitaxial film.

まず、図2(a)に示すように、CVD(Chemical Vapor Deposition)等の技術を用いてSiNxの膜をコンタクト層6用のエピタキシャル膜L6上に形成し、フォトリソグラフィ技術、エッチング技術等を用いて、SiNxの膜から直径wの円形状のマスク21を形成する。以下、マスクの形成方法は、同様とする。ここで、他のエピタキシャル膜L2〜L5は、それぞれ、バッファ層2、光吸収層3、電界緩和層4、および、増倍層5用のエピタキシャル膜である。 First, as shown in FIG. 2A, a SiNx film is formed on the epitaxial film L6 for the contact layer 6 using a technique such as CVD (Chemical Vapor Deposition), and a photolithography technique, an etching technique, or the like is used. Then, a circular mask 21 having a diameter w m is formed from the SiNx film. Hereinafter, the mask forming method is the same. Here, the other epitaxial films L2 to L5 are epitaxial films for the buffer layer 2, the light absorption layer 3, the electric field relaxation layer 4, and the multiplication layer 5, respectively.

次に、図2(b)に示すように、硫酸系エッチャントを用いて、マスク21でマスクされた領域以外のコンタクト層6用のエピタキシャル膜L6をエッチングして除去する。エッチングは、ブロック膜L7が出現したら停止する。ブロック膜L7を用いて行うエッチング技術については、公知であり、その説明を省略する。エッチング後、図2(c)に示すように、マスク21を除去することにより、直径wのコンタクト層6が得られる。   Next, as shown in FIG. 2B, the epitaxial film L6 for the contact layer 6 other than the region masked by the mask 21 is removed by etching using a sulfuric acid-based etchant. The etching is stopped when the block film L7 appears. The etching technique performed using the block film L7 is known and will not be described. After the etching, as shown in FIG. 2C, the mask 21 is removed to obtain the contact layer 6 having a diameter w.

次に、順メサ構造の形成について説明する。図3は、順メサ構造の形成方法について説明するための工程図である。まず、図3(a)に示すように、コンタクト層6が形成された面にコンタクト層6と略同心円状で、コンタクト層6の直径wよりも大きい直径dのマスク22を形成する。次に、図3(b)に示すように、臭素系エッチャントを用いて、マスク22でマスクされた領域以外のエピタキシャル膜L2〜L5を、半導体基板1が出現するまでエッチングして除去する。エッチング後、図3(c)に示すように、マスク22を除去することにより、順メサ構造が得られる。 Next, formation of the forward mesa structure will be described. FIG. 3 is a process diagram for explaining a method of forming a forward mesa structure. First, as shown in FIG. 3 (a), the surface of the contact layer 6 is formed by the contact layer 6 and substantially concentrically to form a mask 22 of larger diameter d m than the diameter w of the contact layer 6. Next, as shown in FIG. 3B, using bromine-based etchant, the epitaxial films L <b> 2 to L <b> 5 other than the region masked by the mask 22 are removed by etching until the semiconductor substrate 1 appears. After the etching, as shown in FIG. 3C, the mask 22 is removed to obtain a forward mesa structure.

以下、この順メサ構造を有する部分を順メサ構造部という。順メサ構造部は、円錐の頂点近傍の領域が切断された形状の側面と、コンタクト層6が形成された面の略平坦部とを有する。略平坦部の直径は、一般には、マスク22の直径dよりも小さくなり、この直径をdとする。マスク22の直径dは、上記のエッチングで得られる順メサ構造の略平坦部の直径dが、コンタクト層6の直径wより大きくなるように設定されている。 Hereinafter, the portion having the forward mesa structure is referred to as a forward mesa structure portion. The forward mesa structure portion has a side surface in which a region near the apex of the cone is cut, and a substantially flat portion of the surface on which the contact layer 6 is formed. Approximately the diameter of the flat portion is generally smaller than the diameter d m of the mask 22, to the diameter as d. The diameter d m of the mask 22, the diameter d of the substantially flat portion of the mesa structure obtained by the above etching is set to be larger than the diameter w of the contact layer 6.

上記で説明したように、最離層であるコンタクト層6を上記のように形成することは、最離層と次離層である増倍層5との界面近傍において、次離層の面が、最離層の面より大きく、最離層と接しない部分を有するようにすることである。したがって、本発明は、最離層と次離層との界面近傍において、次離層の面が、最離層の面より大きく、最離層と接しない部分を有するように最離層を形成するものである。   As described above, the formation of the contact layer 6 that is the outermost layer as described above is that the surface of the next delamination layer is in the vicinity of the interface between the outermost layer and the multiplication layer 5 that is the next delamination layer. It is to have a portion larger than the surface of the outermost layer and not in contact with the outermost layer. Therefore, the present invention forms the outermost layer in the vicinity of the interface between the outermost layer and the next outer layer so that the surface of the next outer layer is larger than the surface of the outermost layer and does not contact the outermost layer. To do.

次に、エッチングにより順メサ構造部を形成した後の処理について説明する。まず、半導体基板1の順メサ構造部を有する面にSiNxからなる保護膜8を形成する。次に、コンタクト層6上の保護膜8に直径vのコンタクトホール10を開口する(図1参照)。コンタクトホール10は、フォトリソグラフィ技術とドライエッチング技術とを用いて形成される。以下、コンタクトホールの形成方法は、同様とする。次に、p電極7を、コンタクト層6上の保護膜8に設けられたコンタクトホール10を介して、例えば、真空蒸着法によってコンタクト層6上に形成する。   Next, processing after forming the forward mesa structure by etching will be described. First, the protective film 8 made of SiNx is formed on the surface having the forward mesa structure portion of the semiconductor substrate 1. Next, a contact hole 10 having a diameter v is opened in the protective film 8 on the contact layer 6 (see FIG. 1). The contact hole 10 is formed using a photolithography technique and a dry etching technique. Hereinafter, the contact hole formation method is the same. Next, the p-electrode 7 is formed on the contact layer 6 by, for example, a vacuum evaporation method through the contact hole 10 provided in the protective film 8 on the contact layer 6.

次に、半導体基板1上の保護膜8にコンタクトホールを開口する。なお、このコンタクトホールは、上記のコンタクト層6上の保護膜8にコンタクトホール10を設ける際に設けるのでもよい。n電極9a、9bは、半導体基板1上の保護膜8に設けられたコンタクトホールを介して、例えば、真空蒸着法によって半導体基板1上に形成される。p電極7およびn電極9a、9bには、それぞれ、コンタクト層6および半導体基板1とオーミック接触が得られる材料を用いた。ここで、p電極7およびn電極9a、9bに接続する配線を設ける方法については、本発明の趣旨の外にあるため、その説明を省略する。   Next, a contact hole is opened in the protective film 8 on the semiconductor substrate 1. This contact hole may be provided when the contact hole 10 is provided in the protective film 8 on the contact layer 6 described above. The n electrodes 9a and 9b are formed on the semiconductor substrate 1 by, for example, a vacuum evaporation method through a contact hole provided in the protective film 8 on the semiconductor substrate 1. For the p-electrode 7 and the n-electrodes 9a and 9b, materials that can make ohmic contact with the contact layer 6 and the semiconductor substrate 1 were used, respectively. Here, the method of providing the wirings connected to the p-electrode 7 and the n-electrodes 9a and 9b is outside the spirit of the present invention, and thus the description thereof is omitted.

n電極9a、9bは、半導体基板1上の保護膜8に設けられたコンタクトホールを介して、例えば、真空蒸着法によって半導体基板1上に形成される。p電極7およびn電極9a、9bには、それぞれ、コンタクト層6および半導体基板1とオーミック接触が得られる材料を用いた。   The n electrodes 9a and 9b are formed on the semiconductor substrate 1 by, for example, a vacuum evaporation method through a contact hole provided in the protective film 8 on the semiconductor substrate 1. For the p-electrode 7 and the n-electrodes 9a and 9b, materials that can make ohmic contact with the contact layer 6 and the semiconductor substrate 1 were used, respectively.

ここで、光信号は、半導体基板1面の順メサ構造部が形成された面と反対の面(以下、半導体基板の裏面という。)側から入射するものとする。半導体基板1の裏面には、光信号の反射を低減するため、ウェットエッチングによって鏡面処理がなされ、SiO反射防止膜が形成されている。p電極7およびn電極9a、9bに接続する配線を設ける方法については、その説明を省略する。 Here, it is assumed that the optical signal is incident from the surface opposite to the surface on which the forward mesa structure portion of the surface of the semiconductor substrate 1 is formed (hereinafter referred to as the back surface of the semiconductor substrate). On the back surface of the semiconductor substrate 1, in order to reduce the reflection of the optical signal, mirror processing is performed by wet etching, and a SiO 2 antireflection film is formed. The description of the method of providing the wiring connected to the p-electrode 7 and the n-electrodes 9a and 9b is omitted.

次に、アバランシェフォトダイオード30を受光素子の例にとり、アバランシェフォトダイオード30の動作について説明する。ここで、p電極7とn電極9a、9bとの間には、p電極7が負電位で、増倍層5にアバランシェ電圧以上の所定の電圧が予め印加されているものとする。   Next, the operation of the avalanche photodiode 30 will be described using the avalanche photodiode 30 as an example of a light receiving element. Here, it is assumed that the p electrode 7 is at a negative potential and a predetermined voltage equal to or higher than the avalanche voltage is applied to the multiplication layer 5 between the p electrode 7 and the n electrodes 9a and 9b.

半導体基板1の裏面側から入射した光信号は、InPのエネルギーギャップが光信号のエネルギーより大きいため、n−InPからなる半導体基板1、n−InPからなるバッファ層2、を透過し、i−InGaAsからなる光吸収層3に到達する。InGaAsのエネルギーギャップは、光信号の波長に応じて決まるエネルギー(以下、光信号のエネルギーという。)より小さいため、光信号は、i−InGaAsからなる光吸収層3で電子正孔対を形成して吸収される。 The optical signal incident from the back side of the semiconductor substrate 1 passes through the semiconductor substrate 1 made of n + -InP and the buffer layer 2 made of n + -InP because the energy gap of InP is larger than the energy of the optical signal. It reaches the light absorption layer 3 made of i-InGaAs. Since the energy gap of InGaAs is smaller than the energy determined according to the wavelength of the optical signal (hereinafter referred to as optical signal energy), the optical signal forms electron-hole pairs in the light absorption layer 3 made of i-InGaAs. Absorbed.

i−InGaAsからなる光吸収層3で形成された電子正孔対のうちの正孔は、電界緩和層4を通過して増倍層5に移動していく。増倍層5には、アバランシェ増倍を起こすのに必要な所定の電界強度が印加されているため、増倍層5に入ってきた正孔は、増倍され、コンタクト層6に流れ込んでいく。   The holes of the electron-hole pairs formed in the light absorption layer 3 made of i-InGaAs pass through the electric field relaxation layer 4 and move to the multiplication layer 5. Since a predetermined electric field strength required for causing avalanche multiplication is applied to the multiplication layer 5, holes that have entered the multiplication layer 5 are multiplied and flow into the contact layer 6. .

ここで、コンタクト層6の直径wを順メサ構造部の略平坦部の直径dより小さくしたことがもたらす効果について説明する。順メサ構造の略平坦部の直径は、例えば30〜40μm程度であるのに対して、順メサ構造の厚さは、例えば2〜3μm程度である。そして、厚さ方向に電界が印加されているため、増倍層5で増倍されたメインキャリアは、厚さ方向に加速され、移動する。   Here, the effect brought about by making the diameter w of the contact layer 6 smaller than the diameter d of the substantially flat portion of the forward mesa structure portion will be described. The diameter of the substantially flat portion of the forward mesa structure is, for example, about 30 to 40 μm, whereas the thickness of the forward mesa structure is, for example, about 2 to 3 μm. Since the electric field is applied in the thickness direction, the main carrier multiplied by the multiplication layer 5 is accelerated and moved in the thickness direction.

そして、コンタクト層6を順メサ構造部の側面から離れた領域である中央部分に位置するように形成するため、順メサ構造の中央部分の電気抵抗値が側面近傍の電気抵抗値より低くなり、コンタクト層6には、図1に順メサ構造部中に矢印で示すように、主に順メサ構造部の中央部分から電流が流れ込むようになる。その結果、順メサ構造部の側面近傍に流れて行く電流を低減することができ、もって、順メサ構造部の側面近傍で発生する暗電流を低減することができる。   Then, since the contact layer 6 is formed so as to be located in the central portion that is a region away from the side surface of the forward mesa structure portion, the electrical resistance value of the central portion of the forward mesa structure is lower than the electrical resistance value in the vicinity of the side surface, As shown by arrows in the forward mesa structure portion in FIG. 1, current flows into the contact layer 6 mainly from the central portion of the forward mesa structure portion. As a result, the current flowing in the vicinity of the side surface of the forward mesa structure portion can be reduced, and the dark current generated in the vicinity of the side surface of the forward mesa structure portion can be reduced.

図4は、順メサ構造部の略平坦部の直径dを33μmとし、コンタクト層6の直径wを25μm(例1)、29μm(例2)および33μm(例3)としたときに、アバランシェフォトダイオード30で得られた電流電圧特性の一例を示すグラフである。順メサ構造部内のpn接合に逆バイアスとなる極性で電圧を印加し、印加電圧を20Vとしたときの上記の例1、例2および例3の暗電流は、それぞれ、2.0×10−10A、2.3×10−10A、および、5.0×10−10Aとなった。 FIG. 4 shows an avalanche photo when the diameter d of the substantially flat portion of the forward mesa structure portion is 33 μm and the diameter w of the contact layer 6 is 25 μm (Example 1), 29 μm (Example 2) and 33 μm (Example 3). 3 is a graph showing an example of current-voltage characteristics obtained by a diode 30. When the voltage is applied to the pn junction in the forward mesa structure with a reverse bias polarity and the applied voltage is 20 V, the dark currents in Examples 1, 2 and 3 are 2.0 × 10 − 10 A, 2.3 × 10 −10 A, and 5.0 × 10 −10 A.

以上のように、本発明のアバランシェフォトダイオード(例1、例2)は、従来の構成のコンタクト層を有するアバランシェフォトダイオード(例3)よりも、暗電流が少なくなっている(上記の例では、半分以下になっている。)。また、1.0×10−4Aの暗電流が流れたときに印加されていた電圧をブレークダウン電圧としたとき、上記の例1、例2および例3のブレークダウン電圧は、それぞれ、27.9V、26.4V、および、25.5Vとなった。 As described above, the avalanche photodiodes (Examples 1 and 2) of the present invention have less dark current than the conventional avalanche photodiodes (Example 3) having the contact layer (example 3). , Less than half.) Further, when the voltage applied when the dark current of 1.0 × 10 −4 A flows is used as the breakdown voltage, the breakdown voltages in the above-described examples 1, 2 and 3 are 27 respectively. .9V, 26.4V, and 25.5V.

ブレークダウン電圧についても、本発明のアバランシェフォトダイオード(例1、例2)の方が、従来の構成のコンタクト層を有するアバランシェフォトダイオード(例3)よりも高くなっている。その結果、コンタクト層の大きさを小さくするだけで、暗電流の値が低減したのみならず、ブレークダウン電圧の値までも向上した。   Regarding the breakdown voltage, the avalanche photodiode (Example 1 and Example 2) of the present invention is higher than the avalanche photodiode (Example 3) having the contact layer of the conventional configuration. As a result, only by reducing the size of the contact layer, not only the dark current value was reduced but also the breakdown voltage value was improved.

次に、コンタクト層6の直径をさらに小さくしていったときの周波数特性への影響について、図5および図6を用いて説明する。まず、周波数特性への影響を図る目安として、3dBカットオフ周波数fCRを用いる。ここで、fCR=1/(2πC(R+R))、Cは上記のpn接合の静電容量、Rは負荷抵抗であり50Ωとし、Rはコンタクト層6とp電極7との間の接触抵抗である。 Next, the influence on the frequency characteristics when the diameter of the contact layer 6 is further reduced will be described with reference to FIGS. First, a 3 dB cut-off frequency fCR is used as a measure for influencing the frequency characteristics. Here, f CR = 1 / (2πC (R L + R C )), C is the capacitance of the pn junction, R L is a load resistance, 50Ω, R C is the contact layer 6 and the p electrode 7 Is the contact resistance between.

図5は、比接触抵抗を5×10−7Ωcm−2としたときの、接触抵抗Rの、コンタクト層6の直径d依存性を示すグラフである。ここで、コンタクト層6とp電極7との接触面積の影響を除外するため、コンタクトホール10は、コンタクト層6と直径が一致し、コンタクト層6の直上に設けられていると仮定している。また、比接触抵抗は不純物分布によって変わるものであり、必ずしも上記の値に限定されるものではないが、III−V族化合物半導体について得られる値の一例として上記の値を用いた。図5には、接触抵抗がコンタクト層6の直径wの2乗で変化する様子が示されている。 FIG. 5 is a graph showing the dependency of the contact resistance RC on the diameter d of the contact layer 6 when the specific contact resistance is 5 × 10 −7 Ωcm −2 . Here, in order to exclude the influence of the contact area between the contact layer 6 and the p-electrode 7, it is assumed that the contact hole 10 has the same diameter as the contact layer 6 and is provided immediately above the contact layer 6. . The specific contact resistance varies depending on the impurity distribution and is not necessarily limited to the above value. However, the above value is used as an example of the value obtained for the group III-V compound semiconductor. FIG. 5 shows how the contact resistance changes with the square of the diameter w of the contact layer 6.

図6は、上記の3dBカットオフ周波数fCRの計算結果を示すグラフである。ここで、3dBカットオフ周波数fCRの計算には、図5に示す接触抵抗値を用い、pn接合の静電容量として0.3pFの値を用い、一定と仮定した。なお、pn接合の静電容量Cは、C−V測定法により0.1〜0.3pF程度の値が得られている。 Figure 6 is a graph showing the calculation results of the above 3dB cut-off frequency f CR. Here, the calculation of the 3dB cut-off frequency f CR, using a contact resistance values shown in FIG. 5, using the value of 0.3pF as the capacitance of the pn junction, was assumed to be constant. Note that the capacitance C of the pn junction has a value of about 0.1 to 0.3 pF by the CV measurement method.

ここで、3dBカットオフ周波数fCRが10GHzとなるコンタクト層6の直径を、使用するアバランシェフォトダイオード30のコンタクト層6の直径の下限とすると、コンタクト層6の直径の下限は、4.5μm程度となる。ただし、本発明は、メサ側面近傍に流れる受光電流および暗電流を抑制すると共に、受光感度および素子の信頼性を向上することが可能なアバランシェフォトダイオード30を提供するものであり、必ずしもこの値に限定されるものではない。また、アバランシェフォトダイオード30の利用方法や利用目的等により、本発明の効果が有用な場合には、本発明が適用されるものである。 Here, when the diameter of the contact layer 6 at which the 3 dB cutoff frequency fCR is 10 GHz is the lower limit of the diameter of the contact layer 6 of the avalanche photodiode 30 to be used, the lower limit of the diameter of the contact layer 6 is about 4.5 μm. It becomes. However, the present invention provides an avalanche photodiode 30 capable of suppressing light reception current and dark current flowing in the vicinity of the mesa side surface and improving light reception sensitivity and element reliability. It is not limited. In addition, the present invention is applied when the effects of the present invention are useful depending on the utilization method and purpose of the avalanche photodiode 30.

以上説明したように、本発明の実施の形態に係る受光素子およびアバランシェフォトダイオードは、最離層に接する次離層との界面近傍において、次離層の面が、最離層の面より大きく、最離層と接しない部分を有するため、最離層にはメサ中央部から電流が流れ込み、最離層を次離層より小さくするだけで結晶の再成長を行うことなしに、メサ側面近傍に流れる受光電流および暗電流を抑制すると共に、素子の信頼性を向上することができる。   As described above, in the light receiving element and the avalanche photodiode according to the embodiment of the present invention, the surface of the next delamination layer is larger than the surface of the most delamination layer in the vicinity of the interface with the next delamination layer in contact with the most separation layer. Because it has a part that is not in contact with the outermost layer, current flows into the outermost layer from the center of the mesa, and it is near the mesa side without performing crystal regrowth just by making the outermost layer smaller than the next outer layer. It is possible to suppress the received light current and the dark current flowing through the element, and to improve the reliability of the element.

また、光吸収層で生成された電子正孔対のうちの正孔がメインキャリアとなるようにし、超格子層ではない結晶性の優れた増倍層を用いるようにしたため、電子をメインキャリアとするアバランシェフォトダイオードに比して、さらに、素子の信頼性を向上することができる。   In addition, since the holes of the electron-hole pairs generated in the light absorption layer are the main carriers and a multiplication layer having excellent crystallinity that is not a superlattice layer is used, the electrons are separated from the main carriers. Compared with an avalanche photodiode, the reliability of the element can be further improved.

また、光吸収層に裏面側から光信号が入射するようにしたため、入射光は光吸収層を透過・吸収された後に、p電極で反射され再び光吸収層で吸収されることから高い受光感度を得ることができる。   In addition, since an optical signal is incident on the light absorption layer from the back side, incident light is transmitted and absorbed through the light absorption layer, then reflected by the p electrode and absorbed again by the light absorption layer. Can be obtained.

また、上記のようにコンタクト層の面を増倍層の面よりも小さくするだけで、暗電流の値が少なく、かつ、ブレークダウン電圧がより高いアバランシェフォトダイオードを作成することができ、増倍層に印加する電圧が高められることから、使用可能な増倍率の範囲は広がり、さらに、信頼性を向上させることができる。   In addition, simply by making the contact layer surface smaller than the multiplication layer surface as described above, an avalanche photodiode having a low dark current value and a higher breakdown voltage can be produced. Since the voltage applied to the layer is increased, the range of usable multiplication factors is widened, and the reliability can be further improved.

コンタクト層に流れ込む電流を、順メサ構造部内の結晶性の良好な部分からの電流に集中化できるため、BER(Bit Error Rate)の改善や、素子寿命の向上が実現でき、素子の信頼性を向上できる。   The current flowing into the contact layer can be concentrated on the current from the good crystallinity part in the forward mesa structure, which can improve the BER (Bit Error Rate) and improve the device life and improve the device reliability. It can be improved.

本発明の実施の形態では、順メサ構造部を有するアバランシェフォトダイオードを例に取り説明したが、本発明は、逆メサ構造の受光素子およびアバランシェフォトダイオードにも同様に適用できる。この場合、逆メサ構造の受光素子およびアバランシェフォトダイオードにおける順メサ構造部に対応する部分を逆メサ構造部といい、順メサ構造部と逆メサ構造部とを合わせてメサ構造部という。   In the embodiment of the present invention, an avalanche photodiode having a forward mesa structure portion has been described as an example. However, the present invention can be similarly applied to a light receiving element and an avalanche photodiode having an inverted mesa structure. In this case, the portion corresponding to the forward mesa structure portion in the light receiving element and the avalanche photodiode of the reverse mesa structure is referred to as the reverse mesa structure portion, and the forward mesa structure portion and the reverse mesa structure portion are collectively referred to as the mesa structure portion.

本発明に係る受光素子およびアバランシェフォトダイオードは、結晶の再成長を行うことなしに、メサ側面近傍に流れる受光電流および暗電流を抑制すると共に、素子の信頼性を向上することができるという効果が有用な受光素子およびアバランシェフォトダイオード等の用途にも適用できる。   The light-receiving element and the avalanche photodiode according to the present invention have an effect that the light-receiving current and dark current flowing in the vicinity of the mesa side surface can be suppressed and the reliability of the element can be improved without performing crystal regrowth. It can also be applied to uses such as useful light receiving elements and avalanche photodiodes.

本発明の実施の形態に係るアバランシェフォトダイオードの一例を示す概略の断面図Schematic sectional view showing an example of an avalanche photodiode according to an embodiment of the present invention コンタクト層の形成方法について説明するための工程図Process diagram for explaining a method of forming a contact layer 順メサ構造の形成方法について説明するための工程図Process diagram for explaining a method for forming a forward mesa structure 順メサ構造部の略平坦部の直径を33μmとし、コンタクト層6の直径を25μm、29μmおよび33μmとしたときに、アバランシェフォトダイオードで得られた電流電圧特性の一例を示すグラフThe graph which shows an example of the current-voltage characteristic obtained by the avalanche photodiode when the diameter of the substantially flat part of the forward mesa structure part is 33 μm and the diameter of the contact layer 6 is 25 μm, 29 μm and 33 μm 接触抵抗Rのコンタクト層の直径d依存性を示すグラフThe graph which shows the diameter d dependence of the contact layer of contact resistance RC 3dBカットオフ周波数fCRの計算結果を示すグラフGraph showing the calculation results of the 3dB cut-off frequency f CR

符号の説明Explanation of symbols

1 半導体基板
2 バッファ層
3 光吸収層
4 電界緩和層
5 増倍層
6 コンタクト層
7 p電極
8 保護膜
9a、9b n電極
10 コンタクトホール
21、22 マスク
30 アバランシェフォトダイオード
L2 バッファ層用の半導体膜
L3 光吸収層用の半導体膜
L4 電界緩和層用の半導体膜
L5 増倍層用の半導体膜
L6 コンタクト層用の半導体膜
L7 ブロック膜
d 順メサ構造部の略平坦部の直径
マスク22の直径
v コンタクトホールの直径
w コンタクト層の直径
マスク21の直径
DESCRIPTION OF SYMBOLS 1 Semiconductor substrate 2 Buffer layer 3 Light absorption layer 4 Electric field relaxation layer 5 Multiplication layer 6 Contact layer 7 P electrode 8 Protective film 9a, 9b N electrode 10 Contact hole 21, 22 Mask 30 Avalanche photodiode L2 Semiconductor film for buffer layer L3 of the substantially flat portion of the semiconductor film L7 block film d order mesa structure for the semiconductor film L6 contact layer for the semiconductor layer L5 multiplication layer for the semiconductor film L4 electric field relaxation layer for light absorption layer diameter d m mask 22 diameters of v contact hole having a diameter of w contact layer diameter w m mask 21

Claims (4)

半導体基板(1)上に形成されたメサ構造部内に、オーミック接触を得るためのコンタクト層(6)を含む複数の半導体層(2〜6)が積層されている受光素子(30)において、
前記コンタクト層は、複数の前記半導体層のうちの前記半導体基板から最も離れた最離層として積層され、前記最離層に接する次離層との界面近傍において、前記次離層の面が、前記コンタクト層の面より大きく、前記コンタクト層と接しない部分を有することを特徴とする受光素子。
In a light receiving element (30) in which a plurality of semiconductor layers (2 to 6) including a contact layer (6) for obtaining ohmic contact are stacked in a mesa structure formed on a semiconductor substrate (1).
The contact layer is stacked as the most distant layer farthest from the semiconductor substrate among the plurality of semiconductor layers, and in the vicinity of the interface with the next dissociation layer in contact with the distant layer, the surface of the next separation layer is A light receiving element having a portion larger than a surface of the contact layer and not in contact with the contact layer.
半導体基板(1)上に形成されたメサ構造部内に、入射された光を吸収してキャリアを生成する光吸収層(3)と、前記光吸収層が生成したキャリアのうちの少なくとも一方のキャリアをメインキャリアとして増倍する増倍層(5)と、オーミック接触を得るためのコンタクト層(6)とを含む複数の半導体層(2〜6)が積層されているアバランシェフォトダイオードにおいて、
前記コンタクト層は、複数の前記半導体層のうちの前記半導体基板から最も離れた最離層として積層され、前記最離層に接する次離層との界面近傍において、前記次離層の面が、前記コンタクト層の面より大きく、前記コンタクト層と接しない部分を有することを特徴とするアバランシェフォトダイオード。
In the mesa structure formed on the semiconductor substrate (1), a light absorption layer (3) that absorbs incident light to generate carriers, and at least one of the carriers generated by the light absorption layer In an avalanche photodiode in which a plurality of semiconductor layers (2 to 6) including a multiplication layer (5) that multiplies as a main carrier and a contact layer (6) for obtaining ohmic contact are laminated,
The contact layer is stacked as the most distant layer farthest from the semiconductor substrate among the plurality of semiconductor layers, and in the vicinity of the interface with the next dissociation layer in contact with the distant layer, the surface of the next separation layer is An avalanche photodiode having a portion larger than a surface of the contact layer and not in contact with the contact layer.
前記光吸収層で生成された電子正孔対のうちの正孔がメインキャリアとなり、前記増倍層で増倍されるようにしたことを特徴とする請求項2に記載のアバランシェフォトダイオード。   The avalanche photodiode according to claim 2, wherein holes in the electron-hole pair generated in the light absorption layer serve as main carriers and are multiplied in the multiplication layer. 前記光吸収層に入射する光信号は、前記半導体基板における、前記半導体層が形成された面の反対側の面である裏面側から入射するようにしたことを特徴とする請求項2に記載のアバランシェフォトダイオード。   The optical signal incident on the light absorption layer is incident on a back surface side of the semiconductor substrate, which is a surface opposite to the surface on which the semiconductor layer is formed. Avalanche photodiode.
JP2004096000A 2004-03-29 2004-03-29 Photodetector and avalanche photodiode Pending JP2005286000A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004096000A JP2005286000A (en) 2004-03-29 2004-03-29 Photodetector and avalanche photodiode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004096000A JP2005286000A (en) 2004-03-29 2004-03-29 Photodetector and avalanche photodiode

Publications (1)

Publication Number Publication Date
JP2005286000A true JP2005286000A (en) 2005-10-13

Family

ID=35184069

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004096000A Pending JP2005286000A (en) 2004-03-29 2004-03-29 Photodetector and avalanche photodiode

Country Status (1)

Country Link
JP (1) JP2005286000A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009252769A (en) * 2008-04-01 2009-10-29 Nec Corp Semiconductor light-receiving element
JP2015177167A (en) * 2014-03-18 2015-10-05 日本電信電話株式会社 avalanche photodiode
JP2022164531A (en) * 2021-04-16 2022-10-27 聯亜光電工業股▲ふん▼有限公司 Nondiffusion photodiode
JP7428891B2 (en) 2020-03-31 2024-02-07 富士通株式会社 Optical sensors and imaging devices

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009252769A (en) * 2008-04-01 2009-10-29 Nec Corp Semiconductor light-receiving element
JP2015177167A (en) * 2014-03-18 2015-10-05 日本電信電話株式会社 avalanche photodiode
JP7428891B2 (en) 2020-03-31 2024-02-07 富士通株式会社 Optical sensors and imaging devices
JP2022164531A (en) * 2021-04-16 2022-10-27 聯亜光電工業股▲ふん▼有限公司 Nondiffusion photodiode
US11699771B2 (en) 2021-04-16 2023-07-11 Landmark Optoelectronics Corporation Non-diffusion type photodiode

Similar Documents

Publication Publication Date Title
JP4220688B2 (en) Avalanche photodiode
JP4609430B2 (en) Avalanche photodiode
US8039918B2 (en) Semiconductor photo detector
US20070096240A1 (en) Doped Absorption For Enhanced Responsivity For High Speed Photodiodes
JP5433948B2 (en) Semiconductor photo detector
EP1498960A2 (en) Increased responsivity photodetector
KR101947088B1 (en) Avalanche photodetector
TWI620339B (en) High-speed photodetector
US20100133637A1 (en) Avalanche photodiode
JP2003168818A (en) Order mesa type avalanche photodiode and its fabricating method
US20190019903A1 (en) SILICON WAVEGUIDE INTEGRATED WITH SILICON-GERMANIUM (Si-Ge) AVALANCHE PHOTODIODE DETECTOR
JP2002314118A (en) Photodetector
CN108091720A (en) Uniline carrier photodetector and preparation method thereof
JP4774966B2 (en) Semiconductor photo detector
US20110303949A1 (en) Semiconductor light-receiving element
JP4861388B2 (en) Avalanche photodiode
US20110140168A1 (en) Avalanche phototector with integrated micro lens
JP4985298B2 (en) Avalanche photodiode
JP2005286000A (en) Photodetector and avalanche photodiode
JP6705762B2 (en) Avalanche photodiode
KR20020034100A (en) Avalanche photodiode
TWI731630B (en) Semiconductor light-receiving element and method for manufacturing semiconductor light-receiving element
US20030111675A1 (en) Doped absorption for enhanced responsivity for high speed photodiodes
JP2007504659A (en) Systems and methods having metal-semiconductor-metal (MSM) photodetectors with buried oxide layers
WO2021100088A1 (en) Avalanche photodiode

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060414

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080415

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080916