JP2005281713A - Method for plating substrate - Google Patents
Method for plating substrate Download PDFInfo
- Publication number
- JP2005281713A JP2005281713A JP2004092800A JP2004092800A JP2005281713A JP 2005281713 A JP2005281713 A JP 2005281713A JP 2004092800 A JP2004092800 A JP 2004092800A JP 2004092800 A JP2004092800 A JP 2004092800A JP 2005281713 A JP2005281713 A JP 2005281713A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- plating
- silicon substrate
- plating solution
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electroplating Methods And Accessories (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
本発明は、基板のめっき方法に関するものであり、特に銅などを用いた配線形成に関する。 The present invention relates to a method for plating a substrate, and more particularly to wiring formation using copper or the like.
半導体装置の微細化および高速化に伴い、配線間寄生容量と配線抵抗の増大による信号伝達遅延が問題となっている。信号伝達遅延は、配線間寄生容量と配線抵抗との積に比例するため、両者を低減させる製造プロセス開発が重要となってきている。
配線間寄生容量低減のために、層間絶縁膜として低誘電率膜を適用する技術が開発されてきている。一方、配線抵抗の低減に関しては、従来のアルミニウム配線よりも抵抗の低い銅膜を用いた、銅配線への移行が検討されている。
With the miniaturization and speeding up of semiconductor devices, signal transmission delay due to an increase in parasitic capacitance between wirings and wiring resistance has become a problem. Since the signal transmission delay is proportional to the product of the inter-wiring parasitic capacitance and the wiring resistance, it is important to develop a manufacturing process for reducing both.
In order to reduce the parasitic capacitance between wirings, a technique for applying a low dielectric constant film as an interlayer insulating film has been developed. On the other hand, regarding the reduction of the wiring resistance, a shift to a copper wiring using a copper film having a resistance lower than that of a conventional aluminum wiring has been studied.
図6、図8、および図9は、従来のめっき方法を用いた半導体装置の製造工程を示す断面図である。なお、これらの図において、同一部分には同一符号を付して、重複する説明を省略する。
銅膜はドライエッチングによる加工が困難であるため、従来の銅配線の形成においては、図6に示すように上層絶縁膜19に形成した幅の狭い配線溝20a、幅の広い配線溝20bに銅膜を埋め込み、配線溝20aおよび配線溝20bの外部に形成した銅膜を除去することにより、埋め込み配線を形成する。
なお、図6において、14はシリコン基板、15は下層絶縁膜、16はストッパー膜、17は下層金属配線、18はビアホールを示す。
6, 8, and 9 are cross-sectional views illustrating a manufacturing process of a semiconductor device using a conventional plating method. In these drawings, the same portions are denoted by the same reference numerals, and redundant description is omitted.
Since the copper film is difficult to process by dry etching, in the conventional formation of copper wiring, as shown in FIG. 6, the
In FIG. 6, 14 is a silicon substrate, 15 is a lower insulating film, 16 is a stopper film, 17 is a lower metal wiring, and 18 is a via hole.
上述の銅膜を埋め込む工程においては、従来から例えば図7に示すようなめっき装置により、基板4の主面にめっきを形成して、図6に示した配線溝20aおよび配線溝20bに銅膜を埋め込む方法が用いられている。
なお、図7において、1はめっき槽、2はめっき液、3は銅シード膜、5は押え板、6は基板ホルダー、7はコンタクト、8は自転軸、11は供給口、12は陽極板、13は電界補正板を示す。
また、均一な膜厚の金属膜を形成するため、従来例の図7に示すように、めっき槽1の内部に電界補正板13を設けてめっき槽1内部の電界分布を均一化している。また、微細な配線溝を埋め込むため、めっき処理のステップを複数設けたり、めっき液に添加剤を含ませたりする方法により埋め込み性を向上させている。
In the above-described process of embedding the copper film, conventionally, for example, a plating apparatus as shown in FIG. 7 is used to form plating on the main surface of the
In FIG. 7, 1 is a plating tank, 2 is a plating solution, 3 is a copper seed film, 5 is a holding plate, 6 is a substrate holder, 7 is a contact, 8 is a rotating shaft, 11 is a supply port, and 12 is an anode plate. , 13 indicate electric field correction plates.
Further, in order to form a metal film having a uniform thickness, as shown in FIG. 7 of the conventional example, an electric
さらに、図7に示す基板4をめっき液2に浸すとき、基板4の表面とめっき液の間に空気が入らないようにする(空気抜き)ことと、めっき膜厚を均一化させるため、基板4の主面を下側に向けたフェイスダウンの向きにして、高速回転させながらめっき液2に浸す必要があった(例えば、特許文献1参照)。
Further, when the
このとき、基板4の主面に沿った方向の基板4とめっき液2との相対速度は、基板4の中心から離れるに従い大きくなる。このため基板4の半径が大きくなるに従い、基板4の中心部における上記相対速度と、基板4の端部における上記相対速度との差が大きくなる。
前述のように、めっき液2には埋め込み性向上のための添加剤が含まれており、基板4に接触する添加剤の量は、基板4の主面に沿った方向の基板4とめっき液2との相対速度に依存する。このため、基板4の半径が大きくなるに従い、基板4の中心部に接触する添加剤の量と、基板4の端部に接触する添加剤の量の差が大きくなる。
At this time, the relative speed between the
As described above, the
一方、基板4の中心が供給口11の直上にある場合、供給口11より供給されるめっき液2は、基板4表面の中心部では表面にほぼ垂直に当たり、基板4表面の端部に向かって基板4の表面に沿って流れる。そのため、基板端部に供給される添加剤の量が中心部と異なり、基板4表面への銅の析出速度も変わる。その結果、添加剤の量が最適化されたものとならず、図8に示すように、微細な孔や溝に埋め込まれた金属膜23中にボイド24が形成されてしまう。さらに、配線溝の外部に形成した金属膜23を除去するとき、図9に示すように、幅の小さい配線溝20aの内部でボイド24が表面に露出して、金属配線の信頼性を低下させてしまう。
なお、図8および図9において、21、21a、21bはバリアメタル膜、22、22a、22bは銅シード膜、23a、23bは金属膜を示す。
On the other hand, when the center of the
8 and 9,
このように、基板の主面にめっきを形成して、配線溝に銅膜を埋め込む工程において、基板を回転させながらめっき液に浸すとき、基板の主面に沿った方向の基板とめっき液との相対速度は、基板端部に近いほど大きくなり、基板と接触するめっき液に含まれる添加剤の量は、基板の中心部と端部で大きく異なる。
このため、基板の全面に亘って埋め込み特性が最適化されず、配線溝に埋め込まれた金属膜中にボイドが発生し、その後の工程においてボイドが表面に露出して金属配線の信頼性を低下させてしまうという問題があった。
For this reason, the embedding characteristics are not optimized over the entire surface of the substrate, voids are generated in the metal film embedded in the wiring grooves, and the voids are exposed on the surface in the subsequent process, reducing the reliability of the metal wiring. There was a problem of letting it go.
上述のように、従来のめっき方法では、埋め込み金属配線をめっき装置により形成するとき、基板と接触するめっき液に含まれる添加剤の量が、基板の中心部と端部で大きく異なるため、基板全面に亘って埋め込み特性が最適化されず、埋め込み金属配線にボイドが発生してしまうという課題があった。 As described above, in the conventional plating method, when the buried metal wiring is formed by the plating apparatus, the amount of the additive contained in the plating solution in contact with the substrate is greatly different between the central portion and the end portion of the substrate. There is a problem that the embedding characteristics are not optimized over the entire surface, and voids are generated in the embedded metal wiring.
本発明は、上記課題を解決するためになされたもので、めっき形成による埋め込み金属配線の形成において、基板全面に亘って均一で良好な埋め込み特性を得ることができる、めっき方法を提供することを目的とする。 The present invention has been made to solve the above problems, and provides a plating method capable of obtaining uniform and good embedding characteristics over the entire surface of a substrate in the formation of embedded metal wiring by plating. Objective.
本発明に係るめっき方法は、めっき槽の中のめっき液に基板を浸し、前記基板の主面に沿った方向の前記基板と前記めっき液との相対速度を0.03〜1.5m/秒の範囲となるようにして、前記基板と前記めっき液とを相対的に移動させながら前記基板の主面にめっきを形成することを特徴とする。
本発明のその他の特徴については、以下において詳細に説明する。
In the plating method according to the present invention, a substrate is immersed in a plating solution in a plating tank, and a relative speed between the substrate and the plating solution in a direction along the main surface of the substrate is set to 0.03 to 1.5 m / second. In this range, plating is formed on the main surface of the substrate while relatively moving the substrate and the plating solution.
Other features of the present invention are described in detail below.
本発明によれば、めっき形成による埋め込み金属配線の形成において、基板全面に亘って均一で良好な埋め込み特性を得ることができる、めっき方法を得ることができる。 According to the present invention, it is possible to obtain a plating method capable of obtaining uniform and good embedding characteristics over the entire surface of a substrate in the formation of embedded metal wiring by plating.
実施の形態
本実施の形態によるめっきの形成方法として、半導体基板の主面上に絶縁膜を形成し、その絶縁膜の中に、めっき装置を用いて埋め込み銅配線を形成する例について説明する。
Embodiment As an example of a method for forming plating according to the present embodiment, an example in which an insulating film is formed on a main surface of a semiconductor substrate and a buried copper wiring is formed in the insulating film using a plating apparatus will be described.
図1は、本実施の形態の金属配線を形成する工程において用いる、めっき装置の概略を示す断面図である。
図1において、上部に開口部を有するめっき槽1の中に、めっき液2が入れてある。めっき槽1の上部から、基板4をフェイスダウンの向き(基板4の主面が下向き)にしてめっき液2の中に浸すことにより、基板4の主面上にめっきを形成することができる。
FIG. 1 is a cross-sectional view schematically showing a plating apparatus used in the process of forming the metal wiring of the present embodiment.
In FIG. 1, a
まず、めっき装置の構成について説明する。
基板4は、押え板5および基板ホルダー6により固定されている。基板4の主面上には、基板4の主面に電気を導通させるための銅シード膜3が形成されている。また、基板4に電流を流すためのコンタクト7は基板ホルダー6の内側に沿って取り付けられ、コンタクト7の先端が銅シード膜3と導通可能となるように接触している。また、自転軸8は、下端部が押え板5の中心部で基板4の主面と垂直方向に取り付けられ、上端部は回転アーム9に取り付けられている。回転アーム9は、めっき槽1の中心部の上にある公転軸10に取り付けられ、自転軸8をめっき槽1の中で公転させることができる。
めっき槽1の内部において、底部の中心には、めっき液2を供給するための供給口11が設けてある。また、供給口11の周囲には、含リン銅からなる陽極板12が取り付けてある。さらに、側壁には電界補正板13が取り付けてある。
First, the configuration of the plating apparatus will be described.
The
In the
次に、基板4の主面上に金属を析出させる方法について説明する。
まず、図1に示したように、供給口11よりめっき槽1の内部に供給されためっき液2は、供給口11の直上に向かって上昇し、めっき槽1の上部でシリコン基板14の主面方向に沿って水平の向き(図1のDの方向)に流れ、さらにめっき槽1の端部でオーバーフローする。オーバーフローしためっき液2は回収されて、再び供給口11からめっき槽1の内部に供給される。
ここで、陽極板12から基板4に向かって電流を流すと、陽極板12の表面では、陽極板12を構成する金属が電子を放出して金属イオンとなり、めっき液2の中に溶出する。また、基板4の主面上には銅シード膜3が形成されており、コンタクト7を介して電流を流すと、溶出した金属イオンが銅シード膜3の表面で電子を受け取ることができ、基板4の主面上に金属となって析出する。
Next, a method for depositing metal on the main surface of the
First, as shown in FIG. 1, the
Here, when a current is passed from the
ここで、図1に示しためっき装置では、自転軸8を回転アーム9の長手方向に沿った方向(Aの方向)に移動させることにより、基板4をその主面と平行方向に変位させながら、めっき形成を行うことができる。
また、自転軸8を回転(Bの方向で、時計周り、反時計周りいずれも可能)させることにより、基板4をその主面の垂直軸の周りに自転させながら、めっき形成を行うことができる。
さらに、回転アーム9を公転軸10の周りに回転(Cの方向で、時計周り、反時計周りいずれも可能)させることにより、めっき槽1の中で基板4を公転させながら、めっき形成を行うことができる。
Here, in the plating apparatus shown in FIG. 1, the
In addition, by rotating the rotation shaft 8 (both clockwise and counterclockwise in the direction B), plating can be performed while rotating the
Furthermore, by rotating the rotating arm 9 around the revolution axis 10 (both clockwise and counterclockwise in the direction of C is possible), plating is performed while the
図2、図3、および図5は、本実施の形態のめっき形成方法により、図1に示しためっき装置を用いて、埋め込み銅配線を形成する半導体装置の製造方法を、半導体装置の断面により順を追って説明する工程説明図である。本実施の形態では、半導体装置を形成するための基板として、直径300mmのシリコン基板を用いる。なお、これらの図において、同一部分には同一符号を付して、重複する説明を省略する。 2, 3, and 5 show a method of manufacturing a semiconductor device in which a buried copper wiring is formed using the plating apparatus shown in FIG. 1 by the plating method of the present embodiment. It is process explanatory drawing demonstrated in order. In this embodiment, a silicon substrate having a diameter of 300 mm is used as a substrate for forming a semiconductor device. In these drawings, the same portions are denoted by the same reference numerals, and redundant description is omitted.
図2は、本実施の形態における半導体装置の製造工程で、シリコン基板の主面上に、リソグラフィおよびエッチングにより配線溝を形成した後の断面図である。図2では、シリコン基板14の上に、シリコン酸化膜などからなる下層絶縁膜15とシリコン窒化膜からなるストッパー膜16を形成し、下層絶縁膜15の中にアルミニウムなどからなる下層金属配線17を形成している。また、ストッパー膜16と下層絶縁膜15を開口してビアホール18を形成し、さらに、リソグラフィおよびエッチングによりシリコン酸化膜などからなる上層絶縁膜19を開口して配線溝20aおよび配線溝20bを形成している。配線溝20aは幅が約170nm、深さが1000nm程度である。一方、配線溝20bは幅が約2000nm、深さが1000nm程度である。従って、配線溝20aは、配線溝20bと深さがほぼ同一で、幅が小さい配線溝である。
FIG. 2 is a cross-sectional view after forming a wiring groove on the main surface of the silicon substrate by lithography and etching in the manufacturing process of the semiconductor device according to the present embodiment. In FIG. 2, a lower insulating
次に、図3に示すように、配線溝20aおよび配線溝20bの内面に、密着層として、Taからなるバリアメタル膜21を30nm程度の膜厚で形成する。このとき、バリアメタル膜21は配線溝20aおよび配線溝20bの内面に溝を残している。
次に、バリアメタル膜21で形成された溝の内面に、めっきを形成するための銅シード膜22を物理気相成長により、75nm程度の膜厚で、溝を残すように形成する。
Next, as shown in FIG. 3, a
Next, a
さらに、図3に示すように、銅シード膜22で形成された溝の内面に、銅膜23を図1に示しためっき装置により、1000nm程度の膜厚で形成する。
ここで、銅膜23を形成する工程について、詳細に説明する。図1に示しためっき液2としては、硫酸銅浴を用いる。硫酸銅浴とは、硫酸銅、硫酸、水を主成分とし、微量の塩素イオンや添加剤を加えたものである。
Further, as shown in FIG. 3, a
Here, the process of forming the
ここで、めっき槽1の中のめっき液2にシリコン基板14を浸し、シリコン基板14の主面に沿った方向のシリコン基板14とめっき液2の相対速度が0.03〜1.5m/秒の範囲となるようにして、シリコン基板14とめっき液2とを相対的に移動させながら、シリコン基板14の主面にめっきを形成する。以下、その具体的な方法について説明する。
Here, the
第一のめっき形成方法は、めっき槽1の上部付近において、シリコン基板14の主面に沿った方向のめっき液2の流速が、0.03〜1.5m/秒の範囲となるように、めっき液2の流速を調節してめっきを形成する方法である。
このとき、シリコン基板14の主面に沿った方向のめっき液2の流速が、0.03〜1.5m/秒の範囲となるような位置にシリコン基板14を固定してめっき形成を行うようにする。
例えば、めっき槽1の内部で、供給口11の端部の直上から、シリコン基板14の端部が50mm以上外側に離れた位置にシリコン基板14を固定し、シリコン基板14の主面に沿った方向のめっき液の流速が、シリコン基板14全面に亘って0.1〜0.3m/秒の範囲となるようにして、めっきを形成する。
In the first plating forming method, in the vicinity of the upper part of the
At this time, the plating is performed by fixing the
For example, in the
次に、第二のめっき形成方法は、自転軸8を回転アーム9の長手方向に沿った方向(図1のA)に移動させることにより、シリコン基板14をシリコン基板14の主面と平行方向に変位させながら、めっきを形成する方法である。このとき、シリコン基板14の主面に沿った方向のシリコン基板14とめっき液2との相対速度が0.03〜1.5m/秒の範囲となるように、めっき液2の流速、シリコン基板14を変位させる範囲、方向、および速度を調節して行う。
例えば、めっき槽1の中の、シリコン基板14の主面に沿った方向のめっき液2の流速が0.1〜0.2m/秒となる領域内で、シリコン基板14の主面に沿った方向のシリコン基板14とめっき液2の相対速度が、シリコン基板14全面に亘って0.03〜1.5m/秒の範囲となるようにシリコン基板14を変位させながら、めっきを形成する。
Next, in the second plating forming method, the
For example, in the region where the flow rate of the
次に、第三のめっき形成方法は、自転軸8を回転(図1のB)させることにより、シリコン基板14をシリコン基板14主面の垂直軸の周りに自転させながら、めっきを形成する方法である。このとき、シリコン基板14の主面に沿った方向のシリコン基板14とめっき液2との相対速度が0.03〜1.5m/秒の範囲となるように、めっき液2の流速、シリコン基板14を自転させる位置、および回転速度を調節してめっき形成を行うようにする。
例えば、30rpmの回転速度でシリコン基板14を自転さながら、めっきを形成する。このとき、シリコン基板14の端部では速度が0.47m/秒となり、中心部ではほぼ0m/秒となるので、めっき液2の流速を適宜調節して、シリコン基板14の主面に沿った方向のシリコン基板14とめっき液2との相対速度が、シリコン基板14全面に亘って0.03〜1.5m/秒の範囲となるように、めっき液2の流速を調節する。
Next, the third plating forming method is a method of forming plating while rotating the rotation shaft 8 (B in FIG. 1) to rotate the
For example, the plating is formed while rotating the
さらに、第四のめっき形成方法は、回転アーム9を公転軸10の周りに回転(図1のC)させることにより、めっきを形成する方法である。このとき、シリコン基板14の主面に沿った方向のシリコン基板14とめっき液2との相対速度が0.03〜1.5m/秒の範囲となるように、めっき液2の流速、シリコン基板14を公転させる半径、公転速度を適宜調節してめっき形成を行うようにする。
例えば、シリコン基板14の公転半径が200mm、公転速度が20rpmとなるように公転させながら、めっきを形成するようにする。このとき、公転する最も内側の速度は0.1m/秒、最も外側の速度は0.37m/秒となる。このようにして、シリコン基板14の主面に沿った方向のシリコン基板14とめっき液2の相対速度が、シリコン基板14全面に亘って0.03〜1.5m/秒の範囲となるように、めっき液2の流速を適宜調節してめっき形成を行うようにする。
Furthermore, the fourth plating forming method is a method of forming plating by rotating the rotating arm 9 around the revolution axis 10 (C in FIG. 1). At this time, the flow rate of the
For example, the plating is formed while revolving so that the revolution radius of the
以上、第一、第二、第三、および第四のめっき形成方法について説明したが、これらの形成方法を適宜組み合わせることにより、シリコン基板14の主面に沿った方向のシリコン基板14とめっき液2との相対速度が、シリコン基板14全面に亘って0.03〜1.5m/秒の範囲となるようにして、めっき形成を行うようにしても良い。
The first, second, third, and fourth plating forming methods have been described above. By appropriately combining these forming methods, the
図4は、前述の第三のめっき形成方法により銅膜23(図3参照)を形成したとき、配線溝20aの内部に発生するボイドの発生率を、シリコン基板14の回転速度ごとに比較したグラフである。E、Fはそれぞれシリコン基板14の中心部、端部のボイド発生率である。なお、ここでは、めっき液2の流速はゼロとみなせるものとする。
シリコン基板14の回転速度が150rpmのとき、シリコン基板14の中心部のボイド発生率Eは3%、端部でのボイド発生率Fは9%である。次に、回転速度が100rpmのとき、シリコン基板14の中心部のボイド発生率Eは0%、端部でのボイド発生率Fは6%となる。さらに、回転速度を2rpmとしたときは、中心部のボイド発生率Eおよび端部でのボイド発生率Fは、いずれも0%となる。また、図示しないが、回転速度をゼロとしたときは、中心部および端部のいずれにおいても、2rpmの場合よりもボイド発生率はやや大きくなる。
さらに、図示しないが、回転速度が30〜60rpmの範囲であるとき、シリコン基板14端部でのボイド発生率を再現性良く小さくすることができる。
FIG. 4 compares the incidence of voids generated inside the
When the rotation speed of the
Furthermore, although not shown, when the rotational speed is in the range of 30 to 60 rpm, the void generation rate at the end of the
ここで、本実施の形態では、直径が300mmのシリコン基板を用いたので、2rpm、100rpm、150rpmでシリコン基板14を自転させたとき、シリコン基板14の端部における速度はそれぞれ0.03m/秒、1.6m/秒、2.4m/秒である。
シリコン基板14の端部のボイド発生率Fに着目すると、端部の速度を0.03〜1.5m/秒の範囲とすることにより、ボイド発生率が減少すると考えられる。
従って、シリコン基板14の主面に沿った方向のシリコン基板14とめっき液2との相対速度がシリコン基板14全面に亘って0.03〜1.5m/秒の範囲であるとき、配線溝20aの内部に発生するボイドの発生率を小さくすることができる。
また、回転速度が30〜60rpmの範囲であるとき、シリコン基板14の端部の速度は0.5〜0.9m/秒であるので、上記相対速度を0.5〜0.9m/秒の範囲となるようにすれば、ボイド発生率を再現性良く小さくすることができ、さらに好適である。
Here, in this embodiment, since a silicon substrate having a diameter of 300 mm is used, when the
Focusing on the void generation rate F at the end of the
Accordingly, when the relative velocity between the
Further, when the rotational speed is in the range of 30 to 60 rpm, the speed of the end portion of the
この結果は、以下のように説明することができる。
シリコン基板14の主面に沿った方向のシリコン基板14とめっき液2との相対速度が0.03m/秒よりも小さい場合、又は1.5m/よりも大きい場合、シリコン基板14の主面にほぼ平行に沿って流れるめっき液2は、配線溝20aの中に入りにくくなる。このため、配線溝20aの中でめっき液2の流れが非常に小さくなり、配線溝20aの開口部付近に添加剤が溜まってしまう。この結果、この部分での銅の析出が極端に抑制され、ボイドが形成されてしまう。
これに対して、シリコン基板14の主面に沿った方向のシリコン基板14とめっき液2との相対速度が0.03〜1.5m/秒の範囲である場合は、めっき液2は配線溝20aの中にも安定に入り、配線溝20aの開口部付近に添加剤が溜まることがないので、ボイドの形成を防ぐことができる。
This result can be explained as follows.
When the relative velocity between the
On the other hand, when the relative speed between the
この後、図5に示すように、配線溝20aおよび配線溝20bの外部に形成したバリアメタル膜21、銅シード膜22および銅膜23(図3参照)を化学機械研磨(Chemical Mechanical Polishing;CMP)により除去して、配線溝20aの内部にバリアメタル膜21a,銅シード膜22aとともに埋め込み銅膜23aを形成し、配線溝20bの内部にバリアメタル膜21b,銅シード膜22bとともに埋め込み銅膜23bを形成する。
このとき、銅膜23(図3参照)を形成する工程において、図1に示しためっき槽1の中のめっき液2にシリコン基板14を浸し、シリコン基板14の主面に沿った方向のシリコン基板14とめっき液2の相対速度が0.03〜1.5m/秒の範囲となるようにして、シリコン基板14とめっき液2とを相対的に移動させながら、シリコン基板14の主面にめっきを形成するようにしたので、配線溝20aの内部において、埋め込み銅膜23aにはボイドが発生することなく、銅膜が良好に埋め込まれている。
Thereafter, as shown in FIG. 5, the
At this time, in the step of forming the copper film 23 (see FIG. 3), the
なお、本実施の形態では、シリコン基板14の主面に沿った方向のシリコン基板14とめっき液2の相対速度が0.03〜1.5m/秒の範囲となるようにして、シリコン基板14とめっき液2とを相対的に移動させながら、シリコン基板14の主面にめっきを形成するようにしたが、上記の相対速度を0.5〜0.9m/秒の範囲となるようにすれば、ボイドの発生率を再現性良く抑えることができ、さらに好適である。
また、本実施の形態では、直径が大きい300mmのシリコン基板を用いており、シリコン基板14を自転させることにより上記の相対速度を得る場合には、基板端部の速度が中心部と大きく異なる。従って、本実施の形態で示したように、基板の水平方向の変位、公転、めっき液の流速の調整との組み合わせにより、基板全面に亘って上記の相対速度を均一化させることもできるので、大口径の基板を用いる場合には、好適である。
In the present embodiment, the relative speed of the
Further, in this embodiment, a silicon substrate having a large diameter of 300 mm is used, and when the above relative speed is obtained by rotating the
以上、説明したように、本実施の形態では、めっき槽1の中のめっき液2にシリコン基板14を浸し、シリコン基板14の主面に沿った方向のシリコン基板14とめっき液2の相対速度が0.03〜1.5m/秒の範囲となるようにして、シリコン基板14とめっき液2とを相対的に移動させながら、シリコン基板14の主面にめっきを形成するようにした。
このように形成することにより、埋め込みを行う配線溝や孔の中に銅膜を埋め込むとき、添加剤が配線溝や孔の開口部付近に溜まってしまうことを防ぎ、ボイドの発生を抑制することができる。
As described above, in the present embodiment, the
By forming in this way, when the copper film is embedded in the wiring groove or hole to be embedded, the additive is prevented from collecting near the opening of the wiring groove or hole, and the generation of voids is suppressed. Can do.
従って、めっき形成による埋め込み金属配線の形成において、基板全面に亘って均一で良好な埋め込み特性を得ることができる、優れた半導体装置の製造方法を得ることができる。 Therefore, in the formation of the buried metal wiring by plating, an excellent method for manufacturing a semiconductor device can be obtained, which can obtain uniform and good filling characteristics over the entire surface of the substrate.
1 めっき槽、2 めっき液、3 銅シード膜、4 基板、5 押え板、6 基板ホルダー、7 コンタクト、8 自転軸、9 回転アーム、10 公転軸、11 供給口、12 陽極板、13 電界補正板、14 シリコン基板、15 下層絶縁膜、16 ストッパー膜、17 下層金属配線、18 ビアホール、19 上層絶縁膜、20a 配線溝、20b 配線溝、21 バリアメタル膜、22 銅シード膜、23 銅膜、24 ボイド。
DESCRIPTION OF
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004092800A JP2005281713A (en) | 2004-03-26 | 2004-03-26 | Method for plating substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004092800A JP2005281713A (en) | 2004-03-26 | 2004-03-26 | Method for plating substrate |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005281713A true JP2005281713A (en) | 2005-10-13 |
Family
ID=35180436
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004092800A Pending JP2005281713A (en) | 2004-03-26 | 2004-03-26 | Method for plating substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005281713A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010168643A (en) * | 2008-12-24 | 2010-08-05 | Mitsubishi Shindoh Co Ltd | Method and apparatus for producing plated copper strip material |
-
2004
- 2004-03-26 JP JP2004092800A patent/JP2005281713A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010168643A (en) * | 2008-12-24 | 2010-08-05 | Mitsubishi Shindoh Co Ltd | Method and apparatus for producing plated copper strip material |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW441015B (en) | Dual-damascene interconnect structures and methods for fabricating same | |
US9165824B2 (en) | Interconnects with fully clad lines | |
US9543198B2 (en) | Structure and method for forming interconnect structure | |
US8293647B2 (en) | Bottom up plating by organic surface passivation and differential plating retardation | |
US11569126B2 (en) | Interconnect wires including relatively low resistivity cores | |
US8080147B2 (en) | Electrolytic plating method and semiconductor device manufacturing method | |
JPH11274157A (en) | Minute wiring forming method | |
JP2007194540A (en) | Method for manufacturing semiconductor device, and polishing apparatus | |
JP2010225682A (en) | Semiconductor device and manufacturing method thereof | |
US20090081812A1 (en) | Production method for semiconductor device | |
US20080286962A1 (en) | Method for fabricating metal pad | |
JP2005281713A (en) | Method for plating substrate | |
KR20040007863A (en) | Method of forming a copper wiring in a semiconductor device | |
US10622250B2 (en) | Dielectric gap fill evaluation for integrated circuits | |
JP2009146958A (en) | Semiconductor device and method for manufacturing the same | |
TWI579967B (en) | Method of manufacturing semiconductor device with recess | |
KR100826784B1 (en) | Fabricating method of metal line in semiconductor device | |
TWI729660B (en) | Method of fine redistribution interconnect formation for advanced packaging applications | |
CN102044488A (en) | Dual-damascene structure and production method thereof | |
US20070264815A1 (en) | Method for fabricating semiconductor device | |
KR19990026626A (en) | Method of forming metal wiring in semiconductor process | |
KR100772252B1 (en) | Method for manufacturing the copper line | |
KR100620712B1 (en) | Method for Recovering of Dishing Effect | |
KR100755112B1 (en) | Method for manufacturing inductor of semiconductor device | |
KR20060067746A (en) | Method for forming the copper interconnection of semiconductor device |