JP2005277327A - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor device Download PDFInfo
- Publication number
- JP2005277327A JP2005277327A JP2004092194A JP2004092194A JP2005277327A JP 2005277327 A JP2005277327 A JP 2005277327A JP 2004092194 A JP2004092194 A JP 2004092194A JP 2004092194 A JP2004092194 A JP 2004092194A JP 2005277327 A JP2005277327 A JP 2005277327A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- semiconductor device
- film
- barrier metal
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、半導体装置の製造方法に関し、更に詳細には、窒化金属層を備える半導体装置の製造に、特に好適に適用される半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device particularly suitably applied to the manufacture of a semiconductor device having a metal nitride layer.
ＤＲＡＭ（Dynamic Random Access Memory）では、製品の小型化や高集積化の要請に対応して、素子の微細化が進められている。素子の微細化を進めるにあたっては、記憶保持を行うキャパシタについて十分な静電容量を確保する必要がある。このため、キャパシタの構造として、キャパシタを立体化して電極部分の面積を増加させ、或いは、キャパシタの構造をＭＩＳ（Metal Insulator Silicon）構造から容量絶縁膜を薄く形成できるＭＩＭ（Metal Insulator Metal）構造に移行させる試みが成されている。 In DRAM (Dynamic Random Access Memory), miniaturization of elements is being promoted in response to demands for miniaturization and high integration of products. In proceeding with the miniaturization of elements, it is necessary to secure a sufficient capacitance for a capacitor that holds data. Therefore, as the capacitor structure, the capacitor is three-dimensionalized to increase the area of the electrode portion, or the capacitor structure is changed from a MIS (Metal Insulator Silicon) structure to a MIM (Metal Insulator Metal) structure capable of forming a thin capacitive insulating film. Attempts have been made to migrate.
図１０に、ＭＩＭ構造を有するキャパシタを備えた従来の半導体装置の一例を示す。半導体装置１０２は、層間絶縁膜１３中に設けられたシリンダ孔２３内、及び層間絶縁膜１３上に形成されたキャパシタ１９を備える。キャパシタ１９は、ルテニウム（Ｒｕ）から成る下部電極１６、酸化タンタル（Ｔａ2Ｏ5）から成る容量絶縁膜１７、及びルテニウムから成る上部電極１８から構成される。
FIG. 10 shows an example of a conventional semiconductor device provided with a capacitor having an MIM structure. The
層間絶縁膜１３の下部に形成された層間絶縁膜１２にはキャパシタ接続孔２１が設けられ、キャパシタ１９は、キャパシタ接続孔２１内に形成された、バリアメタル１５、コンタクトメタル１４、及びポリシリコンプラグ１１を介して図示しない選択用トランジスタと接続されている。バリアメタル１５は、下部電極１６を構成するルテニウムとポリシリコンプラグ１１との反応を防止するため、コンタクトメタル１４は、バリアメタル１５とポリシリコンプラグ１１との間の接触抵抗を低減するためにそれぞれ設けられている。バリアメタル１５は、例えば有機金属を原料とする化学気相成長法（ＭＯ−ＣＶＤ法）を用いて形成される。
The
ところで、ＭＯ−ＣＶＤ法を用いてバリアメタルを形成する場合、ＭＯ−ＣＶＤ法による成膜とプラズマ処理とを交互に繰り返し、全体として所望の厚さの膜を形成する方法が広く採用されている。これは、ＭＯ−ＣＶＤ法を用いた成膜によって、バリアメタル中に炭素等の不純物が残留し、バリアメタルの抵抗率が高くなり、或いは、膜の抵抗率が時間の経過と共に上昇することを考慮し、プラズマ処理によってその都度不純物を除去するものである。このようなプラズマ処理については、例えば特許文献１に記載されている。 By the way, when forming a barrier metal using the MO-CVD method, a method of forming a film having a desired thickness as a whole is widely adopted by alternately repeating the film formation by the MO-CVD method and the plasma treatment. . This is because impurities such as carbon remain in the barrier metal due to film formation using the MO-CVD method, and the resistivity of the barrier metal increases, or the resistivity of the film increases with time. In consideration, impurities are removed each time by plasma treatment. Such plasma processing is described in, for example, Patent Document 1.
ところが、本発明者は、成膜とプラズマ処理とを交互に繰り返して膜形成を行っても、コンタクト孔やスルーホール内にプラグの一部として形成されたバリアメタルは十分に低抵抗化されない問題があることを見いだした。 However, the present inventor does not sufficiently reduce the resistance of the barrier metal formed as part of the plug in the contact hole or the through hole even when the film formation and the plasma treatment are alternately repeated. Found that there is.
ここで、特許文献２では、シリコン基板上にＭＯ−ＣＶＤ法を用いて窒化チタン膜を成膜した後、ＮＨ3雰囲気中で、基板温度を窒化チタン膜の成膜温度と略同じ450℃程度か或いはそれ以下の温度に保持した熱処理を行い、成膜された窒化チタン膜のシート抵抗の経時的な増大を抑制している。しかし、コンタクト孔やスルーホール内にバリアメタルを形成した後に、特許文献２に記載の熱処理を行っても、抵抗の低減は不十分であった。 Here, in Patent Document 2, after a titanium nitride film is formed on a silicon substrate using the MO-CVD method, the substrate temperature is about 450 ° C. which is substantially the same as the deposition temperature of the titanium nitride film in an NH 3 atmosphere. Alternatively, heat treatment is performed at a temperature lower than that to suppress an increase in sheet resistance of the formed titanium nitride film over time. However, even when the heat treatment described in Patent Document 2 is performed after the barrier metal is formed in the contact hole or the through hole, the reduction in resistance is insufficient.
コンタクト孔内に形成されたバリアメタルが十分に低抵抗化されないと、例えば下部電極１６とポリシリコンプラグ１１との間の抵抗を十分に低減することが出来ない。この場合、キャパシタ１９に蓄えられた電荷を十分な速度で読み出すことが出来ず、メモリセルの動作に障害となる。
本発明は、上記に鑑み、低抵抗な窒化金属層を形成する半導体装置の製造方法を提供することを目的とする。 In view of the above, an object of the present invention is to provide a method for manufacturing a semiconductor device in which a low-resistance metal nitride layer is formed.
上記目的を達成するため、本発明の第１発明に係る半導体装置の製造方法は、ＭＯ−ＣＶＤによる成膜及びプラズマ処理を用いて、窒化金属層を形成するステップと、
基板温度を500℃以上として、前記窒化金属層を窒化性ガス雰囲気下で熱処理するステップとを有することを特徴としている。
In order to achieve the above object, a method of manufacturing a semiconductor device according to the first aspect of the present invention includes a step of forming a metal nitride layer using MO-CVD film formation and plasma treatment,
And heat-treating the metal nitride layer in a nitriding gas atmosphere at a substrate temperature of 500 ° C. or higher.
また、本発明の第２発明に係る半導体装置の製造方法は、絶縁層内に形成された孔の下部にシリコンプラグを形成するステップと、
前記シリコンプラグ上部の孔内部に、ＭＯ−ＣＶＤによる成膜及びプラズマ処理を用いて窒化金属からなるバリアメタル層を形成するステップと、
基板温度を500℃以上として、前記バリアメタル層を窒化性ガス雰囲気下で熱処理するステップと
前記バリアメタル層の上部を除去するステップと、
前記上部を除去したバリアメタル層の上部に金属層を形成するステップとを有することを特徴としている。
According to a second aspect of the present invention, there is provided a method for manufacturing a semiconductor device, comprising: forming a silicon plug below a hole formed in an insulating layer;
Forming a barrier metal layer made of metal nitride using MO-CVD film formation and plasma treatment in the hole above the silicon plug; and
Heat treating the barrier metal layer in a nitriding gas atmosphere at a substrate temperature of 500 ° C. or higher; removing the upper portion of the barrier metal layer;
Forming a metal layer on the upper portion of the barrier metal layer from which the upper portion has been removed.
更に、本発明の第３発明に係る半導体装置の製造方法は、層間絶縁膜上及び該層間絶縁膜に形成された孔の内部に、ＭＯ−ＣＶＤによる成膜及びプラズマ処理を用いて、前記孔の径よりも十分に薄い第１の窒化金属層を形成するステップと、
基板温度を500℃以上として、前記第１の窒化金属層を窒化性ガス雰囲気下で熱処理するステップと、
前記第１の窒化金属層のうち、前記層間絶縁膜上に形成された部分を除去するステップと、
前記第１の窒化金属層及び層間絶縁膜上に、前記孔の径よりも十分に薄い容量絶縁膜を形成するステップと、
ＭＯ−ＣＶＤによる成膜及びプラズマ処理を用いて、前記容量絶縁膜上に、前記孔の径よりも十分に薄い第２の窒化金属層を形成するステップと、
基板温度を500℃以上として、前記第２の窒化金属層を窒化性ガス雰囲気下で熱処理するステップと、
前記第１の窒化金属層、容量絶縁膜、及び、第２の窒化金属層をキャパシタに形成するステップとを順次に有することを特徴としている。
Furthermore, in the method of manufacturing a semiconductor device according to the third aspect of the present invention, the hole is formed on the interlayer insulating film and inside the hole formed in the interlayer insulating film using film formation by MO-CVD and plasma treatment. Forming a first metal nitride layer that is sufficiently thinner than the diameter of
Heat-treating the first metal nitride layer in a nitriding gas atmosphere at a substrate temperature of 500 ° C. or higher;
Removing a portion of the first metal nitride layer formed on the interlayer insulating film;
Forming a capacitor insulating film sufficiently thinner than the diameter of the hole on the first metal nitride layer and the interlayer insulating film;
Forming a second metal nitride layer that is sufficiently thinner than the diameter of the hole on the capacitive insulating film using film formation by MO-CVD and plasma treatment;
Heat-treating the second metal nitride layer in a nitriding gas atmosphere at a substrate temperature of 500 ° C. or higher;
And sequentially forming the first metal nitride layer, the capacitor insulating film, and the second metal nitride layer in the capacitor.
本発明の第１発明によれば、基板温度を500℃以上として、窒化金属層を窒化性ガス雰囲気下で熱処理することにより、プラズマ処理が施されていない高抵抗な窒化金属層の部分（非処理部）を効果的に低抵抗化することが出来る。本発明の第２発明によれば、コンタクト孔内に形成され、プラズマ処理が施されていない高抵抗なバリアメタル層の部分（非処理部）を効果的に低抵抗化することが出来る。これによって、キャパシタに蓄積された電荷の読み出し速度を速くして、高速動作が可能な半導体装置を得ることが出来る。本発明の第２発明の好適な実施態様では、前記金属層が、ルテニウム、白金、イリジウム、酸化ルテニウム、又は、酸化イリジウムである。 According to the first aspect of the present invention, the metal nitride layer is heat-treated in a nitriding gas atmosphere at a substrate temperature of 500 ° C. or higher, so that the portion of the high-resistance metal nitride layer not subjected to plasma treatment (non- The resistance of the processing section can be effectively reduced. According to the second aspect of the present invention, the resistance (non-processed portion) of the high-resistance barrier metal layer formed in the contact hole and not subjected to the plasma treatment can be effectively reduced in resistance. As a result, a semiconductor device capable of high-speed operation can be obtained by increasing the reading speed of the charge accumulated in the capacitor. In a preferred embodiment of the second invention of the present invention, the metal layer is ruthenium, platinum, iridium, ruthenium oxide, or iridium oxide.
本発明の第３発明によれば、低抵抗な下部電極及び上部電極を備えるキャパシタを得ることが出来る。なお、本発明で、「孔の径よりも十分に薄い」とは、孔の径よりも十分に小さな厚さであって、窒化金属層から成るキャパシタの下部電極、絶縁膜、及び上部電極の３層を孔内に有効に形成できる厚さを言う。 According to the third aspect of the present invention, a capacitor including a low-resistance lower electrode and upper electrode can be obtained. In the present invention, “sufficiently thinner than the diameter of the hole” means a thickness sufficiently smaller than the diameter of the hole, and includes a lower electrode, an insulating film, and an upper electrode of a capacitor made of a metal nitride layer. Thickness that can effectively form three layers in the hole.
本発明の好適な実施態様では、前記窒化金属が、窒化チタン、窒化タンタル、又は、窒化タングステンである。本発明の好適な実施態様では、前記窒化性ガスが、ＮＨ3、モノメチルヒドラジン、又は、ジメチルヒドラジンを含む。 In a preferred embodiment of the present invention, the metal nitride is titanium nitride, tantalum nitride, or tungsten nitride. In a preferred embodiment of the present invention, the nitriding gas includes NH 3 , monomethyl hydrazine, or dimethyl hydrazine.
本発明の好適な実施態様では、前記基板温度を、900℃以下とする。下層に形成されるトランジスタの特性への影響を抑制できる。本実施態様では、更に好適には、前記基板温度を、600〜800℃の範囲とする。600℃以上とすることによって、導電層の抵抗をより効果的に低減し、800℃以下とすることによって、下層に形成されるトランジスタの特性への影響をより効果的に抑制できる。 In a preferred embodiment of the present invention, the substrate temperature is 900 ° C. or lower. The influence on the characteristics of the transistor formed in the lower layer can be suppressed. In this embodiment, more preferably, the substrate temperature is set to a range of 600 to 800 ° C. By setting the temperature to 600 ° C. or higher, the resistance of the conductive layer can be more effectively reduced, and by setting the temperature to 800 ° C. or lower, the influence on the characteristics of the transistor formed in the lower layer can be more effectively suppressed.
本発明の実施形態例の説明に先立って、本発明の原理について説明する。図１１（ａ）〜（ｃ）、図１２（ｄ）、（ｅ）に、図１０に示した半導体装置１０２の製造に際して、ポリシリコンプラグ１１と図示しないコンタクトメタルとが埋め込まれたキャパシタ接続孔２１内にバリアメタル１５を形成する各製造段階をそれぞれ示す。
Prior to the description of the embodiments of the present invention, the principle of the present invention will be described. 11A to 11C, 12D, and 12E, a capacitor connection hole in which the
図１１（ａ）に示すように、先ず、キャパシタ接続孔２１内、及び層間絶縁膜１２上に第１層目のバリアメタル１５を成膜する。次いで、図１１（ｂ）に示すように、成膜したバリアメタル１５に対してプラズマ処理による低抵抗化処理を施す。これにより、キャパシタ接続孔２１の底部、及び層間絶縁膜１２上のバリアメタルは低抵抗部１５ａとなる。一方、キャパシタ接続孔２１の側壁部分のバリアメタル１５は、プラズマ処理が施されないので低抵抗化されずに、非処理部１５ｂとして残る。
As shown in FIG. 11A, first, a first-
次に、第２層目のバリアメタルを成膜し、同様にプラズマ処理を施す。これにより、２層構造の低抵抗部１５ａ及び非処理部１５ｂが得られる。引き続き、同様の工程を繰り返し、所望の厚さのバリアメタル１５を形成することにより、図１２（ｄ）に示すように、キャパシタ接続孔２１のコンタクトメタル上と層間絶縁膜１２上に形成された低抵抗部１５ａと、キャパシタ接続孔２１の開口部分に形成された非処理部１５ｂとから成るバリアメタル１５が得られる。
Next, a barrier metal of the second layer is formed and plasma treatment is similarly performed. Thereby, the
次に、ＣＭＰ（化学的機械的研磨）法を用いて、層間絶縁膜１２上のバリアメタル１５を除去する。次いで、ＣＶＤ法を用いて、層間絶縁膜１２上に層間絶縁膜１３を成膜した後、層間絶縁膜１３にシリンダ孔２３を開口する。引き続き、シリンダ孔２３内に、ルテニウムから成る下部電極１６を形成することにより、図１２（ｅ）に示す構造を得る。更に、酸化タンタルから成る容量絶縁膜１７、ルテニウムから成る上部電極１８、及びタングステン膜２０を公知の方法で形成することによって、図１０に示した半導体装置１０２を製造することが出来る。
Next, the
図１３に、上記製造方法に従って製造した半導体装置１０２について、バリアメタル１５近傍の断面を撮影した透過型電子顕微鏡写真を示す。同図より、バリアメタル１５が、低抵抗部１５ａを示すコントラストの濃い部分と、非処理部１５ｂを示すコントラストの薄い部分の２層に分かれていることが理解できる。非処理部１５ｂの抵抗率は10000〜100000μΩ/cmであり、ポリシリコンと比較しても１桁以上高いことが判った。
FIG. 13 shows a transmission electron micrograph of a cross section in the vicinity of the
上記のように、従来の半導体装置の製造方法では、大きな非処理部１５ｂが形成されるので、下部電極１６とポリシリコンプラグ１１との間の抵抗を十分に低減することが出来ない。
As described above, in the conventional method for manufacturing a semiconductor device, since the large
本発明者は、また、本発明に先立ち下記の実験を行った。先ず、図８（ａ）に示すように、半導体基板３１の主面上に絶縁膜３２を形成した。次いで、テトラキスジメチルアミノチタン（ＴＤＭＡＴ）を原料とするＣＶＤ法を用い、図８（ｂ）に示すように、絶縁膜３２上に厚さが50nmの窒化チタンから成るバリアメタル３３を成膜した。成膜条件は、基板温度を450℃、圧力を1.3Torr、Ｈｅ流量を275sccm、Ｎ2流量を300sccmとした。ＴＤＭＡＴはＨｅのバブリングで供給し、そのＨｅの流量を225sccmとした。バリアメタル３３の成膜に際して、キャパシタ接続孔の側面に形成されるバリアメタルの非処理部を模擬するため、プラズマ処理を行わなかった。
The present inventor also conducted the following experiment prior to the present invention. First, as shown in FIG. 8A, the insulating
上記基板を種々のガス雰囲気中で熱処理し、それぞれシート抵抗を調べた。熱処理に用いたガスは、不活性ガスの窒素（Ｎ2）、窒化性ガスのアンモニア（ＮＨ3）、及び還元性ガスの水素（Ｈ2）である。熱処理の基板温度は何れも700℃で、時間は60secである。圧力は、Ｎ2では常圧（ＡＰ）及び3Torr（３Ｔ）に、ＮＨ3及びＨ2では3Torr（３Ｔ）及び6Torr（６Ｔ）にそれぞれ設定した。比較のため、ガス雰囲気中での熱処理を行っていない無処理基板についても、シート抵抗を調べた。 The substrate was heat-treated in various gas atmospheres, and the sheet resistance was examined for each. The gases used for the heat treatment are nitrogen (N 2 ) as an inert gas, ammonia (NH 3 ) as a nitriding gas, and hydrogen (H 2 ) as a reducing gas. The substrate temperatures for the heat treatment are all 700 ° C. and the time is 60 seconds. The pressure was set to normal pressure (AP) and 3 Torr (3T) for N 2 and 3 Torr (3T) and 6 Torr (6T) for NH 3 and H 2 , respectively. For comparison, the sheet resistance was also examined for an untreated substrate that was not heat-treated in a gas atmosphere.
図９に結果を示す。シート抵抗は、Ｎ2雰囲気中及びＨ2雰囲気中で熱処理を行った場合には、無処理の場合と比較して低減は見られない。これに対して、ＮＨ3雰囲気中で熱処理を行った場合には、無処理の場合と比較して大きくシート抵抗が低減されている。従って、バリアメタルの抵抗を低減するためには、窒化性ガス雰囲気中で熱処理を行うことが有効である。これは、バリアメタル中の炭素等の不純物は、バリアメタルを構成するチタンなどの金属と緩く結合しているので、金属が窒化されることによりその結合が切れて膜中から脱離し、これによって、バリアメタルの抵抗が低減されたものと考えられる。 FIG. 9 shows the result. The sheet resistance is not reduced when heat treatment is performed in an N 2 atmosphere and an H 2 atmosphere as compared with the case of no treatment. On the other hand, when the heat treatment is performed in the NH 3 atmosphere, the sheet resistance is greatly reduced as compared with the case of no treatment. Therefore, in order to reduce the resistance of the barrier metal, it is effective to perform the heat treatment in a nitriding gas atmosphere. This is because impurities such as carbon in the barrier metal are loosely bonded to a metal such as titanium that constitutes the barrier metal. It is considered that the resistance of the barrier metal is reduced.
本発明者は、更に、図８（ｂ）に示した基板を用い、ＮＨ3雰囲気中で基板温度を様々な温度に設定して熱処理を行ったところ、基板温度が500℃以上で上記効果が得られることが分かった。下層に形成されるトランジスタの特性への影響も考慮すると、基板温度は500℃以上で900℃以下、望ましくは600℃以上で800℃以下の範囲とする。 The present inventor further performed the heat treatment by setting the substrate temperature to various temperatures in the NH 3 atmosphere using the substrate shown in FIG. 8B. As a result, the above effect was obtained when the substrate temperature was 500 ° C. or higher. It turns out that it is obtained. Considering the influence on the characteristics of the transistor formed in the lower layer, the substrate temperature is set to a range of 500 ° C. to 900 ° C., preferably 600 ° C. to 800 ° C.
圧力については、1Torrから100Torrの範囲で効果があることが分かった。時間については、10sec以上で抵抗を低減でき、200sec以上ではこれ以上時間を長くしても抵抗は変化しなかった。また、60secと200secとの間で、シート抵抗の差は5％以下であった。ＮＨ3をＮ2で希釈しても、ＮＨ3が5％以上であれば同様の効果が得られた。希釈ガスはＮ2だけでなく、Ａｒ、Ｈｅ等の希ガスでも同様な効果が得られた。上記実験では、窒化性ガスとしてＮＨ3を用いたが、この他にモノメチルヒドラジン、ヂメチルヒドラジンを用いても同様の効果が得られた。上記実験により、低抵抗部及び非処理部から成るバリアメタルは、窒化性ガス雰囲気中で所定の条件で熱処理されることにより、低抵抗化されることが分かった。 The pressure was found to be effective in the range of 1 Torr to 100 Torr. With respect to time, the resistance could be reduced at 10 seconds or longer, and at 200 seconds or longer, the resistance did not change even if the time was further increased. Also, the difference in sheet resistance between 60 sec and 200 sec was 5% or less. Also the NH 3 was diluted with N 2, NH 3 is the same effect as long as 5% or more was obtained. The same effect was obtained not only with N 2 but also with a rare gas such as Ar or He. In the above experiment, NH 3 was used as the nitriding gas, but the same effect was obtained by using monomethyl hydrazine or dimethyl hydrazine. From the above experiment, it was found that the barrier metal composed of the low resistance portion and the non-treated portion is reduced in resistance by being heat-treated in a nitriding gas atmosphere under predetermined conditions.
上記により、本発明では、絶縁膜の孔内に形成されたバリアメタル等のプラグに対して、窒化ガス雰囲気下で所定の条件で熱処理を行う構成を採用することにした。 As described above, the present invention adopts a configuration in which a plug such as a barrier metal formed in the hole of the insulating film is heat-treated under a predetermined condition in a nitriding gas atmosphere.
以下、図面を参照し、本発明に係る実施形態例に基づいて本発明を更に詳細に説明する。下記実施形態例は、本発明をＭＩＭ構造を有するキャパシタの製造に適用した実施形態例であって、図１は、本実施形態例に係る半導体装置を示す断面図である。 Hereinafter, with reference to the drawings, the present invention will be described in more detail based on exemplary embodiments according to the present invention. The following embodiment is an embodiment in which the present invention is applied to the manufacture of a capacitor having an MIM structure. FIG. 1 is a cross-sectional view showing a semiconductor device according to this embodiment.
半導体装置１００は、下層の素子を覆う層間絶縁膜１２、及びこの層間絶縁膜１２上に形成された層間絶縁膜１３を有する。層間絶縁膜１３に設けられたシリンダ孔２３内及び層間絶縁膜１３上に、ルテニウムから成る下部電極１６、酸化タンタルから成る容量絶縁膜１７、及びルテニウムから成る上部電極１８が順次に積層され、キャパシタ１９を構成している。
The
下部電極１６はその底面で、層間絶縁膜１２中に設けられたバリアメタル１５に接続されている。バリアメタル１５はその下面でコンタクトメタル１４を介してポリシリコンプラグ１１に接続されている。バリアメタル１５は、低抵抗部１５ａから成る。ポリシリコンプラグ１１は、図示しないその下方の層間絶縁膜中に設けられたポリシリコンプラグを介してトランジスタの拡散層領域に接続されている。
The
図２（ａ）〜（ｄ）、図３（ｅ）、（ｆ）、及び図４（ｇ）、（ｈ）は、上記半導体装置１００を製造する、本発明の実施形態例に係る半導体装置の製造方法における各製造段階をそれぞれ示す断面図である。下層の素子上に層間絶縁膜１２を成膜した後、図２（ａ）に示すように、ドライエッチングにより層間絶縁膜１２を貫通するキャパシタ接続孔２１を形成する。次いで、図２（ｂ）に示すように、キャパシタ接続孔２１をポリシリコンで埋め込んだ後、エッチバックを行いポリシリコンプラグ１１を形成する。エッチバックの際に、オーバーエッチングによりポリシリコンプラグ１１上にリセス２２を形成する。
FIGS. 2A to 2D, FIGS. 3E and 3F, and FIGS. 4G and 4H show a semiconductor device according to an embodiment of the present invention for manufacturing the
次に、図２（ｃ）に示すように、ポリシリコンプラグ１１の上面のリセス２２に、チタンシリサイドから成るコンタクトメタル１４を形成する。コンタクトメタル１４の形成に際しては、膜厚が10nmのチタン膜をスパッタ法で成膜した後、窒素雰囲気中で基板温度が700℃の熱処理を施すことによって、リセス２２の底部ではチタンシリサイド膜を形成し、リセス２２の側壁ではチタン膜を窒化チタン膜に形成する。リセス２２の側壁のチタン膜を窒化チタン膜に形成するのは、チタン膜は窒化チタン膜と比べて非常に酸化しやすいので、後の酸化タンタル膜の酸化処理時にチタン膜が酸化されるのを防ぐためである。
Next, as shown in FIG. 2C, a
次に、コンタクトメタル１４上のリセス２２を埋め込んで、成膜とプラズマ処理とを交互にそれぞれ１３回繰り返すことによって、窒化チタンから成るバリアメタル１５を形成する。成膜の条件は、成膜時間を10sec、基板温度を450℃、圧力を1.5Torr、Ｈｅ流量を275sccm、Ｎ2流量を300sccm、ＴＤＭＡＴのバブリング用のＨｅ流量を225sccmとした。プラズマ処理の条件は、プラズマ処理時間を35sec、基板温度を450℃、圧力を1.3Torr、ＲＦパワーを750Ｗ、Ｎ2流量を200sccm、Ｈ2流量を300sccmとした。形成されるバリアメタル１５は、図１２を参照して説明したように、プラズマ処理が施された低抵抗部１５ａ、及び、キャパシタ接続孔２１の開口部分に形成され、プラズマ処理が施されていない非処理部１５ｂの２層から構成される。
Next, the
次に、ＣＭＰ法を用いて、図２（ｄ）に示すように、層間絶縁膜１２上のバリアメタル１５を除去する。次いで、図３（ｅ）に示すように、層間絶縁膜１３を成膜した後、層間絶縁膜１３を貫通するシリンダ孔２３を形成することによって、シリンダ孔２３の底面に非処理部１５ｂを露出させる。
Next, as shown in FIG. 2D, the
次に、ＮＨ3雰囲気中で、基板温度を700℃、圧力を3Torr、時間を60sec、ＮＨ3流量を5000sccmとした条件で熱処理を行う。これによって、非処理部１５ｂが低抵抗部１５ａに形成されると伴に、プラズマ処理が施されている低抵抗部１５ａと一体化し、図３（ｆ）に示すように、全てが低抵抗部１５ａから成るバリアメタル１５となる。なお、この製造段階のバリアメタル１５の近傍の様子を図１４に詳細に示す。
Next, heat treatment is performed in an NH 3 atmosphere under conditions where the substrate temperature is 700 ° C., the pressure is 3 Torr, the time is 60 seconds, and the NH 3 flow rate is 5000 sccm. As a result, when the
次に、スパッタ法及びＣＶＤ法を用いた積層により、シリンダ孔２３内及び層間絶縁膜１３上にルテニウム膜を成膜する。次いで、ホトレジスト膜をシリンダ孔２３内に形成して孔内のルテニウム膜を保護しつつ、層間絶縁膜１３上のルテニウム膜をエッチバックにより除去する。引き続き、ホトレジスト膜を除去することにより、図４（ｇ）に示す円筒状の下部電極１６を形成する。引き続き、下部電極１６を構成するルテニウムの配向性を向上させるため、窒素希釈20％の水素雰囲気中で熱処理を行う。
Next, a ruthenium film is formed in the
次に、図４（ｈ）に示すように、ＣＶＤ法を用いて、膜厚が15nmの酸化タンタル膜を成膜する。次いで、オゾン雰囲気中で基板温度が410℃で10分間の熱処理を行うことにより酸化タンタル膜を改質し、容量絶縁膜１７を形成する。熱処理をオゾン雰囲気中で行うのは、オゾンが酸素や酸化窒素などの他の酸化性ガスよりも酸化力が強く、酸化タンタル膜を十分に改質できるためである。なお、上記熱処理の基板温度の範囲は360℃以上で460℃以下が望ましい。基板温度が360℃より低いと酸化タンタル膜が十分に改質されず、基板温度が460℃より高いと下部電極１６を構成するルテニウムが酸化することによって、キャパシタ１９のリーク電流が増大する。
Next, as shown in FIG. 4H, a tantalum oxide film having a thickness of 15 nm is formed by CVD. Next, the tantalum oxide film is modified by performing a heat treatment for 10 minutes at a substrate temperature of 410 ° C. in an ozone atmosphere, and the
続いて、スパッタ法及びＣＶＤ法を用いた積層により、ルテニウム膜を成膜する。次いで、ルテニウム膜の抵抗低減のため、スパッタ法を用いてルテニウム膜上にタングステン膜２０を形成する。ルテニウム膜及びタングステン膜２０をホトリソグラフィー技術及びドライエッチング技術を用いて、所望の形状に加工することによって上部電極１８を形成し、図１に示した本実施形態例に係る半導体装置１００を完成することが出来る。
Subsequently, a ruthenium film is formed by lamination using a sputtering method and a CVD method. Next, in order to reduce the resistance of the ruthenium film, a
本実施形態例によれば、プラズマ処理が施されない窒化チタン膜から成る非処理部１５ｂが、ＮＨ3雰囲気中で行われる基板温度が700℃の熱処理によって低抵抗化されるので、下部電極１６とコンタクトプラグ１１との間に形成されるバリアメタル１５の抵抗を低くすることが出来る。従って、キャパシタに蓄積された電荷の読み出し速度を速くして、高速動作が可能な半導体装置を得ることが出来る。
According to the present embodiment example, the
なお、本実施形態例では、バリアメタルとして、窒化チタン膜に代えて、窒化タンタル膜、窒化タングステン膜などを用いても同様の効果を得ることが出来る。また、下部電極又は上部電極として、ルテニウム膜に代えて、白金（Ｐｔ）、イリジウム（Ｉｒ）、酸化ルテニウム膜、及び酸化イリジウム膜を用いても良い。容量絶縁膜として、酸化タンタル膜に代えて、酸化アルミニウム膜、チタン酸ストロンチウム（ＳＴＯ）膜、チタン酸バリウムストロンチウム（ＢＳＴ）膜、酸化ハフニウム膜、及び酸化珪化ハフニウム膜などを用いても良い。あるいは、これらの容量絶縁膜の積層膜を用いても良い。 In this embodiment, the same effect can be obtained by using a tantalum nitride film, a tungsten nitride film, or the like instead of the titanium nitride film as the barrier metal. Further, as the lower electrode or the upper electrode, platinum (Pt), iridium (Ir), a ruthenium oxide film, and an iridium oxide film may be used instead of the ruthenium film. As the capacitor insulating film, an aluminum oxide film, a strontium titanate (STO) film, a barium strontium titanate (BST) film, a hafnium oxide film, a hafnium oxide silicide film, or the like may be used instead of the tantalum oxide film. Alternatively, a stacked film of these capacitive insulating films may be used.
以下、上記実施形態例の第１変形例について説明する。本変形例では、上記実施形態例の図２（ｄ）に示した、層間絶縁膜１２上のバリアメタル１５を除去する工程に引き続いて、Ｎ2希釈のＮＨ3雰囲気中で、基板温度を700℃、圧力を10Torr、時間を30sec、ＮＨ3流量を1000sccm、Ｎ2流量を4000sccmとした条件で熱処理を行う。熱処理によって、非処理部１５ｂが低抵抗部１５ａに形成されると伴に、プラズマ処理が施されている低抵抗部１５ａと一体化し、図５（ａ）に示すように、全てが低抵抗部１５ａから成るバリアメタル１５となる。
Hereinafter, a first modification of the above embodiment will be described. In this modification, following the step of removing the
次に、層間絶縁膜１３を成膜した後、図５（ｂ）に示すように、層間絶縁膜１３を貫通するシリンダ孔２３を形成し、バリアメタル１５を孔底に露出させる。次いで、先の実施形態例と同様に、下部電極１６、容量絶縁膜１７、上部電極１８、及びタングステン膜２０をそれぞれ成膜及び加工することにより、図１に示した半導体装置１００を完成することが出来る。本変形例でも実施形態例と同様に、プラズマ処理が施されない窒化チタン膜から成る非処理部１５ｂが、ＮＨ3雰囲気中での基板温度が700℃の熱処理によって低抵抗化されるので、実施形態例と同様の効果を得ることが出来る。
Next, after the
実施形態例及び第１変形例では、図１に示したように、キャパシタ接続孔２１を埋め込むプラグ部を、ポリシリコンプラグ１１と、ポリシリコンプラグ１１上のリセス２２に形成されたコンタクトメタル１４及びバリアメタル１５とで構成しているが、ポリシリコンプラグ１１を形成せずに、コンタクトメタル１４及びバリアメタル１５でプラグ部を構成しても構わない。キャパシタ接続孔２１を埋め込むプラグ部を、コンタクトメタル１４及びバリアメタル１５で構成する半導体装置の製造方法を下記の第２変形例に示す。
In the embodiment and the first modification, as shown in FIG. 1, the plug portion for embedding the
本変形例では、図２（ａ）に示したキャパシタ接続孔２１の形成に引き続き、図６（ａ）に示すように、キャパシタ接続孔２１内及び層間絶縁膜１２上に、厚さが30nmのチタン膜を指向性の高いイオン化スパッタ法を用いて形成する。次いで、Ｎ2ガス雰囲気中で基板温度が700℃の熱処理を行うことにより、チタンシリサイドから成るコンタクトメタルを形成する。引き続き、上記実施形態例と同様の製造方法により窒化チタンから成るバリアメタルを堆積する。この場合、キャパシタ接続孔２１内にバリアメタル１５を埋め込む深さが深くなっているので、プラズマ処理が施されていない非処理部１５ｂが、実施形態例及び第１変形例の場合と比較して大きくなる。
In this modification, following the formation of the
次に、エッチバックを行うことによって層間絶縁膜１２上のコンタクトメタル及びバリアメタルを除去する。次いで、層間絶縁膜１２上に層間絶縁膜１３を成膜した後、図６（ｂ）に示す層間絶縁膜１３を貫通するシリンダ孔２３を形成する。次いで、ＮＨ3雰囲気中で、基板温度を800℃、圧力を3Torr、時間を200sec、ＮＨ3流量を5000sccmとした条件で熱処理を行い、図７（ｃ）に示すように、非処理部１５ｂを低抵抗化して低抵抗部１５ａに形成すると伴に、プラズマ処理が施されている低抵抗部１５ａと一体化させる。引き続き、実施形態例と同様に、下部電極１６、容量絶縁膜１７、上部電極１８、及びタングステン膜２０をそれぞれ成膜及び加工することにより、図７（ｄ）に示す半導体装置１０１を完成することが出来る。
Next, the contact metal and the barrier metal on the
本変形例によれば、非処理部１５ｂが、実施形態例及び第１変形例と比較して大きくなる。しかしながら、本発明では寿命の短いプラズマではなくＮＨ3ガスによって処理を行うため、非処理部１５ｂの奥深くまで低抵抗化して低抵抗部１５ａと一体化させることが出来る。そのため、プラグ部の抵抗を大幅に低減することが出来る。なお、実施形態例、及び、第1、第２変形例では、層間絶縁膜１２上のバリアメタル１５を除去するのにＣＭＰ法を用いたが、ドライエッチングを用いて除去してもよい。
According to this modification, the
以上、本発明をその好適な実施形態例に基づいて説明したが、本発明に係る半導体装置の製造方法は、上記実施形態例の構成にのみ限定されるものではなく、上記実施形態例の構成から種々の修正及び変更を施した半導体装置の製造方法も、本発明の範囲に含まれる。 Although the present invention has been described based on the preferred embodiment, the method for manufacturing a semiconductor device according to the present invention is not limited to the configuration of the above embodiment, and the configuration of the above embodiment. Thus, a method for manufacturing a semiconductor device subjected to various modifications and changes is also included in the scope of the present invention.
上記実施形態例では、本発明をバリアメタル層の形成に適用した例を示したが、これ以外にも、例えば、絶縁膜に形成された孔の内部に、ＭＯ−ＣＶＤ法による堆積とプラズマ処理とを複数回繰り返して形成する、窒化チタン膜等で構成されるキャパシタの下部電極膜、及び、下部電極膜上に容量絶縁膜を介して、ＭＯ−ＣＶＤ法による堆積とプラズマ処理とを複数回繰り返して形成する、窒化チタン膜等で構成されるキャパシタの上部電極膜の形成にも好適に適用できる。この場合、本発明を下部電極膜の形成のみに適用することも、上部電極膜の形成のみに適用することもできる。また、下部電極膜、上部電極膜両方に適用することもできる。 In the above embodiment, the example in which the present invention is applied to the formation of the barrier metal layer has been shown. However, in addition to this, for example, deposition and plasma treatment by MO-CVD method are performed inside the hole formed in the insulating film. The capacitor is formed by repeating the MO-CVD method and the plasma treatment multiple times through the capacitor lower electrode film composed of a titanium nitride film or the like, and the capacitor insulating film on the lower electrode film. The present invention can also be suitably applied to the formation of an upper electrode film of a capacitor composed of a titanium nitride film or the like that is repeatedly formed. In this case, the present invention can be applied only to the formation of the lower electrode film, or can be applied only to the formation of the upper electrode film. It can also be applied to both the lower electrode film and the upper electrode film.
本発明は、キャパシタを有する半導体装置、例えばＤＲＡＭや、ＤＲＡＭと論理回路とが混載された半導体装置の製造に特に好適に適用される。 The present invention is particularly preferably applied to the manufacture of a semiconductor device having a capacitor, for example, a DRAM, or a semiconductor device in which a DRAM and a logic circuit are mixedly mounted.
１１：ポリシリコンプラグ
１２：層間絶縁膜
１３：層間絶縁膜
１４：コンタクトメタル
１５：バリアメタル
１５ａ：（バリアメタルの）低抵抗部
１５ｂ：（バリアメタルの）非処理部
１６：下部電極
１７：容量絶縁膜
１８：上部電極
１９：キャパシタ
２０：タングステン膜
２１：キャパシタ接続孔
２２：リセス
２３：シリンダ孔
３１：半導体基板
３２：絶縁膜
３３：バリアメタル
１００，１０１：半導体装置
11: Polysilicon plug 12: Interlayer insulating film 13: Interlayer insulating film 14: Contact metal 15:
Claims (8)
基板温度を500℃以上として、前記窒化金属層を窒化性ガス雰囲気下で熱処理するステップとを有することを特徴とする半導体装置の製造方法。 Forming a metal nitride layer using MO-CVD deposition and plasma treatment;
And a step of heat-treating the metal nitride layer in a nitriding gas atmosphere at a substrate temperature of 500 ° C. or higher.
前記シリコンプラグ上部の孔内部に、ＭＯ−ＣＶＤによる成膜及びプラズマ処理を用いて窒化金属からなるバリアメタル層を形成するステップと、
基板温度を500℃以上として、前記バリアメタル層を窒化性ガス雰囲気下で熱処理するステップと
前記バリアメタル層の上部を除去するステップと、
前記上部を除去したバリアメタル層の上部に金属層を形成するステップとを有することを特徴とする半導体装置の製造方法。 Forming a silicon plug at the bottom of the hole formed in the insulating layer;
Forming a barrier metal layer made of metal nitride using MO-CVD film formation and plasma treatment in the hole above the silicon plug; and
Heat treating the barrier metal layer in a nitriding gas atmosphere at a substrate temperature of 500 ° C. or higher; removing the upper portion of the barrier metal layer;
Forming a metal layer on the upper portion of the barrier metal layer from which the upper portion has been removed.
基板温度を500℃以上として、前記第１の窒化金属層を窒化性ガス雰囲気下で熱処理するステップと、
前記第１の窒化金属層のうち、前記層間絶縁膜上に形成された部分を除去するステップと、
前記第１の窒化金属層及び層間絶縁膜上に、前記孔の径よりも十分に薄い容量絶縁膜を形成するステップと、
ＭＯ−ＣＶＤによる成膜及びプラズマ処理を用いて、前記容量絶縁膜上に、前記孔の径よりも十分に薄い第２の窒化金属層を形成するステップと、
基板温度を500℃以上として、前記第２の窒化金属層を窒化性ガス雰囲気下で熱処理するステップと、
前記第１の窒化金属層、容量絶縁膜、及び、第２の窒化金属層をキャパシタに形成するステップとを順次に有することを特徴とする半導体装置の製造方法。 A step of forming a first metal nitride layer sufficiently thinner than the diameter of the hole on the interlayer insulating film and inside the hole formed in the interlayer insulating film using film formation by MO-CVD and plasma treatment When,
Heat-treating the first metal nitride layer in a nitriding gas atmosphere at a substrate temperature of 500 ° C. or higher;
Removing a portion of the first metal nitride layer formed on the interlayer insulating film;
Forming a capacitor insulating film sufficiently thinner than the diameter of the hole on the first metal nitride layer and the interlayer insulating film;
Forming a second metal nitride layer that is sufficiently thinner than the diameter of the hole on the capacitive insulating film using film formation by MO-CVD and plasma treatment;
Heat-treating the second metal nitride layer in a nitriding gas atmosphere at a substrate temperature of 500 ° C. or higher;
A method of manufacturing a semiconductor device, comprising sequentially forming the first metal nitride layer, the capacitor insulating film, and the second metal nitride layer in a capacitor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004092194A JP2005277327A (en) | 2004-03-26 | 2004-03-26 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004092194A JP2005277327A (en) | 2004-03-26 | 2004-03-26 | Method for manufacturing semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005277327A true JP2005277327A (en) | 2005-10-06 |
Family
ID=35176618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004092194A Pending JP2005277327A (en) | 2004-03-26 | 2004-03-26 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005277327A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107799474A (en) * | 2016-08-31 | 2018-03-13 | 意法半导体(克洛尔2)公司 | It is protected against the chip attacked below |
| US10903174B2 (en) | 2017-07-27 | 2021-01-26 | Stmicroelectronics (Crolles 2) Sas | Electronic chip |
-
2004
- 2004-03-26 JP JP2004092194A patent/JP2005277327A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107799474A (en) * | 2016-08-31 | 2018-03-13 | 意法半导体(克洛尔2)公司 | It is protected against the chip attacked below |
| CN107799474B (en) * | 2016-08-31 | 2021-06-08 | 意法半导体(克洛尔2)公司 | Chip protected from later attacks |
| US11183468B2 (en) | 2016-08-31 | 2021-11-23 | Stmicroelectronics (Crolles 2) Sas | Chip protected against back-face attacks |
| US10903174B2 (en) | 2017-07-27 | 2021-01-26 | Stmicroelectronics (Crolles 2) Sas | Electronic chip |
| US11387195B2 (en) | 2017-07-27 | 2022-07-12 | Stmicroelectronics (Crolles 2) Sas | Electronic chip |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5247059B2 (en) | Method for manufacturing an integrated circuit capacitor using a tantalum pentoxide layer | |
| JP4111427B2 (en) | Capacitor manufacturing method for semiconductor device | |
| JP4064695B2 (en) | Manufacturing method of semiconductor device | |
| KR100604845B1 (en) | Metal-Insulator-Metal capacitor having insulating layer with nitrogen and method for manufacturing the same | |
| JP2011034995A (en) | Method of manufacturing semiconductor device, and semiconductor device | |
| US7514315B2 (en) | Methods of forming capacitor structures having aluminum oxide diffusion barriers | |
| JP2007273899A (en) | Semiconductor device and method for manufacturing same | |
| JP2005229001A (en) | Semiconductor device and its manufacturing method | |
| KR100284737B1 (en) | Manufacturing method of capacitor having dielectric film of high dielectric constant in semiconductor device | |
| JP2003133438A (en) | Capacitor element and its manufacturing method, and manufacturing method of semiconductor device | |
| JP2004214602A (en) | Method of forming capacitor of semiconductor device | |
| JP2001257327A (en) | Semiconductor device and its manufacturing method | |
| JP2008288408A (en) | Semiconductor device and its manufacturing method | |
| JP2004221467A (en) | Semiconductor device, and manufacturing method thereof | |
| JP2004349707A (en) | Stacked capacitor, semiconductor memory element equipped therewith, method of manufacturing the same, and method of manufacturing semiconductor memory element equipped therewith | |
| JP4282450B2 (en) | Manufacturing method of semiconductor device | |
| KR100672935B1 (en) | Metal-Insulator-Metal capacitor and a method there of | |
| JP2005327847A (en) | Semiconductor device and its manufacturing method | |
| JP2005277327A (en) | Method for manufacturing semiconductor device | |
| US6306666B1 (en) | Method for fabricating ferroelectric memory device | |
| KR100624904B1 (en) | Method of manufacturing a capacitor in a semiconductor device | |
| JP2005129852A (en) | Semiconductor device | |
| KR20010027083A (en) | Method of manufacturing a capacitor in a semiconductor device | |
| KR100476374B1 (en) | Method for fabricating semiconductor device | |
| JPH10335581A (en) | Semiconductor device and manufacture thereof |