JP2005266948A - コアi/oカードを実装したシステムボード - Google Patents
コアi/oカードを実装したシステムボード Download PDFInfo
- Publication number
- JP2005266948A JP2005266948A JP2004074991A JP2004074991A JP2005266948A JP 2005266948 A JP2005266948 A JP 2005266948A JP 2004074991 A JP2004074991 A JP 2004074991A JP 2004074991 A JP2004074991 A JP 2004074991A JP 2005266948 A JP2005266948 A JP 2005266948A
- Authority
- JP
- Japan
- Prior art keywords
- core
- card
- input
- system board
- output device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】 プロセッサ1〜4がプロセッサバス6を介してNorth Bridge7に接続されている。North Bridge7はHost-PCIブリッジを含むシステムコントローラで、主記憶装置5等が内蔵されている。South Bridge8及び9は、配下に接続されているPCIバス11及び12のインターフェース機能を持つ。PCIバスの配下には、各々8個のPCIスロットがあり、コアI/Oカード13及び16と、基本的なシステムの環境設定を行うBIOSの出力インターフェースであるVGA14及び17と、ディスクアレイとのFC15及び18といった3種のインターフェースを実装されている。コアI/Oカードは、キーボード、マウス等のレガシーデバイスへのインターフェースである制御回路135と、割り込みコントローラ132、タイマー133といったシステム・コアな機能と、NvRAM134とを有する。
【選択図】 図1
Description
また、コアI/Oカードに障害が発生してから、別のコアI/Oカードを挿し替えたならば、先に使用していたコアI/Oカード内のNvRAM(Non Volatile RAM)の情報を保守作業者が事前に手作業でバックアップしておき、それを新たに挿したコアI/Oカードに再び手作業で写す必要があり、復旧に多くの時間を要する。
このような復旧作業に要するMTTR(Mean Time To Repair:平均修復時間)を短くすることは、コンピュータシステムの運用・保守において重要視すべき課題であり、このような一連の操作の自動化が必須である。
NvRAMは、内蔵電池でバックアップされたメモリであり、Ethernet(登録商標) AddressやHost IDといったハードウェア構成に関する情報や周辺機器を制御するプログラム群、ネットワークインターフェースに関する情報が格納されている他にも、不揮発性のメモリとしてOSから利用することも可能である。従って、NvRAMの情報、あるいはNvRAMそのものが欠けてしまうと、システムのブートが不可能になったり、ネットワークへの接続ができなくなったりする、という問題があった。
これらの問題は、いずれもMTTRの短縮を妨げる要因であり、これらの要因を取り除く技術の発明が要望されていた。
以下に、添付図面を参照しながら、本発明の実施形態を説明する。
図1は、本発明の第1の実施例におけるコアI/Oカードを実装したシステムボードの構成を示した図である。
4個のプロセッサ(CPU)1〜4がプロセッサバス(FSB)6を介してNorth Bridge7に接続されている。North Bridge7はHost-PCIブリッジを含むシステムコントローラを指し、Host-PCIブリッジのほか、主記憶装置(MEM)5や図示しないキャッシュメモリを制御するメモリコントローラ等が内蔵されている。
North Bridge7に接続されているSouth Bridge8及び9は、配下に接続されているPCIバス11及び12のインターフェース(PCIバスコントローラ)機能を持つ。
なお、本実施例では図1のように、1つのパーティション内に複数のPCIバスを持つことを前提としている。
また、CPUの個数は、4個に限るものではない。
なお、各PCIバス配下のPCIスロットの個数は8個に限るものではない。
コアI/Oカードは、キーボード、マウス、USB、FDDといったレガシーデバイスへのインターフェースである制御回路135と、割り込みコントローラ132、タイマー133といったシステム・コアな機能と、NvRAM134とを有する。
図1において、初めに使用するコアI/Oカード13をプライマリ・コアI/Oカードとし、初めには使用しないコアI/Oカード16をセカンダリ・コアI/Oカードとする。プライマリ及びセカンダリの定義は、固定的に定義されていてもよいし、図示しないシステムボード上のスイッチにより、その定義を切り替える等の方法で定義してもよい。
システムを起動する際に用いるBoot Disk19は、FC15及び18を介して、プライマリ・コアI/Oカードを配下にもつPCIバス、セカンダリ・コアI/Oカードを配下にもつPCIバスの両方から、接続可能な状態に構成する。
また、本図には図示しないが、システムの外にFTP serverを設置し、コアI/Oカードのバックアップをネットワーク経由で行うようにする。
次に、実施例1の動作について説明する。
図3は、構成情報変更の動作を示したフローチャートである。
初めに予備作業として、セカンダリ・コアI/Oカードの診断フローを述べておく。本動作は常には実施する必要はない。
セカンダリ・コアI/Oカードの診断を行う場合、SVP10に電源を投入後(ステップS1,S2/Yes)、セカンダリ・コアI/Oカードが該システムで使用されるように構成情報を変更し、セカンダリ・コアI/Oカードを使用するようにする(ステップS3)。
具体的には、SVP10からの指示によりプライマリ・コアI/OカードがあるPCIバスを該システムから切り外してソフトウェアから認識できなくすることにより、セカンダリ・コアI/Oカードが在るPCIバスのプライオリティが最も高くなるようにする。
これにより、BIOSはシステム起動時に最も優先度の高いPCIバスに接続されたセカンダリ・コアI/Oカード16が利用される。
セカンダリ・コアI/Oカードの診断時には、SVP10はこのブートローダの読み込みを開始する直前で起動シーケンスを停止し、一度システムの立ち下げを行う(ステップS4)。
システムダウン後、SVP10は構成情報を元に戻す(プライマリ・コアI/Oカードが該システムで使用され、セカンダリ・コアI/OカードはDisable状態となるように構成情報を変更する)。
ここまでが、セカンダリ・コアI/Oカードの診断フローである。冒頭にも述べたが、背セカンダリ・コアI/Oカードの診断は、常には実施する必要はない。
まず、SVPは、該システムの立ち上げを指示した後、OSのブートが完了する前に、NvRAM内容を以下の動作にてバックアップ保存する。
SVPがシステムの立ち上げを指示すると、最初のPOSTが終了した後にOSのブートローダの読み込みが開始される。SVPは立ち上げシーケンスの進捗を監視し、ブートローダの読み込みを開始する直前で一度立ち上げシーケンスを停止させる。この状態でSVP10はSouth Bridge8経由でプライマリ・コアI/Oカード13へアクセスし、NvRAMに保存されたデータを読み出した後、SVPにネットワーク経由で接続されたFTP server(図示せず)へ転送保存する(ステップS5)。
なお、ここで立ち上げシーケンスと一度停止させてバックアップ操作を行うのは、SVP10からコアI/Oカードへアクセスが可能な状態、かつNvRAMの更新が行われないことを保証するためである。この条件が確保できるのであれば、バックアップ操作のタイミングはOS起動後など、任意の時点で構わない。続いて、上記バックアップ操作が終了した後、SVPはシステムの立ち上げを再開する。
以上の作業にて、NvRAMの内容をFTP server上にバックアップ保存を行った後、SVPはOSの起動を指示し、プライマリ・コアI/Oカードを使用してシステム運用を行う(ステップS6)。
プライマリ・コアI/Oカードで障害(プライマリ・コアI/Oカードが接続されるPCIバス、LSIの障害等によるバス閉塞などの場合も含む)が発生すると(ステップS7)、SVPはSouth Bridge8経由で障害の通知を受け、システムを再起動(リブート)させる。この際、通報された障害部位によりSVP10はプライマリ・コアI/Oカード13、もしくはSouth Bridge8の切り離しを行う。
この状態で立ち上げると、プライマリ・コアI/Oカードはソフトウェアから認識できない状態になっているため、2番目に優先度の高いコアI/Oカードであるセカンダリ・コアI/Oカード16がシステムに組み込まれてシステムが起動される(ステップS8)。
まず、SVPはシステムがPOST終了後のOSブートローダを読み込む直前まで立ち上げシーケンスが進んだ時点で一度立ち上げシーケンスを停止し、図示しないFTP serverから先にバックアップとして保存したNvRAMのデータを読み出し、South Bridge9を経由してセカンダリ・コアI/Oカード16のNvRAMへ書き込む。
ここまでが、NvRAM一致のためのフローである。
以上に説明したように、本発明においての効果は、コアI/Oカードを二重化サポートしているので、障害等により使用していたコアI/Oカードが切り離された場合、異なるコアI/Oカードを使用してリブートすることが可能な点である。
また、第2の効果は、NvRAMのバックアップを事前に保存しているので、NvRAMの内容一致を図ることが可能な点である。
なお、本構成において、セカンダリ・コアI/Oカードの候補は複数で構成してもよい。その場合は、優先権の高いPCIバス配下のPCIスロットに搭載されているコアI/Oカードをセカンダリ・コアI/Oカードとして使用する。
図4は、本発明の第2の実施例におけるコアI/Oカードを実装したシステムボードの構成を示した図である。
本構成でも、先の図1と同様に、4個のプロセッサ(CPU)20〜23がプロセッサバス(FSB)25を介してNorth Bridge26に接続されている。North Bridgeには、主記憶装置(MEM)24のメモリコントローラなどが内蔵されている。
North Bridgeに接続されているSouth Bridge27及び28は、配下に接続されているPCIバス30及び31のインターフェース(PCIバスコントローラ)機能を持つ。
本発明でも図4のように、1つのパーティション内に2つ以上の、複数のPCIバスを持つことを前提としている。
キーボード、マウス、USB、FDDといったレガシーデバイスへのインターフェース326と、割り込みコントローラ322、タイマー323といったシステム・コアな機能と、NvRAM325及びNvRAMコントローラ324とを有する。
実施例2の特徴として、コアI/OカードがPCIバス30に接続されるI/F部分にPCIバスブリッジ(PCIFブリッジ)321を設け、この配下に新たに二つのPCIバスを設けた点が挙げられる。PCIバスブリッジは、PCIバスアーキテクチャの実装において広く一般に用いられる技術であり、本発明ではその機能を応用し、コアI/Oカード上に実装したものである。
2つのPCIバスの配下には、それぞれ外部インターフェース、タイマー323、割り込みコントローラ322を含む制御回路326と、NvRAMコントローラ324とが接続される。このような構成を採ることにより、コアI/Oカード32はPCIFブリッジ321配下のPCIバスを任意に切り離すことで制御回路326とNvRAMコントローラ324のいずれか一方だけの機能を縮退させることが可能となる。
なお、NvRAMはCPUの物理アドレス空間内にメモリマップドI/O空間として割り付けられることで、CPUからのアクセスが可能となるが、複数のコアI/OカードによりNvRAMが複数組み込まれる場合はそれぞれ異なるアドレスに割付を行うことで、各々のNvRAMへのアクセスを実現している。
Boot Disk38はFC34及び37を介して、プライマリ・コアI/Oカードを配下にもつPCIバス、セカンダリ・コアI/Oカードを配下にもつPCIバスの両方から、接続可能な状態に構成する。
本構成にはService Processor(SVP)29が接続されているものとする。
図6は、構成情報変更の動作を示したフローチャートである。
予備作業として、セカンダリ・コアI/Oカードの診断を行うことができる(ステップS11,S12/Yes,S13,S14)。なお、この動作の詳細については、図3の手順(ステップS1,S2/Yes,S3,S4)と同様の手順であるので、説明を省略する。また、セカンダリ・コアI/Oカードの診断は、常には実施する必要はない。
まず、システム構成をプライマリ・コアI/Oカードが該システムで使用され、セカンダリ・コアI/Oカードのうち、割り込みコントローラ、タイマーといったシステム・コアの部分、及び制御回路326がDisable状態となるようにSVP10内部に保持している構成情報を変更する。
システム立ち上げ中のシステムの初期化(通常のコンピュータシステムではPOSTの後に実行される)において、SVP10はPCIバスの初期化シーケンスとして、最初にSouth Bridgeの初期化を行い、その後に配下のPCIバスに接続されたデバイスの初期化を行っていくが、このとき先にSVP内部の情報として変更した構成情報に従い、SVPはPCIバスブリッジ321の設定を行う。すなわち、システム内で最も優先順位の高いプライマリ・コアI/Oカードの制御回路326を有効にし、他のコアI/Oカード内の制御回路を切り離した状態にする。
本構成で、SVP経由で該システムの立ち上げを指示、OSのブートローダ読み出しを開始する前のタイミングで、SVPはシステムの立ち上げを一旦停止させ、South Bridge27を経由してプライマリ・コアI/Oカード32からNvRAMの内容を読み出し、South Bridge28経由でセカンダリ・コアI/Oカード35のNvRAMへ書き込むことにより、NvRAMの情報を同期させる(ステップS15)。
なお、NvRAMは先にも説明したとおりCPUの物理アドレス空間内にメモリマップドI/O(memory mapped I/O)として割り付けられるため、OSから自由に読み出し/書き込みを行うことが可能である。OSが何らかの理由でNvRAMを不揮発メモリとして利用する場合、本実施例ではシステムに組み込まれている複数のNvRAMの内容を同期させる必要があるが、これはOSの責任において行うべきものである。
具体的な実現方法としては、OSからNvRAMの読み書きを行うドライバにおいて、NvRAMへの二重書きを行う仕組みを実装する等の方法が考えられるが、OSの構造に関しては本発明の範囲を超えるためここでは詳細な説明は行わない。
運用中に障害等によりシステムダウンが起った際場合、プライマリ・コアI/Oカードで障害(プライマリ・コアI/Oカードが接続されるPCIバス/LSIの障害等によるバス閉塞などの場合も含む)が発生すると、SVP29はSouth Bridge27経由で障害の通知を受け、システムを再起動させる。この際、通知された障害部位によりSVP29はプライマリ・コアI/Oカード32もしくはSouth Bridge27の切り離しを行う(ステップS17)。
この状態で立ち上げると、プライマリ・コアI/Oカードはシステムに組み込まれず、2番目に優先度の高いコアI/Oカードであるセカンダリ・コアI/Oカード35が組み込まれてシステムが起動される。SVP29は、PCIバスの初期化シーケンスの中でセカンダリ・コアI/Oカード内のPCIバスブリッジ(PCIFブリッジ)を初期化する際、制御回路とNvRAMコントローラの両方が組み込まれるようブリッジ配下のPCIバス組み込みを行う(ステップS18)。
本実施例においては、NvRAMの内容は常に最新状態に保たれているため、障害発生後の再起動中にNvRAMの復旧操作は不要である。
また、コアI/Oカードの障害が発生してから、別のコアI/Oカードに交換したならば、コアI/Oカード内のNvRAMが運用中に書き換えられている可能性があり、整合性が取れなくなる恐れがあるので、実施できなかった。
1.NvRAMのバックアップを事前保存するようにして、NvRAMの内容一致を図り、その上で、セカンダリのコアI/Oカードを切り離して、システム上問題なく運用できるようにした、
2.PCIバスとコアI/Oカードとの間の接続を、一度、コアI/Oカード内部のPCIバスブリッジで受け、それを、レガシーデバイスへのインターフェース及び割り込みコントローラ、タイマーといったシステム・コアな機能と、配下にNvRAMをもつNvRAMコントローラとに分けることにより、システム・コアな機能のみをDisable状態で使用することを可能にした、
という2通りの方法で、解決を図った。
5 主記憶装置
6 プロセッサバス
7 North Bridge
8,9 South Bridge
10 Service Processor(SVP)
11,12 PCIバス
13,16 コアI/Oカード
14,17 VGA
15,18 FC
19 Boot Disk
20〜23 CPU
24 主記憶装置
25 プロセッサバス
26 North Bridge
27,28 South Bridge
29 Service Processor(SVP)
30,31 PCIバス
32,35 コアI/Oカード
33,36 VGA
34,37 FC
38 Boot Disk
131 PCIバスブリッジ
132 割り込みコントローラ
133 タイマー
134 NvRAM
135 制御回路
321 PCIバスブリッジ
322 割り込みコントローラ
323 タイマー
324 NvRAMコントローラ
325 NvRAM
326 制御回路
Claims (12)
- コンピュータシステムの動作制御を行なうシステムボードに、割り込みコントローラ機能及びタイマー機能を有するコアI/Oカードを実装し、
前記システムボードと前記コアI/Oカードとの間のインターフェースであるPCIバスを複数有することを特徴とするコアI/Oカードを実装したシステムボードであって、
各PCIバスには、1つの同一なコアI/Oカードが実装され、
更に、前記コアI/Oカードの各々には、同一の入出力機器が接続され、
更に、前記コアI/Oカードの各々は、該コアI/Oカードに接続された入出力機器に関する情報及び該入出力機器を制御するプログラムを記憶する記憶手段と、
該入出力機器を制御する入出力機器制御手段と、を有し、
前記記憶手段は、前記入出力機器制御手段と接続され、
更に、前記入出力機器制御手段は、前記PCIバスに接続されていることを特徴とするコアI/Oカードを実装したシステムボード。 - 前記システムボードは前記PCIバスを2つ有し、
更に、前記PCIバスの一方に実装された第1のコアI/Oカードを、プライマリ・コアI/Oカードとして定義し、他方に実装された第2のコアI/Oカードを、セカンダリ・コアI/Oカードとして定義する優先順位定義手段と、
プライマリ・コアI/Oカードとして定義されたコアI/Oカードを用いて、該コアI/Oカードに接続された入出力機器を制御する優先制御手段とを有することを特徴とする請求項1記載のコアI/Oカードを実装したシステムボード。 - 前記プライマリ・コアI/Oカードによる優先制御を解除し、該プライマリ・コアI/Oカードにおける該入出力機器制御手段を無効にする制御無効手段と、
前記セカンダリ・コアI/Oカードによる該入出力機器制御手段を有効にし、該セカンダリ・コアI/Oカードにて入出力機器の制御を行なう第2の優先制御手段と、を有することを特徴とする請求項2記載のコアI/Oカードを実装したシステムボード。 - 前記制御無効手段は、該プライマリ・コアI/Oカードに障害が発生した場合に入出力の制御を無効とすることを特徴とする請求項3記載のコアI/Oカードを実装したシステムボード。
- 前記プライマリ・コアI/Oカードとして定義されたコアI/Oカードが有する記憶手段の内容を、前記セカンダリ・コアI/Oカードとして定義されたコアI/Oカードが有する記憶手段に複製する複製手段を有することを特徴とする請求項2〜4のいずれか1項に記載のコアI/Oカードを実装したシステムボード。
- 前記プライマリ・コアI/Oカードとして定義されたコアI/Oカードが有する記憶手段の内容を、外部に接続されたService Processorにバックアップするバックアップ手段を有することを特徴とする請求項5記載のコアI/Oカードを実装したシステムボード。
- コンピュータシステムの動作制御を行なうシステムボードに、割り込みコントローラ機能及びタイマー機能を有するコアI/Oカードを実装し、
前記システムボードと前記コアI/Oカードとの間のインターフェースであるPCIバスを複数有することを特徴とするコアI/Oカードを実装したシステムボードであって、
各PCIバスには、1つの同一なコアI/Oカードが実装され、
更に、前記コアI/Oカードの各々には、同一の入出力機器が接続され、
更に、前記コアI/Oカードの各々は、該コアI/Oカードに接続された入出力機器に関する情報及び該入出力機器を制御するプログラムを記憶する記憶手段と、
前記記憶手段を制御する記憶部制御手段と、
該入出力機器を制御する入出力機器制御手段と、を有し、
前記記憶手段は、前記記憶部制御手段と接続され、
更に、前記記憶部制御手段は、前記PCIバスに接続され、
更に、前記入出力機器制御手段は、前記PCIバスに接続されていることを特徴とするコアI/Oカードを実装したシステムボード。 - 前記システムボードは前記PCIバスを2つ有し、
更に、前記PCIバスの一方に実装された第1のコアI/Oカードを、プライマリ・コアI/Oカードとして定義し、他方に実装された第2のコアI/Oカードを、セカンダリ・コアI/Oカードとして定義する優先順位定義手段と、
プライマリ・コアI/Oカードとして定義されたコアI/Oカードを用いて、該コアI/Oカードに接続された入出力機器を制御する優先制御手段と、
セカンダリ・コアI/Oカードとして定義されたコアI/Oカードの該入出力機器制御手段を無効にするセカンダリ入出力機器制御無効手段と、を有することを特徴とする請求項7記載のコアI/Oカードを実装したシステムボード。 - 前記プライマリ・コアI/Oカードによる優先制御を解除し、該プライマリ・コアI/Oカードにおける該入出力機器制御手段を無効にする制御無効手段と、
前記セカンダリ・コアI/Oカードによる該入出力機器制御手段を有効にし、該セカンダリ・コアI/Oカードにて入出力機器の制御を行なう第2の優先制御手段と、を有することを特徴とする請求項8記載のコアI/Oカードを実装したシステムボード。 - 前記制御無効手段は、該プライマリ・コアI/Oカードに障害が発生した場合に入出力の制御を無効とすることを特徴とする請求項9記載のコアI/Oカードを実装したシステムボード。
- 前記プライマリ・コアI/Oカードとして定義されたコアI/Oカードが有する記憶手段の内容を、前記セカンダリ・コアI/Oカードとして定義されたコアI/Oカードが有する記憶手段に複製する複製手段を有することを特徴とする請求項8〜10のいずれか1項に記載のコアI/Oカードを実装したシステムボード。
- 前記プライマリ・コアI/Oカードとして定義されたコアI/Oカードが有する記憶手段の内容を、外部に接続されたService Processorにバックアップするバックアップ手段を有することを特徴とする請求項11記載のコアI/Oカードを実装したシステムボード。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004074991A JP4165423B2 (ja) | 2004-03-16 | 2004-03-16 | コアi/oカードを実装したシステムボード |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004074991A JP4165423B2 (ja) | 2004-03-16 | 2004-03-16 | コアi/oカードを実装したシステムボード |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005266948A true JP2005266948A (ja) | 2005-09-29 |
JP4165423B2 JP4165423B2 (ja) | 2008-10-15 |
Family
ID=35091467
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004074991A Expired - Fee Related JP4165423B2 (ja) | 2004-03-16 | 2004-03-16 | コアi/oカードを実装したシステムボード |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4165423B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012168650A (ja) * | 2011-02-10 | 2012-09-06 | Nec Computertechno Ltd | 情報処理装置及び情報処理装置の動作方法 |
JP2013168064A (ja) * | 2012-02-16 | 2013-08-29 | Nec Corp | 計算機システム及び計算機システムの制御方法 |
JP2016151907A (ja) * | 2015-02-18 | 2016-08-22 | Necプラットフォームズ株式会社 | コアi/oフェールオーバー制御システムおよびコアi/oフェールオーバー制御方法 |
-
2004
- 2004-03-16 JP JP2004074991A patent/JP4165423B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012168650A (ja) * | 2011-02-10 | 2012-09-06 | Nec Computertechno Ltd | 情報処理装置及び情報処理装置の動作方法 |
JP2013168064A (ja) * | 2012-02-16 | 2013-08-29 | Nec Corp | 計算機システム及び計算機システムの制御方法 |
JP2016151907A (ja) * | 2015-02-18 | 2016-08-22 | Necプラットフォームズ株式会社 | コアi/oフェールオーバー制御システムおよびコアi/oフェールオーバー制御方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4165423B2 (ja) | 2008-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6198876B2 (ja) | セキュア・リカバリ装置及び方法 | |
JP4568764B2 (ja) | システム監視装置の制御方法、プログラム及びコンピュータシステム | |
US8601255B2 (en) | Approaches for updating bios | |
CN100474247C (zh) | 在计算机服务器系统中更新固件的方法 | |
TWI305319B (en) | Computer having proctected data stores and switchable components providing isolated computing for vital and haker immunity | |
US7007192B2 (en) | Information processing system, and method and program for controlling the same | |
US20040153738A1 (en) | Redundancy management method for BIOS, data processing apparatus and storage system for using same | |
TW200414041A (en) | Method and system for maintaining firmware versions in a data processing system | |
JP2004508633A5 (ja) | ||
US9448889B2 (en) | BIOS failover update with service processor | |
US20060036832A1 (en) | Virtual computer system and firmware updating method in virtual computer system | |
JP2002268900A (ja) | 論理分割された(lpar)計算機でシステム・ファームウェア更新を安全に実行する機構 | |
US20210117272A1 (en) | Basic input/output system (bios) device management | |
JP2009211517A (ja) | 仮想計算機冗長化システム | |
JP5314731B2 (ja) | データ処理装置間の基本入出力プログラムの同期化方法及びコンピュータシステム | |
US6275930B1 (en) | Method, computer, and article of manufacturing for fault tolerant booting | |
CN113127263B (zh) | 一种内核崩溃恢复方法、装置、设备及存储介质 | |
JP4165423B2 (ja) | コアi/oカードを実装したシステムボード | |
JP2002049509A (ja) | データ処理システム | |
JP5345655B2 (ja) | 基本入出力プログラムの冗長管理方法及びデータ処理装置 | |
JP5970846B2 (ja) | 計算機システム及び計算機システムの制御方法 | |
CN116795437A (zh) | 计算系统、计算机实施方法及计算机程序产品 | |
JP4494263B2 (ja) | サービスシステムの冗長化方式 | |
JP2000322397A (ja) | 情報処理装置 | |
JP2007257486A (ja) | メモリダンプ機能を備えたコンピュータシステム、プログラム及びメモリダンプの方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071211 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080304 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080403 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080430 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080403 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080604 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080617 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080708 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080721 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4165423 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130808 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |