JP2005266815A - Liquid crystal display device and its manufacturing method - Google Patents

Liquid crystal display device and its manufacturing method Download PDF

Info

Publication number
JP2005266815A
JP2005266815A JP2005091387A JP2005091387A JP2005266815A JP 2005266815 A JP2005266815 A JP 2005266815A JP 2005091387 A JP2005091387 A JP 2005091387A JP 2005091387 A JP2005091387 A JP 2005091387A JP 2005266815 A JP2005266815 A JP 2005266815A
Authority
JP
Japan
Prior art keywords
insulating film
liquid crystal
pixel electrode
layer
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005091387A
Other languages
Japanese (ja)
Inventor
Seiki Koide
清貴 小出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005091387A priority Critical patent/JP2005266815A/en
Publication of JP2005266815A publication Critical patent/JP2005266815A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To prevent a display defect from being caused by a short circuit formed between upper and lower electrodes by insertion of conductive foreign matter by using a structure in which two substrates in a liquid-crystal display device are not easily short-circuited. <P>SOLUTION: An insulating film 16 consisting of various insulators is formed on a wiring layer 12, a first electrode portion 13, a insulating layer 14, and a second electrode layer 15. The insulating film 16 nearly entirely covers the surfaces of the wiring layer 12 and an MIM element, and a part of the insulating film 16 is slightly inserted into the inner side of a pixel region. A portion of the insulating film 16 corresponding to a pixel contact portion 15b of the insulating film 16 serves as an opening for assuring the electric conductivity between the MIM element and a pixel electrode 17. The peripheral portion of the pixel electrode 17 is formed to overlap the inner edge portion of the insulating film 16 . The peripheral portion is designed to be in contact with the pixel contact portion 15b of the second electrode layer 15 through the opening of the insulating film 16. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は液晶表示装置及びその製造方法に係り、特に、液晶パネルを構成する基板の内面構造に関する。   The present invention relates to a liquid crystal display device and a manufacturing method thereof, and more particularly to an inner surface structure of a substrate constituting a liquid crystal panel.

液晶表示装置は、一般に、表示面に多数配列された画素領域に対応した電極を内面上に備えた2枚の基板を形成し、該基板の間に液晶層を挟持した液晶パネルを備えている。液晶表示装置を駆動するには、前記電極により液晶層に電界を印加することによって液晶層の光学的な特性を変え、種々の表示が可能になるように構成されている。この場合、少なくとも一方の基板の内面上には、上記電極に所定の駆動電位を与えるための配線層が並列して形成されている場合がある。   In general, a liquid crystal display device includes a liquid crystal panel in which two substrates having electrodes corresponding to pixel regions arranged on the display surface are provided on the inner surface, and a liquid crystal layer is sandwiched between the substrates. . In order to drive the liquid crystal display device, various electrodes can be displayed by changing the optical characteristics of the liquid crystal layer by applying an electric field to the liquid crystal layer with the electrodes. In this case, a wiring layer for applying a predetermined driving potential to the electrodes may be formed in parallel on the inner surface of at least one substrate.

また、アクティブマトリクス型の液晶表示装置では、素子基板の内面上に形成された配線層に対して、TFT(薄膜トランジスタ)素子やMIM(金属−絶縁体−金属)素子等のアクティブ素子が接続され、これらのアクティブ素子は、画素領域毎に形成された各画素電極に接続されている。   In an active matrix liquid crystal display device, an active element such as a TFT (thin film transistor) element or a MIM (metal-insulator-metal) element is connected to a wiring layer formed on the inner surface of the element substrate. These active elements are connected to each pixel electrode formed for each pixel region.

一方、カラー表示を可能とした液晶表示装置においては、例えば、上記アクティブ素子の形成された素子基板に対向する対向基板の内面上に着色レジスト等を所定のパターンで形成することによって、赤(R)、緑(G)、青(B)の着色層を配列させたカラーフィルタが形成され、カラーフィルタをオーバーコート膜で被覆した後、さらにITO(インジウムスズ酸化物)からなる透明な対向電極を形成したものがある。   On the other hand, in a liquid crystal display device capable of color display, for example, by forming a colored resist or the like in a predetermined pattern on the inner surface of the counter substrate facing the element substrate on which the active element is formed, red (R ), Green (G), and blue (B) colored layers are arranged. After the color filter is covered with an overcoat film, a transparent counter electrode made of ITO (indium tin oxide) is further formed. There is something formed.

上記従来の液晶表示装置においては、2枚の基板の間に液晶層を封入して、両基板の内面上に形成された対向する2つの電極間に所定の電圧を印加して液晶分子の配向を変えるように構成されている。しかし、製造工程において、2枚の基板の間や液晶の内部に導電性の異物が混入する場合があり、この場合には、2枚の基板に形成された電極の間に導電性の異物が介在して、液晶に付与されるべき電界に影響を与えたり、電極間の短絡によって点欠陥が発生する場合がある。   In the conventional liquid crystal display device, a liquid crystal layer is sealed between two substrates, and a predetermined voltage is applied between two opposing electrodes formed on the inner surfaces of both substrates to align liquid crystal molecules. It is configured to change. However, in the manufacturing process, conductive foreign matter may be mixed between the two substrates or inside the liquid crystal. In this case, the conductive foreign matter is between the electrodes formed on the two substrates. In some cases, there is an influence on the electric field to be applied to the liquid crystal, or a point defect may occur due to a short circuit between the electrodes.

ここで、導電性の異物が画素領域に入り込み電極間を短絡させてしまっても、アクティブマトリクス型の液晶表示装置においては当該画素のみが動作しなくなるだけであって、いわゆる点欠陥が生ずるだけであるが、同様の異物が、素子基板の配線層やアクティブ素子の上方に存在する場合には、その配線層と対向電極とが短絡する場合もあり、この場合には、表示面にクロスライン状の線欠陥が発生する可能性がある。このような線欠陥は、上記点欠陥と異なり、発生した時点で液晶パネルの不良となることから、液晶表示装置の製造時の歩留まりを著しく低下させ、製造工程や製造コストに大きな影響を及ぼす。   Here, even if a conductive foreign substance enters the pixel region and short-circuits the electrodes, only the pixel does not operate in the active matrix type liquid crystal display device, and only a so-called point defect occurs. However, if similar foreign matter exists above the wiring layer of the element substrate or the active element, the wiring layer and the counter electrode may be short-circuited. Line defects may occur. Unlike the above point defects, such a line defect causes a defect in the liquid crystal panel at the time of occurrence, so that the yield during the production of the liquid crystal display device is remarkably reduced and the production process and production cost are greatly affected.

特に、このような導電性の異物による欠陥は、製造時には異常がなくても、出荷後に異物がパネル内を移動して事後的に発生することがあるため、製造工程における検査によっては防止しにくいものであり、異物が存在しても欠陥が発生しない完全な対策が必要となる。   In particular, such defects due to conductive foreign matter are difficult to prevent by inspection in the manufacturing process because the foreign matter may occur after the shipment after the shipment even if there is no abnormality during manufacturing. Therefore, it is necessary to take complete measures to prevent defects even if foreign matter is present.

そこで、本発明は上記間題点を解決するものであり、その課題は、液晶表示装置における2枚の基板間の短絡が生じにくい構造とすることにより、上下電極間の短絡に起因する表示欠陥を防止することにある。   Accordingly, the present invention solves the above-mentioned problem, and the problem is that a display defect caused by a short circuit between the upper and lower electrodes is achieved by adopting a structure in which a short circuit between two substrates in a liquid crystal display device is unlikely to occur. Is to prevent.

上記課題を解決するために本発明が講じた手段は、2枚の基板間に液晶層が挟持され、前記基板のうち一方の基板の内面上に、配線層と、画素電極と、前記配線層と前記画素電極の間に直接若しくは間接的に接続されたアクティブ素子と、絶縁膜と、を備え、前記絶縁膜は、前記配線層及び前記アクティブ素子を覆うとともに、当該絶縁膜の端部の上に前記画素電極の周縁部が重なるように形成され、前記画素電極の周縁部の内側には形成されないことを特徴とする。   In order to solve the above-mentioned problems, the present invention has a means in which a liquid crystal layer is sandwiched between two substrates, and a wiring layer, a pixel electrode, and the wiring layer are formed on the inner surface of one of the substrates. And an active element connected directly or indirectly between the pixel electrode and an insulating film, the insulating film covering the wiring layer and the active element, and over the end of the insulating film The pixel electrode is formed so that the peripheral edge of the pixel electrode overlaps, and is not formed inside the peripheral edge of the pixel electrode.

この手段によれば、配線層の表面上を絶縁膜で被覆することにより、配線層に対する導電性異物の接触及びこの異物を介しての配線層と対向電極との間の短絡の危険性がなくなり、致命的な線欠陥の発生を防止することができる。   According to this means, by covering the surface of the wiring layer with an insulating film, there is no risk of contact of the conductive foreign matter with the wiring layer and a short circuit between the wiring layer and the counter electrode via the foreign matter. The occurrence of fatal line defects can be prevented.

ここで、前記アクティブ素子は、当該アクティブ素子と前記画素電極とを導通する接続部を備え、前記絶縁膜は、前記配線層と前記画素電極との間を絶縁するように配置され、前記接続部と前記画素電極との間の導通を確保するための開口部を備えていることが好ましい。   Here, the active element includes a connection portion that conducts the active element and the pixel electrode, and the insulating film is disposed so as to insulate between the wiring layer and the pixel electrode, and the connection portion It is preferable to provide an opening for ensuring electrical continuity between the pixel electrode and the pixel electrode.

この手段によれば、絶縁膜は配線層の表面上のみだけでなく、配線層と画素電極との間を絶縁するように形成されているため、接続部と画素電極との間の導通部分を除いて相互に接触することがなく、配線層と画素電極との短絡による表示状態の悪化を防止できる。   According to this means, since the insulating film is formed not only on the surface of the wiring layer but also between the wiring layer and the pixel electrode, the conductive portion between the connection portion and the pixel electrode is not provided. Except for this, there is no contact with each other, and deterioration of the display state due to a short circuit between the wiring layer and the pixel electrode can be prevented.

また、前記接続部と前記画素電極との間にはMIM素子が形成され、前記絶縁膜は、該MIM素子の表面上も被覆していることが好ましい。   Preferably, an MIM element is formed between the connection portion and the pixel electrode, and the insulating film covers the surface of the MIM element.

この手段によれば、絶縁膜がMIM素子の表面上をも被覆しているため、MIM素子と導電性異物との接触や当該異物を介しての対向電極との間の短絡が防止される。   According to this means, since the insulating film also covers the surface of the MIM element, contact between the MIM element and the conductive foreign matter and a short circuit between the counter electrode via the foreign matter are prevented.

また、前記接続部と前記画素電極との間にはTFT素子が形成され、前記絶縁膜は、前記TFT素子に接続される配線層上に設けられてなることが好ましい。   Preferably, a TFT element is formed between the connection portion and the pixel electrode, and the insulating film is provided on a wiring layer connected to the TFT element.

この手段によれば、TFT素子に接続される配線層と導電性異物との接触当該異物を介しての対向電極との間の短絡が防止される。   According to this means, the contact between the wiring layer connected to the TFT element and the conductive foreign material is prevented from being short-circuited between the counter electrode through the foreign material.

また、前記絶縁膜は遮光性を備えてなることが好ましい。   The insulating film preferably has a light shielding property.

この手段によれば、カラーフィルタが形成される基板に遮光部材を設ける必要が無いため、製造コストの削減を図れるとともに、対向する基板どうしの高い位置合わせ精度を不要とすることができる。   According to this means, since it is not necessary to provide a light shielding member on the substrate on which the color filter is formed, the manufacturing cost can be reduced and high alignment accuracy between the opposing substrates can be eliminated.

次に、2枚の基板間に液晶層が挟持され、前記基板のうち一方の基板の内面上に、配線層と、画素電極と、前記配線層と前記画素電極の間に直接若しくは間接的に接続されたアクティブ素子と、絶縁膜とを備える液晶表示装置の製造方法において、前記基板のうち一方の基板の内面上に前記配線層と前記アクティブ素子を形成し、前記配線層及び前記アクティブ素子を覆う前記絶縁膜を形成し、前記絶縁膜の端部の上に前記画素電極の周縁部が重なるように前記画素電極を形成し、前記絶縁膜は、前記画素電極の周縁部の内側には形成しないことを特徴とするものである。   Next, a liquid crystal layer is sandwiched between the two substrates, and the wiring layer, the pixel electrode, and the wiring layer and the pixel electrode are directly or indirectly disposed on the inner surface of one of the substrates. In a method of manufacturing a liquid crystal display device including a connected active element and an insulating film, the wiring layer and the active element are formed on an inner surface of one of the substrates, and the wiring layer and the active element are formed. The insulating film is formed to cover, and the pixel electrode is formed so that the peripheral edge of the pixel electrode overlaps the edge of the insulating film, and the insulating film is formed inside the peripheral edge of the pixel electrode. It is characterized by not.

この手段によれば、配線層の表面を絶縁膜によって被覆することができるとともに、配線層と画素電極との間を絶縁膜によって絶縁することができるため、対向基板間の絶縁性、及び配線層と画素電極との間の絶縁性を確保することができる。   According to this means, the surface of the wiring layer can be covered with the insulating film, and between the wiring layer and the pixel electrode can be insulated with the insulating film. And the pixel electrode can be secured.

この場合において、前記接続部と前記画素電極との間に接続されるMIM素子を形成した後、前記絶縁膜を該MIM素子の表面上をも被覆するように形成することが好ましい。   In this case, after forming the MIM element connected between the connection portion and the pixel electrode, it is preferable to form the insulating film so as to cover the surface of the MIM element.

次に、添付図面を参照して本発明に係る実施形態について説明する。   Next, embodiments according to the present invention will be described with reference to the accompanying drawings.

(第1実施形態)
図1及び図2は、本発明に係る液晶表示装置の実施形態を示すものである。本実施形態は、MIM素子を画素領域毎に備えたアクティブマトリクス型の液晶表示装置について本発明を適用した例を示すものである。
(First embodiment)
1 and 2 show an embodiment of a liquid crystal display device according to the present invention. The present embodiment shows an example in which the present invention is applied to an active matrix type liquid crystal display device provided with MIM elements for each pixel region.

本実施形態において、図2に示すように、素子基板10の表面上には、透明な下地層11が形成されている。この下地層11は、素子基板10とその上に形成される配線層等の膜との間の密着性を向上させるためのものである。下地層11の表面には、図1に示すように金属薄膜からなる配線層12が所定のパターン形状に形成されている。この配線層12には、画素領域毎に突出するように形成された第1電極部13が一体に設けられている。   In the present embodiment, as shown in FIG. 2, a transparent base layer 11 is formed on the surface of the element substrate 10. The base layer 11 is for improving the adhesion between the element substrate 10 and a film such as a wiring layer formed thereon. A wiring layer 12 made of a metal thin film is formed in a predetermined pattern shape on the surface of the base layer 11 as shown in FIG. The wiring layer 12 is integrally provided with a first electrode portion 13 formed so as to protrude for each pixel region.

上記配線層及び第1電極部13の表面上には、陽極酸化法によって形成された薄い絶縁層14が設けられており、この絶縁層14を介して、第2電極層15が形成される。この第2電極層15は、上記第1電極部13の直上に位置する電極部15aと、この電極部15aから延伸して大きく張り出した画素接触部15bとを備えている。   A thin insulating layer 14 formed by an anodic oxidation method is provided on the surface of the wiring layer and the first electrode portion 13, and the second electrode layer 15 is formed through the insulating layer 14. The second electrode layer 15 includes an electrode portion 15a located immediately above the first electrode portion 13, and a pixel contact portion 15b extending from the electrode portion 15a and projecting greatly.

上記第1電極部13、絶縁層14及び第2電極層15の電極部15aは、金属−絶縁体−金属からなる2端子型のアクティブ素子であるMIM素子を構成している。   The electrode portion 15a of the first electrode portion 13, the insulating layer 14, and the second electrode layer 15 constitutes an MIM element that is a two-terminal active element made of metal-insulator-metal.

配線層12、第1電極部13、絶縁層14、第2電極部15の上には、各種絶縁体からなる絶縁膜16が形成されている。この絶縁膜16は、図1に示すように、配線層12と上記MIM素子の表面上を全て被覆するとともに、その一部は画素領域の内側にやや入り込んでいる。   An insulating film 16 made of various insulators is formed on the wiring layer 12, the first electrode portion 13, the insulating layer 14, and the second electrode portion 15. As shown in FIG. 1, the insulating film 16 covers the entire surface of the wiring layer 12 and the MIM element, and part of the insulating film 16 slightly enters the inside of the pixel region.

ここで、絶縁膜16は、上記第2電極層15のうち、画素接触部15bの表面上には形成されておらず、この画素接触部15bに対応する部分は、MIM素子と後述する画素電極17との導通を確保するための開口部となっている。   Here, the insulating film 16 is not formed on the surface of the pixel contact portion 15b in the second electrode layer 15, and a portion corresponding to the pixel contact portion 15b is composed of an MIM element and a pixel electrode described later. 17 is an opening for ensuring electrical continuity with 17.

上記MIM素子が一つずつ形成された画素領域には、ITOからなる透明な画素電極17が形成されている。この画素電極17の周縁部は、絶縁膜16の内縁部に乗るように形成され、また、絶縁膜16の上記開口部を通して、第2電極層15の画素接触部15bと接触するように構成されている。   A transparent pixel electrode 17 made of ITO is formed in the pixel region where the MIM elements are formed one by one. The peripheral edge portion of the pixel electrode 17 is formed so as to ride on the inner edge portion of the insulating film 16, and is configured to contact the pixel contact portion 15 b of the second electrode layer 15 through the opening of the insulating film 16. ing.

一方、図2に示すように、対向基板20の内面上には、赤(R)、緑(G)及び青(B)のいずれかの色調を呈する着色層21Cと、これらの着色層21Cの間に形成されたブラックマトリクス層21BMとからなるカラーフィルタ21が形成されている。このカラーフィルタ21の表面上には、透明樹脂からなる保護膜22が被着されている。この保護膜22はカラーフイルタ21を保護するためのものである。保護膜22の表面上にはストライプ状に形成されたITOからなる対向電極23が形成されている。ここで、本実施形態における着色層は上述の赤緑青の3色に限らず、例えばシアン、マゼンダ、イエローの3色としてもよい。   On the other hand, as shown in FIG. 2, on the inner surface of the counter substrate 20, a colored layer 21 </ b> C that exhibits any color tone of red (R), green (G), and blue (B), and these colored layers 21 </ b> C. A color filter 21 including a black matrix layer 21BM formed therebetween is formed. A protective film 22 made of a transparent resin is deposited on the surface of the color filter 21. This protective film 22 is for protecting the color filter 21. A counter electrode 23 made of ITO formed in a stripe shape is formed on the surface of the protective film 22. Here, the colored layers in the present embodiment are not limited to the above three colors of red, green, and blue, and may be, for example, three colors of cyan, magenta, and yellow.

上記素子基板10及び対向基板20の内面上には、さらに配向膜が塗布形成され、所定の方向にラビング処理が施されている。そして、これらの配向膜に挟持される状態で、液晶層30が配置されている。   An alignment film is further applied and formed on the inner surfaces of the element substrate 10 and the counter substrate 20, and a rubbing process is performed in a predetermined direction. The liquid crystal layer 30 is disposed in a state of being sandwiched between these alignment films.

この実施形態においては、絶縁膜16が配線層12及びMIM素子の表面上を完全に被覆しているので、素子基板10と対向基板20との間に導電性の異物が混入しても、配線層12及びMIM素子と対向電極とが導電接触する危険性はまったくない。したがって、液晶表示装置にとって致命的なクロスライン状の線欠陥が発生することを防止できる。   In this embodiment, since the insulating film 16 completely covers the wiring layer 12 and the surface of the MIM element, even if conductive foreign matter is mixed between the element substrate 10 and the counter substrate 20, the wiring There is no risk of conductive contact between the layer 12 and the MIM element and the counter electrode. Therefore, it is possible to prevent occurrence of a cross-line-like line defect that is fatal to the liquid crystal display device.

また、第2電極層15の画素接触部15bと画素電極17とが導電接触している場所を除いて、絶縁膜16が配線層12と画素電極17との間に介在しているため、配線層12と画素電極17との短絡や両者間のリーク電流の発生を防止することができる。   Further, since the insulating film 16 is interposed between the wiring layer 12 and the pixel electrode 17 except where the pixel contact portion 15b of the second electrode layer 15 and the pixel electrode 17 are in conductive contact, the wiring It is possible to prevent a short circuit between the layer 12 and the pixel electrode 17 and a leak current between them.

図3乃至図6は、上記実施形態のうち、素子基板10の主要な製造工程を示すものである。図3に示すように、無アルカリガラスからなる素子基板10の表面上にTaをスパッタリング法によって全面被着し、熱酸化によって酸化Taからなる下地層11を形成する。この下地層は、酸化TaのRFスパッタリング法で形成してもよい。次に、この下地層11の表面上に再びTa又はTa合金をスパッタリング法によって被着し、フォトリソグラフィによってパターニングすることによって配線層12(図1参照、図3には図示せず)を形成する。   3 to 6 show main manufacturing steps of the element substrate 10 in the above embodiment. As shown in FIG. 3, Ta is deposited on the entire surface of an element substrate 10 made of alkali-free glass by a sputtering method, and a base layer 11 made of Ta oxide is formed by thermal oxidation. The underlayer may be formed by Ta oxide RF sputtering. Next, Ta or a Ta alloy is again deposited on the surface of the underlying layer 11 by sputtering, and patterned by photolithography to form a wiring layer 12 (see FIG. 1, not shown in FIG. 3). .

ここで、配線層12には上述の通り第1電極部13が一体に形成されている。   Here, the first electrode portion 13 is integrally formed on the wiring layer 12 as described above.

次に、図4に示すように、配線層12及び第1電極部13の表面上に陽極酸化法によって薄い絶縁層14を形成する。この絶縁層14は、素子基板10を電解液に浸漬して、配線層12と電解液中の対向電極との間に電流を流すことによってTaの表面が酸化され形成される。この絶縁膜14はMIM素子の電気特性を決定するものであるため、成膜条件や膜厚等を厳密に設定する必要があり、必要に応じて成膜後にアニーリング(熱処理)を施す場合もある。   Next, as shown in FIG. 4, a thin insulating layer 14 is formed on the surfaces of the wiring layer 12 and the first electrode portion 13 by an anodic oxidation method. The insulating layer 14 is formed by oxidizing the surface of Ta by immersing the element substrate 10 in the electrolytic solution and causing a current to flow between the wiring layer 12 and the counter electrode in the electrolytic solution. Since this insulating film 14 determines the electrical characteristics of the MIM element, it is necessary to strictly set the film forming conditions, film thickness, etc., and if necessary, annealing (heat treatment) may be performed after film forming. .

さらに、上記第1電極部13の表面に形成された絶縁膜14の上にCrをスパッタリング法によって被着し、所定のパターニングを施して第2電極層15を形成する。この第2電極層15は、図1に示すように、第1電極層13の上に部分的に重なるように形成された電極部15aと、後述する画素電極17に導電接触させるための画素接触部15bとを有する。この第2電極層15には、他にアルミニウム,チタン,モリブデン等を用いてもよい。   Further, Cr is deposited on the insulating film 14 formed on the surface of the first electrode portion 13 by a sputtering method, and predetermined patterning is performed to form the second electrode layer 15. As shown in FIG. 1, the second electrode layer 15 includes an electrode portion 15 a formed so as to partially overlap the first electrode layer 13 and a pixel contact for making conductive contact with a pixel electrode 17 described later. Part 15b. In addition, aluminum, titanium, molybdenum or the like may be used for the second electrode layer 15.

次に、図5に示すように、素子基板10の表面上に所定の厚さを有する絶縁膜16を形成する。この絶縁膜としては、スパッタリング法等により形成した酸化Ta、酸化シリコン、窒化シリコン,酸化アルミニウム等の無機絶縁膜が好ましい。これらの絶縁膜16は、下層に形成されている配線層12等との間の絶縁性を充分に確保できるだけの膜厚を備えるように形成される。例えば、酸化Taでは約1000Å以上、酸化シリコンでは約400Å以上の厚さであることが好ましい。一般に、絶縁膜16の厚さは、400〜5000Å程度である。この絶縁膜16は、ポリミド樹脂,アクリル樹脂等を用いてもよい。   Next, as shown in FIG. 5, an insulating film 16 having a predetermined thickness is formed on the surface of the element substrate 10. As this insulating film, an inorganic insulating film such as Ta oxide, silicon oxide, silicon nitride, or aluminum oxide formed by sputtering or the like is preferable. These insulating films 16 are formed so as to have a film thickness sufficient to ensure sufficient insulation between the lower wiring layer 12 and the like. For example, the thickness is preferably about 1000 mm or more for Ta oxide and about 400 mm or more for silicon oxide. Generally, the thickness of the insulating film 16 is about 400 to 5000 mm. The insulating film 16 may be made of polyimide resin, acrylic resin, or the like.

上記のようにして形成した絶縁膜16は、図2に示す対向基板20上のカラーフィルタ21の透光性領域(ブラックマトリクス21BMの形成領域以外の部分)とほぼ同じ平面パターンを備えたマスクを用いたフォトリソグラフィ工程によってパターニングされ、図5の液晶表示装置の画素領域に対応する領域Aと、上記第2電極層15の画素接触部15bに対応する開口部である領域Bとを除去する。   The insulating film 16 formed as described above is a mask having a plane pattern substantially the same as the light-transmitting region (the portion other than the region where the black matrix 21BM is formed) of the color filter 21 on the counter substrate 20 shown in FIG. Patterning is performed by the photolithography process used, and the region A corresponding to the pixel region of the liquid crystal display device of FIG. 5 and the region B that is the opening corresponding to the pixel contact portion 15b of the second electrode layer 15 are removed.

ここで、絶縁膜16のパターニングにおいて、カラーフィルタの透光性領域を形成するマスクと共通化を行う場合は、フォトリソグラフィ工程で使用するマスク数を減らすことができ、製造コストの削減を図ることができる。   Here, when the patterning of the insulating film 16 is performed in common with the mask for forming the light-transmitting region of the color filter, the number of masks used in the photolithography process can be reduced, and the manufacturing cost can be reduced. Can do.

最後に、図6に示すように、ITOを全面スパッタリング法によって被着し、パターニングすることによって画素電極17を形成する。この画素電極17は、上記絶縁膜16を除去した領域Aを完全に被覆するとともに、上記領域Bにおいて第2電極層15の画素接触部15bの上に被着される。また、画素電極17は、上記絶縁膜16の除去部分(領域Aに対応する部分)の内縁部上にその周縁部が位置するように形成される。   Finally, as shown in FIG. 6, ITO is deposited by the whole surface sputtering method and patterned to form the pixel electrode 17. The pixel electrode 17 completely covers the region A from which the insulating film 16 has been removed, and is deposited on the pixel contact portion 15b of the second electrode layer 15 in the region B. Further, the pixel electrode 17 is formed so that the peripheral edge thereof is positioned on the inner edge of the removed portion of the insulating film 16 (the portion corresponding to the region A).

この製造方法によれば、画素電極17の形成時には既に配線層12とMIM素子の表面上は完全に絶縁膜16によって被覆されているため、画素電極17を配線層12やMIM素子との短絡の危険性なしに形成することができる。その結果、画素電極17を配線層12の形成領域のぎりぎりまで形成することも可能になり、開口率を向上することができる。   According to this manufacturing method, since the surface of the wiring layer 12 and the MIM element is already completely covered with the insulating film 16 when the pixel electrode 17 is formed, the pixel electrode 17 is short-circuited to the wiring layer 12 and the MIM element. Can be formed without danger. As a result, it is possible to form the pixel electrode 17 to the limit of the region where the wiring layer 12 is formed, and the aperture ratio can be improved.

ここで、第1電極部13及び絶縁層14を形成した後、絶縁層14が露出するように絶縁膜16を形成し、その上に例えばITOにより、絶縁層14に接続するように画素電極17を形成してもよい。この場合は、第2電極層と画素電極を一体のものとして形成するため、第2電極層のパターニングを不要とすることができ、2端子型のアクティブ素子の製造工程を一部省略することができる。   Here, after the first electrode portion 13 and the insulating layer 14 are formed, the insulating film 16 is formed so that the insulating layer 14 is exposed, and the pixel electrode 17 is connected to the insulating layer 14 by using, for example, ITO. May be formed. In this case, since the second electrode layer and the pixel electrode are integrally formed, the patterning of the second electrode layer is unnecessary, and part of the manufacturing process of the two-terminal active element can be omitted. it can.

また、絶縁膜16を遮光性を有する絶縁膜としてもよく、この場合は、図2に示す対向基板20側には、ブラックマトリクス21BMを形成しなくとも良いため、素子基板と対向基板との貼り合わせにおいて、高い位置合わせの精度を不要とすることができる。さらに、対向基板の構造を簡略化でき、製造コストを低減することができる。   Further, the insulating film 16 may be a light-blocking insulating film. In this case, the black matrix 21BM does not need to be formed on the counter substrate 20 side shown in FIG. In alignment, high alignment accuracy can be eliminated. Furthermore, the structure of the counter substrate can be simplified, and the manufacturing cost can be reduced.

このように形成された素子基板10と対向基板20は、図7に示すように、シール材41を介して貼り合わされ、シール材によって区画された液晶封入領域に液晶を注入することによって液晶層30が設けられ、駆動回路42a、42bの周辺回路部品が実装され液晶表示装置が構成される。   As shown in FIG. 7, the element substrate 10 and the counter substrate 20 formed in this way are bonded together via a sealing material 41, and a liquid crystal layer 30 is injected by injecting liquid crystal into a liquid crystal sealing region partitioned by the sealing material. The peripheral circuit components of the drive circuits 42a and 42b are mounted to form a liquid crystal display device.

以上説明した実施形態では、MIM素子を備えた素子基板上に絶縁膜16を形成した例を示しているが、本発明によれば、素子基板、対向基板の区別なく、基板内面上に配線層及び液晶印加電極が形成されている場合であれば、当該基板の配線層上に絶縁膜を形成することによって、上記と同様の効果を奏することができるものである。   In the embodiment described above, an example in which the insulating film 16 is formed on the element substrate provided with the MIM element is shown. However, according to the present invention, the wiring layer is formed on the inner surface of the substrate without distinguishing between the element substrate and the counter substrate. If the liquid crystal application electrode is formed, the same effect as described above can be obtained by forming an insulating film on the wiring layer of the substrate.

(第2実施形態)
次に、3端子型のアクティブ素子としてTFT(薄膜トランジスタ)素子を備えたマトリクス型の液晶表示装置に適用した実施形態を示す。
(Second Embodiment)
Next, an embodiment in which the present invention is applied to a matrix type liquid crystal display device including a TFT (thin film transistor) element as a three-terminal type active element will be described.

図8は、本発明に係る液晶表示装置としてTFT(薄膜トランジスタ)素子を備えた液晶表示装置の画素の概略の構造を示す平面図であり、図9は図8におけるA−A線に沿った断面である。   FIG. 8 is a plan view showing a schematic structure of a pixel of a liquid crystal display device having a TFT (thin film transistor) element as the liquid crystal display device according to the present invention, and FIG. 9 is a cross-sectional view taken along line AA in FIG. It is.

まず、画素部分について説明すると、図8において、51aはTFTの能動層(ソース領域50a・チャネル領域50b・ドレイン領域50c)を構成する
1層目のポリシリコン層であり、このポリシリコン層51aの表面には図9に示されているように、熱酸化によるゲート絶縁膜62が形成されている。52aはTFTのゲート電極となる走査線、53aは前記走査線52aと交差するように配設されたTFTのソース領域50aに画素電極に印加すべき電圧を供給するデータ線で、走査線52aは二層目のポリシリコン層によって、またデータ線53aはアルミニウム層のような導電層によってそれぞれ形成されている。
First, the pixel portion will be described. In FIG. 8, reference numeral 51a denotes a first polysilicon layer constituting the active layer (source region 50a, channel region 50b, drain region 50c) of the TFT. As shown in FIG. 9, a gate insulating film 62 is formed on the surface by thermal oxidation. Reference numeral 52a denotes a scanning line that becomes a gate electrode of the TFT, 53a denotes a data line that supplies a voltage to be applied to the pixel electrode to the TFT source region 50a disposed so as to intersect the scanning line 52a, and the scanning line 52a is The second polysilicon layer and the data line 53a are each formed of a conductive layer such as an aluminum layer.

また、54はITOからなる画素電極56aとポリシリコン層51aのTFTのドレイン領域50cとを接続するためのコンタクトホール、55はデータ線53aと前記ポリシリコン層51aのTFTのソース領域とを接続するためのコンタクトホールである。   Reference numeral 54 denotes a contact hole for connecting the pixel electrode 56a made of ITO to the TFT drain region 50c of the polysilicon layer 51a, and 55 connects the data line 53a to the TFT source region of the polysilicon layer 51a. This is a contact hole.

図8におけるA−A線に沿った断面を示す図9において、10はガラス基板や石英基板あるいはシリコン基板のような基板、62はTFTの能動層となるポリシリコン層51aの表面に形成された酸化シリコン膜等のゲート絶縁膜であり、熱酸化等により形成される。また、63はNSG膜(ボロンやリンを含まないシリケートガラス膜)等からなる第1層間絶縁膜である。これは、高温CVDおよび低温CVD法により形成される。   In FIG. 9 showing a cross section along the line AA in FIG. 8, 10 is a substrate such as a glass substrate, a quartz substrate or a silicon substrate, and 62 is formed on the surface of a polysilicon layer 51a which becomes an active layer of the TFT. A gate insulating film such as a silicon oxide film is formed by thermal oxidation or the like. Reference numeral 63 denotes a first interlayer insulating film made of an NSG film (a silicate glass film containing no boron or phosphorus). This is formed by high temperature CVD and low temperature CVD methods.

本実施形態では、チャネル領域50bの上部を含んで、配線層となる走査線52aとデータ線53a上を被覆するように、絶縁層64が形成されている。   In the present embodiment, the insulating layer 64 is formed so as to cover the scanning lines 52a and the data lines 53a, which are wiring layers, including the upper part of the channel region 50b.

この絶縁層64は、後述する画素電極56aとの接続を行うコンタクトホール54の周囲を除いて形成されるとともに、その内周部が画素電極56aの外周部と一部重なるようにパターニングされている。   The insulating layer 64 is formed except for the periphery of a contact hole 54 for connection to a pixel electrode 56a described later, and is patterned so that its inner peripheral portion partially overlaps with the outer peripheral portion of the pixel electrode 56a. .

本実施形態においても、スパッタリング法等により形成した酸化Ta、酸化シリコン、窒化シリコン,酸化アルミニウム等の無機絶縁膜が好ましく、下層のデータ線53aとの間の絶縁性を充分に確保できるだけの膜厚を備えるように形成される。例えば、酸化Taでは約1000Å以上、酸化シリコンでは約400Å以上の厚さであることが好ましい。   Also in this embodiment, an inorganic insulating film such as Ta oxide, silicon oxide, silicon nitride, or aluminum oxide formed by sputtering or the like is preferable, and a film thickness that can sufficiently ensure insulation between the lower data line 53a. Is formed. For example, the thickness is preferably about 1000 mm or more for Ta oxide and about 400 mm or more for silicon oxide.

この絶縁層64により、画素電極56aをデータ線53aと十分近接させて形成しても両者の短絡を防止でき、それによる表示上の欠陥の発生を防止できるものである。   With this insulating layer 64, even if the pixel electrode 56a is formed close enough to the data line 53a, the short circuit between them can be prevented, thereby preventing the occurrence of display defects.

この絶縁層64のパターニングにおいて、この基板10に対向して配置されるカラーフィルタ(図示せず)の透光性領域をパターニングするためのマスクと共通化することにより、液晶表示装置を製造する際のフォトリソグラフィ工程に使用するマスクを削減することができる。   In the patterning of the insulating layer 64, when a liquid crystal display device is manufactured by sharing a light-transmitting region of a color filter (not shown) disposed facing the substrate 10 with a mask for patterning. The mask used for the photolithography process can be reduced.

また、本実施形態においても絶縁層64を、遮光性を有する材料とした場合は、TFT素子の配線層や能動層の領域に照射された光によるリーク電流の発生を防止することができるとともに、素子基板上にブラックマトリクスを形成するため、対向基板上にブラックマトリクスを不要とすることができ、素子基板と対向基板との貼り合わせにおいて、高い位置合わせの精度を不要とすることができる。さらに、対向基板の構造を簡略化でき、製造コストを低減することができる。   Also in this embodiment, when the insulating layer 64 is made of a light-shielding material, it is possible to prevent the occurrence of leakage current due to light irradiated on the wiring layer and active layer region of the TFT element, Since the black matrix is formed on the element substrate, the black matrix can be eliminated on the counter substrate, and high alignment accuracy can be eliminated in bonding the element substrate and the counter substrate. Furthermore, the structure of the counter substrate can be simplified, and the manufacturing cost can be reduced.

この後、第1層間絶縁膜63及びゲート絶縁膜62を貫通するコンタクトホール54を形成し、ITOからなる画素電極56aが形成される。   Thereafter, a contact hole 54 penetrating the first interlayer insulating film 63 and the gate insulating film 62 is formed, and a pixel electrode 56a made of ITO is formed.

なお、本実施形態では、画素電極としてITOを使用する場合について述べたが、これに限定されるものではなく、例えば、SnOx,ZnOx等のような融点の高い金属酸化物などからなる透明電極材料を使用することも可能である。   In this embodiment, the case where ITO is used as the pixel electrode has been described. However, the present invention is not limited to this. For example, a transparent electrode material made of a metal oxide having a high melting point such as SnOx or ZnOx. Can also be used.

このような構造を有する素子側基板と、これに対向して配置され対向電極23が形成される対向側基板20とを、図10に示すようにシール材41を介して貼り合わせる。なお、25は対向基板20に設けられるクロム層等からなる遮光層である。   The element-side substrate having such a structure and the counter-side substrate 20 that is disposed opposite to the element-side substrate and on which the counter electrode 23 is formed are bonded together via a seal material 41 as shown in FIG. Reference numeral 25 denotes a light shielding layer made of a chromium layer or the like provided on the counter substrate 20.

シール材41によって区画された液晶封入領域に液晶30を注入し、画素領域に表示させる映像信号等を入力するための回路基板(図示せず)を入力端子部90に実装することにより、液晶表示装置が構成される。   By injecting the liquid crystal 30 into the liquid crystal sealing area partitioned by the sealing material 41 and mounting a circuit board (not shown) for inputting a video signal or the like to be displayed in the pixel area on the input terminal portion 90, a liquid crystal display The device is configured.

尚、本実施形態においては、TFT素子に駆動信号を供給するための周辺回路70、80を構成するトランジスタは、画素駆動用のTFT素子と同様にポリシリコン層を動作層とするいわゆるポリシリコンTFTで構成されており、周辺回路を構成するトランジスタは画素駆動用のTFT素子とともに、同一プロセスにより基板上に同時に形成されている。   In the present embodiment, the transistors constituting the peripheral circuits 70 and 80 for supplying drive signals to the TFT elements are so-called polysilicon TFTs having a polysilicon layer as an operating layer in the same manner as the pixel drive TFT elements. The transistors constituting the peripheral circuit are simultaneously formed on the substrate by the same process together with the pixel driving TFT elements.

本実施例においては、配線層となる走査線上を被覆するように、絶縁層64が形成されているため、走査線と対向電極との間に導電性の異物が混入しても、両者の間が短絡することはなく、それに起因した欠陥の発生を防止している。   In the present embodiment, since the insulating layer 64 is formed so as to cover the scanning line serving as the wiring layer, even if conductive foreign matter is mixed between the scanning line and the counter electrode, the insulating layer 64 is interposed between them. Does not short-circuit, preventing the occurrence of defects due to it.

尚、本発明の上記実施形態では、透過型液晶表示装置として説明したが、本発明はこれに限られるものではなく、素子側基板もしくは対向基板のいずれかに反射層を設けた反射型液晶表示装置としてもよい。   Although the transmissive liquid crystal display device has been described in the above embodiment of the present invention, the present invention is not limited to this, and a reflective liquid crystal display in which a reflective layer is provided on either the element side substrate or the counter substrate. It is good also as an apparatus.

以上述べた本発明は、液晶表示装置の2枚の基板間の短絡が生じにくい構造とすることにより、上下電極間の短絡に起因する表示欠陥を防止するにあたって好適な構造とその製造方法を提供できるものである。   The present invention described above provides a structure suitable for preventing display defects caused by a short circuit between the upper and lower electrodes and a method for manufacturing the same by adopting a structure in which a short circuit between two substrates of a liquid crystal display device is unlikely to occur. It can be done.

本発明に係る液晶表示装置の実施形態における素子基板上の平面構造を示す概略拡大平面図である。1 is a schematic enlarged plan view showing a planar structure on an element substrate in an embodiment of a liquid crystal display device according to the present invention. 同実施形態の断面構造を示す拡大縦断面図である。It is an enlarged longitudinal cross-sectional view which shows the cross-section of the same embodiment. 本発明に係る液晶表示装置の製造方法の実施形態を示す概略工程図である。It is a schematic process drawing which shows embodiment of the manufacturing method of the liquid crystal display device which concerns on this invention. 本発明に係る液晶表示装置の製造方法の実施形態を示す概略工程図である。It is a schematic process drawing which shows embodiment of the manufacturing method of the liquid crystal display device which concerns on this invention. 本発明に係る液晶表示装置の製造方法の実施形態を示す概略工程図である。It is a schematic process drawing which shows embodiment of the manufacturing method of the liquid crystal display device which concerns on this invention. 本発明に係る液晶表示装置の製造方法の実施形態を示す概略工程図である。It is a schematic process drawing which shows embodiment of the manufacturing method of the liquid crystal display device which concerns on this invention. 本発明に係る液晶表示装置の概略構造を示す構成図である。It is a block diagram which shows schematic structure of the liquid crystal display device which concerns on this invention. 本発明に係る液晶表示装置の実施形態における素子基板上の平面構造を示す概略拡大平面図である。1 is a schematic enlarged plan view showing a planar structure on an element substrate in an embodiment of a liquid crystal display device according to the present invention. 同実施形態の断面構造を示す拡大縦断面図である。It is an enlarged longitudinal cross-sectional view which shows the cross-section of the same embodiment. 本発明に係る液晶表示装置の概略構造を示す構成図である。It is a block diagram which shows schematic structure of the liquid crystal display device which concerns on this invention.

符号の説明Explanation of symbols

10…素子基板、11…下地層、12…配線層、13…第1電極部、14…絶縁層、15…第2電極層、15a…電極部、15b…画素接触部、16…絶縁膜、17…画素電極、20…対向基板、21C…着色層、21BM…ブラックマトリクス層、22…保護膜、23…対向電極、25…遮光層、30…液晶層、41…シール材、42a・42b…駆動回路、50a…ソース領域、50b…チャネル領域、50cドレイン領域、51a…TFT能動層、52a…走査線、53a…データ線、54・55…コンタクトホール、56a…画素電極、62…ゲート絶縁層、63…第1層間絶縁膜、64…絶縁層、70・80…周辺回路、90…入力端子
DESCRIPTION OF SYMBOLS 10 ... Element substrate, 11 ... Underlayer, 12 ... Wiring layer, 13 ... 1st electrode part, 14 ... Insulating layer, 15 ... 2nd electrode layer, 15a ... Electrode part, 15b ... Pixel contact part, 16 ... Insulating film, 17 ... Pixel electrode, 20 ... Counter substrate, 21C ... Colored layer, 21BM ... Black matrix layer, 22 ... Protective film, 23 ... Counter electrode, 25 ... Light shielding layer, 30 ... Liquid crystal layer, 41 ... Sealing material, 42a, 42b ... Drive circuit, 50a ... source region, 50b ... channel region, 50c drain region, 51a ... TFT active layer, 52a ... scanning line, 53a ... data line, 54/55 ... contact hole, 56a ... pixel electrode, 62 ... gate insulating layer , 63 ... first interlayer insulating film, 64 ... insulating layer, 70 · 80 ... peripheral circuit, 90 ... input terminal

Claims (7)

2枚の基板間に液晶層が挟持され、前記基板のうち一方の基板の内面上に、配線層と、画素電極と、前記配線層と前記画素電極の間に直接若しくは間接的に接続されたアクティブ素子と、絶縁膜と、を備え、
前記絶縁膜は、前記配線層及び前記アクティブ素子を覆うとともに、当該絶縁膜の端部の上に前記画素電極の周縁部が重なるように形成され、前記画素電極の周縁部の内側には形成されないことを特徴とする液晶表示装置。
A liquid crystal layer is sandwiched between two substrates, and the wiring layer, the pixel electrode, and the wiring layer and the pixel electrode are directly or indirectly connected on the inner surface of one of the substrates. An active element and an insulating film,
The insulating film covers the wiring layer and the active element, and is formed so that a peripheral portion of the pixel electrode overlaps an end portion of the insulating film, and is not formed inside the peripheral portion of the pixel electrode. A liquid crystal display device characterized by the above.
請求の範囲第1項において、前記アクティブ素子は、当該アクティブ素子と前記画素電極とを導通する接続部を備え、前記絶縁膜は、前記配線層と前記画素電極との間を絶縁するように配置されるとともに、前記接続部と前記画素電極との間の導通を確保するための開口部を備えていることを特徴とする液晶表示装置。   2. The active element according to claim 1, wherein the active element includes a connection portion that conducts the active element and the pixel electrode, and the insulating film is disposed to insulate between the wiring layer and the pixel electrode. In addition, the liquid crystal display device includes an opening for ensuring electrical connection between the connection portion and the pixel electrode. 請求の範囲第1項において、前記アクティブ素子がMIM素子であることを特徴とする液晶表示装置。   2. The liquid crystal display device according to claim 1, wherein the active element is an MIM element. 請求の範囲第1項において、前記アクティブ素子がTFT素子であることを特徴とする液晶表示装置。   2. The liquid crystal display device according to claim 1, wherein the active element is a TFT element. 請求の範囲第1項において、前記絶縁膜は遮光性を備えてなることを特徴とする液晶表示装置。   2. The liquid crystal display device according to claim 1, wherein the insulating film has a light shielding property. 2枚の基板間に液晶層が挟持され、前記基板のうち一方の基板の内面上に、配線層と、画素電極と、前記配線層と前記画素電極の間に直接若しくは間接的に接続されたアクティブ素子と、絶縁膜とを備える液晶表示装置の製造方法において、
前記基板のうち一方の基板の内面上に前記配線層と前記アクティブ素子を形成し、
前記配線層及び前記アクティブ素子を覆う前記絶縁膜を形成し、
前記絶縁膜の端部の上に前記画素電極の周縁部が重なるように前記画素電極を形成し、 前記絶縁膜は、前記画素電極の周縁部の内側には形成しないことを特徴とする液晶表示装置の製造方法。
A liquid crystal layer is sandwiched between two substrates, and the wiring layer, the pixel electrode, and the wiring layer and the pixel electrode are directly or indirectly connected on the inner surface of one of the substrates. In a manufacturing method of a liquid crystal display device including an active element and an insulating film,
Forming the wiring layer and the active element on the inner surface of one of the substrates;
Forming the insulating film covering the wiring layer and the active element;
The pixel electrode is formed so that a peripheral edge portion of the pixel electrode overlaps an end portion of the insulating film, and the insulating film is not formed inside the peripheral edge portion of the pixel electrode. Device manufacturing method.
請求の範囲第6項において、前記アクティブ素子がMIM素子であることを特徴とする液晶表示装置。

7. The liquid crystal display device according to claim 6, wherein the active element is an MIM element.

JP2005091387A 1996-08-29 2005-03-28 Liquid crystal display device and its manufacturing method Withdrawn JP2005266815A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005091387A JP2005266815A (en) 1996-08-29 2005-03-28 Liquid crystal display device and its manufacturing method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP22907196 1996-08-29
JP2005091387A JP2005266815A (en) 1996-08-29 2005-03-28 Liquid crystal display device and its manufacturing method

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP50269998A Division JP3780529B2 (en) 1996-08-29 1997-08-28 Liquid crystal display device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2005266815A true JP2005266815A (en) 2005-09-29

Family

ID=35091348

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005091387A Withdrawn JP2005266815A (en) 1996-08-29 2005-03-28 Liquid crystal display device and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2005266815A (en)

Similar Documents

Publication Publication Date Title
KR100377460B1 (en) Display
US6268895B1 (en) Liquid crystal display device having light shield in periphery of display
KR101031170B1 (en) Liquid crystal display device and process for manufacturing the same
JP4162890B2 (en) Liquid crystal display
JP4477552B2 (en) COT-structured liquid crystal display device for preventing light leakage from outer portion of pixel region and manufacturing method thereof
KR100884541B1 (en) Liquid Crystal Display Device and Method for fabricating the same
KR100374435B1 (en) Liquid crystal display device and method of manufacturing the same
JP5523864B2 (en) Liquid crystal display
JPH08234214A (en) Liquid crystal display element and its production
JP2008501127A (en) Display device substrate, method for correcting the same, method for correcting the display device, and liquid crystal display device
JP2008003337A (en) Panel substrate, display device and manufacturing method thereof
KR20000048089A (en) Liquid crystal display
JP2010054980A (en) Liquid crystal display device
KR19990029397A (en) Array substrate of display device, liquid crystal display device with array substrate and array substrate manufacturing method
JP3399882B2 (en) Liquid crystal display
JP3780529B2 (en) Liquid crystal display device and manufacturing method thereof
JP3582194B2 (en) Liquid crystal display device
JP3403931B2 (en) Liquid crystal display
JP5275650B2 (en) Liquid crystal display
KR100864410B1 (en) Array substrate for LCD and Method for fabricating of the same
JP2005266815A (en) Liquid crystal display device and its manufacturing method
US8405805B2 (en) Liquid crystal display device
JP4441507B2 (en) Liquid crystal display
JPH1172801A (en) Liquid crystal display device
KR20010066174A (en) a liquid crystal display having a light blocking film and a manufacturing method thereof

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051011

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051116

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060214

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20060315