JP2005261145A - Switching power supply - Google Patents
Switching power supply Download PDFInfo
- Publication number
- JP2005261145A JP2005261145A JP2004072184A JP2004072184A JP2005261145A JP 2005261145 A JP2005261145 A JP 2005261145A JP 2004072184 A JP2004072184 A JP 2004072184A JP 2004072184 A JP2004072184 A JP 2004072184A JP 2005261145 A JP2005261145 A JP 2005261145A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- circuit
- output
- power supply
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
本発明は、負荷急変の応答速度の高速化を図るための制御手段を備えたスイッチング電源に関するものである。 The present invention relates to a switching power supply including control means for increasing the response speed of sudden load change.
従来、スイッチング波形の制御手段の代表例として、図7で示すような、電流モード型PWM制御がある(例えば、特許文献1参照。)。この電流モード型PWM制御とは、電源回路の出力側に誤差増幅器を接続して検出電圧と基準電圧との誤差を増幅するように構成し、誤差増幅器の出力を比較器12の一方の入力に接続し、比較器12の他方の入力に電流検出回路27を接続して、電源回路のチョーク電流を制御するものである。
しかし、この電流モード型PWM制御では、固定周波数三角波の代わりにチョーク電流信号を用いることで、誤差増幅信号との位相余裕を大きく取れるようになったが、誤差増幅信号の周波数帯域を大きく上げることはできない。 However, in this current mode PWM control, the choke current signal is used instead of the fixed frequency triangular wave, so that a large phase margin with the error amplification signal can be obtained, but the frequency band of the error amplification signal is greatly increased. I can't.
以上のような課題が生じたことより、図8に示すように、検出電圧と基準電圧との誤差を増幅する誤差増幅器11の出力を2つの比較器12,13に接続し、一方の比較器12には直接、他方の比較器13には分割抵抗R3,R4を介して接続してあり、電源回路に設けた転流スイッチS2と並列に、抵抗RSAW1及びコンデンサCSAW1,CSAW2を備えたフィルタ回路21を接続し、このフィルタ回路21の出力を2つの比較器12,13の他方の入力に接続して、フィルタ回路21より得られる三角波形の振幅が第一の比較器12の一方の入力レベルと第二の比較器13の一方の入力レベルとの間に収まるように制御する制御手段を備えたスイッチング電源を発明した(特許文献2参照。)。
しかし、この方式は発振周波数が可変であるため、電源から発生するスイッチングノイズの対策が難しい場合がある。一例として装置側がノイズに敏感な回路の場合、通常フィルタ回路を用いてノイズを減衰させるが、上記実施例のように発振周波数が可変してしまう場合、設定した周波数からずれてしまうことによりノイズが減衰せず、不具合が発生するおそれがある。また、大電流化のためのマルチフェーズ運転が難しいという課題がある。高速応答が要求される負荷装置は同時に大電流も要求されており、これに対応するためにマルチフェーズ化をするのが一般的であるが、発振周波数が可変であると位相をずらした信号の発生が困難である。 However, since this method has a variable oscillation frequency, it may be difficult to prevent switching noise generated from the power source. As an example, when the device side is a circuit sensitive to noise, the noise is attenuated by using a normal filter circuit. However, when the oscillation frequency varies as in the above embodiment, the noise is caused by deviation from the set frequency. There is a risk of malfunction without attenuation. In addition, there is a problem that multi-phase operation for increasing current is difficult. A load device that requires a high-speed response is also required to have a large current at the same time, and in order to respond to this, it is common to make it multi-phase, but if the oscillation frequency is variable, the signal of the phase shifted It is difficult to generate.
そこで、さらに、上記課題を解決するために、図9に示すように、電源回路の出力電圧と基準電圧との誤差を増幅し、この誤差増幅信号をフィルタ回路21より得られる三角波形とを比較して比較信号を整流スイッチS1に出力し、整流スイッチS1のオンのタイミングをクロック信号で固定するスイッチング電源を発明した(特許文献3参照。)。
しかし、このような制御では、オンのタイミングが固定の場合、図10に示すように、オン・デューティが50%を超えると動作が不安定となる。このため、電源の入力電圧範囲が広い場合に不安定動作が発生してしまうという課題が生じた。 However, in such control, when the on-timing is fixed, the operation becomes unstable when the on-duty exceeds 50%, as shown in FIG. For this reason, when the input voltage range of the power supply was wide, the subject that unstable operation generate | occur | produced arose.
本発明は、上記問題に鑑みてなされたものであり、オン・デューティによる不安定動作を抑制し、入力電圧範囲を広くすることが可能なスイッチング電源を提供する。 The present invention has been made in view of the above problems, and provides a switching power supply capable of suppressing unstable operation due to on-duty and widening an input voltage range.
上記課題を解決するために、本発明スイッチング電源は、整流スイッチ、転流スイッチ、並びに、前記転流スイッチと並列に、抵抗及びコンデンサを接続したフィルタ回路を設けてあり、この電源回路の出力側に誤差アンプの入力を接続して検出電圧と基準電圧との誤差を増幅し、この誤差アンプの出力信号を前記フィルタ回路より得られる三角波形の振幅と第一の比較器で比較して第一の比較信号を出力し、同じくこの誤差アンプの出力を分割抵抗で分圧して前記フィルタ回路より得られる三角波形の振幅と第二の比較器で比較して第二の比較信号を出力して、前記第二の比較信号とクロック信号とを付き合わせ、負荷急変時に前記第二の比較信号を出力して、前記整流スイッチへの出力信号を前記クロック信号から第二の比較信号へ切り換えて、前記三角波形の振幅が前記誤差増幅信号と前記分圧信号との間に収まるように制御し、定常時に前記整流スイッチのオンのタイミングを前記クロック信号で固定するように制御する制御手段を設けてあるスイッチング電源において、補助スイッチと放電抵抗とを直列に接続して放電回路を構成し、この放電回路は前記フィルタ回路の抵抗と並列に接続し、前記転流スイッチのオンのタイミングで補助スイッチがオンして、放電抵抗に放電電流を流すように構成してあることを特徴とする。 In order to solve the above problems, a switching power supply according to the present invention includes a rectifier switch, a commutation switch, and a filter circuit in which a resistor and a capacitor are connected in parallel with the commutation switch. The input of the error amplifier is connected to amplify the error between the detection voltage and the reference voltage, and the output signal of the error amplifier is compared with the amplitude of the triangular waveform obtained from the filter circuit by the first comparator. A comparison signal is output, and the output of the error amplifier is divided by a dividing resistor, and the amplitude of the triangular waveform obtained from the filter circuit is compared with a second comparator to output a second comparison signal. The second comparison signal is combined with the clock signal, and the second comparison signal is output when the load suddenly changes, and the output signal to the rectifier switch is switched from the clock signal to the second comparison signal. Control means for controlling the amplitude of the triangular waveform to fall between the error amplification signal and the divided voltage signal, and controlling the rectifying switch ON timing to be fixed by the clock signal in a steady state. In the switching power supply provided, an auxiliary switch and a discharge resistor are connected in series to form a discharge circuit. This discharge circuit is connected in parallel with the resistor of the filter circuit, and the auxiliary switch is turned on when the commutation switch is turned on. The switch is turned on so that a discharge current flows through the discharge resistor.
整流スイッチ、転流スイッチ、並びに、前記転流スイッチと並列に、抵抗及びコンデンサを接続したフィルタ回路を設けてあり、この電源回路の出力側に誤差アンプの入力を接続して検出電圧と基準電圧との誤差を増幅し、この誤差アンプの出力信号を前記フィルタ回路より得られる三角波形の振幅と比較器で比較して比較信号を前記整流スイッチに出力し、前記整流スイッチのオンのタイミングをクロック信号で固定するように制御する制御手段を設けてあるスイッチング電源において、補助スイッチと放電抵抗とを直列に接続して放電回路を構成し、この放電回路は前記フィルタ回路の抵抗と並列に接続し、前記転流スイッチのオンのタイミングで補助スイッチがオンして、放電抵抗に放電電流を流すように構成してあることを特徴とする。 A rectifier switch, a commutation switch, and a filter circuit in which a resistor and a capacitor are connected are provided in parallel with the commutation switch, and an input of an error amplifier is connected to the output side of the power supply circuit to detect a reference voltage and a reference voltage. The error amplifier output signal is compared with the amplitude of the triangular waveform obtained from the filter circuit by a comparator, and a comparison signal is output to the rectifier switch. In a switching power supply provided with control means for controlling to be fixed by a signal, an auxiliary switch and a discharge resistor are connected in series to form a discharge circuit, and this discharge circuit is connected in parallel with the resistor of the filter circuit. The auxiliary switch is turned on when the commutation switch is turned on, and a discharge current is caused to flow through the discharge resistor. .
前記補助スイッチをダイオードで構成し、このダイオードのアノードを前記放電抵抗に接続してあることを特徴とする。 The auxiliary switch is constituted by a diode, and an anode of the diode is connected to the discharge resistor.
本発明によれば、転流スイッチのオンのタイミングで補助スイッチがオンして、放電抵抗に放電電流を流すようにしたことにより、オン・デューティによる不安定動作を抑制し、入力電圧範囲を広くすることができる効果がある。 According to the present invention, the auxiliary switch is turned on at the turn-on timing of the commutation switch, and the discharge current is caused to flow through the discharge resistor, thereby suppressing the unstable operation due to the on-duty and widening the input voltage range. There is an effect that can be done.
以下、添付図面を用いて本発明スイッチング電源に係る実施例を説明する。図1は本発明に係るスイッチング電源の一実施例を示す。Cはコンデンサ、Sはスイッチング素子、Rは抵抗、11は誤差増幅器、12,13は比較器、14はOR回路、16はフリップフロップ回路、17はドライバ、21はフィルタ回路、31は放電回路である。 Embodiments according to the present invention will now be described with reference to the accompanying drawings. FIG. 1 shows an embodiment of a switching power supply according to the present invention. C is a capacitor, S is a switching element, R is a resistor, 11 is an error amplifier, 12 and 13 are comparators, 14 is an OR circuit, 16 is a flip-flop circuit, 17 is a driver, 21 is a filter circuit, and 31 is a discharge circuit is there.
本実施例に係るスイッチング電源は、整流スイッチS1、転流スイッチS2、出力チョークL1並びに平滑コンデンサCOUTを備え、出力チョークL1と平滑コンデンサCOUTとを直列に接続した電源回路を備えてある。この電源回路の出力側に制御回路を接続してある。この制御回路の出力は整流スイッチS1と転流スイッチS2に接続してある。 Switching power supply according to this embodiment, the rectifier switches S1, commutation switch S2, output choke L1 and includes a smoothing capacitor C OUT, are provided with a power supply circuit connected to the output choke L1 and smoothing capacitor C OUT in series. A control circuit is connected to the output side of the power supply circuit. The output of this control circuit is connected to a rectifying switch S1 and a commutation switch S2.
電源回路の出力側に電圧検出用の抵抗R1,R2を備え、これら抵抗R1,R2の接続部を誤差増幅器11の負の入力に接続し、この誤差増幅器11で検出電圧と基準電圧との誤差を増幅して誤差増幅信号を出力するように構成してある。この誤差増幅器11の出力に第一の比較器12の負の入力に接続し、同じくこの誤差増幅器11の出力を分割抵抗R3,R4を介して第二の比較器13の正の入力に接続し、分圧信号を出力するようにしてある。
Voltage detection resistors R 1 and R 2 are provided on the output side of the power supply circuit, and a connection portion of these resistors R 1 and R 2 is connected to the negative input of the
出力チョークL1と平滑コンデンサCOUTとの直列回路と並列に、抵抗RSAWとコンデンサCSAWとを直列に接続して構成するフィルタ回路21を接続してある。このフィルタ回路21の出力を第一の比較器12の正の入力、並びに第二の比較器13の負の入力に接続してある。 A filter circuit 21 configured by connecting a resistor R SAW and a capacitor C SAW in series is connected in parallel with the series circuit of the output choke L1 and the smoothing capacitor C OUT . The output of the filter circuit 21 is connected to the positive input of the first comparator 12 and the negative input of the second comparator 13.
第一の比較器12の出力をフリップフロップ回路16のリセット側の入力に接続し、第一の比較信号を出力するようにしてある。また、第二の比較器13の出力をOR回路14の一方の入力に接続して、第二の比較信号を出力するようにしてある。OR回路14の他方の入力にはクロック信号を入力し、フリップフロップ回路16のセット側にこのOR回路14の出力を接続して、定常時にはクロック信号を、負荷急変した際には第二の比較信号をそれぞれ出力するようにしてある。このフリップフロップ回路16の出力をドライバ17の入力に接続し、このドライバ17の出力を整流スイッチS1並びに転流スイッチS2の制御端子に接続し、フィルタ回路21より得られる三角波形の振幅が負荷急変時に前記誤差増幅信号と前記分圧信号との間に収まるように制御し、定常時に整流スイッチS1のオンのタイミングを前記クロック信号で固定するように制御する構成にしてある。
The output of the first comparator 12 is connected to the input on the reset side of the flip-flop circuit 16 so as to output the first comparison signal. Further, the output of the second comparator 13 is connected to one input of the
さらに、本発明では、補助スイッチS3と放電抵抗RDとを直列に接続して放電回路31を構成してある。この放電回路31はフィルタ回路21の抵抗RSAWと並列に接続し、放電抵抗RDはフィルタ回路21のコンデンサCSAWと接続してあり、転流スイッチS2のオンのタイミングで補助スイッチS3がオンして、放電抵抗RDに放電電流を流すように構成してある。
Further, in the present invention, the discharge circuit 31 is configured by connecting the auxiliary switch S3 and the discharge resistor RD in series. The discharge circuit 31 is connected in parallel with the resistor R SAW of the filter circuit 21, and the discharge resistor RD is connected to the capacitor C SAW of the filter circuit 21, and the auxiliary switch S 3 is turned on when the
以上のように構成してあるスイッチング電源は以下のような作用をする。なお、図2には本実施例における動作波形図を示し、上側はクロック信号を、下側は誤差増幅器11から出力される誤差増幅出力とフィルタ回路21から出力される三角波形を、それぞれ示してある。
The switching power supply configured as described above operates as follows. FIG. 2 shows an operation waveform diagram in this embodiment, the upper side shows a clock signal, and the lower side shows an error amplification output outputted from the
先ず、整流スイッチS1がオンした場合の作用について説明する。図2の上側の図に示すように、クロック信号がOR回路14を介しフリップフロップ回路16のセット側に入力される事で整流スイッチS1はオンする。また、フリップフロップ回路16から出力された信号はドライバ17で反転して転流スイッチS2に出力されるため、整流スイッチS1がオンすると同時に転流スイッチS2はオフする。転流スイッチS2がオフするタイミングで補助スイッチS3もオフする。そのため、フィルタ回路21を構成するコンデンサCSAWは充電され、図2の下側の図に示すように、フィルタ回路21からの出力電圧は上昇する。
First, the operation when the rectifying switch S1 is turned on will be described. As shown in the upper diagram of FIG. 2, the rectifier switch S <b> 1 is turned on when the clock signal is input to the set side of the flip-flop circuit 16 via the
整流スイッチS1がオンする事で出力電圧が発生し出力に接続されている誤差増幅器11が誤差増幅信号を出力する。この誤差増幅信号と、転流スイッチS2と並列に接続されたフィルタ回路21によって生成された三角波形を比較し、三角波形が誤差増幅信号より大きくなった時にフリップフロップ回路16のリセット側に入力される事で整流スイッチS1がオフする。
When the rectifier switch S1 is turned on, an output voltage is generated, and the
続いて、整流スイッチS1がオフした場合の作用について説明する。三角波形が誤差増幅信号より大きくなった時にフリップフロップ回路16のリセット側に入力される事で整流スイッチS1がオフする。また、フリップフロップ回路16から出力された信号はドライバ17で反転して転流スイッチS2に出力されるため、整流スイッチS1がオフすると同時に転流スイッチS2はオンする。転流スイッチS2がオンするタイミングで補助スイッチS3もオンする。これにより、フィルタ回路21のみならず、これに並列に接続した放電回路31から放電電流が流れる。そのため、図2の下側の図に示すように、フィルタ回路21からの出力電圧は降下する。 Next, the operation when the rectifying switch S1 is turned off will be described. When the triangular waveform becomes larger than the error amplification signal, the rectification switch S1 is turned off by being input to the reset side of the flip-flop circuit 16. Since the signal output from the flip-flop circuit 16 is inverted by the driver 17 and output to the commutation switch S2, the commutation switch S2 is turned on simultaneously with the rectification switch S1 being turned off. The auxiliary switch S3 is also turned on at the timing when the commutation switch S2 is turned on. Thereby, the discharge current flows not only from the filter circuit 21 but also from the discharge circuit 31 connected in parallel thereto. Therefore, the output voltage from the filter circuit 21 drops as shown in the lower diagram of FIG.
その後、図2の上側の図に示すように、クロック信号がOR回路14を介しフリップフロップ回路16のセット側に入力される事で整流スイッチS1はオンする。以上を繰り返して動作する。オン・デューティが50%以上の状態での不安定状態は固定クロックのオンタイミングでの三角波の電圧レベルが所定の電圧に下がりきらないことが原因となっているが、本実施例ではフィルタ回路21によって生成される三角波形の下り傾斜が従来例と比較し大きくなり、同一の入出力条件において固定クロックのオンタイミングでの三角波の電圧レベルが低くなるため、オン・デューティによる不安定動作を抑制し、入力電圧範囲を広くすることができる。
Thereafter, as shown in the upper diagram of FIG. 2, the rectifier switch S <b> 1 is turned on when the clock signal is input to the set side of the flip-flop circuit 16 via the
図3は、前記実施例と異なるスイッチング電源を示す。本実施例に係るスイッチング電源は、図1図示実施例と同様に、本実施例に係るスイッチング電源は、整流スイッチS1、転流スイッチS2、出力チョークL1並びに平滑コンデンサCOUTを備え、出力チョークL1と平滑コンデンサCOUTとを直列に接続した電源回路を備えてある。この電源回路の出力側に制御回路を接続してある。この制御回路の出力は整流スイッチS1と転流スイッチS2に接続してある。 FIG. 3 shows a switching power supply different from the above embodiment. As in the embodiment shown in FIG. 1, the switching power supply according to this embodiment includes the rectifying switch S1, the commutation switch S2, the output choke L1, and the smoothing capacitor COUT , and the output choke L1. and it is provided with a power supply circuit connected in series and a smoothing capacitor C OUT. A control circuit is connected to the output side of the power supply circuit. The output of this control circuit is connected to a rectifying switch S1 and a commutation switch S2.
電源回路の出力側に電圧検出用の抵抗R1,R2を備え、これら抵抗R1,R2の接続部を誤差増幅器11の負の入力に接続し、この誤差増幅器11で検出電圧と基準電圧との誤差を増幅して誤差増幅信号を出力するように構成してある。この誤差増幅器11の出力に比較器12の負の入力に接続してある。
Voltage detection resistors R 1 and R 2 are provided on the output side of the power supply circuit, and a connection portion of these resistors R 1 and R 2 is connected to the negative input of the
出力チョークL1と平滑コンデンサCOUTとの直列回路と並列に、抵抗RSAWとコンデンサCSAWとを直列に接続して構成するフィルタ回路21を接続してある。このフィルタ回路21の出力を比較器12の正の入力に接続してある。 A filter circuit 21 configured by connecting a resistor R SAW and a capacitor C SAW in series is connected in parallel with the series circuit of the output choke L1 and the smoothing capacitor C OUT . The output of the filter circuit 21 is connected to the positive input of the comparator 12.
比較器12の出力をフリップフロップ回路16のリセット側の入力に接続し、第一の比較信号を出力するようにしてある。また、クロック信号をフリップフロップ回路16のセット側に接続して、クロック信号を出力するようにしてある。このフリップフロップ回路16の出力をドライバ17の入力に接続し、このドライバ17の出力を整流スイッチS1並びに転流スイッチS2の制御端子に接続し、フィルタ回路21より得られる三角波形と誤差増幅信号とを比較して比較信号を出力して、整流スイッチS1のオンのタイミングを前記クロック信号で固定するように制御する構成にしてある。 The output of the comparator 12 is connected to the input on the reset side of the flip-flop circuit 16 so as to output the first comparison signal. Further, the clock signal is connected to the set side of the flip-flop circuit 16 so as to output the clock signal. The output of the flip-flop circuit 16 is connected to the input of the driver 17, the output of the driver 17 is connected to the control terminals of the rectifier switch S1 and the commutation switch S2, and the triangular waveform and error amplification signal obtained from the filter circuit 21 are connected. Are compared, and a comparison signal is output to control the rectifying switch S1 to be turned on with the clock signal.
さらに、本実施例では、補助スイッチS3と放電抵抗RDとを直列に接続して放電回路31を構成してある。この放電回路31はフィルタ回路21の抵抗RSAWと並列に接続し、放電抵抗RDはフィルタ回路21のコンデンサCSAWと接続してあり、転流スイッチS2のオンのタイミングで補助スイッチS3がオンして、放電抵抗RDに放電電流を流すように構成してある。
Further, in this embodiment, the discharge circuit 31 is configured by connecting the auxiliary switch S3 and the discharge resistor RD in series. The discharge circuit 31 is connected in parallel with the resistor R SAW of the filter circuit 21, and the discharge resistor RD is connected to the capacitor C SAW of the filter circuit 21, and the auxiliary switch S 3 is turned on when the
以上のように構成してあるスイッチング電源は図1図示実施例とほぼ同様な作用をする。ただし、本実施例は、図1図示実施例と異なり、図1図示実施例で示す第二の比較器13が無いため、第二の比較器13より出力される第二の比較信号とクロック信号とを付き合わせる作用はなく、誤差増幅信号をフィルタ回路21より得られる三角波形とを比較して比較信号を整流スイッチS1に出力し、整流スイッチS1のオンのタイミングをクロック信号で固定する。なお、以下の実施例においても上記実施例のように、整流スイッチS1のオンのタイミングをクロック信号で固定する構成を有することが可能である。 The switching power supply configured as described above operates in substantially the same manner as the embodiment shown in FIG. However, this embodiment differs from the embodiment shown in FIG. 1 in that there is no second comparator 13 shown in the embodiment shown in FIG. 1, and therefore the second comparison signal and clock signal output from the second comparator 13 are omitted. The error amplified signal is compared with the triangular waveform obtained from the filter circuit 21 and the comparison signal is output to the rectifying switch S1, and the ON timing of the rectifying switch S1 is fixed by the clock signal. In the following embodiments, it is possible to have a configuration in which the ON timing of the rectifying switch S1 is fixed by a clock signal as in the above embodiments.
図4は、図3図示実施例をマルチフェーズ化したスイッチング電源を示す。このスイッチング電源は、共通の電源Vinを有し、2つの電源回路を有する。2つの電源回路は、それぞれ、整流スイッチS1、転流スイッチS2、出力チョークL1並びに平滑コンデンサCOUTを備え、出力チョークL1と平滑コンデンサCOUTとを直列に接続した電源回路を備えてある。これら電源回路の出力側は共通になっており、電圧検出用の抵抗R1,R2を介して制御回路を接続してある。 FIG. 4 shows a switching power supply in which the embodiment shown in FIG. This switching power supply has a common power supply Vin and two power supply circuits. Two power supply circuit, respectively, the rectifier switches S1, commutation switch S2, and an output choke L1 and smoothing capacitor C OUT, are provided with a power supply circuit connected to the output choke L1 and smoothing capacitor C OUT in series. The output sides of these power supply circuits are common, and a control circuit is connected via voltage detection resistors R 1 and R 2 .
電源回路の出力側に電圧検出用の抵抗R1,R2を備え、これら抵抗R1,R2の接続部を誤差増幅器11の負の入力に接続し、この誤差増幅器11で検出電圧と基準電圧との誤差を増幅して誤差増幅信号を出力するように構成してある。この誤差増幅器11の出力に比較器12の負の入力に接続してある。
Voltage detection resistors R 1 and R 2 are provided on the output side of the power supply circuit, and a connection portion of these resistors R 1 and R 2 is connected to the negative input of the
出力チョークL1と平滑コンデンサCOUTとの直列回路と並列に、抵抗RSAWとコンデンサCSAWとを直列に接続して構成するフィルタ回路21を接続してある。このフィルタ回路21の出力を比較器12の正の入力に接続してある。 A filter circuit 21 configured by connecting a resistor R SAW and a capacitor C SAW in series is connected in parallel with the series circuit of the output choke L1 and the smoothing capacitor C OUT . The output of the filter circuit 21 is connected to the positive input of the comparator 12.
比較器12の出力をフリップフロップ回路16のリセット側の入力に接続し、第一の比較信号を出力するようにしてある。また、クロック信号をフリップフロップ回路16のセット側に接続して、クロック信号を出力するようにしてある。このフリップフロップ回路16の出力をドライバ17の入力に接続し、このドライバ17の出力を整流スイッチS1並びに転流スイッチS2の制御端子に接続し、フィルタ回路21より得られる三角波形と誤差増幅信号とを比較して比較信号を出力して、整流スイッチS1のオンのタイミングを前記クロック信号で固定するように制御する構成にしてある。 The output of the comparator 12 is connected to the input on the reset side of the flip-flop circuit 16 so as to output the first comparison signal. Further, the clock signal is connected to the set side of the flip-flop circuit 16 so as to output the clock signal. The output of the flip-flop circuit 16 is connected to the input of the driver 17, the output of the driver 17 is connected to the control terminals of the rectifier switch S1 and the commutation switch S2, and the triangular waveform and error amplification signal obtained from the filter circuit 21 are connected. Are compared, and a comparison signal is output to control the rectifying switch S1 to be turned on with the clock signal.
さらに、本実施例では、補助スイッチS3と放電抵抗RDとを直列に接続して放電回路31を構成してある。この放電回路31はフィルタ回路21の抵抗RSAWと並列に接続し、放電抵抗RDはフィルタ回路21のコンデンサCSAWと接続してあり、転流スイッチS2のオンのタイミングで補助スイッチS3がオンして、放電抵抗RDに放電電流を流すように構成してある。
Further, in this embodiment, the discharge circuit 31 is configured by connecting the auxiliary switch S3 and the discharge resistor RD in series. The discharge circuit 31 is connected in parallel with the resistor R SAW of the filter circuit 21, and the discharge resistor RD is connected to the capacitor C SAW of the filter circuit 21, and the auxiliary switch S 3 is turned on when the
以上のように構成してあるスイッチング電源は、以下のような作用をする。 先ず、シングルの場合と同様に、クロック信号がOR回路14を介しフリップフロップ回路16のセット側に入力される事で整流スイッチS1はオンし、転流スイッチS2はオフする。また、転流スイッチS2がオフするタイミングで補助スイッチS3もオフする。これにより、フィルタ回路21からの出力電圧は上昇する。整流スイッチS1がオンする事で出力電圧が発生し出力に接続されている誤差増幅器11が誤差増幅信号を出力する。この誤差増幅信号と、転流スイッチS2と並列に接続されたフィルタ回路21によって生成された三角波形を比較し、三角波形が誤差増幅信号より大きくなった時にフリップフロップ回路16のリセット側に入力される事で整流スイッチS1がオフする。
The switching power supply configured as described above operates as follows. First, as in the case of the single case, the rectifier switch S1 is turned on and the commutation switch S2 is turned off when the clock signal is input to the set side of the flip-flop circuit 16 via the
続いて、整流スイッチS1がオフした場合の作用について説明する。三角波形が誤差増幅信号より大きくなった時にフリップフロップ回路16のリセット側に入力される事で整流スイッチS1がオフし、転流スイッチS2はオンする。また、転流スイッチS2がオンするタイミングで補助スイッチS3もオンする。これにより、フィルタ回路21のみならず、これに並列に接続した放電回路31から放電電流が流れる。そのため、フィルタ回路21からの出力電圧は降下する。その後、クロック信号がOR回路14を介しフリップフロップ回路16のセット側に入力される事で整流スイッチS1はオンする。以上を繰り返して動作する。
Next, the operation when the rectifying switch S1 is turned off will be described. When the triangular waveform becomes larger than the error amplification signal, it is input to the reset side of the flip-flop circuit 16 so that the rectification switch S1 is turned off and the commutation switch S2 is turned on. The auxiliary switch S3 is also turned on at the timing when the commutation switch S2 is turned on. Thereby, the discharge current flows not only from the filter circuit 21 but also from the discharge circuit 31 connected in parallel thereto. As a result, the output voltage from the filter circuit 21 drops. Thereafter, the clock signal is input to the set side of the flip-flop circuit 16 via the
以上のように、マルチフェーズ化した場合もシングルの場合と同様に作用する。なお、本実施例では電源回路を2つ設けてマルチフェーズ化したが、電源回路を3つ以上設けてマルチフェーズ化しても同様な作用をする。また、本願明細書で説明するいずれの実施例においてもマルチフェーズ化が可能である。 As described above, the multi-phase operation works similarly to the single case. In this embodiment, two power supply circuits are provided to achieve multi-phase. However, even if three or more power supply circuits are provided to achieve multi-phase, the same effect is obtained. Further, any of the embodiments described in the present specification can be multiphased.
図5及び図6図示実施例は、図1並びに図3図示実施例に設けた補助スイッチS3をダイオードD3で構成した場合のスイッチング電源をそれぞれ示す。このスイッチング電源のダイオードD3のアノードを放電抵抗RDに接続して放電回路31を構成し、この放電回路31はフィルタ回路21の抵抗RSAWと並列に接続し、放電抵抗RDをフィルタ回路21のコンデンサCSAWと接続してある。 5 and 6 show switching power supplies in the case where the auxiliary switch S3 provided in the embodiment shown in FIGS. 1 and 3 is configured by a diode D3. The anode of this switching power supply diode D3 is connected to a discharge resistor RD to form a discharge circuit 31. This discharge circuit 31 is connected in parallel with the resistor R SAW of the filter circuit 21, and the discharge resistor RD is connected to the filter circuit 21. The capacitor C SAW is connected.
以上のように構成してあるスイッチング電源は以下のような作用をする。なお、図5図示実施例と図6図示実施例はほぼ同様の作用をするため、図5図示実施例について説明する。 The switching power supply configured as described above operates as follows. Since the embodiment shown in FIG. 5 and the embodiment shown in FIG. 6 operate in substantially the same manner, the embodiment shown in FIG. 5 will be described.
先ず、整流スイッチS1がオンした場合の作用について説明する。図2の上側の図に示すように、クロック信号がOR回路14を介しフリップフロップ回路16のセット側に入力される事で整流スイッチS1はオンし、転流スイッチS2はオフする。この際、フィルタ回路21に流れる電流の向きとダイオードD3の向きは逆であるため、ダイオードD3には電流は流れず、フィルタ回路21を構成するコンデンサCSAWは充電され、フィルタ回路21からの出力電圧は上昇する。
First, the operation when the rectifying switch S1 is turned on will be described. As shown in the upper diagram of FIG. 2, when the clock signal is input to the set side of the flip-flop circuit 16 via the
整流スイッチS1がオンする事で出力電圧が発生し出力に接続されている誤差増幅器11が誤差増幅信号を出力する。この誤差増幅信号と、転流スイッチS2と並列に接続されたフィルタ回路21によって生成された三角波形を比較し、三角波形が誤差増幅信号より大きくなった時にフリップフロップ回路16のリセット側に入力される事で整流スイッチS1がオフする。
When the rectifier switch S1 is turned on, an output voltage is generated, and the
続いて、整流スイッチS1がオフした場合の作用について説明する。三角波形が誤差増幅信号より大きくなった時にフリップフロップ回路16のリセット側に入力される事で整流スイッチS1がオフする。また、フリップフロップ回路16から出力された信号はドライバ17で反転して転流スイッチS2に出力されるため、整流スイッチS1がオフすると同時に転流スイッチS2はオンする。転流スイッチS2がオンと、フィルタ回路21には整流スイッチS1がオンした場合と反対側、即ちダイオードD3の順方向に電流が流れるため、ダイオードD3に電流が流れて、実質的に、転流スイッチS2がオンするタイミングで放電回路31から放電電流が流れる。そのため、フィルタ回路21からの出力電圧は降下する。 Next, the operation when the rectifying switch S1 is turned off will be described. When the triangular waveform becomes larger than the error amplification signal, the rectification switch S1 is turned off by being input to the reset side of the flip-flop circuit 16. Further, since the signal output from the flip-flop circuit 16 is inverted by the driver 17 and output to the commutation switch S2, the commutation switch S2 is turned on simultaneously with the rectification switch S1 being turned off. When the commutation switch S2 is turned on, a current flows in the filter circuit 21 on the opposite side to the case where the rectification switch S1 is turned on, that is, in the forward direction of the diode D3. A discharge current flows from the discharge circuit 31 at the timing when the switch S2 is turned on. As a result, the output voltage from the filter circuit 21 drops.
以上より、補助スイッチをダイオードD3で構成した場合においても、補助スイッチを半導体スイッチS3で構成した場合と同様に作用する。よって、この実施例においても、オン・デューティによる不安定動作を抑制し、入力電圧範囲を広くすることができる。 As described above, even when the auxiliary switch is configured by the diode D3, the operation is the same as when the auxiliary switch is configured by the semiconductor switch S3. Therefore, also in this embodiment, unstable operation due to on-duty can be suppressed and the input voltage range can be widened.
本発明のスイッチング電源によれば、転流スイッチのオンのタイミングで補助スイッチがオンして、放電抵抗に放電電流を流すようにしたことにより、オン・デューティによる不安定動作を抑制し、入力電圧範囲を広くすることができる。 According to the switching power supply of the present invention, the auxiliary switch is turned on at the turn-on timing of the commutation switch, and the discharge current is caused to flow through the discharge resistor. The range can be widened.
S1 整流スイッチ
S2 転流スイッチ
S3,D3 補助スイッチ
L1 出力チョーク
COUT 平滑コンデンサ
RSAW,R1,R2,R3,R4 抵抗
CSAW コンデンサ
RD 放電抵抗
11 誤差増幅器
12 第一の比較器
13 第二の比較器
14 OR回路
15 バッファアンプ
16 フリップフロップ回路
17 ドライバ
21 フィルタ回路
31 放電回路
S1 rectifier switch S2 commutation switch S3, D3 auxiliary switch L1 output choke C OUT smoothing capacitor R SAW , R 1 , R 2 , R 3 , R 4 resistor C SAW capacitor R D discharge resistor 11 error amplifier 12 first comparator 13
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004072184A JP4342351B2 (en) | 2004-03-15 | 2004-03-15 | Switching power supply |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004072184A JP4342351B2 (en) | 2004-03-15 | 2004-03-15 | Switching power supply |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005261145A true JP2005261145A (en) | 2005-09-22 |
JP4342351B2 JP4342351B2 (en) | 2009-10-14 |
Family
ID=35086325
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004072184A Expired - Fee Related JP4342351B2 (en) | 2004-03-15 | 2004-03-15 | Switching power supply |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4342351B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009178261A (en) * | 2008-01-29 | 2009-08-13 | Toshiba Corp | Ultrasonic diagnostic equipment |
-
2004
- 2004-03-15 JP JP2004072184A patent/JP4342351B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009178261A (en) * | 2008-01-29 | 2009-08-13 | Toshiba Corp | Ultrasonic diagnostic equipment |
Also Published As
Publication number | Publication date |
---|---|
JP4342351B2 (en) | 2009-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4468316B2 (en) | Overcurrent detection circuit and overcurrent detection method for power supply device | |
JP4690784B2 (en) | DC-DC converter | |
KR100607807B1 (en) | Switching power supply | |
KR20070094486A (en) | Noninsulated type step-down dc-dc converter | |
JP2005110369A (en) | Ripple converter | |
JP6932056B2 (en) | Switching regulator | |
JP2008154419A (en) | Switching regulator and semiconductor device constituting same | |
JP2009022075A (en) | Soft start circuit and dc-dc converter | |
JP4338465B2 (en) | Switching power supply | |
JP4342351B2 (en) | Switching power supply | |
JP2005168157A (en) | Dc-dc converter circuit | |
JP4364021B2 (en) | Switching power supply | |
JP4020735B2 (en) | Switching power supply | |
JP2007174764A (en) | Power system | |
JP5160211B2 (en) | Synchronous rectifier converter | |
JP4020860B2 (en) | Switching power supply | |
JP5151966B2 (en) | Switching power supply | |
JP2017118758A (en) | Switching element drive power supply circuit | |
JP4020844B2 (en) | Switching power supply | |
JP2005328585A (en) | Overcurrent limit circuit of current mode step-down switching regulator | |
JP2009005492A (en) | Semiconductor device and dc/dc converter | |
JP4369702B2 (en) | Switching power supply | |
JP2009055695A (en) | Switching power supply | |
JP4020859B2 (en) | Switching power supply | |
JP2005027487A (en) | Switching power source |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20061006 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090625 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090707 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090707 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20120717 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20130717 |
|
LAPS | Cancellation because of no payment of annual fees |