JP2005252310A - Semiconductor device and its manufacturing method, circuit board, and electronic apparatus - Google Patents

Semiconductor device and its manufacturing method, circuit board, and electronic apparatus Download PDF

Info

Publication number
JP2005252310A
JP2005252310A JP2005157593A JP2005157593A JP2005252310A JP 2005252310 A JP2005252310 A JP 2005252310A JP 2005157593 A JP2005157593 A JP 2005157593A JP 2005157593 A JP2005157593 A JP 2005157593A JP 2005252310 A JP2005252310 A JP 2005252310A
Authority
JP
Japan
Prior art keywords
semiconductor device
manufacturing
adhesive
semiconductor element
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005157593A
Other languages
Japanese (ja)
Other versions
JP2005252310A5 (en
Inventor
Nobuaki Hashimoto
伸晃 橋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005157593A priority Critical patent/JP2005252310A/en
Publication of JP2005252310A publication Critical patent/JP2005252310A/en
Publication of JP2005252310A5 publication Critical patent/JP2005252310A5/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Wire Bonding (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device that is superior in reliability and productivity, and also provide its manufacturing method, a circuit substrate, and electronic equipment. <P>SOLUTION: The manufacturing method of the semiconductor device includes a first process that intervenes a thermosetting anisotropic conductive material between a substrate 12 and a semiconductor element 20; a second process that applies pressure and heat to between the semiconductor element 20 and the substrate 12 to electrically connect the wiring pattern 10 and the electrode 22, and to harden the anisotropic conductive material 16 at the region contacting to the semiconductor element 20 with the anisotropic conductive material 16 being protruded; and a third process that heats the anisotropic conductive material 16 except the region contacting to the semiconductor element 20. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。   The present invention relates to a semiconductor device, a manufacturing method thereof, a circuit board, and an electronic device.

近年の電子機器の小型化に伴い、高密度実装に適した半導体装置のパッケージが要求されている。これに応えるために、ＢＧＡ（Ball Grid Array）やＣＳＰ（Chip Scale/Size Package）のような表面実装型パッケージが開発されている。表面実装型パッケージでは、半導体チップに接続される配線パターンの形成された基板が使用されることがある。   With the recent miniaturization of electronic equipment, a package of a semiconductor device suitable for high-density mounting is required. In order to meet this demand, surface mount packages such as BGA (Ball Grid Array) and CSP (Chip Scale / Size Package) have been developed. In a surface mount package, a substrate on which a wiring pattern connected to a semiconductor chip is formed may be used.

従来の表面実装型パッケージでは、配線パターンなどを保護するために保護膜を形成する工程があったために生産性の向上が難しかった。
特開２０００−２１９３５号公報 特開２０００−２２３２９号公報 特開平１０−８４０１４号公報 特開平１０−１１６８５５号公報 In the conventional surface mount type package, it is difficult to improve productivity because there is a process of forming a protective film to protect the wiring pattern and the like.
JP 2000-21935 A JP 2000-22329 A Japanese Patent Laid-Open No. 10-84014 JP-A-10-116855

本発明は、この問題点を解決するものであり、その目的は、信頼性及び生産性に優れた半導体装置の製造方法及びその方法により製造される半導体装置、回路基板並びに電子機器を提供することにある。   The present invention solves this problem, and an object thereof is to provide a method of manufacturing a semiconductor device excellent in reliability and productivity, and a semiconductor device, a circuit board, and an electronic device manufactured by the method. It is in.

（１）本発明に係る半導体装置は、基板の配線パターンが形成された面と、半導体素子の電極が形成された面との間に、接着剤を介在させる第１工程と、
前記半導体素子と前記基板との間にエネルギーを加えて、前記配線パターンと前記電極とを電気的に導通させ、前記接着剤が前記半導体素子からはみ出した状態で、前記半導体素子との接触領域において前記接着剤の接着能を発現させる第２工程と、
前記接着剤の前記半導体素子との接触領域以外の領域にエネルギーを加える第３工程と、
を含む。
（２）この半導体装置の製造方法において、
前記接着剤は、熱硬化性であり、
前記第２工程で加える前記エネルギーは、圧力及び熱であり、
前記第３工程で加える前記エネルギーは、熱であってもよい。
これによれば、接着剤は半導体素子との接触領域において硬化し、その後、接触領域以外の領域が加熱されて硬化する。こうして、接着剤は、半導体素子からはみだした領域においても硬化する。このことにより、接着剤がはがれて水分が侵入し、配線パターンのマイグレーションを引き起こすことを防止できる。また、接着剤が硬化するので、水分の含有も防止することができる。
（３）この半導体装置の製造方法において、
前記接着剤には導電粒子が分散されており、前記導電粒子により前記配線パターンと前記電極とを電気的に導通させてもよい。
これによれば、導電粒子によって配線パターンと電極とを電気的に導通させるので、信頼性及び生産性に優れた方法で半導体装置を製造することができる。
（４）この半導体装置の製造方法において、
前記第１工程前に、前記接着剤を予め前記半導体素子の前記電極が形成された前記面に設けておいてもよい。
（５）この半導体装置の製造方法において、
前記第１工程前に、前記接着剤を予め前記基板の前記配線パターンが形成された面に設けておいてもよい。
（６）この半導体装置の製造方法において、
前記第３工程におけるエネルギーを加える領域は、前記接着剤のうち、前記第２の工程において硬化が完了しない部分の位置する領域であってもよい。
（７）この半導体装置の製造方法において、
前記第３工程で、加熱治具によって前記接着剤を加熱してもよい。
（８）この半導体装置の製造方法において、
前記加熱治具と前記接着剤との間に、前記接着剤との離型性の高い離型層を介在させて前記接着剤を加熱してもよい。
（９）この半導体装置の製造方法において、
前記離型層を、前記加熱治具に設けておいてもよい。
（１０）この半導体装置の製造方法において、
前記離型層を、前記接着剤上に設けておいてもよい。
（１１）この半導体装置の製造方法において、
前記第３工程で、非接触で前記接着剤にエネルギーを加えてもよい。
（１２）この半導体装置の製造方法において、
前記配線パターンに接続されるハンダボールを前記基板に形成するときのリフロー工程を含み、
前記第３工程を前記リフロー工程で行ってもよい。
（１３）この半導体装置の製造方法において、
前記半導体素子の他に電子部品を前記配線パターンに電気的に接合するときのリフロー工程を含み、
前記第３工程を前記リフロー工程で行ってもよい。
（１４）この半導体装置の製造方法において、
前記第３工程後に、前記接着剤の前記半導体素子との接触領域以外の領域で、前記基板を切断してもよい。
（１５）この半導体装置の製造方法において、
前記第２工程で、前記接着剤を、前記半導体素子の側面の少なくとも一部に至るまで回り込ませてもよい。
これによれば、接着剤は、半導体素子の側面の少なくとも一部を覆うので、機械的な破壊から半導体素子を保護することに加え、電極に水分が到達することを防止してコロージョンを防止することができる。
（１６）この半導体装置の製造方法において、
前記接着剤は、前記第２工程完了後における前記半導体素子と前記基板との間隔よりも大きな厚みで前記第１工程前に設けられ、前記第２工程で前記半導体素子と前記基板との間で加圧されて前記半導体素子からはみだしてもよい。
（１７）この半導体装置の製造方法において、
前記接着剤は、遮光性材料を含有してもよい。
これによれば、接着剤が遮光性材料を含有するので、半導体素子の電極を有する面への迷光を遮断することができる。これにより、半導体素子の誤作動を防止することができる。
（１８）本発明に係る半導体装置の製造方法は、基板の配線パターンが形成された面と、半導体素子の電極が形成された面との間に、接着剤を介在させる第１工程と、
前記配線パターンと前記電極とを電気的に導通させ、前記接着剤が前記半導体素子からはみ出した状態で、前記接着剤の少なくとも前記半導体素子と前記基板との間に位置する部分を硬化させる第２工程と、
前記接着剤の前記半導体素子からはみだした領域において、前記基板を切断する第３工程と、
を含む。
本発明によれば、接着剤は、半導体素子からはみだして設けられてから切断されるので、半導体素子の大きさに対応させた大きさで正確な位置合わせを行う必要がない。また、接着剤は、半導体素子からはみだした領域が基板とともに切断されるので、基板の全面が接着剤にて覆われることになり、配線パターンのマイグレーション等を防止することができる。
（１９）この半導体装置の製造方法において、
前記接着剤は、熱硬化性の接着剤であり、前記第２工程で前記接着剤に熱を加えてもよい。
（２０）この半導体装置の製造方法において、
前記接着剤は、熱可塑性の接着剤であり、前記第２工程で前記接着剤を冷却してもよい。
（２１）この半導体装置の製造方法において、
前記接着剤には導電粒子が分散されており、前記導電粒子により前記配線パターンと前記電極とを電気的に導通させてもよい。
（２２）この半導体装置の製造方法において、
前記第１工程前に、前記接着剤を予め前記半導体素子の前記電極が形成された前記面に設けておいてもよい。
（２３）この半導体装置の製造方法において、
前記第１工程前に、前記接着剤を予め前記基板の前記配線パターンが形成された面に設けておいてもよい。
（２４）この半導体装置の製造方法において、
前記第３工程での切断する位置は、前記基板の前記配線パターンの端部よりも外側の領域であってもよい。
（２５）この半導体装置の製造方法において、
前記第２工程で、前記接着剤の全体を硬化させ、
前記第３工程で、硬化した前記接着剤を切断してもよい。
これによれば、硬化した接着剤を切断するので、容易に切断を行うことができる。
（２６）この半導体装置の製造方法において、
前記第２工程で、前記接着剤を、前記半導体素子の側面の少なくとも一部に至るまで回り込ませてもよい。
これによれば、接着剤は、半導体素子の側面の少なくとも一部を覆うので、機械的な破壊から半導体素子を保護することに加え、電極に水分が到達することを防止してコロージョンを防止することができる。
（２７）この半導体装置の製造方法において、
前記接着剤は、前記第２工程完了後における前記半導体素子と前記基板との間隔よりも大きな厚みで前記第１工程前に設けられ、前記第２工程で前記半導体素子と前記基板との間で加圧されて前記半導体素子からはみだしてもよい。
（２８）この半導体装置の製造方法において、
前記接着剤は、遮光性材料を含有してもよい。
これによれば、接着剤が遮光性材料を含有するので、半導体素子の電極を有する面への迷光を遮断することができる。これにより、半導体素子の誤作動を防止することができる。
（２９）本発明に係る半導体装置は、電極を有する半導体素子と、配線パターンが形成された基板と、熱硬化性の接着剤と、
を有し、
前記電極と前記配線パターンとは電気的に導通し、
前記接着剤は、前記基板の前記配線パターンが形成された面と、前記半導体素子の前記電極が形成された面との間に介在し、前記半導体素子からはみだす大きさで設けられて全てが硬化したものである。
本発明によれば、接着剤は、半導体素子との接触領域の外側においても硬化しているので、はがれて水分が侵入して配線パターンのマイグレーションを引き起こすことを防止できる。また、全ての接着剤が硬化しているので、水分の含有も防止することができる。
（３０）この半導体装置において、
前記接着剤には導電粒子が分散されて異方性導電材料を構成してもよい。
これによれば、異方性導電材料によって配線パターンと電極とが電気的に導通しているので、信頼性及び生産性に優れている。
（３１）この半導体装置において、
前記異方性導電材料は、前記配線パターンの全てを覆って設けられてもよい。
（３２）この半導体装置において、
前記接着剤は、前記半導体素子の側面の少なくとも一部を覆っていてもよい。
これによれば、接着剤は、半導体素子の側面の少なくとも一部を覆うので、機械的な破壊から半導体素子を保護する。また、半導体素子は、電極から遠い位置まで接着剤にて覆われるので、電極に水分が到達しにくくなり、電極のコロージョンを防止することができる。
（３３）この半導体装置において、
前記接着剤は、遮光性材料を含有してもよい。
これによれば、接着剤が遮光性材料を含有するので、半導体素子の電極を有する面への迷光を遮断することができる。これにより、半導体素子の誤作動を防止することができる。
（３４）本発明に係る半導体装置は、上記方法により製造されたものである。
（３５）本発明に係る回路基板には、上記半導体装置が実装されている。
（３６）本発明に係る電子機器は、上記回路基板を有する。 (1) A semiconductor device according to the present invention includes a first step of interposing an adhesive between a surface on which a wiring pattern of a substrate is formed and a surface on which an electrode of a semiconductor element is formed,
In the contact region with the semiconductor element, energy is applied between the semiconductor element and the substrate to electrically connect the wiring pattern and the electrode, and the adhesive protrudes from the semiconductor element. A second step of expressing the adhesive ability of the adhesive;
A third step of applying energy to a region other than the contact region of the adhesive with the semiconductor element;
including.
(2) In this method of manufacturing a semiconductor device,
The adhesive is thermosetting,
The energy applied in the second step is pressure and heat,
The energy applied in the third step may be heat.
According to this, the adhesive is cured in the contact region with the semiconductor element, and thereafter, the region other than the contact region is heated and cured. Thus, the adhesive is cured even in a region protruding from the semiconductor element. As a result, it is possible to prevent the adhesive from being peeled off and moisture from entering to cause migration of the wiring pattern. Moreover, since an adhesive agent hardens | cures, content of a water | moisture content can also be prevented.
(3) In this method of manufacturing a semiconductor device,
Conductive particles may be dispersed in the adhesive, and the conductive pattern may electrically connect the wiring pattern and the electrode.
According to this, since the wiring pattern and the electrode are electrically connected by the conductive particles, the semiconductor device can be manufactured by a method excellent in reliability and productivity.
(4) In this method of manufacturing a semiconductor device,
Prior to the first step, the adhesive may be provided in advance on the surface of the semiconductor element on which the electrodes are formed.
(5) In this method of manufacturing a semiconductor device,
Prior to the first step, the adhesive may be provided in advance on the surface of the substrate on which the wiring pattern is formed.
(6) In this method of manufacturing a semiconductor device,
The region to which energy is applied in the third step may be a region where a portion of the adhesive that is not completely cured in the second step is located.
(7) In this method of manufacturing a semiconductor device,
In the third step, the adhesive may be heated by a heating jig.
(8) In this method of manufacturing a semiconductor device,
The adhesive may be heated by interposing a release layer having high releasability with the adhesive between the heating jig and the adhesive.
(9) In this method of manufacturing a semiconductor device,
The release layer may be provided on the heating jig.
(10) In this method of manufacturing a semiconductor device,
The release layer may be provided on the adhesive.
(11) In this method of manufacturing a semiconductor device,
In the third step, energy may be applied to the adhesive in a non-contact manner.
(12) In this method of manufacturing a semiconductor device,
Including a reflow step when forming solder balls connected to the wiring pattern on the substrate;
The third step may be performed in the reflow step.
(13) In this method of manufacturing a semiconductor device,
In addition to the semiconductor element, including a reflow step when electrically connecting an electronic component to the wiring pattern,
The third step may be performed in the reflow step.
(14) In this method of manufacturing a semiconductor device,
After the third step, the substrate may be cut in a region other than the contact region of the adhesive with the semiconductor element.
(15) In this method of manufacturing a semiconductor device,
In the second step, the adhesive may be circulated to reach at least part of the side surface of the semiconductor element.
According to this, since the adhesive covers at least a part of the side surface of the semiconductor element, in addition to protecting the semiconductor element from mechanical destruction, it prevents the moisture from reaching the electrode and prevents corrosion. be able to.
(16) In this method of manufacturing a semiconductor device,
The adhesive is provided before the first step with a thickness larger than the distance between the semiconductor element and the substrate after completion of the second step, and between the semiconductor element and the substrate in the second step. It may be pressurized and protrude from the semiconductor element.
(17) In this method of manufacturing a semiconductor device,
The adhesive may contain a light shielding material.
According to this, since the adhesive contains a light-shielding material, stray light on the surface of the semiconductor element having the electrodes can be blocked. Thereby, malfunction of a semiconductor element can be prevented.
(18) A method of manufacturing a semiconductor device according to the present invention includes a first step of interposing an adhesive between a surface on which a wiring pattern of a substrate is formed and a surface on which an electrode of a semiconductor element is formed,
Secondly, the wiring pattern and the electrode are electrically connected, and at least a portion of the adhesive located between the semiconductor element and the substrate is cured in a state where the adhesive protrudes from the semiconductor element. Process,
A third step of cutting the substrate in a region of the adhesive protruding from the semiconductor element;
including.
According to the present invention, since the adhesive is cut off after being provided from the semiconductor element, it is not necessary to perform accurate alignment with a size corresponding to the size of the semiconductor element. In addition, since the adhesive protrudes from the semiconductor element together with the substrate, the entire surface of the substrate is covered with the adhesive, and migration of the wiring pattern can be prevented.
(19) In this method of manufacturing a semiconductor device,
The adhesive is a thermosetting adhesive, and heat may be applied to the adhesive in the second step.
(20) In this method of manufacturing a semiconductor device,
The adhesive is a thermoplastic adhesive, and the adhesive may be cooled in the second step.
(21) In this method of manufacturing a semiconductor device,
Conductive particles may be dispersed in the adhesive, and the conductive pattern may electrically connect the wiring pattern and the electrode.
(22) In this method of manufacturing a semiconductor device,
Prior to the first step, the adhesive may be provided in advance on the surface of the semiconductor element on which the electrodes are formed.
(23) In this method of manufacturing a semiconductor device,
Prior to the first step, the adhesive may be provided in advance on the surface of the substrate on which the wiring pattern is formed.
(24) In this method of manufacturing a semiconductor device,
The cutting position in the third step may be a region outside the end portion of the wiring pattern of the substrate.
(25) In this method of manufacturing a semiconductor device,
In the second step, the entire adhesive is cured,
In the third step, the cured adhesive may be cut.
According to this, since the cured adhesive is cut, it can be easily cut.
(26) In this method of manufacturing a semiconductor device,
In the second step, the adhesive may be circulated to reach at least part of the side surface of the semiconductor element.
According to this, since the adhesive covers at least a part of the side surface of the semiconductor element, in addition to protecting the semiconductor element from mechanical destruction, it prevents the moisture from reaching the electrode and prevents corrosion. be able to.
(27) In this method of manufacturing a semiconductor device,
The adhesive is provided before the first step with a thickness larger than the distance between the semiconductor element and the substrate after completion of the second step, and between the semiconductor element and the substrate in the second step. It may be pressurized and protrude from the semiconductor element.
(28) In this method of manufacturing a semiconductor device,
The adhesive may contain a light shielding material.
According to this, since the adhesive contains a light-shielding material, stray light on the surface of the semiconductor element having the electrodes can be blocked. Thereby, malfunction of a semiconductor element can be prevented.
(29) A semiconductor device according to the present invention includes a semiconductor element having an electrode, a substrate on which a wiring pattern is formed, a thermosetting adhesive,
Have
The electrode and the wiring pattern are electrically connected,
The adhesive is interposed between the surface of the substrate on which the wiring pattern is formed and the surface of the semiconductor element on which the electrode is formed, and is provided in a size that protrudes from the semiconductor element and is all cured. It is a thing.
According to the present invention, since the adhesive is cured even outside the contact area with the semiconductor element, it is possible to prevent the moisture from entering and causing migration of the wiring pattern. Moreover, since all the adhesives are hardened, it is possible to prevent moisture from being contained.
(30) In this semiconductor device,
Conductive particles may be dispersed in the adhesive to constitute an anisotropic conductive material.
According to this, since the wiring pattern and the electrode are electrically connected by the anisotropic conductive material, the reliability and productivity are excellent.
(31) In this semiconductor device,
The anisotropic conductive material may be provided so as to cover all of the wiring pattern.
(32) In this semiconductor device,
The adhesive may cover at least a part of the side surface of the semiconductor element.
According to this, since the adhesive covers at least a part of the side surface of the semiconductor element, it protects the semiconductor element from mechanical destruction. In addition, since the semiconductor element is covered with an adhesive to a position far from the electrode, it is difficult for moisture to reach the electrode, and corrosion of the electrode can be prevented.
(33) In this semiconductor device,
The adhesive may contain a light shielding material.
According to this, since the adhesive contains a light-shielding material, stray light on the surface of the semiconductor element having the electrodes can be blocked. Thereby, malfunction of a semiconductor element can be prevented.
(34) A semiconductor device according to the present invention is manufactured by the above method.
(35) The semiconductor device is mounted on a circuit board according to the present invention.
(36) An electronic device according to the present invention includes the circuit board.

以下、本発明の好適な実施の形態について図面を参照して説明する。   Preferred embodiments of the present invention will be described below with reference to the drawings.

（第１の実施形態）
図１Ａ〜図１Ｄは、第１の実施の形態に係る半導体装置の製造方法を示す図である。本実施形態では、図１Ａに示すように、配線パターン１０が少なくとも一方の面１８に形成された基板１２が使用される。 (First embodiment)
1A to 1D are views showing a method of manufacturing a semiconductor device according to the first embodiment. In the present embodiment, as shown in FIG. 1A, a substrate 12 having a wiring pattern 10 formed on at least one surface 18 is used.

基板１２は、フレキシブル基板等の有機系材料から形成されたもの、金属系基板等の無機系材料から形成されたもの、両者の組み合わされたもののうちいずれであってもよい。フレキシブル基板として、テープキャリアが使用されてもよい。基板１２の導電性が高い場合には、基板１２と配線パターン１０との間及びスルーホール１４の内側、又はこれに加えて配線パターン１０の形成面とは逆の面に、絶縁膜が形成される。   The substrate 12 may be either one formed from an organic material such as a flexible substrate, one formed from an inorganic material such as a metal substrate, or a combination of both. A tape carrier may be used as the flexible substrate. In the case where the conductivity of the substrate 12 is high, an insulating film is formed between the substrate 12 and the wiring pattern 10 and inside the through hole 14 or in addition to the surface opposite to the surface on which the wiring pattern 10 is formed. The

基板１２にはスルーホール１４が形成されており、配線パターン１０はスルーホール１４上をまたいで形成されている。また、配線パターン１０の一部として、スルーホール１４上には外部電極形成用のランド１７が形成されている。   A through hole 14 is formed in the substrate 12, and the wiring pattern 10 is formed over the through hole 14. Further, as part of the wiring pattern 10, lands 17 for forming external electrodes are formed on the through holes 14.

このような基板１２が用意されると、基板１２に接着剤の一例として異方性導電材料１６を設ける。以下の説明において、異方性導電材料は、接着剤の一例である。異方性導電材料１６は、接着剤（バインダ）に導電粒子（導電フィラー）が分散されたもので、分散剤が添加される場合もある。異方性導電材料１６は、予めシート状に形成されてから基板１２に貼り付けてもよく、あるいは液状のまま基板１２に設けてもよい。また、異方性導電材料１６は、半導体素子２０の電極２２を有する面２４よりも大きく設けてもよいが、面２４よりも小さく設けて、押圧されて面２４からはみ出す量で設けてもよい。   When such a substrate 12 is prepared, an anisotropic conductive material 16 is provided on the substrate 12 as an example of an adhesive. In the following description, the anisotropic conductive material is an example of an adhesive. The anisotropic conductive material 16 is a material in which conductive particles (conductive filler) are dispersed in an adhesive (binder), and a dispersant may be added. The anisotropic conductive material 16 may be formed in a sheet shape in advance and attached to the substrate 12 or may be provided on the substrate 12 in a liquid state. Further, the anisotropic conductive material 16 may be provided larger than the surface 24 having the electrodes 22 of the semiconductor element 20, but may be provided smaller than the surface 24 and provided in an amount protruding from the surface 24 by being pressed. .

あるいは、異方性導電材料１６を、半導体素子２０の面２４に、押圧されて面２４からはみ出す量で設けてもよい。なお、導電粒子を含有しない接着剤を使用しても、電極２２と配線パターン１０とを電気的に接続することができる。   Alternatively, the anisotropic conductive material 16 may be provided in an amount that is pressed against the surface 24 of the semiconductor element 20 and protrudes from the surface 24. In addition, even if it uses the adhesive agent which does not contain electroconductive particle, the electrode 22 and the wiring pattern 10 can be electrically connected.

本実施形態では、異方性導電材料に熱硬化性の接着剤が使用され、さらに、異方性導電材料１６は遮光性材料を含有してもよい。遮光性材料として、例えば黒色染料あるいは黒色顔料を接着剤樹脂中に分散させたものを用いることができる。   In the present embodiment, a thermosetting adhesive is used for the anisotropic conductive material, and the anisotropic conductive material 16 may contain a light shielding material. As the light-shielding material, for example, a material obtained by dispersing a black dye or a black pigment in an adhesive resin can be used.

使用する接着剤としては、エポキシ系を代表例とする熱硬化型接着剤を使用してもよいし、エポキシ系又はアクリレート系を代表例とする光硬化型接着剤を使用してもよい。さらに、電子線硬化タイプ、熱可塑（熱接着）タイプの接着剤を用いてもよい。熱硬化型以外の接着剤を使用する場合、以下全ての実施の形態中で、加熱又は加圧する代わりに、エネルギーを加えればよい。   As the adhesive to be used, a thermosetting adhesive having an epoxy system as a representative example may be used, or a photocurable adhesive having an epoxy system or an acrylate system as a representative example may be used. Furthermore, an electron beam curing type or a thermoplastic (thermal bonding) type adhesive may be used. In the case where an adhesive other than the thermosetting type is used, energy may be applied instead of heating or pressurizing in all of the following embodiments.

次に、例えば、異方性導電材料１６上に、半導体素子２０を載せる。詳しくは、半導体素子２０の電極２２を有する面２４を、異方性導電材料１６に向けて半導体素子２０を載せる。また、電極２２が、配線パターン１０の電極接続用のランド（図示せず）上に位置するように、半導体素子２０を配置する。なお、半導体素子２０は、二辺にのみ電極２２が形成されたものであっても、四辺に電極２２が形成されたものでもよい。電極２２は、金又はハンダ等の突起をＡｌパッド上に設けたものを用いることが多いが、配線パターン１０側に、前述の突起又は配線パターン１０をエッチングして作成した突起を用いても良い。   Next, for example, the semiconductor element 20 is placed on the anisotropic conductive material 16. Specifically, the semiconductor element 20 is placed with the surface 24 having the electrodes 22 of the semiconductor element 20 facing the anisotropic conductive material 16. Further, the semiconductor element 20 is disposed so that the electrode 22 is positioned on an electrode connection land (not shown) of the wiring pattern 10. The semiconductor element 20 may be one in which the electrodes 22 are formed only on two sides, or one in which the electrodes 22 are formed on four sides. The electrode 22 is often made of gold or solder or the like provided on an Al pad, but the above-described protrusion or a protrusion formed by etching the wiring pattern 10 may be used on the wiring pattern 10 side. .

以上の工程により、半導体素子２０の電極２２が形成された面２４と、基板１２の配線パターン１０が形成された面１８と、の間に異方性導電材料１６が介在する。そして、治具３０を、電極２２が形成された面２４とは反対の面２６に押しつけて、半導体素子２０を基板１２の方向に加圧する。あるいは、半導体素子２０と基板１２との間に圧力を加える。接着剤の一例である異方性導電材料１６は、半導体素子２０の面２４の領域内に設けられていた場合でも、圧力によって、面２４からはみ出すようになる。また、治具３０は、ヒータ３２を内蔵しており、半導体素子２０を加熱する。なお、治具３０として、異方性導電材料１６がはみ出した部分にも熱を出来るだけ加えたい点を考慮すると、半導体素子２０の平面積よりも大きい平面積を有するものを用いることが好ましい。こうすることで、半導体素子２０の周囲まで熱が加わり易くなる。   Through the above steps, the anisotropic conductive material 16 is interposed between the surface 24 on which the electrode 22 of the semiconductor element 20 is formed and the surface 18 on which the wiring pattern 10 of the substrate 12 is formed. Then, the jig 30 is pressed against the surface 26 opposite to the surface 24 on which the electrodes 22 are formed to press the semiconductor element 20 in the direction of the substrate 12. Alternatively, pressure is applied between the semiconductor element 20 and the substrate 12. Even when the anisotropic conductive material 16, which is an example of an adhesive, is provided in the region of the surface 24 of the semiconductor element 20, it protrudes from the surface 24 due to pressure. The jig 30 includes a heater 32 and heats the semiconductor element 20. Note that it is preferable to use a jig 30 having a plane area larger than the plane area of the semiconductor element 20 in consideration of the point where it is desired to apply heat as much as possible to the portion where the anisotropic conductive material 16 protrudes. By doing so, heat is easily applied to the periphery of the semiconductor element 20.

こうして、図１Ｂに示すように、半導体素子２０の電極２２と、配線パターン１０とは、異方性導電材料１６の導電粒子を介して、電気的に導通する。本実施形態によれば、異方性導電材料１６によって配線パターン１０と電極２２とを電気的に導通させるので、信頼性及び生産性に優れた方法で半導体装置を製造することができる。   Thus, as shown in FIG. 1B, the electrode 22 of the semiconductor element 20 and the wiring pattern 10 are electrically connected via the conductive particles of the anisotropic conductive material 16. According to this embodiment, since the wiring pattern 10 and the electrode 22 are electrically connected by the anisotropic conductive material 16, a semiconductor device can be manufactured by a method excellent in reliability and productivity.

また、治具３０によって半導体素子２０が加熱されているので、異方性導電材料１６は、半導体素子２０との接触領域において硬化している。ただし、この状態では、半導体素子２０と接触してない領域又は半導体素子２０から離れた領域は、異方性導電材料１６には熱が行き届かないので、完全には硬化していない。この領域の硬化は、次の工程で行われる。   Further, since the semiconductor element 20 is heated by the jig 30, the anisotropic conductive material 16 is cured in the contact area with the semiconductor element 20. However, in this state, the region not in contact with the semiconductor element 20 or the region away from the semiconductor element 20 is not completely cured because heat does not reach the anisotropic conductive material 16. Curing of this region is performed in the next step.

図１Ｃに示すように、基板１２のスルーホール１４内及びその付近に、ハンダ３４を設ける。ハンダ３４は、例えばクリームハンダを用いて、印刷法により設けることができる。また、予め形成されたハンダボールを上記位置に載せても良い。   As shown in FIG. 1C, solder 34 is provided in and near the through hole 14 of the substrate 12. The solder 34 can be provided by a printing method using, for example, cream solder. A solder ball formed in advance may be placed at the above position.

続いて、リフロー工程においてハンダ３４を加熱して、図１Ｄに示すように、ハンダボール３６を形成する。ハンダボール３６は、外部電極となる。このリフロー工程では、ハンダ３４のみならず異方性導電材料１６も加熱される。この熱によって、異方性導電材料１６の未硬化の領域も硬化する。すなわち、異方性導電材料１６のうち、半導体素子２０と接触していない領域又は半導体素子２０から離れた領域が、ハンダボール３６の形成のためのリフロー工程で硬化する。   Subsequently, in the reflow process, the solder 34 is heated to form solder balls 36 as shown in FIG. 1D. The solder ball 36 becomes an external electrode. In this reflow process, not only the solder 34 but also the anisotropic conductive material 16 is heated. By this heat, the uncured region of the anisotropic conductive material 16 is also cured. That is, a region of the anisotropic conductive material 16 that is not in contact with the semiconductor element 20 or a region away from the semiconductor element 20 is cured in a reflow process for forming the solder ball 36.

こうして得られた半導体装置１によれば、異方性導電材料１６の全てが硬化しているので、半導体素子２０の外周部において異方性導電材料１６が基板１２からはがれて水分が侵入して配線パターン１０のマイグレーションを引き起こすことが防止される。また、異方性導電材料１６の全体が硬化するので、異方性導電材料１６中への水分の含有も防止することができる。   According to the semiconductor device 1 obtained in this way, since all of the anisotropic conductive material 16 is cured, the anisotropic conductive material 16 is peeled off from the substrate 12 at the outer peripheral portion of the semiconductor element 20 and moisture enters. Inducing migration of the wiring pattern 10 is prevented. Moreover, since the whole anisotropic conductive material 16 hardens | cures, inclusion of the water | moisture content in the anisotropic conductive material 16 can also be prevented.

さらに、半導体装置１は、遮光性材料を含有する異方性導電材料１６によって、半導体素子２０の電極２２を有する面２４が覆われているので、この面２４への迷光を遮断することができる。これにより、半導体素子２０の誤作動を防止することができる。   Furthermore, since the surface 24 having the electrode 22 of the semiconductor element 20 is covered with the anisotropic conductive material 16 containing the light-shielding material, the semiconductor device 1 can block stray light on the surface 24. . Thereby, malfunction of the semiconductor element 20 can be prevented.

図２Ａ及び図２Ｂは、第１の実施形態の変形例を示す図である。この変形例では、第１の実施形態と同じ構成には同じ符号をとり、その構成及びその構成に起因する効果についての説明を省略する。この点は、以降の実施形態でも同様である。   2A and 2B are diagrams showing a modification of the first embodiment. In this modified example, the same components as those in the first embodiment are denoted by the same reference numerals, and descriptions of the components and effects resulting from the components are omitted. This is the same in the following embodiments.

図２Ａに示す工程は、図１Ｂの工程後で図１Ｃの工程前に、行われる。具体的には、異方性導電材料１６のうち、半導体素子２０と接触していない領域又は半導体素子２０から離れた領域を、加熱治具３８にて加熱する。加熱治具３８には、未硬化の異方性導電材料１６が付着しにくいように、接着剤の一例である異方性導電材料１６との離型性が高いテフロン（登録商標）などからなる離型層３９が設けられていることが好ましい。あるいは、離型層３９を、接着剤の一例である異方性導電材料１６上に設けておいてもよい。さらに、接着剤の一例である異方性導電材料１６とは非接触で、これを加熱してもよい。こうすることで、異方性導電材料１６のうち、半導体素子２０と接触していない領域又は半導体素子２０から離れた領域を硬化させることができる。また、治具ではなく、部分的に加熱できる熱風又は光ヒータを用いても良い。   The process shown in FIG. 2A is performed after the process of FIG. 1B and before the process of FIG. 1C. Specifically, in the anisotropic conductive material 16, a region not in contact with the semiconductor element 20 or a region away from the semiconductor element 20 is heated by the heating jig 38. The heating jig 38 is made of Teflon (registered trademark) or the like having high releasability from the anisotropic conductive material 16 which is an example of an adhesive so that the uncured anisotropic conductive material 16 is difficult to adhere. A release layer 39 is preferably provided. Alternatively, the release layer 39 may be provided on the anisotropic conductive material 16 that is an example of an adhesive. Furthermore, the anisotropic conductive material 16 which is an example of the adhesive may be heated in a non-contact manner. By doing so, a region of the anisotropic conductive material 16 that is not in contact with the semiconductor element 20 or a region away from the semiconductor element 20 can be cured. Moreover, you may use the hot air or light heater which can be heated partially instead of a jig | tool.

あるいは、図２Ｂに示すように、図１Ｂの工程後で図１Ｃの工程前に、半導体素子２０とは別の電子部品４０を配線パターン１０に電気的に接合するためのリフロー工程を行ってもよい。このリフロー工程によって、異方性導電材料１６のうち、半導体素子２０と接触していない領域又は半導体素子２０から離れた領域が加熱されて硬化する。なお、電子部品４０として、例えば、抵抗器、コンデンサ、コイル、発振器、フィルタ、温度センサ、サーミスタ、バリスタ、ボリューム又はヒューズなどがある。   Alternatively, as shown in FIG. 2B, a reflow process for electrically bonding the electronic component 40 different from the semiconductor element 20 to the wiring pattern 10 may be performed after the process of FIG. 1B and before the process of FIG. 1C. Good. By this reflow process, a region of the anisotropic conductive material 16 that is not in contact with the semiconductor element 20 or a region away from the semiconductor element 20 is heated and cured. Examples of the electronic component 40 include a resistor, a capacitor, a coil, an oscillator, a filter, a temperature sensor, a thermistor, a varistor, a volume, and a fuse.

これらの変形例によっても、異方性導電材料１６の全てを硬化させることができるので、異方性導電材料１６が基板１２からはがれて水分が侵入し、配線パターン１０のマイグレーションを引き起こすことが防止される。また、異方性導電材料１６の全体が硬化するので、水分の含有も防止することができる。   Also according to these modifications, since all of the anisotropic conductive material 16 can be cured, it is possible to prevent the anisotropic conductive material 16 from being peeled off from the substrate 12 and entering moisture, thereby causing migration of the wiring pattern 10. Is done. Moreover, since the whole anisotropic conductive material 16 hardens | cures, inclusion of a water | moisture content can also be prevented.

また、上記工程後に、接着剤の一例である異方性導電材料１６の半導体素子２０からはみ出した領域で、基板１２を切断してもよい。   Moreover, you may cut | disconnect the board | substrate 12 in the area | region which protruded from the semiconductor element 20 of the anisotropic conductive material 16 which is an example of an adhesive agent after the said process.

本実施形態では、基板１２として片面配線基板を用いた例を述べたが、これに限ることはなく、両面配線板又は多層配線板を用いてもよい。この場合、スルーホール中にハンダを形成せず、半導体素子載置面とは逆の面に設けられるランド上にハンダボールを形成してもよい。また、ハンダボールのかわりに、他の導電性突起を用いても良い。さらに、半導体素子と基板との接続は、ワイヤーボンディングによってもよい。これらは、以降の実施形態でも同様である。   In the present embodiment, an example in which a single-sided wiring board is used as the substrate 12 has been described. However, the invention is not limited to this, and a double-sided wiring board or a multilayer wiring board may be used. In this case, solder balls may be formed on lands provided on the surface opposite to the semiconductor element mounting surface without forming solder in the through holes. Further, instead of the solder balls, other conductive protrusions may be used. Furthermore, the connection between the semiconductor element and the substrate may be by wire bonding. These are the same in the following embodiments.

また、本実施の形態では、熱硬化性の接着剤のみならず、熱可塑性の接着剤の一例となる異方性導電材料１６を使用してもよい。熱可塑性の接着剤は、冷却して硬化させることができる。あるいは、紫外線などの放射線で硬化する接着剤を使用してもよい。このことは、以下の実施形態でも同様である。   In the present embodiment, not only a thermosetting adhesive but also an anisotropic conductive material 16 as an example of a thermoplastic adhesive may be used. The thermoplastic adhesive can be cooled and cured. Alternatively, an adhesive that is cured by radiation such as ultraviolet rays may be used. The same applies to the following embodiments.

（第２の実施形態）
図３Ａ及び図３Ｂは、第２の実施形態に係る半導体装置の製造方法を示す図である。本実施形態は、第１の実施形態に引き続き行われる。 (Second Embodiment)
3A and 3B are diagrams illustrating a method for manufacturing a semiconductor device according to the second embodiment. This embodiment is continued from the first embodiment.

すなわち、本実施形態では、図１Ｄの工程に続いて、図３Ａに示すように、異方性導電材料１６及び基板１２を、半導体素子２０よりもわずかに大きいサイズに、固定刃４１にて押さえながら可動刃４２によって切断して、図３Ｂに示す半導体装置２を得る。切断の手段は、これに限定されるものではなく、他の切断手段及び固定手段があれば適用することができる。半導体装置２は、異方性導電材料１６とともに基板１２が切断されるので、両者の切断面が面一になり、基板１２の全面を異方性導電材料１６が覆う。そして、配線パターン１０が露出しないので、水分が配線パターン１０に到達せずマイグレーションを防止することができる。   That is, in this embodiment, following the step of FIG. 1D, as shown in FIG. 3A, the anisotropic conductive material 16 and the substrate 12 are pressed by the fixed blade 41 to a size slightly larger than the semiconductor element 20. While cutting with the movable blade 42, the semiconductor device 2 shown in FIG. 3B is obtained. The cutting means is not limited to this, and any other cutting means and fixing means can be applied. In the semiconductor device 2, since the substrate 12 is cut together with the anisotropic conductive material 16, both cut surfaces are flush with each other, and the entire surface of the substrate 12 is covered with the anisotropic conductive material 16. Since the wiring pattern 10 is not exposed, the moisture does not reach the wiring pattern 10 and migration can be prevented.

また、本実施形態によれば、異方性導電材料１６は、切断されることになるので、半導体素子２０と等しいかわずかに大きいサイズに予め切断しておく必要もなく、半導体素子２０の位置に対応するように正確に位置合わせする必要がない。   Further, according to the present embodiment, since the anisotropic conductive material 16 is cut, it is not necessary to cut the anisotropic conductive material 16 into a size equal to or slightly larger than the semiconductor element 20 in advance. There is no need to align exactly to correspond to.

なお、本実施形態は、ハンダボール３６を形成してから異方性導電材料１６及び基板１２が切断される例であるが、切断の時期は、少なくとも半導体素子２０が異方性導電材料１６上に載せられた後であればハンダボール３６の形成に関わらずいつでもよい。ただし、異方性導電材料１６は、少なくとも半導体素子２０との接触領域において硬化していることが好ましい。この場合には、半導体素子２０と配線パターン１０との位置ずれを防止することができる。また、異方性導電材料１６は、切断箇所においても未硬化であるよりも硬化していた方が、切断工程が容易である。   The present embodiment is an example in which the anisotropic conductive material 16 and the substrate 12 are cut after the solder ball 36 is formed, but at least the semiconductor element 20 is on the anisotropic conductive material 16 at the time of cutting. As long as the solder ball 36 is formed, the solder ball 36 may be formed at any time. However, the anisotropic conductive material 16 is preferably cured at least in a contact region with the semiconductor element 20. In this case, positional deviation between the semiconductor element 20 and the wiring pattern 10 can be prevented. Further, the cutting process is easier when the anisotropic conductive material 16 is hardened at the cut portion than it is uncured.

なお、基板１２を切断するのであれば、接着剤の一例である異方性導電材料１６の全体を一度に硬化させてもよい。例えば、半導体素子２０の電極２２と配線パターン１０とを電気的に接続させるときに、接着剤の一例である異方性導電材料１６の全体に対して、加熱したり冷却したりすればよい。熱硬化性の接着剤が使用されるときには、具体的には、半導体素子２０及び半導体素子２０からはみ出した接着剤の両方に接触する治具を使用してもよい。あるいは、オーブンによって加熱してもよい。   If the substrate 12 is cut, the entire anisotropic conductive material 16 that is an example of an adhesive may be cured at once. For example, when the electrode 22 of the semiconductor element 20 and the wiring pattern 10 are electrically connected, the entire anisotropic conductive material 16 that is an example of the adhesive may be heated or cooled. When a thermosetting adhesive is used, specifically, a jig that contacts both the semiconductor element 20 and the adhesive protruding from the semiconductor element 20 may be used. Or you may heat with an oven.

（第３の実施形態）
図４Ａ及び図４Ｂは、第３の実施形態に係る半導体装置の製造方法を示す図である。本実施形態では、第１の実施形態の基板１２が使用され、基板１２には、保護層５０が形成される。保護層５０は、配線パターン１０を覆って水分に触れないようにするもので、例えばソルダレジストが使用される。 (Third embodiment)
4A and 4B are diagrams illustrating a method for manufacturing a semiconductor device according to the third embodiment. In the present embodiment, the substrate 12 of the first embodiment is used, and the protective layer 50 is formed on the substrate 12. The protective layer 50 covers the wiring pattern 10 so as not to come into contact with moisture. For example, a solder resist is used.

保護層５０は、半導体素子２０を基板１２に搭載するための領域よりも広い領域５２を除いて形成されている。すなわち、領域５２は、半導体素子２０の電極２２を有する面２４よりも大きく、この領域５２内において、半導体素子２０の電極２２との接続用のランド（図示せず）が、配線パターン１０に形成されている。あるいは、保護層５０は、少なくとも半導体素子２０の電極２０との電気的な接続部を避けて形成されていればよい。   The protective layer 50 is formed except for a region 52 wider than a region for mounting the semiconductor element 20 on the substrate 12. That is, the region 52 is larger than the surface 24 having the electrode 22 of the semiconductor element 20, and a land (not shown) for connection with the electrode 22 of the semiconductor element 20 is formed in the wiring pattern 10 in this region 52. Has been. Or the protective layer 50 should just be formed avoiding the electrical connection part with the electrode 20 of the semiconductor element 20 at least.

このような基板１２に、第１の実施形態の異方性導電材料１６として選択可能な材料からなる異方性導電材料５４（接着剤）が設けられる。なお、異方性導電材料５４は、遮光性材料を含有することが必須ではないが、含有していれば第１の実施形態と同様の効果を得られる。   Such a substrate 12 is provided with an anisotropic conductive material 54 (adhesive) made of a material that can be selected as the anisotropic conductive material 16 of the first embodiment. The anisotropic conductive material 54 does not necessarily contain a light-shielding material, but if it is contained, the same effect as in the first embodiment can be obtained.

本実施形態では、異方性導電材料５４は、半導体素子２０の搭載領域から保護層５０にかけて設けられる。すなわち、異方性導電材料５４は、保護層５０の形成されない領域５２において配線パターン１０及び基板１２を覆うとともに、保護層５０の領域５２を形成する端部に重なって形成される。あるいは、接着剤の一例となる異方性導電材料５４は、半導体素子２０側に設けてもよい。詳しくは、第１の実施形態で説明した内容が適用される。   In the present embodiment, the anisotropic conductive material 54 is provided from the mounting region of the semiconductor element 20 to the protective layer 50. That is, the anisotropic conductive material 54 is formed so as to cover the wiring pattern 10 and the substrate 12 in the region 52 where the protective layer 50 is not formed and to overlap the end portion of the protective layer 50 where the region 52 is formed. Alternatively, the anisotropic conductive material 54 as an example of an adhesive may be provided on the semiconductor element 20 side. Specifically, the contents described in the first embodiment are applied.

そして、図４Ａに示すように、治具３０を介して半導体素子２０を基板１２の方向に加圧して加熱する。あるいは、少なくとも半導体素子２０と基板１２との間に圧力を加える。こうして、図４Ｂに示すように、半導体素子２０の電極２２と配線パターン１０とが電気的に導通する。その後、図１Ｃ及び図１Ｄに示すのと同様の工程で、ハンダボールを形成して半導体装置が得られる。   Then, as shown in FIG. 4A, the semiconductor element 20 is pressurized and heated in the direction of the substrate 12 through the jig 30. Alternatively, pressure is applied at least between the semiconductor element 20 and the substrate 12. Thus, as shown in FIG. 4B, the electrode 22 of the semiconductor element 20 and the wiring pattern 10 are electrically connected. Thereafter, solder balls are formed in the same process as shown in FIG. 1C and FIG. 1D to obtain a semiconductor device.

本実施形態によれば、異方性導電材料５４が、保護層５０の形成されない領域５２に形成されるだけでなく、保護層５０の領域５２を形成する端部に重なって形成されている。したがって、異方性導電材料５４と保護層５０との間に隙間が形成されないので、配線パターン１０が露出せず、マイグレーションを防止することができる。   According to the present embodiment, the anisotropic conductive material 54 is formed not only in the region 52 where the protective layer 50 is not formed, but also overlapped with the end portion of the protective layer 50 where the region 52 is formed. Accordingly, since no gap is formed between the anisotropic conductive material 54 and the protective layer 50, the wiring pattern 10 is not exposed and migration can be prevented.

なお、本実施形態においても、半導体素子２０からはみだした領域において異方性導電材料５４を硬化させることが好ましい。その硬化の工程は、第１の実施形態と同様の工程を適用することができる。   Also in the present embodiment, it is preferable to cure the anisotropic conductive material 54 in a region protruding from the semiconductor element 20. As the curing process, the same process as in the first embodiment can be applied.

（第４の実施形態）
図５Ａ及び図５Ｂは、第４の実施形態に係る半導体装置の製造方法を示す図である。本実施形態では、第１の実施形態の基板１２が使用され、基板１２の上に、異方性導電材料５６（接着剤）が設けられる。本実施形態が第１の実施形態と相違するのは、異方性導電材料５６の厚みにある。すなわち、図５Ａに示すように、本実施形態では、異方性導電材料５６の厚みが、図１Ａに示す異方性導電材料１６の厚みよりも大きくなっている。具体的には、異方性導電材料５６は、半導体素子２０の電極２２を有する面２４と、基板１２に形成された配線パターン１０との間隔よりも厚くなっている。また、異方性導電材料５６は、半導体素子２０よりも少なくとも若干大きくなっている。なお、この厚みと大きさの条件は、少なくともいずれか一方が満たされていればよい。 (Fourth embodiment)
5A and 5B are diagrams illustrating a method for manufacturing a semiconductor device according to the fourth embodiment. In this embodiment, the substrate 12 of the first embodiment is used, and an anisotropic conductive material 56 (adhesive) is provided on the substrate 12. This embodiment is different from the first embodiment in the thickness of the anisotropic conductive material 56. That is, as shown in FIG. 5A, in this embodiment, the thickness of the anisotropic conductive material 56 is larger than the thickness of the anisotropic conductive material 16 shown in FIG. 1A. Specifically, the anisotropic conductive material 56 is thicker than the distance between the surface 24 having the electrodes 22 of the semiconductor element 20 and the wiring pattern 10 formed on the substrate 12. The anisotropic conductive material 56 is at least slightly larger than the semiconductor element 20. It should be noted that at least one of the thickness and size conditions only needs to be satisfied.

そして、図５Ａに示すように、例えば、治具３０を介して半導体素子２０を基板１２の方向に加圧して加熱する。そうすると、図５Ｂに示すように、異方性導電材料５６が、半導体素子２０の側面２８の一部又は全部に至るまでまわりこむ。その後、図１Ｃ及び図１Ｄに示すのと同様の工程で、ハンダボールを形成して半導体装置が得られる。   Then, as shown in FIG. 5A, for example, the semiconductor element 20 is pressurized and heated in the direction of the substrate 12 via the jig 30. Then, as shown in FIG. 5B, the anisotropic conductive material 56 wraps around part or all of the side surface 28 of the semiconductor element 20. Thereafter, solder balls are formed in the same process as shown in FIG. 1C and FIG. 1D to obtain a semiconductor device.

本実施形態によれば、半導体素子２０の側面２８の少なくとも一部が異方性導電材料５６によって覆われるので、機械的な破壊から半導体素子２０が保護されることに加えて、電極２２から離れた位置まで異方性導電材料異５６が覆うので、電極２２などのコロージョンを防止することができる。   According to this embodiment, since at least a part of the side surface 28 of the semiconductor element 20 is covered with the anisotropic conductive material 56, the semiconductor element 20 is protected from mechanical destruction, and in addition to being separated from the electrode 22. Since the anisotropic conductive material difference 56 covers up to the position, corrosion of the electrode 22 and the like can be prevented.

前述した実施形態は、ＦＤＢ（Face Down Bonding）のＣＳＰ（Chip Size/Scale Package）を中心に記述されているが、ＦＤＢを適用した半導体装置、例えばＣＯＦ（Chip on Film）やＣＯＢ（Chip on Board）を適用した半導体装置などにも、本発明を適用することができる。   Although the above-described embodiment is described centering on CSP (Chip Size / Scale Package) of FDB (Face Down Bonding), a semiconductor device to which FDB is applied, for example, COF (Chip on Film) or COB (Chip on Board). The present invention can also be applied to a semiconductor device or the like to which the above is applied.

図６には、上述した実施形態に係る方法によって製造された半導体装置１１００を実装した回路基板１０００が示されている。回路基板１０００には例えばガラスエポキシ基板等の有機系基板を用いることが一般的である。回路基板１０００には、例えば銅からなる配線パターンが所望の回路となるように形成されている。そして、配線パターンと半導体装置１１００の外部電極とを機械的に接続することでそれらの電気的導通が図られる。   FIG. 6 shows a circuit board 1000 on which the semiconductor device 1100 manufactured by the method according to the above-described embodiment is mounted. As the circuit board 1000, an organic substrate such as a glass epoxy substrate is generally used. On the circuit board 1000, for example, a wiring pattern made of copper is formed so as to form a desired circuit. Then, the electrical connection between the wiring pattern and the external electrode of the semiconductor device 1100 is achieved by mechanical connection.

なお、半導体装置１１００は、実装面積をベアチップにて実装する面積にまで小さくすることができるので、この回路基板１０００を電子機器に用いれば電子機器自体の小型化が図れる。また、同一面積内においてはより実装スペースを確保することができ、高機能化を図ることも可能である。   Note that since the mounting area of the semiconductor device 1100 can be reduced to the area where it is mounted by a bare chip, the electronic device itself can be reduced in size by using the circuit board 1000 for the electronic device. Further, it is possible to secure a mounting space within the same area, and it is possible to achieve high functionality.

そして、この回路基板１０００を備える電子機器として、図７には、ノート型パーソナルコンピュータ１２００が示されている。   7 shows a notebook personal computer 1200 as an electronic apparatus including the circuit board 1000.

なお、能動部品か受動部品かを問わず、種々の面実装用の電子部品に本発明を応用することもできる。電子部品として、例えば、抵抗器、コンデンサ、コイル、発振器、フィルタ、温度センサ、サーミスタ、バリスタ、ボリューム又はヒューズなどがある。   Note that the present invention can also be applied to various electronic components for surface mounting regardless of whether they are active components or passive components. Examples of the electronic component include a resistor, a capacitor, a coil, an oscillator, a filter, a temperature sensor, a thermistor, a varistor, a volume, or a fuse.

図１Ａ〜図１Ｄは、第１の実施形態に係る半導体装置の製造方法を示す図。1A to 1D are views showing a method for manufacturing a semiconductor device according to the first embodiment. 図２Ａ及び図２Ｂは、第１の実施形態の変形例を示す図。2A and 2B are diagrams showing a modification of the first embodiment. 図３Ａ及び図３Ｂは、第２の実施形態に係る半導体装置の製造方法を示す図。3A and 3B are views showing a method for manufacturing a semiconductor device according to the second embodiment. 図４Ａ及び図４Ｂは、第３の実施形態に係る半導体装置の製造方法を示す図。4A and 4B are views showing a method for manufacturing a semiconductor device according to a third embodiment. 図５Ａ及び図５Ｂは、第４の実施形態に係る半導体装置の製造方法を示す図。5A and 5B are views showing a method for manufacturing a semiconductor device according to a fourth embodiment. 図６は、本実施形態に係る半導体装置が実装された回路基板を示す図。FIG. 6 is a diagram showing a circuit board on which the semiconductor device according to the present embodiment is mounted. 図７は、本実施形態に係る半導体装置が実装された回路基板を備える電子機器を示す図。FIG. 7 is a view showing an electronic apparatus including a circuit board on which the semiconductor device according to this embodiment is mounted.

符号の説明Explanation of symbols

１０ 配線パターン、１２ 基板、１６ 異方性導電材料、１８ 面、２０ 半導体素子、２２ 電極、２４ 面、２８ 側面、３０ 治具、３６ ハンダボール、３８ 加熱治具、４０ 電子部品 10 wiring patterns, 12 substrates, 16 anisotropic conductive materials, 18 surfaces, 20 semiconductor elements, 22 electrodes, 24 surfaces, 28 side surfaces, 30 jigs, 36 solder balls, 38 heating jigs, 40 electronic components

Claims (36)

基板の配線パターンが形成された面と、半導体素子の電極が形成された面との間に、接着剤を介在させる第１工程と、
前記半導体素子と前記基板との間にエネルギーを加えて、前記配線パターンと前記電極とを電気的に導通させ、前記接着剤が前記半導体素子からはみ出した状態で、前記半導体素子との接触領域において前記接着剤の接着能を発現させる第２工程と、
前記接着剤の前記半導体素子との接触領域以外の領域にエネルギーを加える第３工程と、
を含む半導体装置の製造方法。 A first step of interposing an adhesive between the surface of the substrate on which the wiring pattern is formed and the surface on which the electrode of the semiconductor element is formed;
In the contact region with the semiconductor element, energy is applied between the semiconductor element and the substrate to electrically connect the wiring pattern and the electrode, and the adhesive protrudes from the semiconductor element. A second step of expressing the adhesive ability of the adhesive;
A third step of applying energy to a region other than the contact region of the adhesive with the semiconductor element;
A method of manufacturing a semiconductor device including: 請求項１記載の半導体装置の製造方法において、
前記接着剤は、熱硬化性であり、
前記第２工程で加える前記エネルギーは、圧力及び熱であり、
前記第３工程で加える前記エネルギーは、熱である半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 1,
The adhesive is thermosetting,
The energy applied in the second step is pressure and heat,
The method for manufacturing a semiconductor device, wherein the energy applied in the third step is heat. 請求項１記載の半導体装置の製造方法において、
前記接着剤には導電粒子が分散されており、前記導電粒子により前記配線パターンと前記電極とを電気的に導通させる半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 1,
A manufacturing method of a semiconductor device, wherein conductive particles are dispersed in the adhesive, and the wiring pattern and the electrode are electrically connected by the conductive particles. 請求項１記載の半導体装置の製造方法において、
前記第１工程前に、前記接着剤を予め前記半導体素子の前記電極が形成された前記面に設けておく半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 1,
A method of manufacturing a semiconductor device, wherein the adhesive is provided in advance on the surface of the semiconductor element on which the electrodes are formed before the first step. 請求項１記載の半導体装置の製造方法において、
前記第１工程前に、前記接着剤を予め前記基板の前記配線パターンが形成された面に設けておく半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 1,
A method for manufacturing a semiconductor device, wherein the adhesive is provided in advance on the surface of the substrate on which the wiring pattern is formed before the first step. 請求項１記載の半導体装置の製造方法において、
前記第３工程におけるエネルギーを加える領域は、前記接着剤のうち、前記第２の工程において硬化が完了しない部分の位置する領域である半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 1,
The region to which energy is applied in the third step is a method of manufacturing a semiconductor device in which a portion of the adhesive that is not completely cured in the second step is located. 請求項２記載の半導体装置の製造方法において、
前記第３工程で、加熱治具によって前記接着剤を加熱する半導体装置の製造方法。 The method of manufacturing a semiconductor device according to claim 2.
A method of manufacturing a semiconductor device, wherein the adhesive is heated by a heating jig in the third step. 請求項７記載の半導体装置の製造方法において、
前記加熱治具と前記接着剤との間に、前記接着剤との離型性の高い離型層を介在させて前記接着剤を加熱する半導体装置の製造方法。 The method of manufacturing a semiconductor device according to claim 7.
A method for manufacturing a semiconductor device, wherein a heat-release adhesive is heated with a release layer having a high releasability from the adhesive interposed between the heating jig and the adhesive. 請求項８記載の半導体装置の製造方法において、
前記離型層を、前記加熱治具に設けておく半導体装置の製造方法。 The method of manufacturing a semiconductor device according to claim 8.
A method for manufacturing a semiconductor device, wherein the release layer is provided on the heating jig. 請求項８記載の半導体装置の製造方法において、
前記離型層を、前記接着剤上に設けておく半導体装置の製造方法。 The method of manufacturing a semiconductor device according to claim 8.
A method for manufacturing a semiconductor device, wherein the release layer is provided on the adhesive. 請求項１記載の半導体装置の製造方法において、
前記第３工程で、非接触で前記接着剤にエネルギーを加える半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 1,
A method of manufacturing a semiconductor device, wherein energy is applied to the adhesive in a non-contact manner in the third step. 請求項１記載の半導体装置の製造方法において、
前記配線パターンに接続されるハンダボールを前記基板に形成するときのリフロー工程を含み、
前記第３工程を前記リフロー工程で行う半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 1,
Including a reflow step when forming solder balls connected to the wiring pattern on the substrate;
A method for manufacturing a semiconductor device, wherein the third step is performed in the reflow step. 請求項１記載の半導体装置の製造方法において、
前記半導体素子の他に電子部品を前記配線パターンに電気的に接合するときのリフロー工程を含み、
前記第３工程を前記リフロー工程で行う半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 1,
In addition to the semiconductor element, including a reflow step when electrically connecting an electronic component to the wiring pattern,
A method for manufacturing a semiconductor device, wherein the third step is performed in the reflow step. 請求項１記載の半導体装置の製造方法において、
前記第３工程後に、前記接着剤の前記半導体素子との接触領域以外の領域で、前記基板を切断する半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 1,
A method of manufacturing a semiconductor device, wherein the substrate is cut in a region other than a contact region of the adhesive with the semiconductor element after the third step. 請求項１記載の半導体装置の製造方法において、
前記第２工程で、前記接着剤を、前記半導体素子の側面の少なくとも一部に至るまで回り込ませる半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 1,
A method for manufacturing a semiconductor device, wherein, in the second step, the adhesive wraps around to at least a part of a side surface of the semiconductor element. 請求項１５記載の半導体装置の製造方法において、
前記接着剤は、前記第２工程完了後における前記半導体素子と前記基板との間隔よりも大きな厚みで前記第１工程前に設けられ、前記第２工程で前記半導体素子と前記基板との間で加圧されて前記半導体素子からはみだす半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 15,
The adhesive is provided before the first step with a thickness larger than the distance between the semiconductor element and the substrate after completion of the second step, and between the semiconductor element and the substrate in the second step. A method of manufacturing a semiconductor device that is pressurized and protrudes from the semiconductor element. 請求項１記載の半導体装置の製造方法において、
前記接着剤は、遮光性材料を含有する半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 1,
The said adhesive agent is a manufacturing method of the semiconductor device containing a light-shielding material. 基板の配線パターンが形成された面と、半導体素子の電極が形成された面との間に、接着剤を介在させる第１工程と、
前記配線パターンと前記電極とを電気的に導通させ、前記接着剤が前記半導体素子からはみ出した状態で、前記接着剤の少なくとも前記半導体素子と前記基板との間に位置する部分を硬化させる第２工程と、
前記接着剤の前記半導体素子からはみだした領域において、前記基板を切断する第３工程と、
を含む半導体装置の製造方法。 A first step of interposing an adhesive between the surface of the substrate on which the wiring pattern is formed and the surface on which the electrode of the semiconductor element is formed;
Secondly, the wiring pattern and the electrode are electrically connected, and at least a portion of the adhesive located between the semiconductor element and the substrate is cured in a state where the adhesive protrudes from the semiconductor element. Process,
A third step of cutting the substrate in a region of the adhesive protruding from the semiconductor element;
A method of manufacturing a semiconductor device including: 請求項１８記載の半導体装置の製造方法において、
前記接着剤は、熱硬化性の接着剤であり、前記第２工程で前記接着剤に熱を加える半導体装置の製造方法。 The method of manufacturing a semiconductor device according to claim 18.
The said adhesive is a thermosetting adhesive, The manufacturing method of the semiconductor device which heats the said adhesive in the said 2nd process. 請求項１８記載の半導体装置の製造方法において、
前記接着剤は、熱可塑性の接着剤であり、前記第２工程で前記接着剤を冷却する半導体装置の製造方法。 The method of manufacturing a semiconductor device according to claim 18.
The said adhesive agent is a thermoplastic adhesive agent, The manufacturing method of the semiconductor device which cools the said adhesive agent at a said 2nd process. 請求項１８記載の半導体装置の製造方法において、
前記接着剤には導電粒子が分散されており、前記導電粒子により前記配線パターンと前記電極とを電気的に導通させる半導体装置の製造方法。 The method of manufacturing a semiconductor device according to claim 18.
A manufacturing method of a semiconductor device, wherein conductive particles are dispersed in the adhesive, and the wiring pattern and the electrode are electrically connected by the conductive particles. 請求項１８記載の半導体装置の製造方法において、
前記第１工程前に、前記接着剤を予め前記半導体素子の前記電極が形成された前記面に設けておく半導体装置の製造方法。 The method of manufacturing a semiconductor device according to claim 18.
A method of manufacturing a semiconductor device, wherein the adhesive is provided in advance on the surface of the semiconductor element on which the electrodes are formed before the first step. 請求項１８記載の半導体装置の製造方法において、
前記第１工程前に、前記接着剤を予め前記基板の前記配線パターンが形成された面に設けておく半導体装置の製造方法。 The method of manufacturing a semiconductor device according to claim 18.
A method for manufacturing a semiconductor device, wherein the adhesive is provided in advance on the surface of the substrate on which the wiring pattern is formed before the first step. 請求項１８記載の半導体装置の製造方法において、
前記第３工程での切断する位置は、前記基板の前記配線パターンの端部よりも外側の領域である半導体装置の製造方法。 The method of manufacturing a semiconductor device according to claim 18.
The method for manufacturing a semiconductor device, wherein the cutting position in the third step is a region outside the end portion of the wiring pattern of the substrate. 請求項１８記載の半導体装置の製造方法において、
前記第２工程で、前記接着剤の全体を硬化させ、
前記第３工程で、硬化した前記接着剤を切断する半導体装置の製造方法。 The method of manufacturing a semiconductor device according to claim 18.
In the second step, the entire adhesive is cured,
A method for manufacturing a semiconductor device, wherein the cured adhesive is cut in the third step. 請求項１８記載の半導体装置の製造方法において、
前記第２工程で、前記接着剤を、前記半導体素子の側面の少なくとも一部に至るまで回り込ませる半導体装置の製造方法。 The method of manufacturing a semiconductor device according to claim 18.
A method for manufacturing a semiconductor device, wherein, in the second step, the adhesive wraps around to at least a part of a side surface of the semiconductor element. 請求項２６記載の半導体装置の製造方法において、
前記接着剤は、前記第２工程完了後における前記半導体素子と前記基板との間隔よりも大きな厚みで前記第１工程前に設けられ、前記第２工程で前記半導体素子と前記基板との間で加圧されて前記半導体素子からはみだす半導体装置の製造方法。 27. A method of manufacturing a semiconductor device according to claim 26.
The adhesive is provided before the first step with a thickness larger than the distance between the semiconductor element and the substrate after completion of the second step, and between the semiconductor element and the substrate in the second step. A method of manufacturing a semiconductor device that is pressurized and protrudes from the semiconductor element. 請求項１８記載の半導体装置の製造方法において、
前記接着剤は、遮光性材料を含有する半導体装置の製造方法。 The method of manufacturing a semiconductor device according to claim 18.
The said adhesive agent is a manufacturing method of the semiconductor device containing a light-shielding material. 電極を有する半導体素子と、配線パターンが形成された基板と、熱硬化性の接着剤と、
を有し、
前記電極と前記配線パターンとは電気的に導通し、
前記接着剤は、前記基板の前記配線パターンが形成された面と、前記半導体素子の前記電極が形成された面との間に介在し、前記半導体素子からはみだす大きさで設けられて全てが硬化した半導体装置。 A semiconductor element having an electrode, a substrate on which a wiring pattern is formed, a thermosetting adhesive,
Have
The electrode and the wiring pattern are electrically connected,
The adhesive is interposed between the surface of the substrate on which the wiring pattern is formed and the surface of the semiconductor element on which the electrode is formed, and is provided in a size that protrudes from the semiconductor element and is all cured. Semiconductor device. 請求項２９記載の半導体装置において、
前記接着剤には導電粒子が分散されて異方性導電材料を構成している半導体装置。 30. The semiconductor device according to claim 29.
A semiconductor device in which conductive particles are dispersed in the adhesive to constitute an anisotropic conductive material. 請求項３０記載の半導体装置において、
前記異方性導電材料は、前記配線パターンの全てを覆って設けられる半導体装置。 The semiconductor device according to claim 30, wherein
The anisotropic conductive material is a semiconductor device provided to cover the entire wiring pattern. 請求項２９記載の半導体装置において、
前記接着剤は、前記半導体素子の側面の少なくとも一部を覆っている半導体装置。 30. The semiconductor device according to claim 29.
The said adhesive agent is a semiconductor device which has covered at least one part of the side surface of the said semiconductor element. 請求項２９記載の半導体装置において、
前記接着剤は、遮光性材料を含有する半導体装置。 30. The semiconductor device according to claim 29.
The adhesive is a semiconductor device containing a light shielding material. 請求項１から請求項２８のいずれかの方法により製造された半導体装置。   A semiconductor device manufactured by the method according to claim 1. 請求項２９から請求項３３のいずれかに記載の半導体装置が実装された回路基板。   34. A circuit board on which the semiconductor device according to any one of claims 29 to 33 is mounted. 請求項３５記載の回路基板を有する電子機器。   An electronic device comprising the circuit board according to claim 35.
JP2005157593A 1998-07-01 2005-05-30 Semiconductor device and its manufacturing method, circuit board, and electronic apparatus Withdrawn JP2005252310A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005157593A JP2005252310A (en) 1998-07-01 2005-05-30 Semiconductor device and its manufacturing method, circuit board, and electronic apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP20124698 1998-07-01
JP2005157593A JP2005252310A (en) 1998-07-01 2005-05-30 Semiconductor device and its manufacturing method, circuit board, and electronic apparatus

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000558551A Division JP3702788B2 (en) 1998-07-01 1999-06-25 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2005252310A true JP2005252310A (en) 2005-09-15
JP2005252310A5 JP2005252310A5 (en) 2005-11-04

Family

ID=35032438

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005157593A Withdrawn JP2005252310A (en) 1998-07-01 2005-05-30 Semiconductor device and its manufacturing method, circuit board, and electronic apparatus

Country Status (1)

Country Link
JP (1) JP2005252310A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010154632A (en) * 2008-12-25 2010-07-08 Nhk Spring Co Ltd Wiring connection part structure of piezoelectric element, piezoelectric actuator, and head suspension

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010154632A (en) * 2008-12-25 2010-07-08 Nhk Spring Co Ltd Wiring connection part structure of piezoelectric element, piezoelectric actuator, and head suspension

Similar Documents

Publication Publication Date Title
JP3702788B2 (en) Manufacturing method of semiconductor device
KR20010053088A (en) Method of making an adhesive preform lid for electronic devices
BR102013010101A2 (en) Electronic component and device
US7521293B2 (en) Method of manufacturing semiconductor device, semiconductor device, circuit board, and electronic instrument
JP2008159682A (en) Multilayer printed wiring board and its manufacturing method
JP4288517B2 (en) Manufacturing method of semiconductor device
JP2005252310A (en) Semiconductor device and its manufacturing method, circuit board, and electronic apparatus
JP5589598B2 (en) Manufacturing method of semiconductor device
JP3668686B2 (en) Mounting structure of chip parts
JP3999222B2 (en) Flip chip mounting method and flip chip mounting structure
JPH10289929A (en) Mounting method of surface mount part
KR20110121323A (en) Semiconductor package and method for manufacturing the smae
JP2006165337A (en) Semiconductor device and mounting structure therefor
KR20000011511A (en) Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
JPH0574855A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050915

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050915

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051221

A977 Report on retrieval

Effective date: 20070423

Free format text: JAPANESE INTERMEDIATE CODE: A971007

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081022

A761 Written withdrawal of application

Effective date: 20081219

Free format text: JAPANESE INTERMEDIATE CODE: A761