JP2005252006A - Integrated circuit module - Google Patents
Integrated circuit module Download PDFInfo
- Publication number
- JP2005252006A JP2005252006A JP2004060753A JP2004060753A JP2005252006A JP 2005252006 A JP2005252006 A JP 2005252006A JP 2004060753 A JP2004060753 A JP 2004060753A JP 2004060753 A JP2004060753 A JP 2004060753A JP 2005252006 A JP2005252006 A JP 2005252006A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- clip
- lead
- via hole
- reflection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Coupling Device And Connection With Printed Circuit (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
- Multi-Conductor Connections (AREA)
Abstract
Description
本発明は、集積回路モジュール、より詳細には、プリント回路基板の信号出力リードの構造に関し、特に、無線通信の信号増幅を行うためのパワーアンプモジュールに適用可能なクリップリード付き集積回路モジュールに関する。 The present invention relates to an integrated circuit module, and more particularly to a structure of a signal output lead of a printed circuit board, and more particularly, to an integrated circuit module with a clip lead applicable to a power amplifier module for performing signal amplification in wireless communication.
従来、例えば、携帯電話基地局（２ＧＨｚ付近）や無線ＬＡＮ（５ＧＨｚ付近）で使用されるパワーアンプモジュールは、回路基板にクリップ状のリードを挟み込んだ構造を採用している。このようなクリップリードを備えた集積回路モジュールに関して、例えば、特許文献１及び特許文献２には、クリップ端子と回路基板との接合方法について開示されている。また、特許文献３には、回路基板の周縁にクリップ状に形成されたＬ字型の挟持部を備えたものが開示されている。
しかしながら、上記特許文献１〜３に記載の発明では、使用する周波数が高くなるに従って、特性インピーダンスの高いリード付近の、信号波長に対する割合が長くなるため、この部分での信号反射が増加し、入出力信号の損失が増加するという問題がある。このリード付近の信号反射は主に、リード部分、リード部分を接合するパッド部分で発生する。この原因について以下に説明する。 However, in the inventions described in Patent Documents 1 to 3, as the frequency used increases, the ratio of the vicinity of the lead having a high characteristic impedance to the signal wavelength becomes longer. There is a problem that the loss of the output signal increases. The signal reflection in the vicinity of the lead mainly occurs at the lead portion and the pad portion that joins the lead portion. This cause will be described below.
通常、パワーアンプモジュールでは、各種デバイスが実装された回路基板下に放熱板が装着されるため、モジュール内の各種デバイスを実装している面と、モジュールを実装する外部基板面との間に段差が生じ、この段差をクリップリードにより繋ぐ構造となっている。また、クリップリード自体にも必要な板厚、寸法（クリップ寸法）などの制限がある。このような構造上の制約によって、リード部分が空中に浮いた状態となるために、ＧＮＤ（接地）との結合を十分に行うことができず、特性インピーダンスの高い線路を形成することになる。そして、この空中に浮いたリード部分の長さの波長に対する割合が、周波数が高くなるに従って大きくなるため、信号の反射が増加する。 Normally, in a power amplifier module, since a heat sink is mounted under the circuit board on which various devices are mounted, there is a step between the surface on which the various devices in the module are mounted and the external substrate surface on which the module is mounted. And this step is connected by a clip lead. In addition, the clip lead itself has limitations such as necessary plate thickness and dimensions (clip dimensions). Due to such structural limitations, the lead portion is in a floating state in the air, so that it cannot be sufficiently coupled with GND (ground), and a line with high characteristic impedance is formed. Since the ratio of the length of the lead portion floating in the air to the wavelength increases as the frequency increases, signal reflection increases.
また、回路基板をクリップリードで挟み込む構造上、回路基板の上下面にクリップ接合するためのパッド部を設ける必要があり、このパッド部は回路基板の上下面両方にあるため、回路基板内の信号線路に使用するマイクロストリップラインのように、ＧＮＤとの結合を行うことができず、上記と同様に特性インピーダンスの高い線路を形成してしまう。従って、このパッド部についても周波数が低いうちは影響が少ないが、周波数が高くなり波長が短くなると、信号の反射が増加する。 In addition, due to the structure in which the circuit board is sandwiched between the clip leads, it is necessary to provide a pad part for clip joining to the upper and lower surfaces of the circuit board. Since this pad part is on both the upper and lower surfaces of the circuit board, Like the microstrip line used for the line, it cannot be coupled with GND, and a line with high characteristic impedance is formed as described above. Therefore, although the pad portion is less affected while the frequency is low, the reflection of the signal increases as the frequency increases and the wavelength decreases.
上記のように、パワーアンプモジュール等に用いるクリップリードを備えた集積回路モジュールでは、周波数の低いうちは影響が少ないが、周波数が高くなり波長が短くなると、特性インピーダンスの高いリード付近の、波長に対する割合が増加する。これに伴って、リード付近において信号反射が増加することになる。 As described above, in an integrated circuit module equipped with a clip lead used for a power amplifier module or the like, the influence is small while the frequency is low, but when the frequency becomes high and the wavelength becomes short, the wavelength near the lead having high characteristic impedance is reduced. The rate increases. Along with this, signal reflection increases in the vicinity of the lead.
本発明は、上述のごとき実情に鑑みてなされたものであり、回路基板の上下両面に設けられたパッド部にビアホールを設けることにより、リード付近の特性インピーダンスを整合させることで高周波数信号の反射を減少させ、入出力信号の損失を少なくする集積回路モジュールの提供を課題とする。 The present invention has been made in view of the above circumstances, and by reflecting vias in the pads provided on the upper and lower surfaces of the circuit board, the characteristic impedance in the vicinity of the leads is matched to reflect high frequency signals. An object of the present invention is to provide an integrated circuit module that reduces the loss of input / output signals.
本発明の集積回路モジュールは、電子デバイスが実装された回路基板と、回路基板の上面及び下面に設けられたパッド部に接合して回路基板を挟持するクリップ部及びクリップ部から延出したリード部からなるエッジクリップリードとを備えた集積回路モジュールであって、回路基板の上面及び下面に設けられたパッド部を電気的に接続するビアホールを少なくとも１つ設けたことを特徴としたものである。 An integrated circuit module of the present invention includes a circuit board on which an electronic device is mounted, a clip part that is bonded to pad parts provided on the upper surface and the lower surface of the circuit board, and a lead part that extends from the clip part. An integrated circuit module comprising an edge clip lead comprising: at least one via hole for electrically connecting pad portions provided on an upper surface and a lower surface of a circuit board.
回路基板の上下両面に設けられたパッド部にビアホールを設けることにより、特性インピーダンスを整合させることでリード付近の高周波数信号の反射を減少させて、入出力信号の損失を少なくすることができる。 By providing via holes in the pad portions provided on the upper and lower surfaces of the circuit board, it is possible to reduce the loss of input / output signals by reducing the reflection of high frequency signals near the leads by matching the characteristic impedance.
図１は、本発明の一実施形態に係る集積回路モジュールの構造の一例を示す図である。図１（Ａ）はクリップリードを接合した状態の集積回路モジュールの正面図で、図１（Ｂ）は図１（Ａ）に示すＡ部のクリップリード接合前における概要を示す部分斜視図である。図中、１は各種デバイスが実装された回路基板、２ａ及び２ｂは回路基板１の上下面に設けられたパッド部、３はパッド部２ａ及び２ｂを電気的に接続するためのビアホール、１０はエッジクリップリードを示す。
FIG. 1 is a diagram showing an example of the structure of an integrated circuit module according to an embodiment of the present invention. FIG. 1A is a front view of an integrated circuit module in a state in which clip leads are joined, and FIG. 1B is a partial perspective view showing an outline of part A shown in FIG. 1A before joining the clip leads. . In the figure, 1 is a circuit board on which various devices are mounted, 2a and 2b are pad portions provided on the upper and lower surfaces of the circuit board 1, 3 is a via hole for electrically connecting the
エッジクリップリード（以下、単にクリップリードという）１０は、回路基板１の上下面のエッジ部に形成されているパッド部２ａ及び２ｂに接続するもので、回路基板１を挟持するクリップ部１１，クリップ部１１から延出したリード部１２から構成されている。尚、以下の各実施形態においてパワーアンプモジュールを代表例として説明するものとするが、これに限定されるものでなく、本発明はクリップリードを備える集積回路モジュール全般に適用することができる。
Edge clip leads (hereinafter simply referred to as clip leads) 10 are connected to
図１（Ａ）及び（Ｂ）において、クリップリード１０は、クリップ部１１がパッド部２ａ及び２ｂに接合され、回路基板１を挟持した状態で固定される。この際、リード部１２は、回路基板１の基板面に対して平行方向あるいは斜め下向きに引き出される。このとき、リード部１２の回路基板１の基板面に対する角度は、回路基板１のデバイス実装面と、集積回路モジュールを実装する外部基板面（図示せず）との間に生じる段差に応じて、モジュール毎に適切に決定されるが、本実施形態のパワーアンプモジュールの場合、回路基板１の基板面に対して約０〜５０°の範囲で設定できるものとする。
1A and 1B, the
図２は、図１に示したクリップリード１０付近をモデル化した例を示す概略斜視図である。図２（Ａ）はパッド部２ａ及び２ｂにビアホール３を設けていないクリップリード１０付近の構造を示し、図２（Ｂ）はパッド部２ａ及び２ｂにビアホール３を設けたクリップリード１０付近の構造を示し、図中、４は回路基板１の放熱板、５は回路基板１とクリップリード１０を介して接続される外部基板、６は外部基板５上の回路である。図２（Ａ）及び（Ｂ）に示すクリップリード１０付近のモデルは、図１に示したリードパッド（パッド部２ａ及び２ｂ）部分から外部基板までを含むクリップリード付近の構造を、後述するシミュレーションを行うためにモデル化したものである。
FIG. 2 is a schematic perspective view showing an example in which the vicinity of the
図２（Ｂ）において、回路基板１のパッド部２ａ及び２ｂを電気的に接続するためのビアホール３を設け、ビアホール３は、穴径約０.２０ｍｍとし、パッド部２ａ及び２ｂの範囲（領域）内で回路基板１の端から最も離れた位置（すなわち、ビアホール３のエッジがパッド部２ａ及び２ｂのエッジに重なる位置）に配置されている。
In FIG. 2B, a via hole 3 for electrically connecting the
また、パッド部２ａ及び２ｂは、クリップリード１０を半田で接合する部分であるため、半田との接合性を考慮して埋め込み型のビアホールとし、その埋込材（めっき材）をパッド部２ａ及び２ｂと同じ材質（本例ではＣｕ）とする。尚、ビアホール３を用いてパッド部２ａ及び２ｂを電気的に接続する方法として、例えば、ビアホール３への銅めっき充填法や、導電性ペースト充填法などを好適に用いることができる。
Since the
図２（Ａ）及び（Ｂ）に示すシミュレーションモデルの具体的な構成例を以下に示す。
回路基板１は、材質：ＢＴ樹脂，比誘電率（εr）：４.１，サイズ：５.０×２.０×０.５４ｍｍ、外部基板５は、材質：ＦＲ-４，比誘電率（εr）：４.６，サイズ：５.０×１.５×０.５ｍｍ、放熱板４は、材質：Ｃｕ，厚み：０.７ｍｍ、パッド部２ａは、材質：Ｃｕ，幅（ライン幅）：１.１ｍｍ、パッド部２ｂ及び回路６は、材質：Ｃｕ、クリップリード１０は、材質：Ｃｕ，厚さ：０.２５ｍｍ、ビアホール３は、埋め込み（めっき）材：Ｃｕ，穴径：０.２０ｍｍ，回路基板１の端から１.３ｍｍの位置（パッド部２ａ及び２ｂの範囲内で回路基板１の端から最も離れた位置）に中心がくるように配置している。尚、本シミュレーションモデルでは記載を省略しているが、パワーアンプモジュールの場合、一般的に発熱が大きいため、後述の図９に示すように、Ａｌ等の金属からなる放熱基板上に実装された状態でシミュレーションを行うものとする。
A specific configuration example of the simulation model shown in FIGS. 2A and 2B is shown below.
The circuit board 1 is made of material: BT resin, relative dielectric constant (εr): 4.1, size: 5.0 × 2.0 × 0.54 mm, and the
本実施形態では穴径（０.２０ｍｍ）：パッド部ライン幅（１.１ｍｍ）は約１８％であるが、この比が９０％程度、すなわち径１.０ｍｍ程度まで大きくすることは可能である。１８％より小さい径の場合は寄生インダクタンスの効果が顕著になり、高周波動作上好ましくない。 In this embodiment, the hole diameter (0.20 mm): pad part line width (1.1 mm) is about 18%, but this ratio can be increased to about 90%, that is, the diameter is about 1.0 mm. . When the diameter is smaller than 18%, the effect of parasitic inductance becomes remarkable, which is not preferable for high-frequency operation.
上記のように構成したシミュレーションモデルに基づいて、図２（Ａ）に示すビアホールを設けない従来のクリップリード付近の電気入力信号の反射特性（Ｓ１１）と、図２（Ｂ）に示すビアホールを設けたクリップリード付近の電気入力信号の反射特性（Ｓ１１）とを、０〜１０ＧＨｚの周波数範囲で測定し、その測定結果を後述の図３に示す。尚、無線ＬＡＮの環境を想定して、５ＧＨｚ付近において−２０ｄＢ以下を目標値とした。また、電気信号の入力と出力は、回路基板１上のパッド部２ａ（回路）から電気信号を入力し、クリップリード１０を介して外部基板５上の回路６に電気信号を出力する。
Based on the simulation model configured as described above, the reflection characteristic (S11) of the electrical input signal in the vicinity of the conventional clip lead without the via hole shown in FIG. 2 (A) and the via hole shown in FIG. 2 (B) are provided. The reflection characteristic (S11) of the electrical input signal near the clip lead was measured in the frequency range of 0 to 10 GHz, and the measurement result is shown in FIG. Assuming a wireless LAN environment, the target value was set to −20 dB or less in the vicinity of 5 GHz. As for the input and output of the electric signal, the electric signal is input from the
図３は、図２に示したクリップリード１０付近の反射特性の一例を示す図で、図中、２１は図２（Ａ）に示したビアホール３なしの反射特性、２２は図２（Ｂ）に示したビアホール３有りの反射特性である。
このように、ビアホール３がない場合（反射特性２１）は、５ＧＨｚ付近で約−１７ｄＢの反射レベルであり、ビアホール３がある場合（反射特性２２）は、５ＧＨｚ付近で約−２７ｄＢの反射レベルであることがわかる。従って、パッド部２ａ及び２ｂにビアホール３を設けることにより、約１０ｄＢ程度の信号反射の減少を確認することができた。
FIG. 3 is a diagram showing an example of the reflection characteristics in the vicinity of the
Thus, when there is no via hole 3 (reflection characteristic 21), the reflection level is about −17 dB near 5 GHz, and when there is a via hole 3 (reflection characteristic 22), the reflection level is about −27 dB near 5 GHz. I know that there is. Therefore, by providing the via holes 3 in the
更に、上記ビアホール３の影響を調べるために、図２（Ｂ）に示したクリップリード１０付近のシミュレーションモデルに基づいて、ビアホール３の位置，大きさ（穴径），数を変えてシミュレーションを実施した。そのシミュレーションの詳細について以下の図４乃至図８に基づいて説明する。
Further, in order to investigate the influence of the via hole 3, a simulation was performed by changing the position, size (hole diameter), and number of the via hole 3 based on the simulation model near the
図４は、図２（Ｂ）に示したクリップリード１０付近のモデルをリード後側から見た部分斜視図で、図中、Ｌは回路基板１の端からビアホール３の中心までの距離、φはビアホール３の穴径で、外部基板５及び回路６の記載は省略している。ここでは距離Ｌ及び穴径φをそれぞれ変えてシミュレーションを行い、その結果を図５及び図６に示す。
4 is a partial perspective view of the model in the vicinity of the
（ビアホール３の距離Ｌによる反射特性）
図５は、ビアホール３の距離Ｌを変えてシミュレーションを行った結果の反射特性の一例を示す図で、図中、３１はビアホールなしの反射特性、３２はＬ＝１.３ｍｍの反射特性、３３はＬ＝１.１ｍｍの反射特性、３４はＬ＝０.９ｍｍの反射特性、３５はＬ＝０.７ｍｍの反射特性、３６はＬ＝０.５ｍｍの反射特性、３７はＬ＝０.３ｍｍの反射特性である。尚、本例では、ビアホール３の穴径を約０.２５ｍｍとし、その他のモデル構成は、図２（Ｂ）に示した構成と同様とする。また、距離Ｌは、パッド部２ａ及び２ｂの範囲（領域）内で設定されている。
(Reflection characteristics depending on the distance L of the via hole 3)
FIG. 5 is a diagram showing an example of the reflection characteristic obtained as a result of performing the simulation by changing the distance L of the via hole 3. In the figure, 31 is the reflection characteristic without the via hole, 32 is the reflection characteristic of L = 1.3 mm, 33 Is a reflection characteristic of L = 1.1 mm, 34 is a reflection characteristic of L = 0.9 mm, 35 is a reflection characteristic of L = 0.7 mm, 36 is a reflection characteristic of L = 0.5 mm, and 37 is L = 0.3 mm. Is the reflection characteristic. In this example, the hole diameter of the via hole 3 is about 0.25 mm, and the other model configuration is the same as the configuration shown in FIG. The distance L is set within the range (area) of the
図５に示すように、ビアホール３は、パッド部２ａ及び２ｂの範囲内で回路基板１から最も離れた位置に配置したほうが好ましいことがわかる。すなわち、反射特性３２（Ｌ＝１.３ｍｍ）において反射レベルが最も低く、距離Ｌが短くなる（回路基板１の端とビアホール３との距離が短くなる）につれて反射レベルが高くなっていくことがわかる。
As shown in FIG. 5, it is understood that the via hole 3 is preferably arranged at a position farthest from the circuit board 1 within the range of the
（ビアホール３の穴径φによる反射特性）
図６は、ビアホール３の穴径φを変えてシミュレーションを行った結果の反射特性の一例を示す図で、図中、４１はφ＝０.２０ｍｍの反射特性、４２はφ＝０.３５ｍｍの反射特性、４３はφ＝０.５０ｍｍの反射特性である。尚、本例では、距離Ｌ＝０.９ｍｍとし、その他のモデル構成は、図２（Ｂ）に示した構成と同様とする。
(Reflection characteristics due to hole diameter φ of via hole 3)
FIG. 6 is a diagram showing an example of the reflection characteristics as a result of the simulation performed by changing the hole diameter φ of the via hole 3. In the figure, 41 is the reflection characteristic of φ = 0.20 mm, and 42 is the reflection characteristic of φ = 0.35 mm. The reflection characteristic 43 is the reflection characteristic of φ = 0.50 mm. In this example, the distance L is set to 0.9 mm, and the other model configurations are the same as those shown in FIG.
図６に示すように、ビアホール３は、パッド部２ａ及び２ｂの範囲内でより大きい穴径としたほうが好ましいことがわかる。すなわち、反射特性４３（φ＝０.５０ｍｍ）において反射レベルが最も低く、穴径φが小さくなるにつれて反射レベルが高くなっていくことがわかる。
As shown in FIG. 6, it is understood that the via hole 3 preferably has a larger hole diameter within the range of the
（ビアホール３の個数による反射特性）
図７は、図２（Ｂ）に示したクリップリード１０付近の他のモデルの例を示す図である。図７（Ａ）はクリップリード１０付近のモデルをリード後側から見た部分斜視図で、外部基板５及び回路６の記載は省略している。本実施形態では、パッド部２ａ及び２ｂにビアホール３を複数（本例では２個）設け、そのビアホール３のレイアウトを変えてシミュレーションを行った。すなわち、ビアホール３を縦に２個設けた状態（Ｌ1＝０.４ｍｍ，Ｌ2＝０.９ｍｍ）を図７（Ｂ）に、ビアホール３を横に２個設けた状態（Ｌ3＝０.９ｍｍ）を図７（Ｃ）に示す。尚、図７（Ｂ）及び（Ｃ）に示すビアホール３の穴径はいずれも約０.２５ｍｍとし、上記Ｌ1，Ｌ2，Ｌ3は、回路基板１の端からビアホール３の中心までの距離とし、その他のモデル構成は、図２（Ｂ）に示した構成と同様とする。
(Reflection characteristics depending on the number of via holes 3)
FIG. 7 is a diagram showing an example of another model near the
図８は、ビアホール３の数を変えてシミュレーションを行った結果の反射特性の一例を示す図で、図中、５１はビアホール３を１個設けたときの反射特性、５２は図７（Ｂ）に示したビアホール３を２個縦（約０.５ｍｍピッチ）に設けたときの反射特性、５３は図７（Ｃ）に示したビアホール３を２個横（約０.５ｍｍピッチ）に設けたときの反射特性である。このシミュレーション結果から、ビアホール３の個数を変更しても反射特性に大きな差異はないことがわかる。 FIG. 8 is a diagram showing an example of the reflection characteristics obtained as a result of the simulation performed by changing the number of via holes 3. In FIG. 8, 51 is the reflection characteristics when one via hole 3 is provided, and 52 is the reflection characteristic shown in FIG. Reflective characteristics when two via holes 3 shown in Fig. 7 are provided vertically (about 0.5 mm pitch), 53 shows two via holes 3 shown in Fig. 7C provided sideways (about 0.5 mm pitch). Reflection characteristics. From this simulation result, it can be seen that there is no significant difference in reflection characteristics even if the number of via holes 3 is changed.
以上のシミュレーション結果から、少なくとも１つのビアホール３を、パッド部２ａ及び２ｂの範囲内で回路基板１の端から最も離れた位置に配置することが好ましく、さらに、その穴径もより大きくしたほうが信号反射レベルを低減できることが確認できた。尚、ビアホール３の穴径や配置、個数は上記例に限らず、パッド部２ａ及び２ｂが電気的に接続することができればよく、クリップリード１０、パッド部２ａ及び２ｂの仕様等に応じて任意に設定することが可能である。
From the above simulation results, it is preferable to dispose at least one via hole 3 at a position farthest from the edge of the circuit board 1 within the range of the
図９は、クリップリード１０付近の信号線路部分における電流密度の分布例を示す図である。図９（Ａ）はパッド部２ａ及び２ｂにビアホール３を設けていないクリップリード１０付近の電流分布状態を示し、図９（Ｂ）はパッド部２ａ及び２ｂにビアホール３を設けたクリップリード１０付近の電流分布状態を示し、図中、７はＡｌ等の金属からなる放熱基板、６１〜６３は電流分布である。電気信号の入力と出力は、回路基板１上のパッド部２ａ（回路）から電気信号を入力し、クリップリード１０を介して外部基板５上の回路６に電気信号を出力している。
FIG. 9 is a diagram showing an example of current density distribution in the signal line portion near the
図９（Ａ）及び（Ｂ）において、通常、パワーアンプモジュールの場合、発熱が大きく、Ａｌ等の放熱基板７に実装されており、クリップリード１０，パッド部２ａ及び２ｂの電流分布６１の部分が最も電流密度が低く（図中、濃いグレーの部分）、電流分布６２，６３の順に電流密度が高くなり、電流分布６３の部分の電流密度が最も高くなる。
9A and 9B, the power amplifier module usually generates a large amount of heat and is mounted on a heat dissipation substrate 7 made of Al or the like, and the
ビアホール３がない場合、図９（Ａ）に示す電流分布から、クリップリード１０の上側を経路として電流が流れ、クリップ部の曲げ部分周辺に電流が集中していることがわかる（電流分布６３）。これに対して、ビアホール３を設けた場合、図９（Ｂ）に示す電流分布から、ビアホール３を通ってクリップリード１０の下側に電流が流れ込み、クリップリード１０の下側を経路として電流が流れる（電流分布６３）。このように、ビアホール３の有無によって電流の流れる経路が変化していることがわかる。
When the via hole 3 is not present, it can be seen from the current distribution shown in FIG. 9A that the current flows along the upper side of the
図９（Ｂ）において、ビアホール３を設けることにより、電流がクリップリード１０の下側を流れるようになったため、モジュール（回路基板１）を実装する放熱基板７の金属面と、クリップリード１０の下側クリップ部分との電気的な結合が大きくなり、空中に浮いたリード部分の特性インピーダンスが低下して、クリップリード１０付近の信号反射（Ｓ１１）が改善される。
In FIG. 9B, by providing the via hole 3, current flows under the
すなわち、特性インピーダンスは、電流が流れるラインのインダクタンスと、キャパシタンスの比で、下記の式（１）で計算される。 That is, the characteristic impedance is a ratio of the inductance of the line through which the current flows and the capacitance, and is calculated by the following equation (1).
ここで、クリップリード１０付近における電流経路のキャパシタンスについて考える。
ビアホール３を設けない場合、クリップリード１０の上側を経路として電流が流れ、この場合、クリップ部と、放熱基板７の金属面との電気的結合が小さいため（すなわち、ＧＮＤとの結合が小さいため）、キャパシタンスが小さくなり、その結果、特性インピーダンスが高くなる。
Here, the capacitance of the current path in the vicinity of the
When the via hole 3 is not provided, a current flows through the upper side of the
一方、ビアホール３を設けた場合、ビアホール３を通ってクリップリード１０の下側に電流が流れ込み、この場合、クリップ部と、放熱基板７の金属面との電気的結合が大きくなるため（すなわち、ＧＮＤとの結合が大きいため）、キャパシタンスが大きくなり、その結果、特性インピーダンスが低下して、回路基板１の信号ライン（電流経路）が持つ特性インピーダンスの値に近くなり、これにより信号反射（Ｓ１１）が低減される。
On the other hand, when the via hole 3 is provided, a current flows to the lower side of the
本発明によると、クリップリードを接合するパッド部にビアホールを少なくとも１つ設けることにより、特性インピーダンスを整合させて高周波信号の反射を減らし、入出力信号の損失を減少させることができる。
また、ビアホールの追加のみで特性を改善することができるため、配線の混み合ったモジュールでも簡単且つ低コストで実施することができる。
According to the present invention, by providing at least one via hole in the pad portion to which the clip lead is joined, it is possible to match the characteristic impedance, reduce the reflection of the high frequency signal, and reduce the loss of the input / output signal.
Further, since the characteristics can be improved only by adding via holes, even a module with a crowded wiring can be implemented easily and at low cost.
尚、本発明が上記各実施の形態に限定されず、本発明の技術思想の範囲内において、各実施の形態は適宜変更され得ることは明らかである。また、上記構成部材の数、位置、形状等は上記実施の形態に限定されず、本発明を実施する上で好適な数、位置、形状等にすることができる。 Note that the present invention is not limited to the above-described embodiments, and it is obvious that the embodiments can be appropriately changed within the scope of the technical idea of the present invention. In addition, the number, position, shape, and the like of the constituent members are not limited to the above-described embodiment, and can be set to a suitable number, position, shape, and the like in practicing the present invention.
１…回路基板、２ａ，２ｂ…パッド部、３…ビアホール、４…放熱板、５…外部基板、６…回路、７…放熱基板、１０…エッジクリップリード（クリップリード）、１１…クリップ部、１２…リード部、２１,２２,３１,３２，３３，３４，３５，３６，３７，４１，４２，４３，５１，５２，５３…反射特性、６１，６２，６３…電流分布。 DESCRIPTION OF SYMBOLS 1 ... Circuit board, 2a, 2b ... Pad part, 3 ... Via hole, 4 ... Heat sink, 5 ... External board, 6 ... Circuit, 7 ... Heat sink board, 10 ... Edge clip lead (clip lead), 11 ... Clip part, 12 ... Lead part, 21, 22, 31, 32, 33, 34, 35, 36, 37, 41, 42, 43, 51, 52, 53 ... Reflection characteristics, 61, 62, 63 ... Current distribution.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004060753A JP2005252006A (en) | 2004-03-04 | 2004-03-04 | Integrated circuit module |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004060753A JP2005252006A (en) | 2004-03-04 | 2004-03-04 | Integrated circuit module |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005252006A true JP2005252006A (en) | 2005-09-15 |
Family
ID=35032202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004060753A Pending JP2005252006A (en) | 2004-03-04 | 2004-03-04 | Integrated circuit module |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005252006A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104064540A (en) * | 2014-06-30 | 2014-09-24 | 南通富士通微电子股份有限公司 | Reinforcing structure of conductor soldering point of semiconductor device |
| CN104078374B (en) * | 2014-06-30 | 2017-01-04 | 南通富士通微电子股份有限公司 | The wire pad intensifying method of semiconductor device |
| CN116500427A (en) * | 2023-06-27 | 2023-07-28 | 合肥联宝信息技术有限公司 | Power supply connecting device for motherboard test |
-
2004
- 2004-03-04 JP JP2004060753A patent/JP2005252006A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104064540A (en) * | 2014-06-30 | 2014-09-24 | 南通富士通微电子股份有限公司 | Reinforcing structure of conductor soldering point of semiconductor device |
| CN104078374B (en) * | 2014-06-30 | 2017-01-04 | 南通富士通微电子股份有限公司 | The wire pad intensifying method of semiconductor device |
| CN104064540B (en) * | 2014-06-30 | 2017-01-04 | 南通富士通微电子股份有限公司 | The wire solder joint reinforced structure of semiconductor device |
| CN116500427A (en) * | 2023-06-27 | 2023-07-28 | 合肥联宝信息技术有限公司 | Power supply connecting device for motherboard test |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8786074B2 (en) | Packaging device for matrix-arrayed semiconductor light-emitting elements of high power and high directivity | |
| CN105764253B (en) | Circuit board assemblies with high and low frequency substrate | |
| JP2007165383A (en) | Printed wiring board having component mounting pin formed thereon | |
| JP2002537655A (en) | Leadless carrier design and construction | |
| WO2009052761A1 (en) | A pcb device and a method of manufacture thereof | |
| US6992899B2 (en) | Power delivery apparatus, systems, and methods | |
| JP4028474B2 (en) | High frequency module | |
| US20110122041A1 (en) | Planar antenna | |
| JP2013073882A (en) | Wiring board with spring terminal and mounting structure thereof and socket | |
| JP2006165114A (en) | Method for mounting semiconductor device, mounting structure and apparatus | |
| KR101115403B1 (en) | Light emitting apparatus | |
| JP2005252006A (en) | Integrated circuit module | |
| JP2008124072A (en) | Semiconductor device | |
| US20050217885A1 (en) | Circuit board for connecting an integrated circuit to a support and ic bga package using same | |
| JP2005039118A (en) | Semiconductor device | |
| JP2008078314A (en) | High-speed signal circuit device | |
| KR101003393B1 (en) | Microelectronic assembly with joined bond elements having lowered inductance | |
| US9431317B2 (en) | Power doubler amplifier module with improved solder coverage between a heat sink and a thermal pad of a circuit package | |
| JP2005294405A (en) | Integrated circuit module | |
| EP2471351B1 (en) | A microwave unit and method therefore | |
| JP4957013B2 (en) | Semiconductor device mounting substrate | |
| JP2004172426A (en) | Electronic equipment | |
| JP2022046833A (en) | Package for mounting electronic component and electronic apparatus | |
| TWI528507B (en) | Chip package structure | |
| CN114496808A (en) | Assembly method of flip-chip plastic package, shielding system, heat dissipation system and application |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070208 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090302 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090317 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090714 |