JP2005251965A - 基板の接続構造 - Google Patents

Abstract

【課題】送信側のドーターボードからバックボードを経由して受信側のドーターボードへ伝送する複数信号の信号伝送遅延コントロールを簡略な構成で実現する基板の接続構造を得ること。
【解決手段】信号送信側ドーターボードおよび信号受信側ドーターボードを、ピン長に長短があるコネクタを介してバックボードに接続する基板の接続構造であって、前記送信側ドーターボードと前記バックボードとを接続するコネクタのピンと、前記受信側ドーターボードと前記バックボードとを接続するコネクタのピンが逆の配列にアサインされ、前記ドーターボードおよびバックボードにおいて信号伝送遅延を一致させる必要のある複数の信号配線が、前記信号送信側ドーターボード内、信号受信側ドーターボード内および前記バックボード内において等長配線されていることを特徴とする。
【選択図】 図３

Description

本発明は、基板の接続構造に関し、特に回路等が搭載された送信側ドーターボードおよび受信側ドーターボードと、ドーターボード間を信号伝送させるためのバックボードと、をコネクタを用いて接続する接続構造に関する。

従来、通信機器などの電子機器を接続する接続方法としては、たとえば、回路が搭載された基板（ドータボード）とバックプレーンとを接続する接続方法として、バックプレーンに両面コネクタを設け、ドーターボードに設けられたコネクタをバックプレーンの裏面側で一対の変換コネクタを介して両面コネクタに接続するようにしたものがある。ここで一対の変換コネクタは、配線長が等長とされるとともにインピーダンスが整合された配線を備えた可撓性基板が挿入されて接続され、これによりバックプレーンおよびドーターボードとを接続した際に、バックプレーンおよびドーターボードの両サイドの信号ピンの位置が逆に変換される（たとえば特許文献１参照）。この従来技術では、上記の構成により伝送信号の劣化を防ぎ、測定及び保守を行うことのできる基板の接続構造を提供することを目的としている。

特開平０２−２９５１９７号公報

しかしながら、上記従来の技術によれば、信号の測定と保守を目的として可撓性基板を新たに製作してバックプレーン側の変換コネクタとドーターボード側の変換コネクタとの間に挿入している。そのため、基板の接続構造が複雑になり、製造コストおよび製造工数の増大につながるという問題があった。

本発明は、上記に鑑みてなされたものであって、送信側のドーターボードからバックボードを経由して受信側のドーターボードへ伝送する複数信号の信号伝送遅延コントロールを簡略な構成で実現する基板の接続構造を得ることを目的とする。また、ドーターボードおよびバックボードの設計の簡略化が可能とする基板の接続構造を得ることを目的とする。

上述した課題を解決し、目的を達成するために、本発明にかかる基板の接続構造は、信号送信側ドーターボードおよび信号受信側ドーターボードを、ピン長に長短があるコネクタを介してバックボードに接続する基板の接続構造であって、送信側ドーターボードとバックボードとを接続するコネクタのピンと、受信側ドーターボードとバックボードとを接続するコネクタのピンが逆の配列にアサインされ、ドーターボードおよびバックボードにおいて信号伝送遅延を一致させる必要のある複数の信号配線が、信号送信側ドーターボード内、信号受信側ドーターボード内およびバックボード内において等長配線されていること、を特徴とする。

この発明によれば、送信側ドーターボードとバックボードとを接続するコネクタのピンと、受信側ドーターボードとバックボードとを接続するコネクタのピンが逆の配列にアサインされることにより、各信号が通過するコネクタ長が等しくされる。また、各ボード内の信号配線を等長配線するため、各信号が通過する配線長が等しくされる。

この発明によれば、送信側のドーターボードからバックボードを経由して受信側のドーターボードへ伝送する複数信号の信号伝送遅延をコントロール（一致）させて、信号間の遅延差を効果的に低減することができ、信号を送信側のドーターボードから受信用のドーターボードまで同じ遅延で伝送させることができるという効果を奏する。また、ドーターボードおよびバックボードを設計する際に、他のボードにおけるコネクタピン長に起因した信号間遅延差、すなわち遅延の許容量を考慮することなく設計することができ、各ボードの設計の簡略化を図ることができるという効果を奏する。

以下に、本発明にかかる基板の接続構造の実施の形態を図面に基づいて詳細に説明する。なお、本発明は以下の記述に限定されるものではなく、本発明の要旨を逸脱しない範囲において適宜変更可能である。

実施の形態１．
図１は、本発明にかかる基板の接続構造の実施の形態１の基板の接続構造の概要を示す斜視図である。図２は、実施の形態１の基板の接続構造概要を示す図であり、図１を上方から見た上面図である。図１において、ドーターボード１０は、送信用のＬＳＩ（large scale integration）１１が搭載された、信号を送信する側（送信側）の回路搭載基板である。また、ドーターボード３０は、受信用のＬＳＩ３１が搭載された、信号を受信する側（受信側）の回路搭載基板である。また、バックボード２０は、ドーターボード１０とドーターボード３０との間を信号伝送させるための配線を搭載した基板である。

このドーターボード１０とバックボード２０とは、ドーターボード１０の外縁部に設けられたコネクタ１３と、バックボード２０においてドーターボード１０側の外縁部に設けられたコネクタ１４とが接続することにより、該ドーターボード１０とバックボード２０とが接続されている。

また、同様にドーターボード３０とバックボード２０とは、ドーターボード３０の外縁部に設けられたコネクタ３３と、バックボード２０においてドーターボード３０側の外縁部に設けられたコネクタ３４とが接続することにより、該ドーターボード３０とバックボード２０とが接続されている。

ここで、送信側のドーターボード１０では、送信用のＬＳＩ１１とコネクタ１３とが、略平行に等長配線された信号配線１２Ａ１、１２Ａ２、１２Ａ３、１２Ｂ１、１２Ｂ２および１２Ｂ３により接続されている。同様に受信側のドーターボード３０では、受信用のＬＳＩ３１とコネクタ３３とが、信号配線３２Ａ１、３２Ａ２、３２Ａ３、３２Ｂ１、３２Ｂ２および３２Ｂ３により接続されている。

図３は、バックボード２０上に信号配線２２Ａ１、２２Ａ２、２２Ａ３、２２Ｂ１、２２Ｂ２、２２Ｂ３を配した状態を模式的に示した図である。ここで、送信側のコネクタ１４のコネクタピン２１Ａ１と受信側のコネクタ３４のコネクタピン２３Ａ１とが、等長配線された信号配線２２Ａ１により接続されている。送信側のコネクタ１４のコネクタピン２１Ａ２と受信側のコネクタ３４のコネクタピン２３Ａ２とが、等長配線された信号配線２２Ａ２により接続されている。送信側のコネクタ１４のコネクタピン２１Ａ３と受信側のコネクタ３４のコネクタピン２３Ａ３とが、等長配線された信号配線２２Ａ３により接続されている。

同様に、送信側のコネクタ１４のコネクタピン２１Ｂ１と受信側のコネクタ３４のコネクタピン２３Ｂ１とが、等長配線された信号配線２２Ｂ１により接続されている。送信側のコネクタ１４のコネクタピン２１Ｂ２と受信側のコネクタ３４のコネクタピン２３Ｂ２とが、等長配線された信号配線２２Ｂ２により接続されている。送信側のコネクタ１４のコネクタピン２１Ｂ３と受信側のコネクタ３４のコネクタピン２３Ｂ３とが、等長配線された信号配線２２Ｂ３により接続されている。また、信号配線２２Ｂ１、信号配線２２Ｂ２および信号配線２２Ｂ３は、図３に示すように配線長調整部２４を設けることにより等長配線がなされている。

ドーターボード１０の信号配線１２Ａ１は、バックボード２０に配された信号配線２２Ａ１を介してドーターボード３０の信号配線３２Ａ１に接続されている。ドーターボード１０の信号配線１２Ａ２、１２Ａ３は、それぞれバックボード２０の信号配線２２Ａ２、２２Ａ３を介してドーターボード３０の信号配線３２Ａ２、３２Ａ３に接続されている。また、ドーターボード１０の信号配線１２Ｂ１は、バックボード２０の信号配線２２Ｂ１を介してドーターボード３０の信号配線３２Ｂ１に接続されている。そして、ドーターボード１０の信号配線１２Ｂ２、１２Ｂ２は、それぞれバックボード２０の信号配線２２Ｂ２、２２Ｂ３を介してドーターボード３０の信号配線３２Ｂ２、３２Ｂ３に接続されている。

以上のような構成により、ドーターボード１０とバックボード２０とドーターボード３０とが接続され、ドーターボード１０からバックボード２０を介してドーターボード３０に信号伝送をすることが可能とされている。

また、コネクタピン２１およびコネクタピン２３の配列は、図３に示すように左右二列の縦列を有する構成とされている。そして、コネクタピン２１においては、左側の列のコネクタピンは図２に示すように長いコネクタピン１３Ｌに対応し、右側のコネクタピンは、短いコネクタピン１３Ｓに対応する。また、同様にコネクタピン２３においては、左側の列のコネクタピンは図２に示すように長いコネクタピン３３Ｌに対応し、右側のコネクタピンは、短いコネクタピン３３Ｓに対応する。

そして、送信側のコネクタピン２１と受信側コネクタピンの２３とは所定の規則に基づき、逆の配列にアサインされている。本実施例においては、送信側のコネクタピン２１のの左側の縦列をＡの列、右側の縦列をＢの列とすると、受信側のコネクタピン２３では、Ａの列とＢの列とが逆の配置とされている。すなわち、送信側のコネクタピン２１（２１Ａ１、２１Ａ２、２１Ａ３、２１Ｂ１、２１Ｂ２、２１Ｂ３）は、左側の列にコネクタピン２１Ａ＊（＊は１〜３の整数）が配列され、右側の列にコネクタピン２１Ｂ＊（＊は１〜３の整数）が配列されている。一方、受信側のコネクタピン２３（２３Ａ１、２３Ａ２、２３Ａ３、２３Ｂ１、２３Ｂ２、２３Ｂ３）は、左側の列にコネクタピン２３Ｂ＊（＊は１〜３の整数）が配列され、右側の列にコネクタピン２３Ａ＊（＊は１〜３の整数）が配列されている。

このようにアサインすることにより、送信側のＬＳＩ１１から信号配線１２Ａ１を通って伝送される信号は、送信側のコネクタ１３では長いコネクタピン１３Ｌを通り、受信側のコネクタ３３では短いコネクタピン３３Ｓを通る。同様に、送信側のＬＳＩ１１から信号配線１２Ａ２、１２Ａ３を通って伝送される信号は、コネクタ１３では長いコネクタピン１３Ｌを通り、受信側のコネクタ３３では短いコネクタピン３３Ｓを通る。

一方、送信側のＬＳＩ１１から信号配線１２Ｂ１を通って伝送される信号は、送信側のコネクタ１３では短いコネクタピン１３Ｓを通り、受信側のコネクタ３３では長いコネクタピン３３Ｌを通る。同様に、送信側のＬＳＩ１１から信号配線１２Ｂ２、１２Ｂ３を通って伝送される信号は、コネクタ１３では短いコネクタピン１３Ｓを通り、受信側のコネクタ３３では長いコネクタピン３３Ｌを通る。

そして、この構成においては、送信側のコネクタピン２１と受信側コネクタピンの２３と逆の配列にアサインすることにより、送信側のコネクタピン２１の各信号が２つのコネクタ１３および３３内で通過する距離、すなわちコネクタピン長は、全て等しくなる。たとえば、長いコネクタピン１３Ｌのコネクタピン長を２、短いコネクタピン１３Ｓのコネクタピン長を１、長いコネクタピン３３Ｌのコネクタピン長を２、短いコネクタピン３３Ｓのコネクタピン長を１と仮定する。本発明においては、コネクタ１３とコネクタ３３とで、コネクタピンを逆の配列にアサインするが、コネクタピンの長さの変更を行っていない。したがって、コネクタ１３の長いコネクタピン１３Ｌのコネクタピン長と、コネクタ３３の長いコネクタピン３３Ｌのコネクタピン長とは、同じ長さである。同様に、コネクタ１３の短いコネクタピン１３Ｓのコネクタピン長と、コネクタ３３の短いコネクタピン３３Ｓのコネクタピン長とは、同じ長さである。

上述したように、送信側のＬＳＩ１１から信号配線１２Ａ１、１２Ａ２、１２Ａ３を通って伝送される信号は、送信側のコネクタ１３では長いコネクタピン１３Ｌを通り、受信側のコネクタ３３では短いコネクタピン３３Ｓを通る。この場合、各信号が２つのコネクタ内で通過するコネクタピン長の合計は、「２（長いコネクタピン１３Ｌのコネクタピン長）＋１（短いコネクタピン３３Ｓのコネクタピン長）＝３」となる。

一方、送信側のＬＳＩ１１から信号配線１２Ｂ１、１２Ｂ２、１２Ｂ３を通って伝送される信号は、送信側のコネクタ１３では短いコネクタピン１３Ｓを通り、受信側のコネクタ３３では長いコネクタピン３３Ｌを通る。この場合、各信号が２つのコネクタ内で通過するコネクタピン長の合計は、「１（短いコネクタピン１３Ｓのコネクタピン長）＋２（長いコネクタピン３３Ｌのコネクタピン長）＝３」となる。

したがって、上述したような構造によりドーターボード１０とドーターボード３０とをバックボード２０を介して接続することにより、送信側のＬＳＩ１１から送信され、受信側のＬＳＩ３１で受信される各信号間の、コネクタ内を通過する際のコネクタピン長に起因した信号遅延差をほぼ０とすることができ、コネクタピン長に起因した各信号間の信号遅延差を効果的に減少することができる。

また、上述した構造では、ドーターボード１０、バックボード２０およびドーターボード３０において、それぞれ信号配線を等長配線（正確には等電気長配線）している。したがって、ドーターボード１０からバックボード２０、ドーターボード３０の信号伝送経路において、各信号が通過する全信号配線長は等しく構成されている。これにより、送信側のＬＳＩ１１から送信され、受信側のＬＳＩ３１で受信される各信号間の、信号配線長に起因した信号遅延差はほぼ０とされている。

したがって、本発明においては、上述したように送信側のコネクタピン２１と受信側コネクタピンの２３とを逆の配列にアサインし、且つドーターボード１０、バックボード２０およびドーターボード３０において、それぞれ信号配線を等長配線（正確には等電気長配線）することにより、複数信号間の遅延差を効果的に低減することができ、信号を送信用ＬＳＩ１１から受信用ＬＳＩ３１に同じ遅延で伝送させることができるという効果を奏する。そして、この発明によれば、簡略な構成で上記の効果を得ることができるため、製造コストおよび製造工数の増大が生じることがない。

また、ドーターボード１０、バックボード２０およびドーターボード３０をそれぞれ設計する際に、他のボードにおけるコネクタピン長に起因した信号間遅延差、すなわち遅延の許容量を考慮することなく、信号配線を等長配線（正確には等電気長配線）すればよいため、ドーターボード１０、バックボード２０およびドーターボード３０の設計を行う際に、各ボードの設計の簡略化を図ることができるという効果を奏する。

なお、上記においては、６信号を例に説明しているが、信号数は限定されるものではない。また、コネクタは２列の例を示しているが、３列（例えばＡ列、Ｂ列、Ｃ列）では、２つのコネクタ間のＡ列とＣ列のピンアサインを逆にしてＢ列はそのまま配線する。４列（例えばＡ列〜Ｄ列）では、２つのコネクタ間のＡ列とＤ列、Ｂ列とＣ列のピンアサインを逆にする。それ以上の列数においても同様である。

また、上記においては、信号を送信する側（送信側）のドーターボード１０の外縁部に設けられたコネクタ１３と、バックボード２０においてドーターボード１０側の外縁部に設けられたコネクタ（図示せず）とを接続することにより、該ドーターボード１０とバックボード２０とを接続した場合について説明したが、本発明においては、１つのコネクタによりドーターボード１０とバックボード２０とを接続する形態を取ることも可能である。この場合も、コネクタ内でのコネクタピン長の差を無くし、各ボードにおいて信号配線を等長配線することにより上記と同様の効果を得ることができる。

また、同様に本発明においては、１つのコネクタによりドーターボード３０とバックボード２０とを接続する形態を取ることも可能である。この場合も、上記と同様の効果を得ることができる。

実施の形態２．
図４は、送信側ドーターボード１０、バックボード２０および受信側ドーターボード３０において使用する層構成の一例を示す要部断面図である。図４は、図１の線分Ａ−Ａにおける縦断面図を示している。図４に示す層構成４０ａは、マイクロストリップライン構成と呼ばれる層構成であり、上層に導体からなる信号配線４１Ａ１、４１Ａ２、４１Ａ３、４１Ｂ１、４１Ｂ２、４１Ｂ３が配置され、下層に電源もしくはＧＮＤベタ層４２があり、その中間には誘電体４３が配置された構成である。

また、図５も、送信側ドーターボード１０、バックボード２０および受信側ドーターボード３０において使用する層構成の一例を示す要部断面図である。図５は、図１の線分Ａ−Ａにおける縦断面図を示している。図５に示す層構成４０ｂは、ストリップライン構成と呼ばれる層構成であり、導体からなる信号線４１Ａ１、４１Ａ２、４１Ａ３、４１Ｂ１、４１Ｂ２、４１Ｂ３と誘電体４３とが２枚のリファレンス平面４４に挟まれた構成である。

このようなマイクロストリップライン構成４０ａとストリップライン構成４０ｂとでは単位配線長あたりの信号伝送遅延が異なる。このため、信号伝送遅延をコントロールする、すなわち一致させる複数の信号配線を、ある信号配線はマイクロストリップライン構成４０ａで配線し、他の信号配線はストリップライン構成４０ｂで配線するなど、異なる層構成で配線した場合、信号伝送遅延をコントロールするべき信号配線間において信号伝送遅延が生じてしまう。したがって、信号伝送遅延をコントロールする、すなわち一致させる信号配線を全て同じ層構成で配線することにより、層構成の違いに起因した信号伝送遅延の発生を防止し、かつ実施の形態１において説明した本発明の効果を得ることができるという効果を奏する。

実装の形態３．
図６は、送信側ドーターボード１０、バックボード２０および受信側ドーターボード３０で使用する多層ボードの全体層構成５０の一例を示す要部断面図である。信号伝送遅延をコントロールする、すなわち一致させる必要のある信号配線数が多い場合には、それらの信号配線を１層だけに等長配線することは困難である。このような場合には、それらの信号配線を複数の異なる層に分割して等長配線することが可能である。ただし、この場合は、同じ層構成で配線することが必要である。これは、実施の形態２で説明した理由によるものであるため、詳細な説明は上記を参照することとしてここでは省略する。

たとえば、ストリップライン構成により複数の信号配線を等長配線する場合には、図６に示すようにストリップライン構成５１と、該ストリップライン構成５１と同じ層構成の別のストリップライン構成５２と、に分割して信号配線の等長配線を行う。図６においては、信号配線５３Ａ１、５３Ａ２、５３Ａ３をストリップライン構成５１において等長配線し、信号配線５３Ｂ１、５３Ｂ２、５３Ｂ３をストリップライン構成５２において等長配線した例を示している。

このような配線を施した場合には、信号配線５３Ａ１、５３Ａ２、５３Ａ３および信号配線５３Ｂ１、５３Ｂ２、５３Ｂ３は、同じ層構成で等長配線されているため、単位配線長あたりの信号伝送遅延に差異が生じることが無く、上述した本発明の効果を確実に得ることができる。また、信号配線を複数の異なる層に分割して等長配線するにより、信号配線の配置の設計においての自由度が高くなるという効果を奏する。

実装の形態４．
図７は、送信側ドーターボード１０と受信側ドーターボード３０において、許容スキュー値を設けた場合の一例を示す概念図である。この図７では、送信側ドーターボード１０と受信側ドーターボード３０において、信号伝送遅延を一致させる必要のある複数の信号配線の配線長の差６０を、送信側ドーターボード１０からバックボード２０を介して受信側ドーターボード３０までの全信号伝送経路における許容スキュー値の１／２以内とした例を示している。

送信側ドーターボード１０と受信側ドーターボード３０の信号配線の配線密度は略同等であるため、各々のドーターボード設計に対して略均等に許容スキュー値を設けることが可能である。この場合、送信側ドーターボード１０に許容する許容スキュー値と受信側ドーターボード３０に許容する許容スキュー値の合計が送信側ドーターボード１０からバックボード２０を介して受信側ドーターボード３０までの全信号伝送経路における許容スキュー値を超えないように、それぞれに許容する許容スキュー値を全信号伝送経路における許容スキュー値の１／２以内とする。

このように、あらかじめ許容スキュー値を設定することにより、他のボードにおける信号間遅延差、すなわち遅延の許容量を考慮することなく、信号配線を等長配線（正確には等電気長配線）すればよいため、ドーターボードの設計を行う際に、各ボードの設計の簡略化を図ることができるという効果を奏する。なお、スキュー値は時間の差で考え、一般の近似計算式などにより配線長差に置き換えることができるが、詳細な説明は省略する。

以上のように、本発明にかかる基板の接続構造は、信号送信側ドーターボードおよび信号受信側ドーターボードを、ピン長に長短があるコネクタを介してバックボードに接続する場合に有用であり、特に、数Ｇｂｐｓ（ギガ ｂｉｔ／ｓｅｃｏｎｄ）伝送システムに適している。

この発明の実施の形態１にかかる基板の接続構造の概要を示す斜視図である。 この発明の実施の形態１にかかる基板の接続構造概要を示す図であり、図１を上方から見た上面図である。 バックボード上に信号配線を配した状態を模式的に示した図である。 送信側ドーターボード、バックボードおよび受信側ドーターボードにおいて使用する層構成の一例を示す要部断面図である。 送信側ドーターボード、バックボードおよび受信側ドーターボードにおいて使用する層構成の一例を示す要部断面図である。 送信側ドーターボード、バックボードおよび受信側ドーターボードで使用する多層ボードの全体層構成の一例を示す要部断面図である。 送信側ドーターボードと受信側ドーターボードにおいて、許容スキュー値を設けた場合の一例を示す概念図である。

符号の説明

１０ 送信側ドーターボード、
１１ 送信側ＬＳＩ、
１２Ａ１、１２Ａ２、１２Ａ３ 送信側ドーターボード上の信号配線、
１２Ｂ１、１２Ｂ２、１２Ｂ３ 送信側ドーターボード上の信号配線、
１３ 送信側ドーターボード上のコネクタ、
２０ バックボード、
２１ バックボード上の送信側コネクタピン、
２２Ａ１、２２Ａ２、２２Ａ３ バックボード上の信号配線、
２２Ｂ１、２２Ｂ２、２２Ｂ３ バックボード上の信号配線、
２３ バックボード上の受信側コネクタピン、
２４ 配線長調整部、
３０ 受信側ドーターボード、
３１ 受信側ＬＳＩ、
３２Ａ１、３２Ａ２、３２Ａ３ 受信側ドーターボード上の信号配線、
３２Ｂ１、３２Ｂ２、３２Ｂ３ 受信側ドーターボード上の信号配線、
３３ 受信側ドーターボード上のコネクタ、
４０ａ マイクロストリップライン構成、
４０ｂ ストリップライン構成、
４１Ａ１、４１Ａ２、４１Ａ３ 信号配線、
４１Ｂ１、４１Ｂ２、４１Ｂ３ 信号配線、
４２ 電源もしくはＧＮＤベタ層、
５０ 多層ボードの全体層構成、
５１ 多層ボードのストリップライン構成、
５２ 多層ボードの別ストリップライン構成、
５３Ａ１、５３Ａ２、５３Ａ３ 信号配線、
５３Ｂ１、５３Ｂ２、５３Ｂ３ 信号配線、
６０ ボード伝送全体の許容スキュー値の１／２以内での配線長差。

Claims (12)

1. 信号送信側ドーターボードおよび信号受信側ドーターボードを、ピン長に長短があるコネクタを介してバックボードに接続する基板の接続構造であって、
   前記送信側ドーターボードと前記バックボードとを接続するコネクタのピンと、前記受信側ドーターボードと前記バックボードとを接続するコネクタのピンが逆の配列にアサインされ、
   前記ドーターボードおよびバックボードにおいて信号伝送遅延を一致させる必要のある複数の信号配線が、前記信号送信側ドーターボード内、信号受信側ドーターボード内および前記バックボード内において等長配線されていること、
   を特徴とする基板の接続構造。
2. 前記信号伝送遅延を一致させる必要のある複数の信号配線が、前記ドーターボード上において同じ層構成で等長配線されること
   を特徴とする請求項１に記載の基板の接続構造。
3. 前記層構成がマイクロストリップライン構成であること
   を特徴とする請求項２に記載の基板の接続構造。
4. 前記層構成がストリップライン構成であること
   を特徴とする請求項２に記載の基板の接続構造。
5. 前記信号伝送遅延を一致させる必要のある複数の信号配線が、前記ドーターボード上において同じ層構成で異なる層に等長配線されること
   を特徴とする請求項２に記載の基板の接続構造。
6. 前記層構成がストリップライン構成であること
   を特徴とする請求項５に記載の基板の接続構造。
7. 前記信号伝送遅延を一致させる必要のある複数の信号配線が、前記バックボード上において同じ層構成で等長配線されること
   を特徴とする請求項１に記載の基板の接続構造。
8. 前記層構成がマイクロストリップライン構成であること
   を特徴とする請求項７に記載の基板の接続構造。
9. 前記層構成がストリップライン構成であること
   を特徴とする請求項７に記載の基板の接続構造。
10. 前記信号伝送遅延を一致させる必要のある複数の信号配線が、前記バックボード上において同じ層構成で異なる層に等長配線されること
    を特徴とする請求項７に記載の基板の接続構造。
11. 前記層構成がストリップライン構成であること
    を特徴とする請求項１０に記載の基板の接続構造。
12. 前記送信側ドーターボードおよび受信側ドーターボードにおいて、前記信号伝送遅延を一致させる必要のある複数の信号配線の配線長の差を、前記送信側ドーターボードから前記受信側ドーターボードまでの全信号伝送経路における許容スキュー値の１／２以内とすること
    を特徴とする請求項１〜１１のいずれか１つに記載の基板の接続構造。
    
    

Images