JP2005249862A - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP2005249862A JP2005249862A JP2004056439A JP2004056439A JP2005249862A JP 2005249862 A JP2005249862 A JP 2005249862A JP 2004056439 A JP2004056439 A JP 2004056439A JP 2004056439 A JP2004056439 A JP 2004056439A JP 2005249862 A JP2005249862 A JP 2005249862A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- signal
- sub
- scanning
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】フリッカー現象を目立たせずにフレーム周波数を低下させる。
【解決手段】液晶表示装置は各々一対の電極P1,P2,S間に液晶組成物を挟持した構造で互いに隣接する第1および第2副画素PX1,PX2を含む複数の表示画素PXと、複数の表示画素PXを駆動する駆動回路2とを備える。駆動回路2は共通の画素電圧を互いに逆極性で第1および第2副画素PX1,PX2に保持させるように構成される。
【選択図】図1
【解決手段】液晶表示装置は各々一対の電極P1,P2,S間に液晶組成物を挟持した構造で互いに隣接する第1および第2副画素PX1,PX2を含む複数の表示画素PXと、複数の表示画素PXを駆動する駆動回路2とを備える。駆動回路2は共通の画素電圧を互いに逆極性で第1および第2副画素PX1,PX2に保持させるように構成される。
【選択図】図1
Description
本発明は、液晶組成物を保持する複数の表示画素を有する液晶表示装置に関し、特に各表示画素内の液晶分子配列を周期的に極性反転される画素電圧によって制御する液晶表示装置に関する。
液晶表示装置は、薄型、軽量かつ低消費電力という特性からパソコン、テレビ、ゲーム機等の機器で幅広く使用されている。
図4は典型的な液晶表示装置の等価回路を示す。この液晶表示装置は、マトリクス状に配置される複数の表示画素、複数の表示画素の行に沿って配置される複数の走査線、複数の表示画素の列に沿って配置される複数の信号線、これら信号線および走査線の交差位置近傍に配置される複数の画素スイッチを有する。複数の走査線は走査線ドライバから1水平走査期間ずつ出力される走査信号により順次駆動され、複数の信号線は1水平走査期間において信号線ドライバから映像信号に対応して1行分の表示画素に対して出力される表示信号によりそれぞれ駆動される。各画素スイッチは対応走査線からの走査信号により駆動される間に対応信号線上の表示信号を対応表示画素に供給する。各表示画素は画素電極、共通電極、およびこれら電極間に挟持される液晶層を含む。液晶分子配列は表示信号の電位Vsigに設定される画素電極と基準電位Vcomに設定される共通電極との電位差である画素電圧によって制御され、表示画素の光透過率を設定する。表示画素は1水平走査期間後に画素スイッチにより信号線から電気的に切り離されるが、画素電圧は画素スイッチが再び駆動される1垂直走査期間(=1フレーム期間)後まで画素電極および共通電極間に得られる静電容量によって保持される。
ところで、画素電圧は液晶分子の偏在化を抑制するために周期的に極性反転される必要がある(例えば、特許文献1を参照)。この極性反転は一般に1フレーム期間毎に行われ、この結果として画素電圧が時間軸に対して矩形波状となる。しかしながら、現実には、電荷のリークが画素スイッチや液晶自身で生じるため、画素電圧が理想的な矩形波とはならず、図5に示すように歪んだ矩形波状になる。電荷のリークの度合いは正極性と負極性とで異なるため、このように歪んだ画素電圧の波形は1フレーム期間の倍の周期で繰り返され、液晶分子の配列が画素電圧に応答して変化する表示画素の光学応答波形も同様に1フレーム期間の倍の周期で繰り返される。
特開平11−24634号公報
現在、液晶表示装置のフレーム周波数は一般に60Hzであり、フレーム期間はこの周波数に対応した16.6msである。この場合、表示画素の光学応答波形の周波数および周期はそれぞれ30Hz、33.2msとなる。この値は、液晶表示装置の使用者にフリッカーを感じさせない限界の駆動条件である。しかし、液晶表示装置の画素数は高精細化の要求からますます増大し、映像信号源から液晶表示装置に供給される映像信号の周波数もこれに伴って増大する傾向にある。例えば画素数=3200×2400であるGUXGAクラスの液晶表示装置を製造しようとすれば、60Hzというフレーム周波数を維持して全表示画素分の映像信号を伝送することが困難である。このような問題の解決策として例えばフレーム周波数をこの60Hzよりも低下させた場合には、フリッカー現象が目立つようになってしまう。
本発明の目的は、フリッカー現象を目立たせずにフレーム周波数を低下させることが可能な液晶表示装置を提供することにある。
本発明によれば、一対の電極間に液晶組成物を挟持した構造で互いに隣接する第1および第2副画素を各々含む複数の表示画素と、複数の表示画素を駆動する駆動回路とを備え、第1および第2副画素は互いに逆極性の画素電圧を保持するように構成される液晶表示装置が提供される。
この液晶表示装置では、第1および第2副画素は互いに逆極性の画素電圧を保持するように構成される。これにより、逆方向の電界が第1および第2副画素内の液晶分子に作用し、第1および第2副画素の光学応答波形の位相を互いに180°反転したものにする。観察者は第1および第2副画素を同時に観察することになるため、フリッカーによる刺激が観察者の目において相殺されてしまい、観察者がフリッカーを感じなくなる。従って、フリッカー現象を目立たせずにフレーム周波数を低下させることが可能である。
以下、本発明の一実施形態に係る液晶表示装置について図面を参照して説明する。
図1はこの液晶表示装置の概略的な構造を示す。この液晶表示装置は、複数の表示画素PXがマトリクス状に配置される表示パネル1と、これら表示画素PXを駆動する駆動回路2とを備える。表示パネル1は光透過性のアレイ基板ARと、このアレイ基板ARに対向する光透過性の対向基板CT、およびアレイ基板ARおよび対向基板CT間に保持される液晶層LQを有する。各表示画素PXは表示パネル1において互いに隣接する一対の副画素PX1およびPX2を含む。
アレイ基板ARは、複数の表示画素の行に沿って配置される複数の走査線Y(Y1〜Ym)、複数の表示画素の列に沿って配置され複数の走査線Yに交差する複数の信号線X(X1〜Xn)、これら信号線Xおよび走査線Yの交差位置近傍に配置される複数の画素スイッチSW、および複数の画素スイッチSWに接続される複数の画素電極Pを有する。各画素スイッチSWは、例えばアモルファスシリコン薄膜トランジスタからそれぞれ構成される一対の副スイッチSW1,SW2を含み、各画素電極Pは図2に示すように互いに隣接して電気的に絶縁される一対の副電極P1,P2を含む。
対向基板CTは複数の画素電極Pに対向する単一の共通電極Sを含む。画素電極Pおよび共通電極Sはそれぞれ図示しない配向膜でそれぞれ覆われる。アレイ基板ARおよび対向基板CTはこれらの外縁に沿って付加されるシール材により所定のギャップを維持して接着される。液晶層LQはアレイ基板ARおよび対向基板CT間においてシール材で囲まれた空間に液晶組成物を注入し、封止することにより得られる。また、液晶層LQとは反対側において、一対の偏光板がアレイ基板ARおよび対向基板CTに接着される。
ここで、副画素PX1は副電極P1、この副電極P1に対向する共通電極Sの一部、並びにこの共通電極Sの一部と副電極P1との間に配置された液晶層LQの一領域により構成される。副画素PX2は副電極P2、この副電極P2に対向する共通電極Sの一部、並びにこの共通電極Sの一部と副電極P2との間に配置された液晶層LQの一領域により構成される。
駆動回路2は例えば表示パネル1の外縁に接続される集積回路チップである走査線ドライバ3および信号線ドライバ4を含む。走査線ドライバ3は1水平走査期間ずつ複数の走査線Yに順次走査信号を出力し、信号線ドライバ4は1水平走査期間において映像信号に基づいて1行分の表示画素PXに対する表示信号を複数の信号線Xにそれぞれ出力する。各画素スイッチSWの副スイッチSW1およびSW2は対応走査線Yからの駆動信号によって駆動される間にそれぞれ対応信号線X上の表示信号を対応表示画素PXの副電極P1,P2にそれぞれ供給する。液晶分子配列は互いに共通な表示信号の電位Vsigに設定される副電極P1,P2と例えば0Vの基準電位Vcomに設定される共通電極Sとの電位差である画素電圧によって制御され、副画素P1,P2の光透過率をそれぞれ設定する。
この実施形態において、走査線ドライバ3は走査信号を基準レベルとは異なる第1および第2レベルのいずれかに設定することにより第1および第2副スイッチSW1,SW2の一方または両方を導通させるように構成される。ここでは、第1レベルは第2レベルよりも高く設定され、第2レベルは例えば0Vである基準レベルよりも高く設定されている。この場合、走査線ドライバ3は例えば各水平走査期間の前半において走査信号を第1レベルに設定し、その後半において表示信号を第2レベルに設定する。さらに、副スイッチSW1は走査信号が第1レベルであるときだけ導通するように構成され、副スイッチSW2は走査信号が第1レベルであるときおよび第2レベルであるときの両方で導通するように構成される。具体的には、副スイッチSW1,SW2の薄膜トランジスタが互いに異なるスレッショルド電圧に設定される。ここでは、副スイッチSW1の薄膜トランジスタのスレッショルド電圧が副スイッチSW2の薄膜トランジスタのスレッショルド電圧よりも高くなっている。他方、信号線ドライバ4は1/2水平走査期間毎に表示信号の極性を反転するように構成される。これにより、信号線ドライバ4は各水平走査期間の前半において表示信号を正極性で出力し、その後半においてこの表示信号を負極性で出力する。このような動作が例えば奇数フレーム期間毎に行われる場合、信号線ドライバ4は各水平走査期間の前半において表示信号を負極性で出力し、その後半においてこの表示信号を正極性で出力する動作を偶数フレーム期間毎に行う。
次に、上述の液晶表示装置の動作を説明する。図3に示すように、走査線ドライバ3が1水平走査期間の前半において第1レベルの走査信号を例えば走査線Y1に出力すると、副スイッチSW1,SW2の両方がこの走査線Y1に接続された1行分の画素スイッチSWの各々において導通する。この間、表示信号が正極性で信号線ドライバ4から信号線X1〜Xnの各々に出力され、副スイッチSW1,SW2を介して副電極P1,副電極P2にそれぞれ供給される。副電極P1および副電極P2の電位はいずれもこの正極性の表示信号に依存して設定され、副電極P1および共通電極S間の画素電圧は副電極P2および共通電極S間の画素電圧に等しく設定される。
続いて、走査線ドライバ3が1水平走査期間の後半において第2レベルの走査信号を走査線Y1に出力すると、副スイッチSW1が走査線Y1に接続された1行分の画素スイッチSWの各々において非導通になり、副スイッチSW2が走査線Y1に接続された1行分の画素スイッチSWの各々において導通する。この間、表示信号が負極性で信号線ドライバ4から信号線X1〜Xnの各々に出力され、副スイッチSW2を介して副電極P2に供給される。これにより、副電極P2の電位はこの負極性の表示信号に依存して設定され、副電極P2および共通電極S間の画素電圧が副電極P1および共通電極S間の画素電圧に対して極性反転される。
副スイッチSW2は上述の水平走査期間後非導通になる。副電極P1および共通電極S間の画素電圧並びに副電極P2および共通電極S間の画素電圧は、副スイッチSW1,SW2が再び駆動される1垂直走査期間(=1フレーム期間)後まで副電極P1および共通電極S間の静電容量LC,副電極P2および共通電極S間の静電容量LCによって互いに逆極性のまま保持される。
本実施形態の液晶表示装置では、電荷のリークが副スイッチSW1,SW2や液晶層LQ自身で生じ、副電極P1および共通電極S間の画素電圧並びに副電極P2および共通電極S間の画素電圧が歪んだ矩形波状となる。図5に示すように、これら画素電圧の歪み波形はそれぞれ1フレーム期間の倍の周期で繰り返され、副画素PX1,PX2の光学応答波形も同様に1フレーム期間の倍の周期で繰り返される。しかしながら、ここでは、共通の画素電圧が互いに逆極性で副画素PX1,PX2に保持される。これにより、逆方向の電界が第1および第2副画素PX1,PX2内の液晶分子に作用し、第1および第2副画素の光学応答波形の位相を互いに180°反転したものにする。観察者は第1および第2副画素PX1,PX2を同時に観察することになるため、フリッカーによる刺激が観察者の目において相殺されてしまい、観察者がフリッカーを感じなくなる。従って、フリッカー現象を目立たせずにフレーム周波数を低下させることが可能である。これにより、高精細な液晶表示装置での信号電送が容易になる。また、駆動周波数を下げられることから、消費電力を低減する効果も得られる。
また、各走査線Yおよび各信号線Xは第1および第2副画素PX1,PX2に対して共通に用いられるため、開口率を低下させずに逆極性の画素電圧を副画素PX1,PX2に供給することができる。
尚、本発明は上述の実施形態に限定されず、その要旨を逸脱しない範囲で様々に変形可能である。
上述の実施形態では、表示画素PXの開口率を確保するために、共通の信号線Xが正極性または負極性の表示信号を副画素PX1,PX2に供給するために用いられたが、2本の信号線が正極性の表示信号と負極性の表示信号とを独立に副画素PX1,PX2に供給するために設けられてもよい。また、同様に表示画素PXの開口率を確保するために、共通の走査線Yが第1または第2レベルの走査信号を副スイッチSW1,SW2に供給するために用いられたが、2本の走査線が第1レベルの走査信号と第2レベルの走査信号とを独立に副スイッチSW1,SW2に供給するために設けられてもよい。
さらに、上述の実施形態では、副スイッチSW1,SW2がアモルファスシリコン薄膜トランジスタで構成されたが、例えばポリシリコン薄膜トランジスタで構成されてもよい。この場合には、さらに走査線ドライバ3および信号線ドライバ4の少なくとも一部を副スイッチSW1,SW2のポリシリコン薄膜トランジスタと同一製造プロセスで形成されるポリシリコン薄膜トランジスタを用いて構成し、アレイ基板ARと一体化させてもよい。
1…表示パネル、2…駆動回路、3…走査線ドライバ、4…信号線ドライバ、
AR…アレイ基板、CT…対向基板、LQ…液晶層、P…画素電極、P1,P2…副電極、PX表示画素、PX1,PX2…副画素、S…共通電極、SW…画素スイッチ、SW1,SW2…副スイッチ、Y…走査線、X…信号線。
AR…アレイ基板、CT…対向基板、LQ…液晶層、P…画素電極、P1,P2…副電極、PX表示画素、PX1,PX2…副画素、S…共通電極、SW…画素スイッチ、SW1,SW2…副スイッチ、Y…走査線、X…信号線。
Claims (5)
- 一対の電極間に液晶組成物を挟持した構造で互いに隣接する第1および第2副画素を各々含む複数の表示画素と、前記複数の表示画素を駆動する駆動回路とを備え、前記第1および第2副画素は互いに逆極性の画素電圧を保持するように構成されることを特徴とする液晶表示装置。
- 前記駆動回路は複数の走査線と、前記複数の走査線に交差する複数の信号線と、前記複数の走査線と前記複数の信号線との交差位置近傍に配置される複数の画素スイッチと、前記複数の走査線を駆動する走査線ドライバと、前記複数の信号線を駆動する信号線ドライバとを含み、各画素スイッチは前記信号線ドライバから対応信号線に正極性および負極性で交互に出力される表示信号をそれぞれ前記第1および第2副画素に供給するように対応走査線からの走査信号により選択的に駆動される第1および第2副スイッチを含むことを特徴とする請求項1に記載の液晶表示装置。
- 前記信号線ドライバは1/2水平走査期間毎に表示信号の極性を反転するように構成されることを特徴とする請求項2に記載の液晶表示装置。
- 前記第1および第2副スイッチは互いに異なるスレッショルド電圧を有する薄膜トランジスタにより構成されることを特徴とする請求項2に記載の液晶表示装置。
- 前記走査線ドライバは走査信号を基準レベルとは異なる第1および第2レベルのいずれかに設定することにより前記第1および第2副スイッチの一方または両方を導通させるように構成されることを特徴とする請求項4に記載の液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004056439A JP2005249862A (ja) | 2004-03-01 | 2004-03-01 | 液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004056439A JP2005249862A (ja) | 2004-03-01 | 2004-03-01 | 液晶表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005249862A true JP2005249862A (ja) | 2005-09-15 |
Family
ID=35030423
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004056439A Pending JP2005249862A (ja) | 2004-03-01 | 2004-03-01 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005249862A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011013288A (ja) * | 2009-06-30 | 2011-01-20 | Sony Corp | 表示装置 |
WO2014182809A3 (en) * | 2013-05-10 | 2014-12-31 | Pixtronix, Inc. | Display apparatus incorporating varying threshold voltage transistors |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03158830A (ja) * | 1989-11-16 | 1991-07-08 | Fujitsu Ltd | アクティブマトリクス型液晶表示装置とその駆動方法 |
JP2003295160A (ja) * | 2002-01-30 | 2003-10-15 | Sharp Corp | 液晶表示装置 |
-
2004
- 2004-03-01 JP JP2004056439A patent/JP2005249862A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03158830A (ja) * | 1989-11-16 | 1991-07-08 | Fujitsu Ltd | アクティブマトリクス型液晶表示装置とその駆動方法 |
JP2003295160A (ja) * | 2002-01-30 | 2003-10-15 | Sharp Corp | 液晶表示装置 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011013288A (ja) * | 2009-06-30 | 2011-01-20 | Sony Corp | 表示装置 |
US9092087B2 (en) | 2009-06-30 | 2015-07-28 | Japan Display Inc. | Display device |
US9626037B2 (en) | 2009-06-30 | 2017-04-18 | Japan Display Inc. | Display device |
US9946400B2 (en) | 2009-06-30 | 2018-04-17 | Japan Display Inc. | Display device |
WO2014182809A3 (en) * | 2013-05-10 | 2014-12-31 | Pixtronix, Inc. | Display apparatus incorporating varying threshold voltage transistors |
CN105164744A (zh) * | 2013-05-10 | 2015-12-16 | 皮克斯特隆尼斯有限公司 | 并入有变化阈值电压晶体管的显示设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107505782B (zh) | 阵列基板和液晶显示装置及驱动方法 | |
US10510308B2 (en) | Display device with each column of sub-pixel units being driven by two data lines and driving method for display device | |
TWI386882B (zh) | 液晶顯示面板及其驅動方法以及使用該面板及方法之液晶顯示裝置 | |
JP3596716B2 (ja) | アクティブマトリクス型表示装置の調整方法 | |
CN107861278B (zh) | 液晶显示装置 | |
WO2011049106A1 (ja) | 液晶表示装置 | |
JP2003131636A (ja) | 液晶表示装置 | |
CN107966835B (zh) | 阵列基板和液晶显示装置及驱动方法 | |
CN107490884B (zh) | 选择器、阵列基板和液晶显示装置及驱动方法 | |
JP5517822B2 (ja) | 液晶表示装置 | |
US9082357B2 (en) | LCD display with pixels having RGBW sub-pixels and where power consumption is reduced by using a polarity inversion pattern in which all red sub-pixels in a column have the same polarity | |
WO2015018168A1 (zh) | 阵列基板、显示装置及显示装置驱动方法 | |
CN107229163B (zh) | 宽窄视角可切换的液晶显示装置及驱动方法 | |
CN110582806B (zh) | 液晶显示装置 | |
CN107678214B (zh) | 阵列基板和液晶显示装置及驱动方法 | |
TWI405014B (zh) | 液晶顯示器及其驅動方法 | |
US7630033B2 (en) | Large pixel multi-domain vertical alignment liquid crystal display using fringe fields | |
CN114360465B (zh) | 一种液晶显示装置及液晶显示装置的驱动方法 | |
JP6072941B2 (ja) | アクティブマトリックス・ディスプレイ装置およびその駆動方法 | |
WO2013139149A1 (zh) | 液晶显示器驱动电路、液晶显示器及其驱动方法 | |
US7728804B2 (en) | Liquid crystal display device and driving method thereof | |
JP2010002504A (ja) | 液晶表示装置 | |
US20100103086A1 (en) | Liquid crystal display panel for performing polarity inversion therein | |
CN109164611B (zh) | 阵列基板及其驱动方法和液晶显示装置及其驱动方法 | |
CN109188816B (zh) | 阵列基板及其驱动方法和液晶显示装置及其驱动方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070227 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091208 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100406 |