JP2005244005A - Method for manufacturing circuit board and circuit board - Google Patents
Method for manufacturing circuit board and circuit board Download PDFInfo
- Publication number
- JP2005244005A JP2005244005A JP2004053141A JP2004053141A JP2005244005A JP 2005244005 A JP2005244005 A JP 2005244005A JP 2004053141 A JP2004053141 A JP 2004053141A JP 2004053141 A JP2004053141 A JP 2004053141A JP 2005244005 A JP2005244005 A JP 2005244005A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- film
- circuit board
- substrate
- via hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、スルーホールやビアホールを有する、磁気デバイス、電子デバイス、光デバイス等の各種デバイス用の回路基板およびその製造方法に関するものであり、特にスルーホール等への導体膜形成方法に関するものである。 The present invention relates to a circuit board for various devices such as a magnetic device, an electronic device, and an optical device having a through hole and a via hole, and a manufacturing method thereof, and particularly relates to a method of forming a conductor film on a through hole. .
従来より、例えば電子デバイス用の回路基板では、セラミックスなどの単板状基板の表面に、Ag系導電性材料の焼き付け等により形成された回路網や電子部品素子が搭載される電極パッドなどからなる表面配線を配し、裏面にAg系導電性材料の焼き付け等により形成された回路網や端子電極などからなる裏面配線を配し、スルーホールを通じて基板の厚み方向に両配線を接続して所定の回路網を構成する。また、多層基板の場合も、セラミックス基板にスルーホール等を設け、その内壁に導体膜を形成してスルーホール/ビアホール導体を構成し、かかるスルーホール等によって各層に配した回路網を接続する。 2. Description of the Related Art Conventionally, for example, a circuit board for an electronic device comprises a circuit network formed by baking an Ag-based conductive material or an electrode pad on which an electronic component element is mounted on the surface of a single plate-like substrate such as ceramics. A surface wiring is arranged, and a back surface wiring made of a circuit network or a terminal electrode formed by baking an Ag-based conductive material or the like is arranged on the back surface, and both wirings are connected in the thickness direction of the substrate through a through hole. Configure the network. Also in the case of a multilayer substrate, a through hole or the like is provided in a ceramic substrate, a conductor film is formed on the inner wall thereof to form a through hole / via hole conductor, and a circuit network arranged in each layer is connected by the through hole or the like.
スルーホール/ビアホール導体部は、基板に形成された略円形状のスルーホール等と、該スルーホール等の内壁に被着形成されたAg系(Ag単体またはAg−PdなどのAg合金)、Cu系(Cu単体またはCu合金)などの内壁導体膜とスルーホール等の周囲に被着されたランド電極とから構成されている。 The through-hole / via-hole conductor part includes a substantially circular through-hole formed in the substrate, an Ag system (Ag alone or Ag alloy such as Ag-Pd) formed on the inner wall of the through-hole, Cu, and the like. It is composed of an inner wall conductor film such as a system (single Cu or Cu alloy) and a land electrode deposited around a through hole or the like.
このような構成のスルーホール/ビアホール導体は、例えば基板の表面に所定形状の表面配線を形成する際に同時に形成していた。即ち、基板の表面に、開口部を含んだ所定の回路パターンを、Ag系導電性ペーストを用いたスクリーン印刷により形成する。これにより、基板の表面には、表面配線となる導体膜が印刷され、同時に、スルーホール等の開口周囲のランド電極となる導体膜及びスルーホール等の内壁面に内壁導体膜となる導体膜が塗布されることになる。その後、焼成してスルーホール等に内壁導体膜やランド電極を焼き付けた後、このスルーホール等の開口部分に、充填用導電性ペーストを充填し、さらに焼き付けることにより表面配線と裏面配線を接続している。 The through-hole / via-hole conductor having such a configuration has been formed at the same time when a surface wiring having a predetermined shape is formed on the surface of the substrate, for example. That is, a predetermined circuit pattern including an opening is formed on the surface of the substrate by screen printing using an Ag-based conductive paste. As a result, a conductor film to be a surface wiring is printed on the surface of the substrate, and at the same time, a conductor film to be a land electrode around an opening such as a through hole and a conductor film to be an inner wall conductor film on an inner wall surface of the through hole or the like. Will be applied. Then, after firing and baking the inner wall conductor film and land electrode in the through-hole, etc., fill the opening in the through-hole etc. with the conductive paste for filling, and further bake to connect the front and back wiring ing.
また、別の方法として特許文献1には、いわゆるガスデポジション法による超微粒子膜パターンの形成方法が開示されている。これによれば、回路基板上に金属酸化物からなるマスクを形成し、開口部内に超微粒子を吹き付けて超微粒子膜パターンを形成し、次いで、この超微粒子膜パターンの上面を覆うように、或いは交差するように、例えばAl製の配線パターンを形成する。そしてこのような構造によれば、導電性の超微粒子膜によって多層配線板を形成したり、熱良導体の超微粒子膜によって放熱性バイアホールを形成することができる旨が開示されている。
As another method,
しかし、スルーホール等の開口径は一般に数十μmから数百μmμm程度であり、その深さも数十μmから数百μmに達するため、印刷法を採用した場合、数μmの配線膜を印刷するための導電性ペーストおよび印刷条件でかかる大口径のスルーホール等を確実に充填することは困難であった。したがって、このような大口径のスルーホール等を充填しようとする場合、スルーホール等を確実に充填して導通を確保するためには、配線パターンを形成する導電性ペーストとは別に、このスルーホール等の充填のための導電性ペーストが必要であった。さらに、これら導電性ペーストは別々に印刷しなければならないため、配線膜を形成する工程とスルーホール等からなる接続膜を形成する工程は別工程となり、製造プロセスの複雑化・コストの増加を招いていた。また、先に焼き付けしたランド電極を覆うように、スルーホール等に導電性ペーストを充填し、焼き付けを行うため、焼き付けした充填導体のランド電極と先に焼き付けした内壁導体膜との境界部分(スルーホール等のエッヂ部)で亀裂が発生してしまう問題もあった。 However, since the opening diameter of a through hole or the like is generally about several tens μm to several hundreds μm μm, and the depth reaches several tens μm to several hundreds μm, when a printing method is employed, a wiring film of several μm is printed. Therefore, it has been difficult to reliably fill such large-diameter through-holes under the conductive paste and printing conditions. Therefore, when trying to fill such a large-diameter through hole, etc., in order to reliably fill the through hole and ensure conduction, this through hole is separated from the conductive paste forming the wiring pattern. A conductive paste for filling such as was required. In addition, since these conductive pastes must be printed separately, the process of forming the wiring film and the process of forming the connection film made of through-holes are separate processes, resulting in complicated manufacturing processes and increased costs. It was. Also, in order to cover the land electrode baked earlier, the through hole or the like is filled with a conductive paste and baked, so that the boundary portion between the land electrode of the baked filled conductor and the inner wall conductor film baked first (through hole) There was also a problem that cracks occurred at the edge portion of holes.
さらに、導電性ペーストを用いて形成した膜は、空孔等の欠陥が多く、デバイス化のために研磨等の後加工を施した場合には、欠けが発生しやすいという問題があった。また、かかる空孔等の欠陥の存在は、必要に応じてさらにめっき膜を形成する場合に、めっき液が空孔に進入し、めっき膜の強度が低下するという問題を招来していた。 Further, the film formed using the conductive paste has many defects such as voids, and there is a problem that chipping is likely to occur when post-processing such as polishing is performed for device formation. In addition, the presence of defects such as vacancies has led to a problem that when a plating film is further formed as necessary, the plating solution enters the vacancies and the strength of the plating film is reduced.
また、いわゆるガスデポジション法による成膜は、金属を加熱し、蒸発して生成した微粒子を使用するため、原料微粒子の準備に際して金属の加熱蒸発装置を必要とするため装置が複雑化するとともに製造コスト的に不利であった。また、蒸発による微粒子の供給能の制限から、特に大口径・深長なスルーホール等を充填するためには十分な成膜速度を有するとは言えず、さらに高い効率で大口径・深長なスルーホール等を充填できる成膜方法が望まれていた。 In addition, film deposition by the so-called gas deposition method uses fine particles generated by heating and evaporating metal, which requires a metal heating evaporation device to prepare the raw material fine particles, which complicates the apparatus and manufactures it. It was disadvantageous in cost. In addition, due to the limitation of the ability to supply fine particles due to evaporation, it cannot be said that the film formation speed is particularly high enough to fill large-diameter / deep through-holes. There has been a demand for a film forming method that can be filled.
本発明は、従来の技術の有する上述の問題点に鑑みて案出されたものであり、その目的は、大口径のスルーホール/ビアホールを確実に充填し、簡易にかつ効率的に回路基板を形成するための方法を提供するとともに、欠陥の少ない高品位の回路基板を提供することにある。 The present invention has been devised in view of the above-mentioned problems of the prior art, and its purpose is to reliably fill large-diameter through holes / via holes, and to easily and efficiently provide a circuit board. It is an object to provide a method for forming a high-quality circuit board with few defects.
上記課題を解決するための、本発明の第1の発明は、基板を貫通するスルーホールまたは有底のビアホールを有する電子部品用の回路基板の製造方法であって、前記スルーホールまたはビアホールに金属導電性材料をエアロゾル・デポジション法により充填することを特徴とする回路基板の製造方法であり、かかる発明により、大口径または深長のスルーホール等を充填することが可能となる。 In order to solve the above problems, a first invention of the present invention is a method of manufacturing a circuit board for an electronic component having a through hole or a bottomed via hole penetrating a substrate, wherein the through hole or via hole is made of metal. A method of manufacturing a circuit board characterized in that a conductive material is filled by an aerosol deposition method. According to the invention, a large-diameter or deep through-hole can be filled.
さらに第2の発明は、基板を貫通するスルーホール若しくは有底のビアホールと、前記スルーホール若しくは前記ビアホールを通る接続膜とを備える電子部品用の回路基板の製造方法であって、エアロゾル・デポジション法で金属導電性材料を充填して接続膜を形成するとともに、前記エアロゾル・デポジション法で導電性金属を成膜して配線膜を形成することにより、前記接続膜と、前記接続膜と導通される配線膜とを連続して形成することを特徴とする回路基板の製造方法である。かかる発明により、大口径または深長のスルーホール等の充填、配線膜の形成およびこれらの確実な接続を簡易に実現することができる。 Further, the second invention is a method of manufacturing a circuit board for an electronic component comprising a through hole or a bottomed via hole penetrating a substrate and a connection film passing through the through hole or the via hole. The conductive film is filled with a metal conductive material to form a connection film, and the conductive film is formed by the aerosol deposition method to form a wiring film, whereby the connection film and the connection film are electrically connected. A circuit board manufacturing method is characterized in that a wiring film to be formed is continuously formed. According to this invention, filling of large-diameter or deep through-holes, formation of a wiring film, and reliable connection thereof can be easily realized.
さらに第3の発明は、基板を貫通するスルーホール若しくは有底のビアホールと、前記スルーホール若しくは前記ビアホールを通る接続膜と、前記基板の面に沿って配置された配線膜とを備える電子部品用の回路基板であって、前記接続膜の断面において最大径2μm超の空孔が縦10μm×横10μmの面積当たり0.1個以下であることを特徴とする回路基板であり、かかる発明により、接続膜等に欠陥が少なく、信頼性の高い回路基板を実現することができる。 Furthermore, a third invention is for an electronic component comprising a through hole or a bottomed via hole penetrating a substrate, a connection film passing through the through hole or the via hole, and a wiring film disposed along the surface of the substrate. The circuit board is characterized in that the number of pores having a maximum diameter of more than 2 μm in the cross section of the connection film is 0.1 or less per area of 10 μm in length × 10 μm in width. A highly reliable circuit board with few defects in the connection film or the like can be realized.
さらに第4の発明は、基板を貫通するスルーホール若しくは有底のビアホールと、前記スルーホール若しくは前記ビアホールを通る接続膜と、前記基板の面に沿って配置された配線膜とを備える電子部品用の回路基板であって、前記接続膜の断面において、空孔の最大径が2μm以下であることを特徴とする回路基板であり、かかる発明により、接続膜等に欠陥が少なく、信頼性の高い回路基板を実現することができる。 Further, a fourth invention is for an electronic component comprising a through hole or a bottomed via hole penetrating a substrate, a connection film passing through the through hole or the via hole, and a wiring film disposed along the surface of the substrate. The circuit board is characterized in that, in the cross section of the connection film, the maximum diameter of the pores is 2 μm or less, and according to the invention, the connection film or the like has few defects and is highly reliable. A circuit board can be realized.
さらに第5の発明は、上記第3または第4の発明において、前記接続膜と前記配線膜は、導電性材料として組成が異なることを特徴とする回路基板であり、かかる発明により、高機能かつ信頼性の高い回路基板を実現することができる。 Furthermore, a fifth invention is a circuit board according to the third or fourth invention, wherein the connection film and the wiring film are different in composition as a conductive material. A highly reliable circuit board can be realized.
さらに第6の発明は、上記第2の発明おいて、前記スルーホールまたはビアホールを通る接続膜と層に沿って配置されて且つ前記接続膜と導通される配線膜が異なる組成を有することを特徴とする回路基板の製造方法であり、かかる発明により、異なる機能を有する接続膜と配線膜とを簡易かつ確実に接続することができる。 Further, a sixth invention is characterized in that, in the second invention, the connection film passing through the through hole or via hole and the wiring film arranged along the layer and electrically connected to the connection film have different compositions. According to this invention, a connection film and a wiring film having different functions can be easily and reliably connected.
さらに第7の発明は、上記第1、第2または第6の発明のいずれかにおいて、前記スルーホールまたはビアホールの径が0.05mm〜5mmの範囲であることを特徴とする回路基板の製造方法であり、かかる発明により、接続膜の欠陥が少なく信頼性の高い回路基板を提供することができる。 Furthermore, a seventh invention is the method of manufacturing a circuit board according to any one of the first, second and sixth inventions, wherein the diameter of the through hole or via hole is in the range of 0.05 mm to 5 mm. With this invention, it is possible to provide a highly reliable circuit board with few connection film defects.
さらに第8の発明は、上記第7の発明において、前記スルーホールまたはビアホールの径が0.05mm以上1mm未満であるとともに、成膜に供する金属導電性材料原料粉末の平均粒径が1μm未満であることを特徴とする回路基板の製造方法であり、かかる発明により、接続膜の欠陥が少なく信頼性の高い回路基板を提供することができる。 Further, an eighth invention is the above seventh invention, wherein the diameter of the through hole or via hole is 0.05 mm or more and less than 1 mm, and the average particle size of the metal conductive material raw material powder used for film formation is less than 1 μm. According to another aspect of the present invention, there is provided a method for manufacturing a circuit board. According to the invention, a circuit board with few defects in a connection film and high reliability can be provided.
さらに第9の発明は、上記第7の発明において、前記スルーホールまたはビアホールの径が1mm以上5mm以下であるとともに、成膜に供する金属導電性材料原料粉末の平均粒径が1μm以上5μm未満であることを特徴とする回路基板の製造方法であり、かかる発明により、接続膜の欠陥が少ない回路基板を効率よく製造することができる。 Furthermore, a ninth invention is the above seventh invention, wherein the diameter of the through hole or via hole is 1 mm or more and 5 mm or less, and the average particle diameter of the metal conductive material raw material powder used for film formation is 1 μm or more and less than 5 μm. According to another aspect of the present invention, there is provided a method for manufacturing a circuit board, and according to the invention, a circuit board with few connection film defects can be efficiently manufactured.
さらに第10の発明は、上記第1、第2、または第6〜第9の発明のいずれかにおいて、前記金属導電性材料は、金、銀、銅、アルミニウムのうち1又は2種以上を主成分とすることを特徴とする回路基板の製造方法であり、かかる発明により、いっそう導電性に優れた接続膜等を有する回路基板を提供することができる。 Furthermore, in a tenth aspect of the present invention based on any one of the first, second, or sixth to ninth aspects, the metal conductive material is mainly one or more of gold, silver, copper, and aluminum. The circuit board manufacturing method is characterized in that it is a component, and according to this invention, a circuit board having a connection film or the like having further excellent conductivity can be provided.
さらに第11の発明は、上記第1、第2または第6〜第10の発明のいずれかにおいて、前記導体膜を金属導電性材料の融点−400℃から融点−100℃の温度範囲で熱処理することを特徴とする回路基板の製造方法であり、かかる発明により、簡易な方法で接続膜等を形成しつつ、該接続膜にいっそう高い密着強度を付与することができる。 Furthermore, in an eleventh aspect of the present invention, in any one of the first, second, or sixth to tenth aspects, the conductor film is heat-treated at a temperature range of a melting point of the metal conductive material from -400 ° C to a melting point of -100 ° C. According to this invention, a higher adhesion strength can be imparted to the connection film while forming the connection film or the like by a simple method.
上述のように、導体膜形成方法としてエアロゾル・デポジション法を用いた本発明の回路基板の製造方法によれば、複雑な工程を経ることなく、スルーホール等への金属導電性材料の充填、配線膜の形成およびこれらの連続形成が可能となり、製造工程の簡略化・量産性向上に寄与することとなる。特に、従来の方法では充填が困難であった大口径または深長なスルーホール等であっても確実に充填することが可能となる。また、本発明の接続膜は欠陥が極めて少ないことから、高信頼性・高品位の回路基板を提供することができる。 As described above, according to the method for manufacturing a circuit board of the present invention using the aerosol deposition method as a conductor film forming method, filling a metal conductive material into a through hole or the like without passing through complicated steps, Formation of a wiring film and continuous formation thereof are possible, contributing to simplification of the manufacturing process and improvement of mass productivity. In particular, it is possible to reliably fill even large-diameter or deep through-holes that have been difficult to fill with conventional methods. Further, since the connection film of the present invention has very few defects, it is possible to provide a highly reliable and high-quality circuit board.
本発明による回路基板の製造方法では、回路基板に形成されたスルーホール/ビアホールに、エアロゾル・デポジション法により導電性金属を充填して接続膜を構成する。さらには、スルーホール/ビアホールの接続膜と基板表面の導体膜を連続に形成させるものである。即ち、エアロゾル・デポジション法により、微粒子の金属からなる導電性材料を回路基板のスルーホール/ビアホールに成膜・充填するとともに、連続的に基板表面にランド電極や配線として用いる導体膜を形成させるものである。なお、回路基板には、セラミックス基板の他、樹脂基板等も用いることができる。また、基板自体が磁気的機能、光学的機能等の物理的機能を発揮するものであっても良いのは言うまでも無い。 In the method for manufacturing a circuit board according to the present invention, a conductive film is filled in a through hole / via hole formed in the circuit board by an aerosol deposition method to form a connection film. Furthermore, the through hole / via hole connection film and the conductor film on the substrate surface are continuously formed. That is, a conductive material made of fine metal particles is formed and filled in through holes / via holes of a circuit board by an aerosol deposition method, and a conductor film used as a land electrode or wiring is continuously formed on the substrate surface. Is. In addition to the ceramic substrate, a resin substrate or the like can be used as the circuit substrate. Needless to say, the substrate itself may exhibit physical functions such as a magnetic function and an optical function.
エアロゾル・デポジション法とは、微粒子原料をガスと混合してエアロゾル化し、これを細いノズルを通して基板に高速で噴出して成膜する技術である。本発明では、機械的粉砕、化学合成等によって予め作製された微粒子を原料として用いており、金属を加熱し、ガス中で蒸発させ生成した微粒子をそのまま成膜に利用する、いわゆる狭義のガスデポジション法とは区別される。 The aerosol deposition method is a technique in which a fine particle raw material is mixed with a gas to form an aerosol, and this is sprayed onto a substrate at high speed through a thin nozzle. In the present invention, fine particles prepared in advance by mechanical pulverization, chemical synthesis, or the like are used as raw materials, and a so-called narrowly-defined gas device is used in which fine particles generated by heating a metal and evaporating in a gas are directly used for film formation. A distinction is made from the position method.
従来、例えばガスデポジション法は導電パターンの形成等に、エアロゾル・デポジション法は、PZT(チタン酸ジルコン酸鉛)などの機能性セラミックス膜の形成等について適用されている。しかし、エアロゾル・デポジション法は成膜速度が極めて速いことから、特に回路基板に設けられるスルーホールや有底のビアホールへの導電性材料の充填に格別な効果を発揮するのである。また、ガスデポジション法では、一般に金属を加熱・蒸発させて生成したサブミクロン以下の超微粒子を成膜に使用するため、形成された膜組織中の酸素等のガス濃度が高くなりやすいとともに、熱応力がかかりやすく、局所的なクラックや欠陥が生じやすいが、微粒子の供給形態が異なるエアロゾル・デポジション法では、これらの影響を抑え、密着性および平坦性に優れた導電膜の形成が可能である。 Conventionally, for example, the gas deposition method is applied to the formation of a conductive pattern, and the aerosol deposition method is applied to the formation of a functional ceramic film such as PZT (lead zirconate titanate). However, since the aerosol deposition method has a very high film forming speed, it is particularly effective for filling a conductive material into a through hole or a bottomed via hole provided in a circuit board. In addition, in the gas deposition method, since submicron or less ultrafine particles generated by heating and evaporating metal are generally used for film formation, the concentration of gas such as oxygen in the formed film structure tends to be high, The aerosol deposition method, which is prone to thermal stress and tends to cause local cracks and defects, but with different particle supply forms, can suppress these effects and form a conductive film with excellent adhesion and flatness. It is.
エアロゾル・デポジション法による導体膜形成方法について、図1の成膜装置の概略構成図を用いて例示する。成膜装置は原料粉末2をエアロゾル化するエアロゾル化室1、成膜室4、その間をつなぐ搬送管3、真空排気用ポンプ5で構成されている。エアロゾル化室1では、金属材料微粒子の原料粉末2が、導入された搬送用ガス9によって舞い上げられてエアロゾル状となる。搬送ガスにはAir、N2、He、Arなどが用いられるが、金属材料微粒子を原料とする場合は、酸化防止のため不活性ガスを用いることが好ましい。原料粉末2はエアロゾル化室1と真空排気された成膜室4の圧力差によって、搬送管3を通じで成膜室4に搬送され、搬送管先端のノズル6より高速で吹き出されて基板8に衝突し、被膜を形成する。搬送ガスはすぐ拡散するが、微粒子の原料粉末2は質量が大きいため衝突した部分にのみ堆積する。スルーホール等への充填の場合、例えばスルーホールの開口部にノズル位置を合わせ、エアロゾル化した原料粉末を一定時間噴射することでスルーホール等を充填する。通常、原料粉末は基板に対して垂直に噴出するが、被成膜部分の形状等に応じて基板に対して所定の角度をもって噴出しても良い。ノズルはスルーホール径と略同一或いはそれ以上の大きさのものを使用することが望ましい。また、基板を移動させることにより配線パターンを形成することができるが、レジストを用いたリソグラフでパターン形成しても良い。スルーホールを有する基板等、必要に応じて反転して逆側の面にも成膜する。
The conductor film forming method by the aerosol deposition method will be exemplified with reference to the schematic configuration diagram of the film forming apparatus in FIG. The film forming apparatus includes an
回路基板に設けられるスルーホールや有底のビアホールは、一般的に数十μmから数百μmであるが、上述のエアロゾル・デポジション法は10μm以上/分、さらには50μm以上/分の成膜速度が可能であるため、スパッタ法、CVD法さらにはガスデポジション法による成膜にくらべて短時間で成膜することが可能である。また、加熱蒸発して生成した金属微粒子を用いるガスデポジション法のように、成膜速度が微粒子の供給能に左右されることがない。したがって、エアロゾル・デポジション法は、スルーホール等を導電性材料で充填する方法として特に有効である。 The through holes and bottomed via holes provided on the circuit board are generally several tens to several hundreds of μm. However, the above-described aerosol deposition method forms a film of 10 μm or more, and further 50 μm or more / minute. Since the speed is possible, it is possible to form a film in a shorter time than film formation by sputtering, CVD, or gas deposition. Further, unlike the gas deposition method using metal fine particles generated by heating and evaporation, the film forming speed is not affected by the fine particle supply ability. Therefore, the aerosol deposition method is particularly effective as a method of filling through holes with a conductive material.
また、エアロゾル・デポジション法では、スルーホール等の充填後、そのままランド電極を含めた配線膜を連続して形成することができるため、スルーホール等に形成した接続膜と配線膜との不連続性や欠陥の発生を回避し、信頼性の高い回路基板を提供することができる。また、成膜室から基板を取り出すことなく、スルーホール等の充填と配線膜の形成を連続して行うことができるので、工程を簡略化することが可能となる。 In addition, in the aerosol deposition method, after filling the through hole, etc., the wiring film including the land electrode can be continuously formed, so the discontinuity between the connection film formed in the through hole and the wiring film Generation of defects and defects can be avoided, and a highly reliable circuit board can be provided. In addition, since the filling of the through holes and the formation of the wiring film can be continuously performed without taking out the substrate from the film formation chamber, the process can be simplified.
さらに、スルーホール等に形成する接続膜と配線膜に使用する導電性材料の組成が異なっていても、組成が同一である場合と同様に、これらを連続して形成することができる。すなわち、エアロゾル化室に投入する導電性材料の種類を変えることで、組成が異なる導電性材料を連続して形成する。したがって、組成が異なる導電性材料を成膜する場合であっても、工程複雑化を回避することができることから、電気抵抗率等の物理的性状、コスト等を考慮した膜構成の設計を容易ならしめる。 Furthermore, even if the composition of the conductive material used for the connection film and the wiring film formed in the through hole or the like is different, these can be formed continuously as in the case where the compositions are the same. That is, conductive materials having different compositions are continuously formed by changing the type of conductive material put into the aerosolization chamber. Therefore, even when conductive materials having different compositions are formed, it is possible to avoid complication of the process. Therefore, if it is easy to design a film configuration in consideration of physical properties such as electrical resistivity, cost, etc. Close.
また、エアロゾル・デポジション法では室温で導体膜の形成ができるため、導電性ペーストを用いた印刷法で必要とされた焼き付け処理工程が不要になり、低コスト化が図れるとともにスルーホールエッヂ部の亀裂発生が低減できる。なお、必要に応じて基板を加熱して成膜することもできる。 In addition, since the conductor film can be formed at room temperature in the aerosol deposition method, the baking process step required in the printing method using the conductive paste is not required, the cost can be reduced, and the through-hole edge portion can be reduced. Crack generation can be reduced. If necessary, the substrate can be heated to form a film.
回路基板のスルーホール等の大きさは、回路基板や配線等の設計にも拘束されるが、エアロゾル・デポジション法では、成膜速度が速いうえに、成膜位置をスキャンできるため、広い口径範囲・深さ範囲のスルーホール等の充填に対応することが可能である。特に、導電性ペーストを用いた印刷法では充填が困難な大口径或いは深長なスルーホール等の充填に好適である。本発明においては、スルーホール等の径を0.05〜5mmの範囲とすることが好ましい。スルーホール等の径が0.05mm未満であるとスルーホール等の中に十分に導電性材料が充填されずに巣等の欠陥が発生しやすい。一方、5mmを超えると、例えば基板表面に乗り上げた部分の導体膜を研磨・除去する場合、スルーホール等を充填して形成した接続膜に応力が加わった際に、欠けやクラックが生じやすい。より好ましくは0.5〜3.0mmとすることによって、さらに欠陥の少ない接続膜を形成することできる。スルーホール等の深さは、基板設計において適宜決定されるが、欠陥の低減等信頼性確保の観点からは0.1〜3.0mmが好ましく、より好ましくは0.2〜1.5mmである。なお、スルーホール等の開口形状は、これを特に限定するものではなく、円形の他、楕円形、角形等であっても良い。この場合、短軸径等最短の開口幅をもって本発明におけるスルーホール等の径とする。また、スルーホール等の内壁面は基板表面に対して略垂直であるが、基板との密着性を高めるためには、テーパを付けて、原料粉末の噴射方向に対してスルーホール等の径を小さくすることも有効である。テーパ角θ、すなわち基板に垂直な方向とスルーホール等の内壁面がなす角度は、好ましくは0<θ≦30°である。 The size of the circuit board's through-holes is also constrained by the design of the circuit board, wiring, etc., but with the aerosol deposition method, the deposition speed is high and the deposition position can be scanned, so a wide aperture It is possible to respond to filling of through holes in the range and depth range. In particular, it is suitable for filling large-diameter or deep through holes that are difficult to fill by a printing method using a conductive paste. In the present invention, the diameter of the through hole or the like is preferably in the range of 0.05 to 5 mm. If the diameter of the through hole or the like is less than 0.05 mm, the through hole or the like is not sufficiently filled with the conductive material, and defects such as nests are likely to occur. On the other hand, when the thickness exceeds 5 mm, for example, when a portion of the conductor film that has run over the substrate surface is polished and removed, chipping or cracking is likely to occur when stress is applied to the connection film formed by filling the through holes. More preferably, by setting the thickness to 0.5 to 3.0 mm, a connection film with fewer defects can be formed. The depth of the through hole or the like is appropriately determined in the substrate design, but is preferably 0.1 to 3.0 mm, more preferably 0.2 to 1.5 mm from the viewpoint of ensuring reliability such as defect reduction. . The opening shape such as a through hole is not particularly limited, and may be an ellipse, a square or the like in addition to a circle. In this case, the shortest opening width such as the minor axis diameter is the diameter of the through hole or the like in the present invention. In addition, the inner wall surface of the through hole or the like is substantially perpendicular to the substrate surface, but in order to improve the adhesion to the substrate, a taper is provided and the diameter of the through hole or the like is increased with respect to the injection direction of the raw material powder. It is also effective to make it smaller. The taper angle θ, that is, the angle formed between the direction perpendicular to the substrate and the inner wall surface of the through hole or the like is preferably 0 <θ ≦ 30 °.
また、本発明においては、上記スルーホール等の径に応じて、導体膜形成に使用する原料粉末の粒径を選択する。スルーホール等の径が0.05mm以上1mm未満の場合は、導体膜形成に用いる原料粉末の平均粒径は1.0μm未満が望ましい。スルーホール等の径が0.05mm以上1mm未満と比較的小さい場合、粒径がかかる範囲を超えると、スルーホール等内に充填することが困難になり、十分な密着強度を有する接続膜が得られない。一方、スルーホール等の径が1mm以上5mm以下の場合は、平均粒径は1μm以上5μm未満が好ましい。平均粒径が1μm未満では、成膜効率が落ちるので大口径のスルーホール等を充填するには好ましくない。また、一般に原料粉末は微細になるほど高価になるため、コストの観点からも1μm以上の安価な原料粉末を用いることが好ましい。一方、粒径が5μm以上となると、エアロゾル化が困難になるとともに緻密な膜が得にくくなり、特に接続膜に比べて膜厚の薄い配線膜を連続して形成する場合に欠陥が多くなる。 Moreover, in this invention, the particle size of the raw material powder used for conductor film formation is selected according to the diameter of the said through hole. When the diameter of the through hole or the like is 0.05 mm or more and less than 1 mm, the average particle diameter of the raw material powder used for forming the conductor film is preferably less than 1.0 μm. When the diameter of the through hole is relatively small as 0.05 mm or more and less than 1 mm, if the particle size exceeds the range, it becomes difficult to fill the through hole and the like, and a connection film having sufficient adhesion strength is obtained. I can't. On the other hand, when the diameter of the through hole or the like is 1 mm or more and 5 mm or less, the average particle diameter is preferably 1 μm or more and less than 5 μm. If the average particle size is less than 1 μm, the film formation efficiency is lowered, and therefore it is not preferable for filling through holes with a large diameter. In general, since the raw material powder becomes more expensive as it becomes finer, it is preferable to use an inexpensive raw material powder of 1 μm or more from the viewpoint of cost. On the other hand, when the particle size is 5 μm or more, it becomes difficult to form an aerosol and it is difficult to obtain a dense film. In particular, defects are increased when a wiring film having a thickness smaller than that of the connection film is continuously formed.
また、本発明において、導電材料としては金属材料を用いる。かかる金属材料を用いることによって抵抗成分を抑え、配線・導通線としての機能を十分に発揮することができる。金属導電性材料は基板材種或いは用途に応じて選択できる。ここで、さらに抵抗成分を抑えるために金、銀、銅、アルミニウムのうち1又は2種以上を主成分とする金属導電性材料を用いることが好ましい。また、導電性の他、耐食性、耐はんだ喰われ性等他の機能を付加するために、白金やパラジウム或いはこれらを含む合金を用いることもできる。 In the present invention, a metal material is used as the conductive material. By using such a metal material, the resistance component can be suppressed and the function as a wiring / conduction line can be sufficiently exhibited. The metal conductive material can be selected according to the substrate material type or application. Here, in order to further suppress the resistance component, it is preferable to use a metal conductive material whose main component is one or more of gold, silver, copper, and aluminum. In addition to conductivity, platinum, palladium, or an alloy containing these can be used to add other functions such as corrosion resistance and solder erosion resistance.
本発明に係る導電体膜は成膜直後の状態で十分な密着強度を具備するが、成膜後さらに熱処理を施すことにより導電膜の密着強度をいっそう高めることができる。かかる熱処理は、成膜した金属導電性材料の融点−400℃から融点−100℃の温度範囲で行う。熱処理温度をかかる温度に限定したのは、熱処理温度が金属導電性材料の融点−400℃未満であると熱処理の効果が発揮されず、融点−100℃を超えると金属材料の溶解、基板との反応が生じるため好ましくないからである。より好ましくは、融点−300〜融点−200℃である。 The conductor film according to the present invention has a sufficient adhesion strength immediately after film formation, but the adhesion strength of the conductive film can be further increased by performing a heat treatment after the film formation. Such heat treatment is performed in a temperature range from the melting point of −400 ° C. to the melting point of −100 ° C. of the deposited metal conductive material. The reason for limiting the heat treatment temperature to such a temperature is that if the heat treatment temperature is lower than the melting point of the metal conductive material −400 ° C., the effect of the heat treatment is not exhibited. This is because a reaction occurs. More preferably, it is melting | fusing point -300-melting | fusing point -200 degreeC.
また、本発明では成膜方法としてエアロゾル・デポジション法を用いるが、該成膜方法を適用することによって非常に緻密な膜を形成することができる。すなわち、エアロゾル・デポジション法を適用することで、基板に形成した接続膜の断面において、最大径2μm超の空孔を縦10μm×横10μmの面積当たり0.1個以下とすることが可能である。なお、空孔の形状の最大幅をもって最大径とし、1000倍の断面観察において縦10μm×横10μmの正方形の視野10箇所について空孔を計数し、その平均をもって空孔数とした。接続膜中の空孔をかかる範囲とすることで、基板との高い密着性を確保し、成膜後に研磨等の加工を施した場合でも、欠けの発生を抑えることができる。 In the present invention, an aerosol deposition method is used as a film forming method. By applying the film forming method, a very dense film can be formed. In other words, by applying the aerosol deposition method, it is possible to reduce the number of pores with a maximum diameter of more than 2 μm to 0.1 or less per 10 μm × 10 μm area in the cross section of the connection film formed on the substrate. is there. The maximum width of the hole shape was defined as the maximum diameter, and the number of holes was counted for 10 square fields of 10 μm length × 10 μm width in cross section observation of 1000 times, and the average was used as the number of holes. By setting the pores in the connection film in such a range, high adhesion to the substrate can be ensured, and even when processing such as polishing is performed after film formation, the occurrence of chipping can be suppressed.
また、エアロゾル・デポジション法を適用することで、基板に形成した接続膜の断面において、空孔の最大径が2μm以下とすることができる。接続膜中の空孔をかかる範囲とすることで、成膜後に研磨等の加工を施した場合でも、欠け等の粗大な欠陥の発生を抑えることができる。上記空孔の最大径はより好ましくは1μm以下である。 In addition, by applying the aerosol deposition method, the maximum diameter of the pores can be 2 μm or less in the cross section of the connection film formed on the substrate. By setting the vacancies in the connection film in such a range, even when processing such as polishing is performed after film formation, generation of coarse defects such as chips can be suppressed. The maximum diameter of the holes is more preferably 1 μm or less.
さらに、エアロゾル・デポジション法では接続膜と配線膜を連続して形成することが可能であるため、特に接続膜と配線膜とで組成が異なる場合に、その接合部分において欠陥の少ない基板を得ることができる。接続膜と配線膜とではその機能の相違に起因して異なる材料特性が要求される場合がある。しかし、例えば、印刷法或いは印刷法とめっき法で接続膜と配線膜を組成の異なる金属導電材料で構成する場合、それぞれの膜を別工程で形成する必要があり、かかる場合には膜界面に亀裂等の欠陥が生じやすく、信頼性の高い基板を得ることが困難である。これに対し、エアロゾル・デポジション法で接続膜と配線膜を組成の異なる金属導電性材料で連続形成した場合、それぞれの膜のみならずその界面も欠陥の少ないものとすることができる。したがって、かかる接続膜と配線膜の構成を採用することで、高信頼性と高機能を併せ持った回路基板を提供することができる。 Furthermore, the aerosol deposition method allows the connection film and the wiring film to be formed continuously, so that a substrate with few defects is obtained at the joint, particularly when the composition differs between the connection film and the wiring film. be able to. The connection film and the wiring film may require different material characteristics due to the difference in function. However, for example, when the connection film and the wiring film are made of metal conductive materials having different compositions by the printing method or the printing method and the plating method, it is necessary to form each film in a separate process. Defects such as cracks are likely to occur, and it is difficult to obtain a highly reliable substrate. On the other hand, when the connection film and the wiring film are continuously formed of metal conductive materials having different compositions by the aerosol deposition method, not only each film but also its interface can have few defects. Therefore, by adopting such a configuration of the connection film and the wiring film, a circuit board having both high reliability and high function can be provided.
以下、本発明について図を参照しつつ実施例によって具体的に説明するが、これら実施例により本発明が限定されるものではない。 EXAMPLES Hereinafter, although an Example demonstrates this invention concretely, referring a figure, this invention is not limited by these Examples.
まず厚さ0.8mmのセラミック基板100に径3mmのスルーホール101を形成した(図2(a))。
First, a through
次に、スルーホール101が形成されたセラミック基板100の裏面にダイシング用テープ104を貼り付けた(図2(b))。
Next, a dicing
ダイシング用テープ104を裏面に貼り付けたセラミック基板100をエアロゾル・デポジション法による成膜装置(図1)のステージ(基板ホルダー)8にセラミック基板100の表面が下向きになるように固定した。
The
エアロゾル化室1に原料粉末2として平均粒径が1μmの銀の微粒子を配し、搬送用ガス9にはN2を準備した。また、ノズル6は幅5.0mm×スロット幅0.5mmのものを用いた。
Silver fine particles having an average particle diameter of 1 μm were arranged as the raw material powder 2 in the
基板と原料粉末、ノズルをセットした後、成膜室4とエアロゾル化室1をロータリーポンプで真空排気(荒引き)し、さらにメカニカルブースターポンプで排気した。このときの真空度は、1×10−1Paであった。さらに、エアロゾル化室1を振動させるとともに搬送用ガス9のN2をエアロゾル化室1に導入して銀の微粒子をエアロゾル化した後、搬送管3より成膜室4に搬送した。このときステージ(基板ホルダー)8をスルーホール101の径より若干広くスキャンさせ、スルーホール101内を銀の微粒子で充填した。
After setting the substrate, the raw material powder, and the nozzle, the film formation chamber 4 and the
さらに、ステージ(基板ホルダー)8のスキャン幅を広げ、セラミック基板100の表面に銀の微粒子による導電膜を形成する(図2(c))。なお、これらの成膜に要した時間は11分であった。 Further, the scanning width of the stage (substrate holder) 8 is widened, and a conductive film made of silver fine particles is formed on the surface of the ceramic substrate 100 (FIG. 2C). The time required for the film formation was 11 minutes.
導電膜形成後スルーホール101内に銀の微粒子で導電膜が形成されたセラミック基板100の裏面のダイシング用テープ104を剥がした。次にセラミック基板100の表面をステージ(基板ホルダー)8に合わせてセラミック基板を固定した。
After forming the conductive film, the dicing
表面と同様にセラミック基板100表面に銀の微粒子による導電膜を形成して、スルーホールに形成した接続膜を介して表面配線と裏面配線が電気的に接続された回路基板を得た(図2(d))。
Similarly to the surface, a conductive film made of silver fine particles was formed on the surface of the
次に、セラミック基板の両面に研摩処理を施した(図2(e))。こうして得られた基板のスルーホール接続膜11の断面研磨写真を図3に、さらに図3の写真の要部を模写した模式図を図4に示す。また、比較例として銀ペーストをスクリーン印刷した後、800℃で焼付けして得られた印刷法による導体膜の断面研磨写真を図5に、さらに図5の写真の要部を模写した模式図を図6に示す。図3から明らかなように、エアロゾル・デポジション法によって得られた導体膜は、印刷法によって得られたそれに比べて非常に緻密であり、空孔13も極めて少ない。また、表面12も平坦に形成することができた。なお、エアロゾル・デポジション法により形成した場合における縦10μm×横10μmの面積当たりの最大径2μm超の空孔数は0.1個であった。すなわち、エアロゾル・デポジション法により最大径2μm超の粗大な空孔の数を大幅に低減し、その数を0.1個以下とすることが可能であることがわかる。一方、比較例の導電膜15は、縦10μm×横10μmの面積当たりの最大径2μm超の空孔18、19の数は1.1個であった。なお、導体膜15は基板16上に成膜したものとした。符号17は組織観察用樹脂であり、比較例の導体膜15の表面に積層したものである。
Next, polishing treatment was performed on both surfaces of the ceramic substrate (FIG. 2 (e)). FIG. 3 shows a cross-sectional polished photograph of the through-
1エアロゾル化室、 2原料粉末、 3搬送管、 4成膜室、 5真空ポンプ、
6ノズル、 7ステージ(基板ホルダー)、 8基板、 9搬送ガス、
11スルーホール接続膜、 12膜表面、 13空孔、
15導体膜、 16基板、 17組織観察用樹脂、 18空孔、 19空孔、
100セラミックス基板、 101スルーホール、 103充填導体膜、
104ダイシング・テープ
1 aerosolization chamber 2 raw material powder 3 transfer tube 4
6 nozzles, 7 stages (substrate holder), 8 substrates, 9 carrier gas,
11 through-hole connection film, 12 film surface, 13 holes,
15 conductor film, 16 substrate, 17 structure observation resin, 18 holes, 19 holes,
100 ceramic substrate, 101 through hole, 103 filled conductor film,
104 dicing tape
Claims (5)
5. The circuit board according to claim 3, wherein the connection film and the wiring film have different compositions as conductive materials.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004053141A JP2005244005A (en) | 2004-02-27 | 2004-02-27 | Method for manufacturing circuit board and circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004053141A JP2005244005A (en) | 2004-02-27 | 2004-02-27 | Method for manufacturing circuit board and circuit board |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005244005A true JP2005244005A (en) | 2005-09-08 |
Family
ID=35025405
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004053141A Pending JP2005244005A (en) | 2004-02-27 | 2004-02-27 | Method for manufacturing circuit board and circuit board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005244005A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008205014A (en) * | 2007-02-16 | 2008-09-04 | Fujitsu Ltd | Method of manufacturing wiring board |
JP2010129934A (en) * | 2008-11-30 | 2010-06-10 | Sintokogio Ltd | Glass circuit board and method of manufacturing the same |
KR100972689B1 (en) * | 2009-09-03 | 2010-07-27 | 서울대학교산학협력단 | Apparatus and method of forming conductive track on substrate at room temperature using particles |
KR100978664B1 (en) | 2008-10-23 | 2010-08-30 | 삼성전기주식회사 | Non-sintered multi-layer ceramic substrate and Manufacturing method of non-shrinking multi-layer ceramic substrate |
-
2004
- 2004-02-27 JP JP2004053141A patent/JP2005244005A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008205014A (en) * | 2007-02-16 | 2008-09-04 | Fujitsu Ltd | Method of manufacturing wiring board |
KR100978664B1 (en) | 2008-10-23 | 2010-08-30 | 삼성전기주식회사 | Non-sintered multi-layer ceramic substrate and Manufacturing method of non-shrinking multi-layer ceramic substrate |
JP2010129934A (en) * | 2008-11-30 | 2010-06-10 | Sintokogio Ltd | Glass circuit board and method of manufacturing the same |
KR100972689B1 (en) * | 2009-09-03 | 2010-07-27 | 서울대학교산학협력단 | Apparatus and method of forming conductive track on substrate at room temperature using particles |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5431598B2 (en) | Metallized substrate, metal paste composition, and method for producing metallized substrate | |
KR20150103653A (en) | Ceramic wiring substrate, semiconductor device, and method for manufacturing ceramic wiring substrate | |
US20110045209A1 (en) | Continuous or discrete metallization layer on a ceramic substrate | |
TW201332406A (en) | Metallized via-holed ceramic substrate, and method for manufacture thereof | |
JP2011518336A (en) | MEMS probe card and manufacturing method thereof | |
US8623225B2 (en) | Production method of metallized ceramic substrate | |
JP4372669B2 (en) | Device mounting substrate manufacturing method | |
JP2005244005A (en) | Method for manufacturing circuit board and circuit board | |
JP2009289587A (en) | Conductive paste composition | |
JP4087090B2 (en) | Functional device mounting board | |
JP7339538B2 (en) | Metal-ceramic laminate | |
JP5989879B2 (en) | Metallized ceramic via substrate and method for manufacturing the same | |
KR20110055272A (en) | Printed circuit board comprising deposited solder layer and manufacturing method thereof | |
KR100942944B1 (en) | Method for Manufacturing of Multi-layer Thin film Substrate and the multi-layer Thin film Substrate | |
JP4264091B2 (en) | Wiring board manufacturing method | |
US6471805B1 (en) | Method of forming metal contact pads on a metal support substrate | |
JP2007095716A (en) | Complex, semiconductor manufacturing device susceptor provided therewith and power module | |
JP2000154081A (en) | Ceramic parts and their production | |
JPH1065294A (en) | Ceramic wiring board and manufacture thereof | |
JP4334659B2 (en) | Ceramic wiring board and manufacturing method thereof | |
JP2001122680A (en) | Glass ceramic substrate and method of producing the same | |
JP2010109068A (en) | Wiring board, and method of manufacturing the same | |
JP5313526B2 (en) | Conductive paste for low-temperature fired multilayer substrates | |
WO2023068298A1 (en) | Chip-type ceramic component | |
CN101303911A (en) | Conductive paste composition |