JP2005242366A - 可変キー長を有する初期ラウンドキーに対応する暗号ラウンドキーと復号ラウンドキーとを選択的に発生させるキースケジュラ - Google Patents
可変キー長を有する初期ラウンドキーに対応する暗号ラウンドキーと復号ラウンドキーとを選択的に発生させるキースケジュラ Download PDFInfo
- Publication number
- JP2005242366A JP2005242366A JP2005054965A JP2005054965A JP2005242366A JP 2005242366 A JP2005242366 A JP 2005242366A JP 2005054965 A JP2005054965 A JP 2005054965A JP 2005054965 A JP2005054965 A JP 2005054965A JP 2005242366 A JP2005242366 A JP 2005242366A
- Authority
- JP
- Japan
- Prior art keywords
- key
- key data
- output
- bits
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
- H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60L—PROPULSION OF ELECTRICALLY-PROPELLED VEHICLES; SUPPLYING ELECTRIC POWER FOR AUXILIARY EQUIPMENT OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRODYNAMIC BRAKE SYSTEMS FOR VEHICLES IN GENERAL; MAGNETIC SUSPENSION OR LEVITATION FOR VEHICLES; MONITORING OPERATING VARIABLES OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRIC SAFETY DEVICES FOR ELECTRICALLY-PROPELLED VEHICLES
- B60L8/00—Electric propulsion with power supply from forces of nature, e.g. sun or wind
- B60L8/006—Converting flow of air into electric energy, e.g. by using wind turbines
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60K—ARRANGEMENT OR MOUNTING OF PROPULSION UNITS OR OF TRANSMISSIONS IN VEHICLES; ARRANGEMENT OR MOUNTING OF PLURAL DIVERSE PRIME-MOVERS IN VEHICLES; AUXILIARY DRIVES FOR VEHICLES; INSTRUMENTATION OR DASHBOARDS FOR VEHICLES; ARRANGEMENTS IN CONNECTION WITH COOLING, AIR INTAKE, GAS EXHAUST OR FUEL SUPPLY OF PROPULSION UNITS IN VEHICLES
- B60K16/00—Arrangements in connection with power supply of propulsion units in vehicles from forces of nature, e.g. sun or wind
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60K—ARRANGEMENT OR MOUNTING OF PROPULSION UNITS OR OF TRANSMISSIONS IN VEHICLES; ARRANGEMENT OR MOUNTING OF PLURAL DIVERSE PRIME-MOVERS IN VEHICLES; AUXILIARY DRIVES FOR VEHICLES; INSTRUMENTATION OR DASHBOARDS FOR VEHICLES; ARRANGEMENTS IN CONNECTION WITH COOLING, AIR INTAKE, GAS EXHAUST OR FUEL SUPPLY OF PROPULSION UNITS IN VEHICLES
- B60K16/00—Arrangements in connection with power supply of propulsion units in vehicles from forces of nature, e.g. sun or wind
- B60K2016/006—Arrangements in connection with power supply of propulsion units in vehicles from forces of nature, e.g. sun or wind wind power driven
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60Y—INDEXING SCHEME RELATING TO ASPECTS CROSS-CUTTING VEHICLE TECHNOLOGY
- B60Y2200/00—Type of vehicle
- B60Y2200/90—Vehicles comprising electric prime movers
- B60Y2200/91—Electric vehicles
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/12—Details relating to cryptographic hardware or logic circuitry
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/24—Key scheduling, i.e. generating round keys or sub-keys for block encryption
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/70—Wind energy
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
- Y02T10/00—Road transport of goods or passengers
- Y02T10/60—Other road transportation technologies with climate change mitigation effect
- Y02T10/7072—Electromobility specific charging systems or methods for batteries, ultracapacitors, supercapacitors or double-layer capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Life Sciences & Earth Sciences (AREA)
- Sustainable Development (AREA)
- Sustainable Energy (AREA)
- Power Engineering (AREA)
- Transportation (AREA)
- Mechanical Engineering (AREA)
- Storage Device Security (AREA)
Abstract
【解決手段】キー保存部、キー演算部、及びキー出力部を備えることを特徴とするキースケジュラ。キー保存部は、ロードイネーブル信号とクロック信号とに応答して、演算キーデータと保存キーデータのうちいずれか一つを入力キーデータとして受信して保存し、保存された入力キーデータを保存キーデータとして出力する。キー演算部は、演算制御信号に応答して保存キーデータを演算し、その演算結果として演算キーデータを出力する。キー出力部は、出力制御信号に応答して入力キーデータと保存キーデータのうち一部を選択して、暗号ラウンドキーまたは復号ラウンドキーとして出力する。
【選択図】図3
Description
また、本発明によるキースケジュラは、初期ラウンドキー長によって一部レジスタの出力信号がトグリングされることを防止して、消耗電流を減少させることができる。
ここで、各クロックサイクル別に、キースケジュラ700により発生する第1復号ラウンドキーDRKEY1は、次の表で示すことができる。
まず、キースケジュラ700が初期キーデータw[0]〜w[7]を含む第3初期ラウンドキーEIKEY3を受信する場合、第3復号ラウンドキーDRKEY3を発生させる過程を説明する。
701 キー保存部
702 キー演算部
703 キー出力部
711〜718 第1ないし第8ロードイネーブル回路
721〜728 第1ないし第8レジスタ
731〜738 第1ないし第8チェーン演算器
739 独立演算器
741〜743 第1ないし第3選択回路
751 ワードローテーション部
752 ワード置換部
753 ラウンド定数発生器
761〜768 第1ないし第8内部選択回路
770 出力選択部
Claims (30)
- 暗号化/復号化装置の暗号化または復号化動作に必要なラウンドキーを生成するキースケジュラにおいて、
ロードイネーブル信号とクロック信号とに応答して、演算キーデータと保存キーデータのうちいずれか一つを入力キーデータとして受信して保存し、保存された前記入力キーデータを前記保存キーデータとして出力するキー保存部と、
演算制御信号に応答して前記保存キーデータを演算し、その演算結果として前記演算キーデータを出力するキー演算部と、
出力制御信号に応答して、前記入力キーデータと前記保存キーデータのうち一部を選択して、暗号ラウンドキーまたは復号ラウンドキーとして出力するキー出力部と、を備えることを特徴とするキースケジュラ。 - 前記キー保存部は、外部から初期キーデータが受信される時、前記ロードイネーブル信号と前記クロック信号とに応答して前記初期キーデータを保存し、保存された前記初期キーデータを前記保存キーデータとして出力することを特徴とする請求項1に記載のキースケジュラ。
- 前記初期キーデータのそれぞれはN(Nは自然数)ビットであり、
受信される前記初期キーデータの大きさによって、前記キー出力部から出力される前記暗号ラウンドキーの個数及び前記復号ラウンドキーの個数、前記キー演算部により行われる演算動作の反復回数が決定されることを特徴とする請求項2に記載のキースケジュラ。 - 前記キー演算部は、前記演算制御信号に応答して、前記初期キーデータの全体ビット数がJ(Jは、前記Nより大きい自然数)ビットである時、前記演算動作をR(Rは、前記Nより小さい自然数)回反復的に行い、前記初期キーデータの全体ビット数がK(Kは、前記Jより大きい自然数)ビットである時、前記演算動作をS(Sは、前記Rより大きく、前記Nより小さい自然数)回反復的に行い、前記初期キーデータの全体ビット数がL(Lは、前記Kより大きい自然数)ビットである時、前記演算動作をT(Tは、前記Sより大きく、前記Nより小さい自然数)回反復的に行うことを特徴とする請求項3に記載のキースケジュラ。
- 前記キー出力部は、前記出力制御信号に応答して、前記初期キーデータの全体ビット数が前記Jビットである時、それぞれ前記Jビットを含む前記R個の前記暗号ラウンドキーまたは前記復号ラウンドキーを順次に発生させ、前記初期キーデータの全体ビット数が前記Kビットである時、それぞれ前記Jビットを含む前記S個の前記暗号ラウンドキーまたは前記復号ラウンドキーを順次に発生させ、前記初期キーデータの全体ビット数がLビットである時、それぞれ前記Jビットを含む前記T個の前記暗号ラウンドキーまたは前記復号ラウンドキーを順次に発生させることを特徴とする請求項4に記載のキースケジュラ。
- 前記キー出力部は、前記出力制御信号に応答して、前記R番目または前記S番目または前記T番目に出力した前記暗号ラウンドキーを、一番目ラウンドの前記復号ラウンドキーとして出力することを特徴とする請求項1に記載のキースケジュラ。
- 前記キー演算部は、前記演算動作を前記初期キーデータの全体ビット数が前記Jビットである時に2R回、前記初期キーデータの全体ビット数が前記Kビットである時に2S回、前記初期キーデータの全体ビット数が前記Lビットである時に2T回それぞれ反復的に行うことを特徴とする請求項1に記載のキースケジュラ。
- 前記キー演算部が前記演算動作をR−1回またはS−1回またはT−1回反復的に行う間に、前記キー出力部はディセーブルされ、前記キー演算部が前記R回目または前記S回目または前記T回目前記演算動作を行う時、前記キー出力部がイネーブルされて、前記復号ラウンドキーの出力動作を始めることを特徴とする請求項1に記載のキースケジュラ。
- 前記初期キーデータの全体ビット数が前記Jビットである時、前記キー保存部は、前記クロック信号の1周期ごとに前記入力キーデータを保存し、前記初期キーデータの全体ビット数が前記Kビットである時、前記キー保存部は、前記クロック信号の2周期ごとに前記入力キーデータを保存し、前記初期キーデータの全体ビット数が前記Lビットである時、前記キー保存部は、前記クロック信号の一周期ごとに前記入力キーデータのうち一部を保存することを特徴とする請求項1に記載のキースケジュラ。
- 前記キー保存部は、
前記ロードイネーブル信号に応答して、前記演算キーデータと前記保存キーデータのうちいずれか一つを前記入力キーデータとしてそれぞれ出力するロードイネーブル回路と、
前記クロック信号に応答して、前記ロードイネーブル回路から受信される前記入力キーデータをそれぞれ保存し、保存された前記入力キーデータを前記保存キーデータとしてそれぞれ出力するレジスタと、を備えることを特徴とする請求項1に記載のキースケジュラ。 - 前記ロードイネーブル信号のそれぞれは、一対の前記ロードイネーブル回路に印加されることを特徴とする請求項10に記載のキースケジュラ。
- 前記ロードイネーブル回路は、前記ロードイネーブル信号がイネーブルされる時、前記演算キーデータを前記入力キーデータとして出力し、前記ロードイネーブル信号がディセーブルされる時、前記保存キーデータを前記入力キーデータとして出力することを特徴とする請求項9に記載のキースケジュラ。
- 前記初期キーデータの全体ビット数が前記Jビットまたは前記Kビットである時、前記ロードイネーブル回路のうち一部が動作し、前記初期キーデータの全体ビット数が前記Lビットである時、前記ロードイネーブル回路がいずれも動作することを特徴とする請求項12に記載のキースケジュラ。
- 前記初期キーデータの全体ビット数が前記Jビットである時に動作する前記ロードイネーブル回路の数は、前記初期キーデータの全体ビット数が前記Kビットである時に動作する前記ロードイネーブル回路の数より小さいことを特徴とする請求項10に記載のキースケジュラ。
- 前記キー保存部に含まれる前記ロードイネーブル回路及び前記レジスタの数は、それぞれL/N個であることを特徴とする請求項10に記載のキースケジュラ。
- 前記キー演算部は、
前記レジスタのそれぞれに対応するように配置され、相互直列連結されて前記保存キーデータと変換キーデータとに応答して、前記演算キーデータをそれぞれ出力するチェーン演算器と、
置換キーデータとラウンド定数とを論理演算して、前記変換キーデータを出力する独立演算器と、を備えることを特徴とする請求項1に記載のキースケジュラ。 - 前記チェーン演算器と前記独立演算器は、それぞれ排他的OR演算を行うことを特徴とする請求項16に記載のキースケジュラ。
- 前記チェーン演算器のうち第1チェーン演算器は、前記変換キーデータと前記保存キーデータのうち第1保存キーデータとを論理演算して、前記演算キーデータのうち第1演算キーデータを出力し、残りの前記チェーン演算器のそれぞれは、先端のチェーン演算器から受信される前記演算キーデータと、対応する前記レジスタから受信される前記保存キーデータとを論理演算して前記演算キーデータを出力することを特徴とする請求項16に記載のキースケジュラ。
- 前記出力制御信号は、内部選択信号と出力選択信号とを含み、
前記キー出力部は、
前記内部選択信号に応答して、前記入力キーデータと前記保存キーデータのうちいずれか一つを選択して、出力キーデータとしてそれぞれ出力する内部選択回路と、
前記内部選択回路から前記出力キーデータを受信し、前記出力選択信号に応答して前記出力キーデータのうち一部を選択して、前記暗号ラウンドキーまたは前記復号ラウンドキーとして出力する出力選択部と、を備えることを特徴とする請求項16に記載のキースケジュラ。 - 前記内部選択信号のそれぞれは、一対の前記内部選択回路に印加されることを特徴とする請求項19に記載のキースケジュラ。
- 前記内部選択回路は、前記内部選択信号がイネーブルされる時、前記演算キーデータを選択して前記出力キーデータとして出力し、前記内部選択信号がディセーブルされる時、前記保存キーデータを選択して前記出力キーデータとして出力することを特徴とする請求項20に記載のキースケジュラ。
- 前記演算制御信号は、第1ないし第4演算制御信号を含み、
前記キー演算部は、
前記第1演算制御信号に応答して、第1チェーン演算器から出力されるいずれか一つの演算キーデータと前記置換キーデータのうちいずれか一つを選択して、その選択された結果を次のチェーン演算器に出力する第1選択回路と、
前記第2及び第3演算制御信号に応答して、第1内部選択回路、第2内部選択回路、及び第3内部選択回路からそれぞれ出力される第1出力キーデータ、第2出力キーデータ、及び第3出力キーデータのうちいずれか一つを出力する第2選択回路と、
前記第2選択回路から受信される前記出力キーデータのビットを、設定された回数の間にローテーションして、ローテーションキーデータを出力するワードローテーション部と、
前記第4演算制御信号に応答して、前記ローテーションキーデータと前記演算キーデータのうちいずれか一つを出力する第3選択回路と、
前記ローテーションキーデータと前記演算キーデータのうち受信されるいずれか一つを、置換テーブルを利用して前記置換キーデータに置換して出力するワード置換部と、
前記ラウンド定数を発生させて前記独立演算器に出力するラウンド定数発生器と、をさらに備えることを特徴とする請求項6に記載のキースケジュラ。 - 前記第1演算制御信号は、前記初期キーデータの全体ビット数が前記Jビットまたは前記Kビットである時にディセーブルされ、前記初期キーデータの全体ビット数が前記Lビットである時に、クロックサイクルごとに交互的にイネーブル及びディセーブルされ、
前記初期キーデータの全体ビット数が前記Jビットである時、前記第2及び第3演算制御信号がいずれもディセーブルされ、前記初期キーデータの全体ビット数が前記Kビットである時、前記第2演算制御信号がイネーブルされ、前記第3演算制御信号がディセーブルされ、前記初期キーデータの全体ビット数が前記Lビットである時、前記第2演算制御信号がディセーブルされ、前記第3演算制御信号がイネーブルされ、
前記第4演算制御信号は、前記初期キーデータの全体ビット数が前記Jビットまたは前記Kビットである時にディセーブルされ、前記初期キーデータの全体ビット数が前記Lビットである時に、クロックサイクルごとに交互的にディセーブル及びイネーブルされ、
JはKより小さく、KはLより小さいことを特徴とする請求項22に記載のキースケジュラ。 - 前記第1選択回路は、前記第1演算制御信号がイネーブルされる時に前記置換キーデータを出力し、前記第1演算制御信号がディセーブルされる時に前記演算キーデータを出力し、
前記第2選択回路は、前記第2及び第3演算制御信号がディセーブルされる時に前記第1出力キーデータを出力し、前記第2演算制御信号がイネーブルされて前記第3演算制御信号がディセーブルされる時に前記第2出力キーデータを出力し、前記第2演算制御信号がディセーブルされて前記第3演算制御信号がイネーブルされる時に前記第3出力キーデータを出力し、
前記第3選択回路は、前記第4演算制御信号がイネーブルされる時に前記ローテーションキーデータを出力し、前記第4演算制御信号がディセーブルされる時に前記ローテーションキーデータを出力することを特徴とする請求項23に記載のキースケジュラ。 - 前記出力キーデータの全体ビット数は、前記Jビット、前記Kビット、及び前記Lビットのうちいずれか一つであり、
前記出力選択部は、クロックサイクルごとに前記出力キーデータのうち前記Jビットの出力キーデータを選択して、前記暗号ラウンドキーまたは前記復号ラウンドキーとして出力することを特徴とする請求項22に記載のキースケジュラ。 - 前記キー保存部は、
前記クロック信号に応答して前記演算キーデータをそれぞれ保存し、保存された前記演算キーデータを前記保存キーデータとしてそれぞれ出力するレジスタと、
前記ロードイネーブル信号に応答して、前記クロック信号を前記レジスタにそれぞれ供給するか、または供給を中断するクロックゲート回路と、を備えることを特徴とする請求項1に記載のキースケジュラ。 - データを暗号化するか、または復号化するシステムにおいて、前記システムは、
コントローラと、
プロセッサと、
キースケジュラと、を備え、
前記コントローラは、前記プロセッサと前記キースケジュラとを制御し、前記プロセッサは、前記キースケジュラにより発生する暗号化または復号化キーに基づいてデータを暗号化して復号化し、
前記キースケジュラは、
ロードイネーブル信号とクロック信号とに応答して、演算キーデータと保存キーデータのうちいずれか一つを入力キーデータとして受信して保存し、保存された前記入力キーデータを前記保存キーデータとして出力するキー保存部と、
演算制御信号に応答して前記保存キーデータを演算し、その演算結果として前記演算キーデータを出力するキー演算部と、
出力制御信号に応答して前記入力キーデータと前記保存キーデータのうち一部を選択して、暗号ラウンドキーまたは復号ラウンドキーとして出力するキー出力部と、を備えることを特徴とするシステム。 - 前記キー保存部は、
外部から初期キーデータが受信される時、前記ロードイネーブル信号と前記クロック信号とに応答して前記初期キーデータを保存し、保存された前記初期キーデータを前記保存キーデータとして出力することを特徴とする請求項27に記載のシステム。 - 前記初期キーデータのそれぞれはN(Nは自然数)ビットであり、
受信される前記初期キーデータの大きさによって、前記キー出力部から出力される前記暗号ラウンドキーの個数及び前記復号ラウンドキーの個数、前記キー演算部により行われる演算動作の反復回数が決定されることを特徴とする請求項27に記載のシステム。 - 前記キー演算部は、
前記演算制御信号に応答して、前記初期キーデータの全体ビット数がJ(Jは、前記Nより大きい自然数)ビットである時、前記演算動作をR(Rは、前記Nより小さい自然数)回反復的に行い、前記初期キーデータの全体ビット数がK(Kは、前記Jより大きい自然数)ビットである時、前記演算動作をS(Sは、前記Rより大きく、前記Nより小さい自然数)回反復的に行い、前記初期キーデータの全体ビット数がL(Lは、前記Kより大きい自然数)ビットである時、前記演算動作をT(Tは、前記Sより大きく、前記Nより小さい自然数)回反復的に行うことを特徴とする請求項27に記載のシステム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2004-012992 | 2004-02-26 | ||
KR1020040012992A KR20050087271A (ko) | 2004-02-26 | 2004-02-26 | 가변 키 길이를 가지는 초기 라운드 키에 대응하는 암호라운드 키와 복호 라운드 키를 선택적으로 발생하는 키스케쥴 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005242366A true JP2005242366A (ja) | 2005-09-08 |
JP4740611B2 JP4740611B2 (ja) | 2011-08-03 |
Family
ID=34880297
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005054965A Active JP4740611B2 (ja) | 2004-02-26 | 2005-02-28 | 可変キー長を有する初期ラウンドキーに対応する暗号ラウンドキーと復号ラウンドキーとを選択的に発生させるキースケジュラ |
Country Status (4)
Country | Link |
---|---|
US (1) | US7606365B2 (ja) |
JP (1) | JP4740611B2 (ja) |
KR (1) | KR20050087271A (ja) |
DE (1) | DE102005010779B4 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20050087271A (ko) * | 2004-02-26 | 2005-08-31 | 삼성전자주식회사 | 가변 키 길이를 가지는 초기 라운드 키에 대응하는 암호라운드 키와 복호 라운드 키를 선택적으로 발생하는 키스케쥴 장치 |
CN101167301B (zh) * | 2005-04-27 | 2011-02-16 | 松下电器产业株式会社 | 机密信息处理用主机及机密信息处理方法 |
US9191198B2 (en) | 2005-06-16 | 2015-11-17 | Hewlett-Packard Development Company, L.P. | Method and device using one-time pad data |
US8842839B2 (en) * | 2005-09-29 | 2014-09-23 | Hewlett-Packard Development Company, L.P. | Device with multiple one-time pads and method of managing such a device |
US20070177424A1 (en) * | 2005-09-29 | 2007-08-02 | Martin Sadler | Device with n-time pad and a method of managing such a pad |
US7949130B2 (en) | 2006-12-28 | 2011-05-24 | Intel Corporation | Architecture and instruction set for implementing advanced encryption standard (AES) |
US8879727B2 (en) * | 2007-08-31 | 2014-11-04 | Ip Reservoir, Llc | Method and apparatus for hardware-accelerated encryption/decryption |
US8520845B2 (en) * | 2007-06-08 | 2013-08-27 | Intel Corporation | Method and apparatus for expansion key generation for block ciphers |
KR100949538B1 (ko) * | 2008-09-09 | 2010-03-25 | 한국전자통신연구원 | Aes 라인달 알고리즘을 이용하는 암호화 및 복호화 장치와 그 방법 |
US8958550B2 (en) * | 2011-09-13 | 2015-02-17 | Combined Conditional Access Development & Support. LLC (CCAD) | Encryption operation with real data rounds, dummy data rounds, and delay periods |
GB2508052A (en) * | 2012-11-18 | 2014-05-21 | Nds Ltd | Glitch resistant device |
US9135834B2 (en) * | 2013-04-30 | 2015-09-15 | The United Sates of America as represented by the Secretary of the Air Force | Apparatus and method to prevent side channel power attacks in advanced encryption standard using floating point operation |
EP2996277B1 (en) * | 2014-09-10 | 2018-11-14 | Nxp B.V. | Securing a crytographic device against implementation attacks |
KR102033351B1 (ko) * | 2017-08-22 | 2019-10-17 | 국민대학교산학협력단 | 컴퓨터 실행 가능한 경량 화이트박스 암호화 방법 및 장치 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003015522A (ja) * | 2001-06-28 | 2003-01-17 | Fujitsu Ltd | 暗号回路 |
JP2003216024A (ja) * | 2002-01-28 | 2003-07-30 | Fujitsu Ltd | 暗号回路 |
JP2004038103A (ja) * | 2002-07-08 | 2004-02-05 | Fujitsu Ltd | 暗号回路 |
JP2005077517A (ja) * | 2003-08-28 | 2005-03-24 | Mitsumi Electric Co Ltd | 暗号化/復号化装置及び暗号化/復号化方法 |
JP2005527853A (ja) * | 2002-05-23 | 2005-09-15 | アトメル・コーポレイション | 高度暗号化規格(aes)のハードウェア暗号法エンジン |
JP2006527865A (ja) * | 2003-06-16 | 2006-12-07 | エレクトロニクス アンド テレコミュニケーションズ リサーチ インスチチュート | ラインドールブロック暗号化装置、及びその暗号化並びに復号化方法 |
JP2007500376A (ja) * | 2003-05-23 | 2007-01-11 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 鍵拡大機能の低メモリハードウェア実施のための方法および装置 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5511123A (en) * | 1994-08-04 | 1996-04-23 | Northern Telecom Limited | Symmetric cryptographic system for data encryption |
JP3992742B2 (ja) * | 1996-05-20 | 2007-10-17 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | データブロックおよび鍵を非線形的に結合する暗号方法および装置 |
US5745577A (en) * | 1996-07-25 | 1998-04-28 | Northern Telecom Limited | Symmetric cryptographic system for data encryption |
KR100389902B1 (ko) * | 1997-06-23 | 2003-09-22 | 삼성전자주식회사 | 차분해독법과선형해독법에대하여안전성을보장하는고속블럭암호화방법 |
US6243470B1 (en) * | 1998-02-04 | 2001-06-05 | International Business Machines Corporation | Method and apparatus for advanced symmetric key block cipher with variable length key and block |
JP2000056679A (ja) * | 1998-08-11 | 2000-02-25 | Fujitsu Ltd | Desの鍵スケジュール装置 |
ES2244639T3 (es) * | 2000-08-03 | 2005-12-16 | Koninklijke Philips Electronics N.V. | Transformacion lineal para cifrado de claves simetricas. |
US20020061107A1 (en) * | 2000-09-25 | 2002-05-23 | Tham Terry K. | Methods and apparatus for implementing a cryptography engine |
US7142671B2 (en) * | 2000-12-13 | 2006-11-28 | Broadcom Corporation | Methods and apparatus for implementing a cryptography engine |
US7502463B2 (en) * | 2000-12-13 | 2009-03-10 | Broadcom Corporation | Methods and apparatus for implementing a cryptography engine |
US7366300B2 (en) * | 2000-12-13 | 2008-04-29 | Broadcom Corporation | Methods and apparatus for implementing a cryptography engine |
KR100525389B1 (ko) * | 2001-01-17 | 2005-11-02 | 엘지전자 주식회사 | 실시간 입력 스트림의 암호화/복호화 장치 |
US7280657B2 (en) * | 2001-06-13 | 2007-10-09 | Itt Manufacturing Enterprises, Inc. | Data encryption and decryption system and method using merged ciphers |
US20030086564A1 (en) * | 2001-09-05 | 2003-05-08 | Kuhlman Douglas A. | Method and apparatus for cipher encryption and decryption using an s-box |
GB0121793D0 (en) * | 2001-09-08 | 2001-10-31 | Amphion Semiconductor Ltd | An apparatus for generating encryption/decryption keys |
KR20030051111A (ko) | 2001-12-18 | 2003-06-25 | 신경욱 | AES Rijndael(라인달) 암호 알고리듬의 하드웨어 구현을위한 라운드 처리부 회로 및 온라인 라운드 키 생성 회로 |
GB0214620D0 (en) | 2002-06-25 | 2002-08-07 | Koninkl Philips Electronics Nv | Round key generation for AES rijndael block cipher |
US20040047466A1 (en) * | 2002-09-06 | 2004-03-11 | Joel Feldman | Advanced encryption standard hardware accelerator and method |
US20060198524A1 (en) * | 2003-05-14 | 2006-09-07 | Sexton Bonnie C | Hardware implementation of the mixcolumn/invmiscolumn functions |
KR100546375B1 (ko) * | 2003-08-29 | 2006-01-26 | 삼성전자주식회사 | 자체 오류 감지 기능을 강화한 상호 의존적 병렬 연산방식의 하드웨어 암호화 장치 및 그 하드웨어 암호화 방법 |
KR20050087271A (ko) * | 2004-02-26 | 2005-08-31 | 삼성전자주식회사 | 가변 키 길이를 가지는 초기 라운드 키에 대응하는 암호라운드 키와 복호 라운드 키를 선택적으로 발생하는 키스케쥴 장치 |
US7561689B2 (en) * | 2004-06-17 | 2009-07-14 | Agere Systems Inc. | Generating keys having one of a number of key sizes |
US7715555B2 (en) * | 2004-09-07 | 2010-05-11 | Broadcom Corporation | Method and system for extending advanced encryption standard (AES) operations for enhanced security |
US8538015B2 (en) * | 2007-03-28 | 2013-09-17 | Intel Corporation | Flexible architecture and instruction for advanced encryption standard (AES) |
-
2004
- 2004-02-26 KR KR1020040012992A patent/KR20050087271A/ko not_active IP Right Cessation
-
2005
- 2005-01-11 US US11/032,118 patent/US7606365B2/en active Active
- 2005-02-25 DE DE102005010779A patent/DE102005010779B4/de not_active Expired - Fee Related
- 2005-02-28 JP JP2005054965A patent/JP4740611B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003015522A (ja) * | 2001-06-28 | 2003-01-17 | Fujitsu Ltd | 暗号回路 |
JP2003216024A (ja) * | 2002-01-28 | 2003-07-30 | Fujitsu Ltd | 暗号回路 |
JP2005527853A (ja) * | 2002-05-23 | 2005-09-15 | アトメル・コーポレイション | 高度暗号化規格(aes)のハードウェア暗号法エンジン |
JP2004038103A (ja) * | 2002-07-08 | 2004-02-05 | Fujitsu Ltd | 暗号回路 |
JP2007500376A (ja) * | 2003-05-23 | 2007-01-11 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 鍵拡大機能の低メモリハードウェア実施のための方法および装置 |
JP2006527865A (ja) * | 2003-06-16 | 2006-12-07 | エレクトロニクス アンド テレコミュニケーションズ リサーチ インスチチュート | ラインドールブロック暗号化装置、及びその暗号化並びに復号化方法 |
JP2005077517A (ja) * | 2003-08-28 | 2005-03-24 | Mitsumi Electric Co Ltd | 暗号化/復号化装置及び暗号化/復号化方法 |
Also Published As
Publication number | Publication date |
---|---|
DE102005010779A1 (de) | 2005-09-22 |
DE102005010779B4 (de) | 2010-07-08 |
US20050190923A1 (en) | 2005-09-01 |
KR20050087271A (ko) | 2005-08-31 |
US7606365B2 (en) | 2009-10-20 |
JP4740611B2 (ja) | 2011-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4740611B2 (ja) | 可変キー長を有する初期ラウンドキーに対応する暗号ラウンドキーと復号ラウンドキーとを選択的に発生させるキースケジュラ | |
US9843441B2 (en) | Compact, low power advanced encryption standard circuit | |
JP4890976B2 (ja) | 暗号処理装置 | |
US8411853B2 (en) | Alternate galois field advanced encryption standard round | |
Chu et al. | Low area memory-free FPGA implementation of the AES algorithm | |
US7561689B2 (en) | Generating keys having one of a number of key sizes | |
EP3839788A1 (en) | Bit-length parameterizable cipher | |
WO2009031883A1 (en) | Encryption processor | |
Ramu et al. | Performance optimised architectures of Piccolo block cipher for low resource IoT applications | |
Dao et al. | An energy efficient aes encryption core for hardware security implementation in iot systems | |
JP2010245881A (ja) | 暗号処理装置 | |
JP3940714B2 (ja) | 演算装置、および、暗号・復号演算装置 | |
US20140369499A1 (en) | Cryptographic device, cryptographic processing method, and cryptographic processing program | |
KR100478974B1 (ko) | 직렬 유한체 승산기 | |
KR20030051111A (ko) | AES Rijndael(라인달) 암호 알고리듬의 하드웨어 구현을위한 라운드 처리부 회로 및 온라인 라운드 키 생성 회로 | |
KR101662291B1 (ko) | 경량 블록암호 lea 기반 암호화 및 복호화 장치 | |
Kotegawa et al. | Optimization of hardware implementations with high-level synthesis of authenticated encryption | |
KR20020087331A (ko) | 부분 라운드간 파이프라인 기법을 이용한 AES Rijndael암호 및 복호 회로 | |
Hinds et al. | An asynchronous advanced encryption standard core design for energy efficiency | |
KR100986226B1 (ko) | 연산 장치 및 암호화/복호화 장치 | |
KR20020007113A (ko) | 라운드 키의 온라인 사전 계산 방식을 사용한 seed암호 및 복호 회로 | |
KR100935372B1 (ko) | 라인달 알고리즘을 이용한 암호화 및 복호화 장치 | |
JP4230152B2 (ja) | 暗号回路 | |
KR100316025B1 (ko) | 데이터 암호 표준 알고리즘을 이용한 암호 및 복호 장치 | |
Pirpilidis et al. | A 4-bit Architecture of SEED Block Cipher for IoT Applications |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110318 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110405 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110502 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4740611 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |