JP2005236076A - 素子内蔵プリント配線板およびその製造方法 - Google Patents

素子内蔵プリント配線板およびその製造方法 Download PDF

Info

Publication number
JP2005236076A
JP2005236076A JP2004044059A JP2004044059A JP2005236076A JP 2005236076 A JP2005236076 A JP 2005236076A JP 2004044059 A JP2004044059 A JP 2004044059A JP 2004044059 A JP2004044059 A JP 2004044059A JP 2005236076 A JP2005236076 A JP 2005236076A
Authority
JP
Japan
Prior art keywords
capacitor
wiring board
printed wiring
built
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004044059A
Other languages
English (en)
Other versions
JP4539109B2 (ja
Inventor
Jin Sato
尽 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2004044059A priority Critical patent/JP4539109B2/ja
Publication of JP2005236076A publication Critical patent/JP2005236076A/ja
Application granted granted Critical
Publication of JP4539109B2 publication Critical patent/JP4539109B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】本発明はプリント配線板に内蔵する受動素子において、内蔵される受動素子、具体的にはコンデンサあるいは抵抗素子の容量制御と接続信頼性を同時に確保し、さらにそのような構造の素子内蔵プリント配線板を製造することのできる方法を提供することを課題とする。
【解決手段】一対の素子電極とそれらの間に配置された機能性材料からなる受動素子を1またはそれ以上内蔵するプリント配線板において、前記一対の素子電極のうち、少なくとも一方と配線回路を同じ絶縁体層上に設け、前記配線回路よりも素子電極が薄いことを特徴とする素子内蔵プリント配線板とする。
【選択図】図3

Description

本発明は多層プリント配線板に埋め込み、導通をとることで作動する受動素子を内蔵した素子内蔵プリント配線板及びその製造方法に係り、特に、電気的特性、高密度化、信頼性に優れたプリント配線板及びその製造方法に関するものである。
近年の電子機器の高密度化、高速化に伴い、プリント配線版の高密度化対応、高周波数対応への要求が益々高まっている。高密度化を図る上で実装部品の小型化が進んでいるが、実装歩留りを考えると、現在以上の小型化は限界に近い。また、IC端子近傍に実装すべきバイパスコンデンサ等の配置条件により、プリント配線版の実装設計が非常に困難になってきている。従来、コンデンサや抵抗といった受動電子部品は、はんだ付実装によってプリント配線版と接続されていたが、最近にあっては、高誘電率材料をプリント配線版の層間絶縁体層に用いた層間コンデンサや局所的に高誘電率材料を充填し、層間コンデンサとして用いる方法が提案され始めてきた。
しかしながら、前者は層間に用いている高誘電率材料の誘電率が一定なため、異なった容量値が必要な場合には、面積で調整する必要があり、このため設計の自由度や高密度化には不利な製法であることから、一般的には大面積で精度をあまり要しないノイズ低減用のコンデンサを製造する際に用いられている。後者のプロセスとしては、特開2001−15928号公報に開示されているように、低誘電率の層にCOやレーザ光やフォトで必要容量面積の開口部を形成し、その開口部に高誘電率材料を充填し、局所的なコンデンサを形成する製法も知られている。しかしながら、この製法の場合には、高誘電率材料の硬化時の硬化収縮や熱膨張率の違いから低誘電率の層と高誘電率材料との界面に間隙が生じ、この間隙に導電体が潜り込んで下部電極と上部電極とが短絡し、コンデンサとして機能しなくなってしまう問題や信頼性に乏しい、といった問題があった。
また、上述のような層間にコンデンサを取り入れるという要請に対応したコンデンサとして、例えば特開平9−116247号公報に開示されたものが知られている。ここで開示されているものは、絶縁体層に開口部を設けてここに誘電体ペーストを埋め込み、このペーストを上下電極で挟むことによってコンデンサを形成するものである。しかしながら、通常、絶縁体層の厚さは数十μm以上あるため、誘電体の膜厚が厚く、高容量には不利である。
更に、上記問題について解決したコンデンサとして、例えば特許文献1等や特許文献2のように下部電極と誘電体層を形成し、その上に低誘電率の層間絶縁体層を形成しバフ研磨などの手法を用いて層間絶縁体層の表面を平坦に研磨して誘電体層を露出させ、上部電極を形成するという方法がある。この方法によれば誘電体層を薄くできるため高容量化が図れるが、研磨など、材料に応力がかかるような工程を通すと、応力による低誘電率の層と高誘電率材料との界面に間隙が生じることによる密着強度の低下や材料の欠けなど信頼性が低下する。また、上記誘電体層については、高誘電率化を図るために含有させているセラミックスなどのフィラー量を増やす傾向にあるため、研磨でフィラーのみが抉られ、容量精度の低下にもつながる。
また、同じ絶縁体層上に形成されたコンデンサ下部電極と配線回路の厚さは同じになるため、コンデンサ下部電極にあわせて導体層を薄めに形成すると、コンデンサを内蔵し、電極パッドをビアにより導通させる際に電極パッドの銅箔の厚さが薄くなるため接続信頼性が低下するという問題があった。逆に配線回路を厚くし、ビアの接続信頼性を確保しようとするとコンデンサの下部電極も厚くなってしまい、従ってコンデンサ自体の厚さも増すため、プリント配線板に内蔵するのにふさわしくない厚さになってしまうという問題があった。さらに、この厚いコンデンサ下部電極上に誘電体層を印刷もしくはプレス等で積層すると、膜厚制御や膜厚精度を確保できないという問題があった。特に誘電体層が樹脂を含むものであった場合、絶縁体層とコンデンサ下部電極との厚さの差が大きいと電極の端にもられた誘電体がだれてしまい、望みの厚さで積層できないという問題があった。そしてこれらの問題は抵抗素子においても共通する課題であった。
特開2003−110214号公報 特開2003−243796号公報
本発明は、以上のような問題点に着目し、これを有効に解決すべく考案されたものである。すなわち、本発明の課題はプリント配線板に内蔵する受動素子において、内蔵される受動素子、具体的にはコンデンサあるいは抵抗素子の容量制御と接続信頼性を同時に確保し、さらにそのような構造の素子内蔵プリント配線板を製造することのできる方法を提供することである。
請求項1に係る第1の発明は、一対の素子電極とそれらの間に配置された機能性材料からなる膜素子を1またはそれ以上内蔵するプリント配線板において、
前記一対の素子電極のうち、少なくとも一方と配線回路は同じ絶縁体層上に設けられ、
前記配線回路よりも素子電極が薄いことを特徴とする素子内蔵プリント配線板である。
素子電極を同じ層にある配線回路よりも相対的にうすくすることで、受動素子及び配線回路の接続信頼性を確保しつつ、受動素子を構成する機能性材料層の積層精度を向上させた素子内蔵プリント配線板とすることができる。
請求項2に係る第2の発明は、前記配線回路よりも薄い素子電極の厚さは3〜15μmの範囲であることを特徴とする請求項1記載の素子内蔵プリント配線板である。
配線回路に対し相対的に薄く加工される素子電極がこの範囲であると、この薄い素子電極上に機能性材料を積層した際に機能性材料のだれを軽減することができ、膜厚制御がより容易になる。
請求項3に係る第3の発明は、前記受動素子を構成する機能性材料は熱可塑性樹脂及び/又は熱硬化性樹脂を含むことを特徴とする請求項1または2に記載の素子内蔵プリント配線板である。
樹脂材料を用いることで、受動素子の平面面積が大きくてもフレキシブルなプリント配線板とすることができる。さらに素子電極の厚さが配線回路に比べて相対的に薄いため、特に熱可塑性樹脂及び/又は熱硬化性樹脂を含む、流れやすい機能性材料を用いて誘電体層や抵抗体層を形成する際に、機能性材料層の厚さを制御することができ、精度の良い受動素子を内蔵したプリント配線板とすることができる。
請求項4に係る第4の発明は、前記機能性材料は誘電材料または抵抗材料であることを特徴とする請求項1から3のいずれかに記載の素子内蔵プリント配線板である。
請求項5に係る第5の発明は、前記機能性材料が誘電材料であるコンデンサ素子と前記機能性材料が抵抗材料である抵抗素子を同じ絶縁体層上に設けたことを特徴とする請求項4記載の素子内蔵プリント配線板である。
本発明によれば、同じ絶縁体層上に複数の受動素子を形成しても、薄くて精度の高いコンデンサ及び抵抗素子とすることができ、このような受動素子を内蔵するため、フレキシブルで薄い素子内蔵プリント配線板とすることができる。
請求項6に係る第6の発明は、一対の素子電極とそれらの間に配置された機能性材料からなる膜素子を1またはそれ以上内蔵するプリント配線板の製造方法において
(1)前記一対の素子電極のうち、少なくとも一方と配線回路を同じ絶縁体層上に設け、
(2)前記素子電極以外をレジストによりマスクし、ハーフエッチングを施して前記マスクされていない素子電極をその他の領域よりも薄くする工程、
を含むことを特徴とする請求項1から5のいずれかに記載の素子内蔵プリント基板の製造方法である。
この方法によれば、ある程度厚みのある導体層からでも、信頼性の高い配線回路と薄い素子電極を形成することができる。また、精度の高いエッチングが行えるので厚さの制御が容易である。特に配線回路の厚さを正確に規定することができる。
請求項7に係る第7の発明は、一対の素子電極とそれらの間に配置された機能性材料からなる膜素子を1またはそれ以上内蔵するプリント配線板の製造方法において
(1)前記一対の素子電極のうち、少なくとも一方と配線回路を同じ絶縁体層上に設け、
(2)前記素子電極をレジストによりマスクし、パターンめっきを施して前記マスクされた素子電極以外をその他の領域よりも厚くする工程、
を含むことを特徴とする請求項1から5のいずれかに記載の素子内蔵プリント基板の製造方法である。
この方法によれば、めっき等で設けた薄い導体層から所望の厚さの信頼性の高い配線回路を形成することができる。特に薄い素子電極の厚さを正確に規定することができる。
請求項8に係る第8の発明は、前記機能性材料を印刷法によって形成することを特徴とする請求項1から5のいずれかに記載の素子内蔵基板の製造方法である。
印刷法を用いることで、連続してパターニングが可能であり生産性を大きく向上させることができる。かつ、配線回路に対して素子電極が薄いため、通常の機能性材料よりも粘度が低くて流れやすいペースト状の機能性材料を用いても、精度の高い誘電体層あるいは抵抗体層を形成することができる。
以上本発明によれば、配線部分、特にビアパッドの導体層の厚さを厚くすることでビアの電気的接続信頼性が増し、同じ絶縁体層上の配線回路に対して受動素子の電極を薄くすることにより、誘電体層や抵抗体層などの機能性材料層を形成したときに機能性材料のだれを軽減することができるために膜厚ばらつきを小さくできる。さらに受動素子自体の厚さが薄くなり、プリント配線板への内蔵に有利な形となる。また、膜厚を制御するために研磨などの材料や基板に応力がかかるような工程を採用していないため、高い信頼性を得ることができる。
また、機能性材料として熱可塑性樹脂及び/又は熱硬化性樹脂を用いることで受動素子の平面面積、特に機能性材料の占める面積が大きくてもフレキシブルなプリント配線板とすることができる。さらに素子電極の厚さが配線回路に比べて相対的に薄いため、熱可塑性樹脂及び/又は熱硬化性樹脂を含む、流れやすい機能性材料を用いて誘電体層や抵抗体層を形成する際に、特にはペースト状の粘度の低い材料を用いても、機能性材料層の厚さを制御することができ、精度の良い受動素子を内蔵したプリント配線板とすることができる。
本発明の製造方法によれば効率よく、同じ絶縁体層上に、配線回路に対して薄い素子電極を形成することができ、精度の良い受動素子を内蔵した接続信頼性の高いプリント配線板を得ることができる。
またこの製造方法によれば、その後ペースト状の機能性材料を用いて印刷法により誘電体層や抵抗体層などの機能性材料層を積層する際に精度良く厚さを制御することができる。
本発明は受動素子を構成する一対の素子電極のうち、一方あるいは両方の素子電極となりうる領域を、同一層内に設けられた受動素子を電気的に接続するためのビアランドを含む配線回路よりも薄く形成し、その薄い素子電極上に機能性材料層を形成し、受動素子がコンデンサである場合にはめっきもしくは導電性ペーストによりさらに対向電極としてコンデンサ上部電極を設け、このようにして作製した受動素子の上に絶縁性樹脂を積層して絶縁体層内に埋め込んだ後、導通をとるためのビアホールを形成し、パネルめっき、パターニングをすることで配線を完成して受動素子を内蔵した素子内蔵プリント配線板である。
また、本発明の製造方法は、同一絶縁体層上の受動素子電極と配線回路(配線もしくは受動素子を電気的に接続するためのビアランド)の厚さに差を持たせる手法として、同じ絶縁体層上に配線回路と素子電極を形成し、このとき配線回路と素子電極の両方を配線回路完成時の所望の厚さ、好ましくはビアの電気的接続に信頼性がある15〜50μmの範囲で形成し、配線回路となる部分を感光性レジストによりマスキングしハーフエッチングをすることにより配線回路に対して素子電極を薄く形成するか、あるいは同じ絶縁体層上に形成した配線回路と素子電極のうち素子電極を所望の厚さ、好ましくは機能性材料のだれを軽減し機能性材料層厚さのバラツキを抑えることができる3〜15μmの範囲で形成し、素子電極となる部分を感光性レジストによりマスキングしパターンめっきをすることにより素子電極に対して配線回路を厚く形成する。このようにして配線回路に対し相対的に薄く形成された素子電極上に機能性材料を、好ましくは生産効率がよい印刷法で形成して、この受動素子がコンデンサである場合にはめっきもしくは導電性ペーストによりさらに対向電極としてコンデンサ上部電極を設る。このようにして作製した受動素子の上に絶縁性樹脂を積層して絶縁体層内に埋め込んだ後、導通をとるためのビアホールを形成し、パネルめっき、パターニングをすることで配線を完成して受動素子を内蔵した素子内蔵プリント配線板である。
以下、本発明の素子内蔵プリント配線板及びその製造方法を図1から図6に基づいて説明する。
本発明の素子内蔵プリント配線板(100、200あるいは300)は、複数層の絶縁体層と複数層の配線層から構成される多層回路配線板である(図4(c)、図5(b)、図6)。本発明の素子内蔵プリント配線板は、受動素子として例えばコンデンサ50や抵抗素子80を内蔵し、またはその両方を内蔵していてもよいが、ここではコンデンサ50を内蔵する素子内蔵基板100について図1から図4を用いて説明する。
本発明ではこの素子内蔵プリント配線板100を構成する絶縁体層のうち任意の同一絶縁体層60上に配線回路72と、配線回路よりも薄いコンデンサ下部電極76を形成する(図1(b))。この絶縁体層60は、ガラスクロス等を芯材としたガラスエポキシ基板等のコア基板としてもよいし、すでに下層に何らかの回路形成がなされ、この上に積層された絶縁体層であってもよい。この下層の何らかの回路とは、本発明による配線回路と、相対的に薄い素子電極を有する受動素子であってもよい。
いずれの絶縁体層であっても、一般的にプリント配線板の絶縁体として用いることのできる材料であれば配線回路とコンデンサ下部電極(素子電極)を形成する下地として用いることができる。また配線回路及びコンデンサ下部電極の膜厚精度を向上させるため、絶縁体層上に絶縁性材料によって平滑化層を設けてもよい。
この絶縁体層60上に配線回路72と配線回路と同じ厚さのコンデンサ下部電極74を形成する(図2(b))。
まず導体層61を形成し(図2(a))、これに感光性レジストを積層し、パターン露光、現像、エッチングの工程を経て配線回路72と配線回路と同じ厚さのコンデンサ下部電極74を形成する(図2(b))。
この導体層61の形成方法は、無電解めっきのような方法で導体薄膜を形成してもよいし、金属箔を積層してもよい。金属箔積層の際には、接着層を介して積層することもできるし、下層の絶縁体層形成の際に、樹脂付き金属箔を用いることで、絶縁体層60と導体層61を同時に形成することもできる。
導体層61としては金属薄膜、特に銅が導電性と加工性が良いため好ましい。導体層61の厚みは、後の工程に悪影響を及ぼさない範囲であれば自由に選択することができ、好ましくは5から50μm、後の工程がハーフエッチングである場合には15から50μm、パターンめっきである場合には5から15μm程度が好ましい。
上述の方法の他に、絶縁体層60上にめっきレジストを施し、いわゆるフルアディティブ法により配線回路72とコンデンサ下部電極74を直接的に形成する方法や、基材上の金属箔をパターニングし、これを絶縁体層60上に転写することで配線回路72とコンデンサ下部電極74を形成する方法をとることもできる。
順番としてはコンデンサ下部電極の形成予定領域を、配線回路形成予定領域よりも薄くなるよう加工した後に、配線回路とコンデンサ下部電極をパターニングすることもできるが、コンデンサ下部電極及び配線回路の正確な厚さの制御のためには先にパターニングを行う方が好ましい。
まずはハーフエッチングで配線回路とコンデンサ下部電極を形成する方法について、図2を用いて説明する。
絶縁体層60上に形成された配線回路72と配線回路と同じ厚さのコンデンサ下部電極74について、配線回路72(配線の一部となるコンデンサ接続端子75を含む)を感光性レジスト63でマスキングする(図2(c))。このとき配線回路72は素子内蔵プリント配線板の完成時の厚さとしておく。この状態でコンデンサ下部電極のハーフエッチングを行い(図2(d))、配線回路よりも薄いコンデンサ下部電極76とする(図1)。なお、図1(a)は絶縁層60上に、配線回路72(コンデンサ接続端子75を含む)と、配線回路よりも薄いコンデンサ下部電極76及び、後に設けられるコンデンサ上部電極79と導通をとるために設けられたコンデンサ上部電極の一部77とを形成したものを上から見た俯瞰図であり、また図1(b)はその配線回路と素子電極が載った絶縁層を図1(a)のA−Aに沿って切断したものの断面図である。
次にパターンめっきで配線回路とコンデンサ下部電極を形成する方法について、図3を用いて説明する。
絶縁体層60上に形成された配線回路72と配線回路と同じ厚さのコンデンサ下部電極74について、配線回路と同じ厚さのコンデンサ下部電極74をめっきレジスト64でマスキングする(図3(c))。このときコンデンサ下部電極74は素子内蔵プリント配線板の完成時の厚さとしておく。この状態で配線回路72のパターンめっきを行い(図3(d))、配線回路72を厚くすることで、コンデンサ下部電極76は配線回路よりも薄い状態となる(図1(b))。
また、同様の手法により素子電極の形状や面積を変えて、同じ絶縁層上に設けられた配線回路72や抵抗素子接続端子95よりも薄い抵抗素子電極96を形成することができる(図5(a))。
このようにして形成された配線回路よりも薄いコンデンサ下部電極76あるいは抵抗素子電極96上に機能性材料を積層する。
本発明の素子内蔵プリント配線板に内蔵される受動素子の機能性材料層は樹脂シート、機能性フィラー含有樹脂のいずれかのもので構成されており、樹脂シートは熱可塑性樹脂、熱硬化性樹脂もしくはその双方を含み、機能性フィラー含有樹脂はそれらの樹脂に機能性フィラーを混練したものである。機能性フィラーは、目的とする受動素子がコンデンサのときは誘電性フィラーを、抵抗素子のときは導電性フィラーを添加する。これら機能性材料を可とう性を有する基材上に積層し、乾燥あるいは冷却硬化状態にすることで半硬化状態のB−ステージのシートとし、このB−ステージシートを素子電極にプレス・転写することで機能性材料層(誘電体層78あるいは抵抗体層98)を形成する。
また熱可塑性樹脂及び/又は熱硬化性樹脂あるいはそれに機能性フィラーを混練した機能性材料に溶媒や界面活性剤等を加え粘度・表面張力を調整することで、ペースト状の機能性材料(樹脂ペースト)とし、これを印刷法によってパターン状に積層することも可能である。
コンデンサの場合、セラミックをシート状に焼成させたものを使用すると、誘電率が高く静電容量を稼げる一方で、静電容量を上げようと層を薄くすると割れやすくなり、多層プリント配線板の製造工程でクラックなどを生じ機能しなくなる恐れがある。この場合は誘電率の高さを活かして誘電体層の面積を小さくすると良い。
本発明で述べる熱可塑性樹脂とは加熱によって塑性変形可能となるポリエステル、ポリイミド、ポリアミド、ポリアミドイミド、ポリエーテルスルホン、ポリスルホン、ポリエーテルエーテルケトン、ポリスチレン、ポリエチレン、ポリプロピレンなどがあげられる。
本発明で述べる熱硬化性樹脂とはエポキシ樹脂、フェノール樹脂、ウレタン樹脂、メラミン樹脂、アクリル樹脂など加熱により三次元硬化する樹脂があげられる。
本発明では上述した熱可塑性樹脂、または熱硬化性樹脂を単独で、または複数種類を混合して用いてもよく、熱可塑性樹脂と熱硬化性樹脂を混合して用いてもよい。
この際、必要に応じて溶剤、分散剤、カップリング剤などの添加剤を用いても良い。また、熱硬化性樹脂が成分として入っている場合は機能性材料層を積層した後、加熱により熱硬化させて用いるとよい。
これら熱可塑性樹脂及び/又は熱硬化性樹脂を含む機能性材料は取り扱いが容易であるだけではなく、誘電体層あるいは抵抗体層として積層後、プリント配線板に可とう性を与えられるため好ましい。
本発明のコンデンサ50を構成する誘電体層78には上述の熱可塑性及び/又は熱可塑性樹脂に加えて、誘電性フィラーを加えて誘電体層の誘電率を改善することができる。誘電性フィラーとしては無機フィラーが好ましく、その割合は重量比で樹脂:誘電性フィラー=10:90〜100:0の範囲であるが、必要とされるコンデンサの特質に応じてその割合を変更することが可能である。高容量を得るためには通常は50wt%以上の誘電性フィラーを入れることが望ましい。
誘電性フィラーとして特に好ましくはBaTiO、SrTiO、CaTiO、MgTiO、ZnTiO、LaTi、NdTi、PbTiO、CaZrO、BaZrO、PbZrO、BaTi1−xZr、PbZrTi1−xなどが用いられ、必要に応じてそれらを混合して、あるいはそれらの固溶体を用いても良い。
本発明のコンデンサ50の誘電体層78の厚さは一層あたり50μm以下であることが好ましく、20μm以下であることがさらに望ましい。この理由はコンデンサ自体の厚さが薄くなるほど、プリント配線版に埋め込みやすいことと、静電容量は電極間距離に反比例するため誘電体層が薄いほど大きな静電容量を得ることができるためである。このように誘電体層は薄いほど好ましいが、実際は積層精度の観点から、下限は5μm程度である。
本発明の抵抗素子80を構成する抵抗体層78には上述の熱可塑性及び/又は熱可塑性樹脂に加えて、導電性フィラーを加えて抵抗体層の比抵抗を改善することができる。導電性フィラーとしてはカーボン、あるいは金、銀、ニッケル、半田、鉛、銅、銀・パラジウム合金等の金属、ドーパントでドーピングされたポリアセチレンなどの導電性共役系高分子等を挙げることができる。なかでも導電率、コストの点からカーボンフィラーを用いることが特に好ましい。これらのフィラーは球状、針状、鱗片状いずれの形態であっても構わない。
導電性フィラーの割合は必要とされる抵抗素子の特質に応じてその割合を変更することが可能である。種類の異なる導電性フィラーを混合して用いることもできる。また、必要に応じてシリカやアルミナ粉などの非導電性フィラーを加えることもできる。
本発明の抵抗素子80の抵抗体層98の厚さは一層あたり50μm以下であることが好ましく、20μm以下であることがさらに望ましい。この理由は抵抗素子自体の厚さが薄くなるほど、プリント配線版に埋め込みやすいことと、抵抗値は抵抗体層の厚み(断面積)に反比例するため抵抗体層が薄いほど大きな抵抗値を得ることができるためである。このように抵抗体層は薄いほど好ましいが、実際は積層精度の観点から、下限は10μm程度である。
本発明で用いられる機能性材料の積層方法にはペースト状の機能性材料をスクリーン印刷版および印刷機を用い素子電極上に印刷する、もしくはB−ステージ(半硬化状態)のシートを加熱加圧することにより素子電極上に積層する方法が挙げられるが、これに限定されるものではない(図4(a)、図5(a))。
目的とする素子がコンデンサである場合には、誘電体層78の上にコンデンサ下部電極76と対向するようにコンデンサ上部電極79を形成する。このとき、コンデンサ上部電極との導通があとからビアホール形成でとれるよう、絶縁層60上に薄型の電極77をあらかじめ形成しておき、コンデンサ上部電極79がこれと接続するように形成するのが好ましい。本発明で述べるコンデンサ50に用いるコンデンサ上部電極79は導電性であれば特に限定されるものではなく、金属箔、好ましくは銅箔、もしくはカーボンや金属等の導電性微粒子を樹脂に混練した導電性ペーストが利用できる。導電性ペーストを用いた場合は印刷法によって形成すると部分的に形成できるため好ましい。
コンデンサの薄型化の為に、コンデンサ上部電極79の厚さは20μm以下の範囲であることが望ましい。
本発明のコンデンサ50の長さL及び幅Wは0.2mm≦L≦10mm、0.2mm≦W≦10mmの範囲であるとよい。ここでL及びWはコンデンサの辺のうち、プリント配線版と平行な二辺である。L及びWが上述の範囲であり、コンデンサの厚さtが20〜100μmであることで、プリント配線板のコア間の絶縁体層に複数個のコンデンサを埋設することが可能となる。
本発明のコンデンサ50の厚さtは5〜100μmの範囲であることが特に好ましい。この理由はコンデンサをプリント配線版に内蔵する際、これより厚いとコンデンサと金属箔の段差を絶縁体層で埋めることが困難となり、絶縁体層、さらにはプリント配線板表面の平滑性を確保しにくくなるためである。
従来の、コンデンサ下部電極上に誘電体層を形成しその上に絶縁樹脂膜を積層、研磨して誘電体層を平坦化し、コンデンサ上部電極を設けて製造されるコンデンサでは、研磨の機械的応力によりコンデンサと絶縁樹脂層との密着信頼性が低下し、材料間の剥がれや、材料自身の欠けなどによる不良が発生する。
これに対し、本発明のコンデンサ50は、あらかじめ、厚さの必要な配線回路に合わせた厚い導体層のうちコンデンサ下部電極となる領域をエッチングにより薄くする、もしくは薄い方が好ましいコンデンサ下部電極に合わせた薄い導体層のうち配線回路となる領域をパターンめっきすることにより厚くすることで、誘電体層の厚さばらつきが小さく、ビアとランドの接続信頼性が高くなりコンデンサの精度、信頼性が優れた構造である。
本発明で受動素子(コンデンサ50あるいは抵抗素子80)を埋め込むように積層する絶縁性樹脂(後の絶縁体層68)としては配線回路72や受動素子との段差が小さくなるよう、加熱加圧によりレベリング性を示すものであればよく、例えばプリント配線版の積層に用いるプリプレグ、ビルトアップ層形成に用いる絶縁樹脂シートなどがあげられ、また樹脂ワニスなどを用いてもよい。金属材料及び機能性材料層との接着性が高い材料が好ましい。
絶縁性樹脂は受動素子を埋め込んだ後に形成した配線パターンの絶縁、及びプリント配線板表面を平滑にする目的で積層してもよい。
受動素子(ここではコンデンサ50)を絶縁体層68に埋め込み後、所定位置に貫通孔69をあけ(図4(b))、導電性樹脂ペーストを充填する、あるいは孔内を金属でめっきすることなどによりコンデンサ50を基板回路と電気的に接続し、素子内蔵プリント配線板100とする(図4(c))。貫通孔69を開ける方法としてはドリル法、パンチ法、ピン挿入法、レーザー加工など公知のプリント配線板へのビア形成法によって行うことができる。また、感光性絶縁樹脂を用い露光、現像することによりフォトバイアを形成し電気的接続を図っても良い。
コンデンサ50を埋め込んだ絶縁体層68上にさらに配線を形成、あるいは複数の絶縁体層と配線層を積層することでさらに多層化を図ったプリント配線板とすることができる。また、ここで受動素子を抵抗素子80とした場合も同様に内蔵し、素子内蔵プリント配線板200とすることができる(図5)。
本発明の素子内蔵プリント配線板にはコンデンサ50の他に抵抗素子80やインダクター素子を同時に埋め込んで用いても良い(図6)。
<工程a:樹脂ペーストの調整>
まず、熱可塑性樹脂であるポリエーテルスルホン(住友化学工業社製:商品名スミカエクセル5003P)を溶剤であるγ−ブチロラクトンに溶解させて樹脂ペーストとし、ペーストの粘度を200ポイズになる様に調整した。
<工程b:配線パターニング及びコンデンサ下部電極の製作>
次に、絶縁層60の両面に導体層61が設けられたコア基板(図2(a))としてBTプリント配線板(三菱ガス化学社製:グレードCCL−HL832、コア厚0.6mm、銅厚22μm)をウエットエッチングによりパターニングし(図2(b))、導体パターンである配線回路72、配線回路72と同じ厚さのコンデンサ下部電極74を形成した。これら導体パターンを覆うように感光性レジスト63(日立化成社製:商品名RY−3215)をラミネートして、コンデンサ下部電極76となる部分である導体パターンとコンデンサ上部電極との接続部分77となる導体パターンが露出するように露光し(図2(c))、現像後、ハーフエッチングをすることで(図2(d))コンデンサ下部電極76及びコンデンサ上部電極との接続部分77を10μm程度の厚さに加工し配線回路よりも薄い素子電極を形成した基板(図1)を製作した。ここでエッチングされなかった導体パターンは配線回路72およびコンデンサ接続端子75として残り、コンデンサ接続端子はコンデンサを接続するためのビアパッドとなる。
<工程c:コンデンサの製作>
上記手法で形成したコンデンサ下部電極76上に工程aで調整した樹脂ペーストをスクリーン印刷法によりパターン形成し、70℃で乾燥後、190℃でポストベークして誘電体層78とした。次に、この上にコンデンサ上部電極79として導電性ペーストをスクリーン印刷法により、誘電体層78上にコンデンサ上部電極との接続部分77と電気的接続が得られるように印刷し乾燥させコンデンサ50が形成された基板を製作した。このとき、電極面積は0.64mm(C1)と1.44mm(C2)の二つの素子サイズのコンデンサを製作した(図示せず)。
<工程d:コンデンサの内蔵>
上記のように、2種類のコンデンサが形成された基板に絶縁性樹脂を積層しコンデンサC1、C2が絶縁体層68に埋め込まれた基板とした。次に絶縁体層68内の配線回路72及びビアパッドとなるコンデンサ接続端子75の位置にCOレーザーにより貫通孔69を空けた(図4(b))のちパネルめっきして導通をとり、エッチングすることで上層配線パターン70及びコンデンサの外部接続端子71を形成し、図4(c)のコンデンサ内蔵プリント配線板100を製作した。
コンデンサC1、C2の誘電体層の膜厚を測定すべく、断面を観察したところ、コンデンサC1の誘電体層の厚さは18.5μm±1.5、C2の誘電体層の厚さは19.0μm±2.0μmの厚さに形成されていた。
<工程a:樹脂ペーストの調整>
実施例1の工程aと同様にして樹脂ペーストを調整した。
<工程b:配線パターニング及び下部電極の製作>
絶縁層60の両面に導体層61が設けられたコア基板(図3(a))としてBTプリント配線板(三菱ガス化学社製:グレードCCL−HL832、コア厚0.6mm、銅厚12μm)をウエットエッチングによりパターニングし(図3(b))、導体パターンである配線回路72、配線回路72と同じ厚さのコンデンサ下部電極74を形成した。これら導体パターンを覆うようにめっきレジスト64を積層し、配線回路72(コンデンサ接続端子75となる部分を含む)となる導体パターンが露出するように露光し(図3(c))、現像後、電解銅めっきをすることで(図3(d))、コンデンサ下部電極の接続端子及びコンデンサ上部電極の接続端子を20μm程度の厚さに形成し、配線回路72をコンデンサ下部電極76及びコンデンサ上部電極との接続部分77に対して厚くすることで配線回路よりも薄い素子電極を形成した基板を製作した。
<工程c:コンデンサの製作>
上記手法で形成したコンデンサ下部電極76上に実施例1の工程aで調整した樹脂ペーストをスクリーン印刷法によりパターン形成し、70℃で乾燥後、190℃でポストベークして誘電体層78とした。次に、この上にコンデンサ上部電極79として導電性ペーストをスクリーン印刷法により、コンデンサ上部電極との接続部分77と電気的接続が得られるように誘電体層78上に印刷し乾燥させコンデンサ50が形成された基板を製作した。このとき、電極面積は0.64mm(C3)と1.44mm(C4)の二つの素子サイズのコンデンサを製作した(図示せず)。
<工程d:コンデンサの内蔵>
上記のように、2種類のコンデンサが形成された基板に絶縁性樹脂を積層しコンデンサC3、C4が絶縁体層68に埋め込まれた基板とした。次に絶縁体層68内の配線回路72及びビアパッドとなるコンデンサ接続端子75の位置にCOレーザーにより貫通孔69を空けた(図4(b))のちパネルめっきして導通をとり、エッチングすることで上層配線パターン70及びコンデンサの外部接続端子71を形成し、図4(c)のコンデンサ内蔵プリント配線板100を製作した。
実施例1の工程dと同様に、誘電体層の膜厚を確認したところ、コンデンサC3の誘電体層の厚さは18.3μm±1.3、C4の誘電体層の厚さは18.7μm±1.8μmの厚さに形成されていた。
<工程a:フィラー含有樹脂ペーストの調整>
熱可塑性樹脂であるポリエーテルスルホン(住友化学工業社製:商品名スミカエクセル5003P)を溶剤であるγ−ブチロラクトンに溶解させ、さらに誘電性フィラーとしてチタン酸バリウム(堺化学製:商品名BT−05)を均一に分散させて誘電性フィラー含有樹脂ペーストを作成した。誘電性フィラーは樹脂ペーストの総固形分(熱可塑性樹脂)100重量部に対して80重量部を加えた。
<工程b:配線パターニング及び下部電極の製作>
実施例1の工程bと同様にして配線回路よりも薄い素子電極(図1)を形成した基板を製作した。
<工程c:コンデンサの製作>
上記手法により形成されたコンデンサ下部電極76に実施例1の工程cと同様にして誘電体層78とコンデンサ上部電極79を形成してコンデンサ50が形成された基板を製作した。このとき、電極面積は0.64mm(C5)と1.44mm(C6)の二つの素子サイズのコンデンサを製作した。
<工程d:コンデンサの内蔵>
次に、実施例1の工程dと同様にコンデンサ内蔵プリント配線板100を製作した。
実施例1の工程dと同様に、誘電体層の膜厚を確認したところ、コンデンサC5の誘電体層の厚さは21.1±1.4、C6の誘電体層の厚さは20.9μm±1.1μmの厚さに形成されていた。
<工程a:樹脂ペーストの調整>
実施例3の工程aと同様にして誘電性フィラー含有樹脂ペーストを調整した。
<工程b:配線パターニング及び下部電極の製作>
実施例2の工程bと同様にして配線回路よりも薄い素子電極(図1)を形成した基板を製作した。
<工程c:コンデンサの製作>
実施例3の工程aと同様にして調整した誘電性フィラー含有樹脂ペーストを用いて、コンデンサ下部電極76上に誘電体層78を積層し、コンデンサ上部電極79を設け、実施例2の工程cと同様にしてコンデンサ50が形成された基板を製作した。
<工程d:コンデンサの内蔵>
次に、実施例1の工程dと同様にコンデンサ内蔵プリント配線板100を製作した。
実施例1の工程dと同様に、誘電体層の膜厚を確認したところ、コンデンサC7の誘電体層の厚さは19.7±1.2、C8の誘電体層の厚さは19.1μm±1.5μmの厚さに形成されていた。
[比較例1]
<工程a:樹脂ペーストの調整>
実施例3の工程aと同様にして誘電性フィラー含有樹脂ペーストを調整した。
<工程b:配線パターニング及び下部電極の製作>
次に、絶縁層60の両面に導体層61が設けられたコア基板としてBTプリント配線板(三菱ガス化学社製:グレードCCL−HL832、コア厚0.6mm、銅厚22μm)をウエットエッチングによりパターニングし、導体パターンである配線回路72、配線回路72と同じ厚さのコンデンサ下部電極74を形成した。これら導体パターンをそのまま配線回路及びコンデンサ用電極(コンデンサ下部電極及びコンデンサ上部電極との接続部分)として形成した基板を製作した。
<工程c:コンデンサの製作>
上記手法で形成した配線回路と同じ厚さのコンデンサ下部電極上に実施例3の工程aで調整した誘電性フィラー含有樹脂ペーストをスクリーン印刷法によりパターン形成し、70℃で乾燥後、190℃でポストベークして誘電体層とした。次に、この上にコンデンサ上部電極として導電性ペーストをスクリーン印刷法により、コンデンサ上部電極との接続部分と電気的接続が得られるように印刷し乾燥させコンデンサが形成された基板を製作した。このとき、電極面積は0.64mm(C9)と1.44mm(C10)の二つの素子サイズのコンデンサを製作した(図示せず)。
<工程d:コンデンサの内蔵>
上記のように、2種類のコンデンサが形成された基板に絶縁性樹脂を積層しコンデンサC9、C10が絶縁体層に埋め込まれた基板とした。次に絶縁体層内の配線回路及びビアパッドとなるコンデンサ接続端子の位置にCOレーザーにより貫通孔を空けたのちパネルめっきして導通をとり、エッチングすることで上層配線パターン及びコンデンサの外部接続端子を形成し、のコンデンサ内蔵プリント配線板を製作した。
実施例1の工程dと同様に、誘電体層の膜厚を確認したところ、コンデンサC9の誘電体層の厚さは17.5μm±3.0、C10の誘電体層の厚さは12±2μmの厚さに形成されていた。
以上の実施例・比較例から、本発明によれば正確な容量の受動素子を制作できることがわかった。また本発明による受動素子は薄型なので、これを内蔵したプリント配線板の厚みを薄くすることができる。
(a)は本発明に用いられる素子電極を設けた絶縁層上から見た俯瞰図であり、また(b)はそれをA−Aに沿って切断したものの断面図である。 本発明に係る素子内蔵プリント配線板の製造工程の一例を示す説明図である。 本発明に係る素子内蔵プリント配線板の製造工程の他の例を示す説明図である。 本発明に係る素子内蔵プリント配線板の製造工程の一例を示す説明図である。 本発明に係る素子内蔵基板の製造工程の他の例を示す説明図である。 本発明に係る素子内蔵基板のその他の例を示す説明図である。
符号の説明
50 …コンデンサ
60 …絶縁体層
61 …導体層
63 …感光性レジスト
64 …めっきレジスト
66 …フォトマスク
68 …絶縁体層
69 …貫通孔
70 …上層配線パターン
71 …コンデンサの外部接続端子
72 …配線回路
74 …配線回路と同じ厚さのコンデンサ下部電極
75 …コンデンサ接続端子
76 …コンデンサ下部電極
77 …コンデンサ上部電極との接続部分
78 …誘電体層
79 …コンデンサ上部電極
80 …抵抗素子
95 …抵抗素子接続端子
96 …抵抗素子電極
98 …抵抗体層
99 …抵抗素子の外部接続端子
100…素子内蔵プリント配線板
200…素子内蔵プリント配線板
300…素子内蔵プリント配線板

Claims (8)

  1. 一対の素子電極とそれらの間に配置された機能性材料からなる受動素子を1またはそれ以上内蔵するプリント配線板において、
    前記一対の素子電極のうち、少なくとも一方と配線回路は同じ絶縁体層上に設けられ、
    前記配線回路よりも素子電極が薄いことを特徴とする素子内蔵プリント配線板。
  2. 前記配線回路よりも薄い素子電極の厚さは3〜15μmの範囲であることを特徴とする請求項1記載の素子内蔵プリント配線板。
  3. 前記受動素子を構成する機能性材料は熱可塑性樹脂及び/又は熱硬化性樹脂を含むことを特徴とする請求項1または2に記載の素子内蔵プリント配線板。
  4. 前記機能性材料は誘電材料または抵抗材料であることを特徴とする請求項1から3のいずれかに記載の素子内蔵プリント配線板。
  5. 前記機能性材料が誘電材料であるコンデンサ素子と前記機能性材料が抵抗材料である抵抗素子を同じ絶縁体層上に設けたことを特徴とする請求項4記載の素子内蔵プリント配線板。
  6. 一対の素子電極とそれらの間に配置された機能性材料からなる受動素子を1またはそれ以上内蔵するプリント配線板の製造方法において
    (1)前記一対の素子電極のうち、少なくとも一方と配線回路を同じ絶縁体層上に設け、
    (2)前記素子電極以外をレジストによりマスクし、ハーフエッチングを施して前記マスクされていない素子電極をその他の領域よりも薄くする工程、
    を含むことを特徴とする請求項1から5のいずれかに記載の素子内蔵プリント基板の製造方法。
  7. 一対の素子電極とそれらの間に配置された機能性材料からなる受動素子を1またはそれ以上内蔵するプリント配線板の製造方法において
    (1)前記一対の素子電極のうち、少なくとも一方と配線回路を同じ絶縁体層上に設け、
    (2)前記素子電極をレジストによりマスクし、パターンめっきを施して前記マスクされた素子電極以外をその他の領域よりも厚くする工程、
    を含むことを特徴とする請求項1から5のいずれかに記載の素子内蔵プリント基板の製造方法。
  8. 前記機能性材料を印刷法によって形成することを特徴とする請求項1から5のいずれかに記載の素子内蔵基板の製造方法。
JP2004044059A 2004-02-20 2004-02-20 素子内蔵プリント配線板の製造方法 Expired - Fee Related JP4539109B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004044059A JP4539109B2 (ja) 2004-02-20 2004-02-20 素子内蔵プリント配線板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004044059A JP4539109B2 (ja) 2004-02-20 2004-02-20 素子内蔵プリント配線板の製造方法

Publications (2)

Publication Number Publication Date
JP2005236076A true JP2005236076A (ja) 2005-09-02
JP4539109B2 JP4539109B2 (ja) 2010-09-08

Family

ID=35018703

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004044059A Expired - Fee Related JP4539109B2 (ja) 2004-02-20 2004-02-20 素子内蔵プリント配線板の製造方法

Country Status (1)

Country Link
JP (1) JP4539109B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010287871A (ja) * 2009-05-14 2010-12-24 Sharp Corp 発光装置
KR20140085959A (ko) * 2012-12-28 2014-07-08 엘지디스플레이 주식회사 광원장치 및 이의 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61256784A (ja) * 1985-05-10 1986-11-14 縄田 悟 プリント基板
JP2001298255A (ja) * 2000-04-17 2001-10-26 Sumitomo Metal Electronics Devices Inc 厚膜印刷基板の製造方法
JP2002539629A (ja) * 1999-03-17 2002-11-19 モトローラ・インコーポレイテッド 抵抗器を製作する方法
JP2003163422A (ja) * 2001-08-09 2003-06-06 Matsushita Electric Ind Co Ltd 可撓性電子回路およびその製造方法
JP2003243796A (ja) * 2002-02-19 2003-08-29 Victor Co Of Japan Ltd コンデンサ素子を有するプリント基板の製造方法及びプリント基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61256784A (ja) * 1985-05-10 1986-11-14 縄田 悟 プリント基板
JP2002539629A (ja) * 1999-03-17 2002-11-19 モトローラ・インコーポレイテッド 抵抗器を製作する方法
JP2001298255A (ja) * 2000-04-17 2001-10-26 Sumitomo Metal Electronics Devices Inc 厚膜印刷基板の製造方法
JP2003163422A (ja) * 2001-08-09 2003-06-06 Matsushita Electric Ind Co Ltd 可撓性電子回路およびその製造方法
JP2003243796A (ja) * 2002-02-19 2003-08-29 Victor Co Of Japan Ltd コンデンサ素子を有するプリント基板の製造方法及びプリント基板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010287871A (ja) * 2009-05-14 2010-12-24 Sharp Corp 発光装置
KR20140085959A (ko) * 2012-12-28 2014-07-08 엘지디스플레이 주식회사 광원장치 및 이의 제조방법
KR102021967B1 (ko) * 2012-12-28 2019-09-17 엘지디스플레이 주식회사 광원장치 및 이의 제조방법

Also Published As

Publication number Publication date
JP4539109B2 (ja) 2010-09-08

Similar Documents

Publication Publication Date Title
US7186919B2 (en) Printed circuit board including embedded capacitors and method of manufacturing the same
US7100276B2 (en) Method for fabricating wiring board provided with passive element
JP5404312B2 (ja) 電子装置
US20070146980A1 (en) Printed circuit board including embedded capacitor having high dielectric constant and method of fabricating same
US20070074895A1 (en) Printed circuit board and manufacturing method thereof
JP2006196886A (ja) 電力コアデバイス及びその作製方法
US9230740B2 (en) Multilayer ceramic electronic part to be embedded in board and printed circuit board having multilayer ceramic electronic part embedded therein
US20060158828A1 (en) Power core devices and methods of making thereof
JP3956851B2 (ja) 受動素子内蔵基板及びその製造方法
US20090288873A1 (en) Wiring board and method of manufacturing the same
JP2007116177A (ja) 電力コアデバイスおよびその製造方法
US7728234B2 (en) Coreless thin substrate with embedded circuits in dielectric layers and method for manufacturing the same
JP4207517B2 (ja) 素子内蔵基板
US20090077799A1 (en) Circuit board structure with capacitor embedded therein and method for fabricating the same
JP2006510233A (ja) 低インダクタンス埋め込みキャパシタを有するプリント配線板およびその製造方法
JP4539109B2 (ja) 素子内蔵プリント配線板の製造方法
JP2006237446A (ja) 多層配線基板およびその製造方法
JP2004172530A (ja) 誘電体積層シート、基板内蔵キャパシターシート及び素子内蔵基板
JP4772586B2 (ja) 回路基板の製造方法
KR101020735B1 (ko) 임베디드 캐패시터를 포함하는 인쇄회로 기판 제조 방법
JP4453301B2 (ja) 配線基板の製造方法
CN109767914B (zh) 多层陶瓷电子组件及其制造方法、嵌有其的印刷电路板
KR20170034712A (ko) 인쇄회로기판 및 인쇄회로기판의 제조방법
JP4529614B2 (ja) プリント配線板の製造方法
JP2005019670A (ja) プリント基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070131

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090512

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090703

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100126

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100318

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100601

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100614

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130702

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees