JP2005234674A - Reference voltage generating circuit - Google Patents
Reference voltage generating circuit Download PDFInfo
- Publication number
- JP2005234674A JP2005234674A JP2004040040A JP2004040040A JP2005234674A JP 2005234674 A JP2005234674 A JP 2005234674A JP 2004040040 A JP2004040040 A JP 2004040040A JP 2004040040 A JP2004040040 A JP 2004040040A JP 2005234674 A JP2005234674 A JP 2005234674A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- reference voltage
- output
- current
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Abstract
Description
本発明は、定電圧回路等に使用する基準電圧発生回路に関する。 The present invention relates to a reference voltage generation circuit used for a constant voltage circuit or the like.
従来より、携帯電話やディジタルカメラ等の電池(バッテリ)を利用する機器には、蓄電量の減少に伴い出力の低下する電池の出力を、内部回路の動作に適した定電圧に変換して供給する基準電圧発生回路が内蔵されている。 Conventionally, devices that use batteries (batteries), such as mobile phones and digital cameras, are supplied by converting the output of the battery whose output decreases as the amount of electricity stored decreases to a constant voltage suitable for the operation of the internal circuit. A reference voltage generation circuit is incorporated.
例えば、以下に示す非特許文献1には、バンドギャップ・リファレンス式基準電圧発生回路が開示されている。
図6は、周知のバンドギャップ・リファレンス式基準電圧発生回路500の回路構成を示す図である。バンドギャップ・リファレンス式基準電圧発生回路500は、演算増幅器501と、電池より供給される電圧Vccを、当該演算増幅器501より出力される駆動信号D0のレベルに応じて出力する出力回路として用いるPチャンネル型MOSFET502と、当該FET502より出力される基準電圧Vrefの値に対し、各々所定の割合で上記演算増幅器501に帰還する信号S51及び信号S52を生成する2つの回路C50及び回路C51とで構成される。
FIG. 6 is a diagram showing a circuit configuration of a known band gap reference type reference
回路C50は、抵抗503にダイオード504を直列に接続した回路であり、出力トランジスタとして機能するFET502のドレインに接続される。回路C51は、抵抗505,506にダイオード507を直列に接続した回路であり、FET502のドレインに接続される。演算増幅器501の正相入力端子は、回路C40の点P51に接続され、負相入力端子は点P52に接続され、出力端子はFET502のゲートに接続されている。
The circuit C50 is a circuit in which a
信号S51の電位(点P51の電位)は、FET502の出力する電位Vrefから、抵抗503により降下する電位V1を減じた電位Vf1である。また、信号S52の電位(点P52の電位)は、FET502の出力電位Vrefから、抵抗505により降下する電位V2を減じた電位Vf2+V3である。信号S51と信号S52の電位差は、FET502の出力電位Vrefの値に応じて変化する。
The potential of the signal S51 (the potential at the point P51) is a potential Vf1 obtained by subtracting the potential V1 that is dropped by the
演算増幅器501は、正相入力端子及び負相入力端子に帰還入力される信号S51と信号S52の電位差が一定になるように、駆動信号D0のレベルを増減してFET502の出力する電位が基準電圧Vrefを保つように作用する。演算増幅器501の当該作用により、電池より供給される電圧Vccが蓄電量の低下に伴い減少した場合であっても、常に一定の基準電圧Vrefを出力することができる。
The
なお、バンドギャップ・リファレンス式基準電圧発生回路500は、バイアス電流が一定の場合のダイオード504,507のpn接合電圧が、負の温度係数(CTAC:Complementary To Absolute Temperature)を持ち、異なる電流値でバイアスされたダイオード504,507のpn接合電圧の差は正の温度係数(PTAT:Proportional To Absolute Temperature)を持ち、更には、pn接合の絶対温度0度における電位が、バンドギャップ電圧に等しくなるという周知の関係を用いて、温度依存性の無い基準電圧Vrefを発生させるものであるが、当該バンドギャップ・リファレンス式の基準電圧発生回路の構成及び動作は周知であるため、これ以上の詳細な説明は省略する。
In the band gap reference type reference
通常、給電先の機器が待機状態でも、基準電圧発生回路は内部回路に一定の基準電圧Vrefを供給することが求められるが、機器が作動状態にある場合に比べ、要求される性能、即ち、出力する基準電圧Vrefの安定度、回路としての応答速度、出力に重畳されるノイズの量やリプル百分率の排除率等は低くなる。 Normally, even when the power supply destination device is in a standby state, the reference voltage generation circuit is required to supply a constant reference voltage Vref to the internal circuit, but compared with the case where the device is in an operating state, the required performance, that is, The stability of the output reference voltage Vref, the response speed as a circuit, the amount of noise superimposed on the output, the ripple percentage rejection rate, and the like are low.
しかし、図6に示す基準電圧発生回路500では、給電先の機器の動作状態よらず、特に内部で消費する電力を調節することなく、常に安定した基準電圧Vrefの供給を行っていた。このため、給電先の機器が待機状態であっても、機器が動作している時と同量の電力を消費していた。このことが、携帯電話やディジタルカメラ等の電池(バッテリ)を利用する機器の電池による駆動時間を延ばす妨げになっていた。
However, the reference
しかし、単に基準電圧発生回路の内部に流れる電流量を低減して消費電力の低減を図るだけでは、要求されている電位の基準電圧Vrefの出力が得られなくなる。 However, simply reducing the amount of current flowing inside the reference voltage generation circuit to reduce power consumption makes it impossible to obtain a reference voltage Vref having the required potential.
本発明は、給電先の機器が待機状態にあるときに、要求されている電位の基準電圧Vrefの出力を行いつつも、消費電力を低減する基準電圧発生回路を提供することを目的とする。 An object of the present invention is to provide a reference voltage generation circuit that reduces power consumption while outputting a reference voltage Vref of a required potential when a power supply destination device is in a standby state.
本発明の第1の基準電圧発生回路は、流れ込む電流の値に応じて所定の電圧降下を生じる2個以上の回路構成要素の上記電圧降下量の差に基づいて、所望の基準電圧Vrefを出力するバンドギャップ・リファレンス式の基準電圧発生回路であって、所定の制御信号の入力に応じて、出力する基準電圧Vrefを所望値に維持しつつ、2個以上の回路構成要素に流れ込む電流量を低減する消費電力低減回路を備えることを特徴とする。 The first reference voltage generation circuit of the present invention outputs a desired reference voltage Vref based on the difference in voltage drop amount between two or more circuit components that generate a predetermined voltage drop according to the value of the flowing current. A reference voltage generation circuit of a band gap reference type, wherein the amount of current flowing into two or more circuit components is maintained while maintaining the output reference voltage Vref at a desired value in accordance with the input of a predetermined control signal. A power consumption reduction circuit for reducing the power consumption is provided.
本発明の第2の基準電圧発生回路は、本発明の第1の基準電圧発生回路において、基準電圧発生回路は、電圧降下量の差に基づいて、出力する基準電圧Vrefの値を増減する演算回路を含み、消費電力低減回路は、所定の制御信号の入力に応じて、出力電圧Vrefが所望値の場合に上記電圧降下量の差を同じ値に維持しつつ、高負荷の回路素子を付加して上記2個以上の回路構成要素に流れ込む電流量を低減する回路であることを特徴とする。 The second reference voltage generation circuit according to the present invention is the first reference voltage generation circuit according to the present invention. The reference voltage generation circuit performs an operation to increase or decrease the value of the output reference voltage Vref based on the difference in voltage drop. Including a circuit, the power consumption reduction circuit adds a high-load circuit element while maintaining the same voltage drop amount difference when the output voltage Vref is a desired value according to the input of a predetermined control signal. The circuit is characterized in that the circuit reduces the amount of current flowing into the two or more circuit components.
本発明の第3の基準電圧発生回路は、本発明の第2の基準電圧発生回路において、2個以上の回路構成要素は、それぞれ直列に接続された抵抗及びpn接合を有する素子で構成される第1回路及び第2回路であり、消費電力低減回路は、所定の制御信号の入力に応じて、第1及び第2回路の一部に、出力電圧Vrefが所望値の場合に、演算回路に出力される2個の第1回路及び第2回路の電圧降下量の差を同じ値に維持しつつ、電流量を低減するように作用する、高い抵抗値の抵抗を用いる第3及び第4回路を付加する回路であることを特徴とする。 According to a third reference voltage generation circuit of the present invention, in the second reference voltage generation circuit of the present invention, two or more circuit components are each composed of an element having a resistor and a pn junction connected in series. The power consumption reduction circuit is a first circuit and a second circuit. The power consumption reduction circuit is applied to a part of the first and second circuits according to the input of a predetermined control signal, and to the arithmetic circuit when the output voltage Vref is a desired value. Third and fourth circuits using resistors having a high resistance value that act to reduce the amount of current while maintaining the same voltage drop amount difference between the two output first and second circuits. It is a circuit to which is added.
本発明の第4の基準電圧発生回路は、本発明の第2の基準電圧発生回路において、2個以上の回路構成要素は、それぞれ直列に接続された抵抗及びpn接合を有する素子で構成される第1回路及び第2回路であり、消費電力低減回路は、所定の制御信号の入力に応じて、第1及び第2回路の代わりに接続される回路であって、それぞれ直列に接続された抵抗及びpn接合を有する素子を含む第3及び第4回路で構成され、第3及び第4回路の抵抗は、出力電圧Vrefが所望値の場合における第1回路及び第2回路の電圧降下量の差と同じ値の電位差を維持しつつ、電流量を低減するように作用する、第1及び第2回路の抵抗よりも高い抵抗値を有し、かつ、第3及び第4回路のpn接合を有する素子は、第1及び第2回路のpn接合を有する素子よりも小さなpn接合面積を有することを特徴とする。 According to a fourth reference voltage generation circuit of the present invention, in the second reference voltage generation circuit of the present invention, two or more circuit components are each composed of an element having a resistor and a pn junction connected in series. The first circuit and the second circuit, and the power consumption reduction circuit is a circuit connected in place of the first and second circuits in accordance with an input of a predetermined control signal, and is a resistor connected in series respectively. And the third and fourth circuits including elements having a pn junction, and the resistance of the third and fourth circuits is the difference in voltage drop between the first circuit and the second circuit when the output voltage Vref is a desired value. The resistance value is higher than the resistances of the first and second circuits, and the pn junctions of the third and fourth circuits are provided to reduce the amount of current while maintaining the same potential difference. The device has a pn junction of the first and second circuits Characterized in that it has a small pn junction area than the element.
本発明の第5の基準電圧発生回路は、本発明の第3又は第4の基準電圧発生回路において、pn接合を有する素子がダイオードであることを特徴とする。 According to a fifth reference voltage generation circuit of the present invention, in the third or fourth reference voltage generation circuit of the present invention, the element having a pn junction is a diode.
本発明の第6の基準電圧発生回路は、本発明の第3又は第4の基準電圧発生回路において、pn接合を有する素子がpnpトランジスタであることを特徴とする。 According to a sixth reference voltage generation circuit of the present invention, in the third or fourth reference voltage generation circuit of the present invention, the element having a pn junction is a pnp transistor.
本発明の第7の基準電圧発生回路は、本発明の第2乃至第6の何れかの基準電圧発生回路において、演算回路は、入力される駆動信号のレベルに応じた電圧を出力する出力回路と、電圧降下量の差に基づいて特定されるレベルの駆動信号を出力する演算増幅器とで構成され、演算増幅器は、所定の制御信号の入力に応じて、内部に流れる電流量を低減するように、高い負荷を付加する切換回路を内部に備えることを特徴とする。 According to a seventh reference voltage generation circuit of the present invention, in any one of the second to sixth reference voltage generation circuits of the present invention, the arithmetic circuit outputs an voltage corresponding to the level of the input drive signal. And an operational amplifier that outputs a drive signal at a level specified based on the difference in voltage drop amount, and the operational amplifier reduces the amount of current flowing in accordance with the input of a predetermined control signal. And a switching circuit for adding a high load.
本発明の第8の基準電圧発生回路は、本発明の第1の基準電圧発生回路において、基準電圧発生回路は、第1カレントミラー回路と、第1カレントミラー回路により生成される定電流を用いて定電圧を生成する定電圧回路と、上記定電流及び上記定電圧回路に流れ込む電流量の差に応じて、出力する電流値を増減する第2カレントミラー回路とを備えると共に、上記2個以上の回路構成要素として、上記定電圧回路の出力端子に接続された第1回路及び第2回路、並びに、上記第2カレントミラー回路の出力する電流値により特定される基準電圧Vrefを出力する第3回路を備え、上記消費電力低減回路は、所定の制御信号の入力に応じて、第2回路の代わりに、上記定電圧回路の出力端子の電流量を低減する第4回路と、第4回路の作用により出力する電流量の減少する第2カレントミラー回路に高負荷の回路素子を付加して、出力電圧Vrefを所望値に維持する第5回路とで構成されることを特徴とする。 An eighth reference voltage generation circuit according to the present invention is the first reference voltage generation circuit according to the present invention. The reference voltage generation circuit uses a first current mirror circuit and a constant current generated by the first current mirror circuit. A constant voltage circuit that generates a constant voltage and a second current mirror circuit that increases or decreases a current value to be output in accordance with a difference between the constant current and the amount of current flowing into the constant voltage circuit. As a circuit component, a first circuit and a second circuit connected to the output terminal of the constant voltage circuit, and a third voltage that outputs a reference voltage Vref specified by a current value output from the second current mirror circuit. A fourth circuit for reducing the amount of current at the output terminal of the constant voltage circuit, instead of the second circuit, in response to an input of a predetermined control signal; Action By adding a high load of the circuit element to the second current mirror circuit to reduce the current amount more outputs, the output voltage Vref, characterized in that it is constituted by a fifth circuit that maintains a desired value.
本発明の第1の基準電圧発生回路は、所定の制御信号を入力することで、消費電力低減回路の働きにより、出力する電圧Vrefを所望値に維持しつつ、消費電力の低減を図ることができる。当該構成の基準電圧発生回路を、使用に伴い出力の低下する電池を用いる機器の基準電圧発生回路として使用し、上記機器が休止状態にあるときに、上記消費電力低減回路をアクティブにすることで、出力する基準電圧Vrefを所望値に維持しつつ、2個以上の回路構成要素に流れ込む電流量を低減して電池の電力消費量を低減し、結果として、電池の寿命を長くすることができる。 The first reference voltage generation circuit according to the present invention can reduce power consumption by inputting a predetermined control signal and maintaining the output voltage Vref at a desired value by the function of the power consumption reduction circuit. it can. By using the reference voltage generation circuit of the configuration as a reference voltage generation circuit of a device using a battery whose output decreases with use, and activating the power consumption reduction circuit when the device is in a dormant state. , While maintaining the output reference voltage Vref at a desired value, the amount of current flowing into two or more circuit components can be reduced to reduce battery power consumption, and as a result, the battery life can be extended. .
本発明の第2の基準電圧発生回路は、本発明の第1の基準電圧発生回路において、当該基準電圧発生回路は、入力される駆動信号のレベルに応じた電圧を出力する出力回路と、帰還されてくる2個以上の信号の電位差に応じて上記駆動信号のレベルを増減する演算回路と、上記出力回路より出力される出力電圧に基づいて、上記演算回路へ帰還する2個以上の信号を生成する帰還回路とで構成され、所定の制御信号の入力に応じて、出力する基準電圧Vrefの値が所望値の場合に、帰還する上記2個以上の信号の電位差を同じ値に維持することで、基準電圧Vrefの値を一定に維持しつつ、上記帰還回路の回線の抵抗値を高くすることで、消費電力の低減を図ることができる。 A second reference voltage generation circuit according to the present invention is the first reference voltage generation circuit according to the present invention. The reference voltage generation circuit includes an output circuit that outputs a voltage according to the level of an input drive signal, and a feedback circuit. An arithmetic circuit that increases or decreases the level of the drive signal according to a potential difference between two or more signals that are received, and two or more signals that are fed back to the arithmetic circuit based on an output voltage output from the output circuit. A feedback circuit to be generated, and when the value of the output reference voltage Vref is a desired value in accordance with the input of a predetermined control signal, the potential difference between the two or more signals to be fed back is maintained at the same value. Thus, the power consumption can be reduced by increasing the resistance value of the line of the feedback circuit while keeping the value of the reference voltage Vref constant.
本発明の第3の基準電圧発生回路は、所定の制御信号の入力に応じて、第1及び第2回路の代わりに、第3及び第4回路を使用することにより、出力する基準電圧Vrefを所望値に維持しつつ、消費電力の低減を図ることができる。 The third reference voltage generation circuit according to the present invention uses the third and fourth circuits instead of the first and second circuits in response to the input of a predetermined control signal to output the reference voltage Vref to be output. The power consumption can be reduced while maintaining the desired value.
本発明の第4の基準電圧発生回路は、所定の制御信号の入力に応じて、第1及び第2回路の代わりに、pn接合を有する素子のpn接合面積を小さくした第3及び第4回路を使用することにより、温度依存性を変動すること無く、出力する基準電圧Vrefを所望値に維持しつつ、消費電力の一層の低減を図ることができる。 The fourth reference voltage generation circuit according to the present invention is configured to reduce the pn junction area of an element having a pn junction instead of the first and second circuits in response to an input of a predetermined control signal. The power consumption can be further reduced while maintaining the output reference voltage Vref at a desired value without changing the temperature dependence.
本発明の第5の基準電圧発生回路は、所定の制御信号の入力に応じて、第1及び第2回路の代わりに、pn接合を有する素子として用いるダイオードのpn接合面積を小さくした第3及び第4回路を使用することにより、温度依存性を変動すること無く、出力する基準電圧Vrefを所望値に維持しつつ、消費電力の一層の低減を図ることができる。 According to a fifth reference voltage generation circuit of the present invention, a third pn junction area of a diode used as an element having a pn junction is reduced instead of the first and second circuits in response to an input of a predetermined control signal. By using the fourth circuit, it is possible to further reduce power consumption while maintaining the output reference voltage Vref at a desired value without changing the temperature dependence.
本発明の第6の基準電圧発生回路は、所定の制御信号の入力に応じて、第1及び第2回路の代わりに、pn接合を有する素子として用いるpnpトランジスタのpn接合面積を小さくした第3及び第4回路を使用することにより、温度依存性を変動すること無く、出力する基準電圧Vrefを所望値に維持しつつ、消費電力の一層の低減を図ることができる。 According to a sixth reference voltage generating circuit of the present invention, a pn junction area of a pnp transistor used as an element having a pn junction is reduced instead of the first and second circuits in response to an input of a predetermined control signal. By using the fourth circuit, the power consumption can be further reduced while maintaining the output reference voltage Vref at a desired value without changing the temperature dependency.
本発明の第7の基準電圧発生回路は、所定の制御信号の入力に応じて、更に、演算増幅器内を流れる電流量を低減することで消費電力の削減を図ることができる。 The seventh reference voltage generation circuit of the present invention can reduce power consumption by further reducing the amount of current flowing through the operational amplifier in response to the input of a predetermined control signal.
本発明の第8の基準電圧発生回路は、pn接合を有する素子を用いずに、カレントミラー回路を利用するため、所定の制御信号の入力時に、第1及び第2回路に流れる電流量を低減させる第4及び第5回路を用いるだけで、出力する基準電圧の値を一定に維持しつつ、回路内に流れる電流量を低減して消費電力を低減することができる。即ち、給電先の機器が休止状態にあるときに、上記第4及び第5回路をアクティブにするだけで、電池の電力消費量を低減し、結果として、電池の寿命を長くすることができる。 Since the eighth reference voltage generation circuit of the present invention uses a current mirror circuit without using an element having a pn junction, the amount of current flowing through the first and second circuits when a predetermined control signal is input is reduced. By using only the fourth and fifth circuits, the amount of current flowing in the circuit can be reduced and the power consumption can be reduced while maintaining the value of the output reference voltage constant. That is, when the device to which power is supplied is in a dormant state, the battery power consumption can be reduced and the battery life can be extended as a result only by activating the fourth and fifth circuits.
(1)実施の形態1
図1は、実施の形態1にかかるバンドギャップ・リファレンス式基準電圧発生回路100の構成を示す図である。バンドギャップ・リファレンス式基準電圧発生回路100は、出力する基準電圧Vrefの値を所望値にするために演算増幅器を用いるタイプの回路であり、従来技術の欄で説明したバンドギャップ・リファレンス式基準電圧発生回路500と基本的な構成は同じであるが、給電先の機器が動作状態の場合にアクティブに切り換る通常モード用の回路の他に、給電先の機器が休止状態の場合にアクティブに切り換り、上記通常モード用の回路の一部と置き換わる節電モード用の回路を備えることを特徴とする。
(1)
FIG. 1 is a diagram illustrating a configuration of a band gap reference type reference
より具体的には、通常モードの設定時に使用する回路として、入力される駆動信号のレベルに応じた電圧を出力する出力回路を含み、2個以上の回路構成要素(後述する第1回路C1と、節電モード時に当該回路の一部と置き換わって動作する第2回路C2がこれに相当する)において生じる電圧降下量の差に応じて上記駆動信号のレベルを増減する演算回路(演算増幅器101とFET102が相当する)と、上記出力回路より出力される出力電圧に基づいて、上記演算回路へ帰還する2個以上の信号を生成する帰還回路(第1回路C1が相当する)とを備え、更に、節電モードの設定時に上記帰還回路の一部と置き換わり使用する回路として、給電先の機器が待機状態にある時に、アクティブに切換えられて上記帰還回路の一部と置き換わり、基準電圧として必要な電源電圧の出力を行いつつも、回路内に流れる電流量を低減して消費電力を削減する消費電力低減回路(第2回路C2が相当する)を備えることを特徴とする。
More specifically, the circuit used when setting the normal mode includes an output circuit that outputs a voltage corresponding to the level of the input drive signal, and includes two or more circuit components (a first circuit C1 described later and An arithmetic circuit (the
図示するように、基準電圧発生回路100は、演算増幅器101、入力される駆動信号のレベルに応じた電圧を出力する出力回路として用いるPチャンネル型MOSFET102、上記FET102のドレインに接続される第1回路C1及び第2回路C2、並びに、演算増幅器101の逆相入力端子への帰還回路の線路を切り換える切換回路C3で構成される。なお、演算増幅器101とFET102は、帰還信号S1及びS2、又は、帰還信号S1’及びS3の電位差に基づいて、所望値の基準電圧Vrefを出力する演算回路として機能する。
As shown in the figure, a reference
制御信号は、図示していない中央演算処理装置等の機器の制御装置で生成され、基準電圧Vrefの供給先の機器が動作状態の場合、基準電圧発生回路100の動作モードを通常モードに設定するためHighレベルに設定され、機器が休止状態の場合、基準電圧発生回路100の動作モードを節電モードに設定するためLowレベルに設定される。
The control signal is generated by a control device of a device such as a central processing unit (not shown), and when the device to which the reference voltage Vref is supplied is in an operating state, the operation mode of the reference
切換回路C3は、スイッチ115及びインバータ116で構成される。スイッチ115は、通常モードの設定時、即ち、制御信号の値がHighレベルの場合に、演算増幅器101の逆相入力端子115aと通常モード用の端子115bとの接続を行い、節電モードの設定時、即ち、制御信号の値がLowレベルの場合に、上記逆相入力端子115aと節電モード用の端子115cとの接続を行う。
The switching circuit C3 includes a
詳細な説明は省くが、切換回路C3の各スイッチ115には、好ましくは、スイッチ切換を行う際に、端子115aが、端子115b及び115cの両方に接続された状態を経てから、端子115b又は端子115cだけに接続する周知の構成のものを採用する。これにより、基準電圧Vrefを、スイッチ切換時に瞬断させることなく継続的に出力することができる。以下に説明する他の実施形態の基準電圧発生回路(200,300,400)で用いるスイッチ(216,217,255,263,309,413,414,415,416)についても同じである。
Although not described in detail, each
制御信号がHighレベルの場合、第1回路C1が備えるトランジスタスイッチ103,108がオンに切り換り、第1回路C1がアクティブに切り換る。他方、制御信号がLowレベルの場合、第2回路C2が備えるトランジスタスイッチ106,112がオンに切り換り、第2回路C2がアクティブに切り換る。 When the control signal is at a high level, the transistor switches 103 and 108 included in the first circuit C1 are turned on, and the first circuit C1 is activated. On the other hand, when the control signal is at the low level, the transistor switches 106 and 112 included in the second circuit C2 are turned on, and the second circuit C2 is activated.
第1回路C1は、演算増幅器101と出力回路として機能するFET102とで、上記従来技術の欄で説明した基準電圧Vrefを発生するバンドギャップ・リファレンス式基準電圧発生回路を構成し、その働きは、図6に示した従来の基準電圧発生回路500のものと同じである。第1回路C1は、FET102のソースに接続される、直列に接続されたトランジスタスイッチ103、抵抗104、及び、ダイオード105、並びに、直列に接続されたトランジスタ108、抵抗109,110、及び、ダイオード111で構成される。上記切換回路C3により、第1回路C1がアクティブに切換えられると、演算増幅器101の正相入力端子は点P1に接続されて信号S1が入力され、逆相入力端子は点P2に接続されて信号S2が入力される。
The first circuit C1 includes the
第2回路C2は、演算増幅器101とFET102とで、基準電圧Vrefを出力するバンドギャップ・リファレンス式基準電圧発生回路を構成するが、第1回路C1を用いる場合に比べて消費電力を大幅に低減する回路である。第2回路C2は、出力トランジスタとして使用するFET102のソースに接続され、互いに基準電圧Vrefの電位レベルに対し所定の割合の信号S1’,S3を演算増幅器101に帰還する2つの回路、具体的には、直列に接続されたトランジスタスイッチ106及び抵抗107で構成される回路と、直列に接続されたトランジスタスイッチ112及び抵抗113,114で構成される回路とで構成される。抵抗107の他端は、第1回路C1を構成するダイオード105に接続されている。抵抗114の他端は、第1回路C1を構成するダイオード111に接続されている。
In the second circuit C2, the
通常モードの設定時、出力回路として用いるPチャンネルMOSFET102からは、以下の「数1」により特定される基準電圧Vrefが出力される。なお、以下に示す数式において、抵抗104の抵抗値をRn1、抵抗107の抵抗値をRe1、抵抗109の抵抗値をRn2、抵抗110の抵抗値をRn3、抵抗113の抵抗値をRe2、抵抗114の抵抗値をRe3と表す。その他の係数の定義については各数式と共に示す。
温度依存性の無い基準電圧Vrefを出力するための条件は、以下の「数2」の式を満たすことである。
他方、節電モードの設定時、切換回路C3により、第2回路C2がアクティブに切り換えられると、演算増幅器101の正相入力端子は、点P1に接続されて信号S1’が入力され、逆相入力端子は、点P3に接続されて信号S3が入力される。第2回路C2の抵抗107,113,114は、第1回路C1の抵抗104,109,111に比べて、抵抗値の高いものを用いる。これにより、回路を流れる電流を例えば、1/α倍に低減する。電流量を1/α倍に低減するだけでは、信号S1’と信号S3の電位差も減少して基準電圧Vrefが低下してしまう。そこで、各ダイオード105,111に流れ込む電流量が1/α倍になるように、抵抗104,113,114の設定を行う。より詳しくは、第2回路C2がアクティブな時に演算増幅器101に帰還する信号S1’と信号S3の電位差が、第1回路C1がアクティブな時であって、所望値の基準電圧Vref出力時に、演算増幅器101に帰還する信号S1と信号S2の電位差と、同じになるように、抵抗104,113,114を設定する。これにより基準電圧Vrefの値を一定に維持する。
On the other hand, when the second circuit C2 is switched to the active state by the switching circuit C3 when the power saving mode is set, the positive phase input terminal of the
節電モードの設定時、温度依存性の無い基準電圧Vrefを出力するための条件は、以下の「数3」の式を満たすことである。
通常モード設定時のダイオード105のバイアス電流In1を節電モード時のα倍とすると、以下の「数4」の関係を満たせばよい。
ここで、ダイオード105と同じpn接合面積のダイオード111を使用して、抵抗の値のみを切換えた場合に、温度依存性の無い基準電圧Vrefを得るには、「数3」に「数4」の関係式を代入して次の「数5」に示す関係を満たせばよい。
上記「数5」の右辺2項の増加分は、Ke=Re2/Re3・In(Re2・IS2/Re1・Is1)の右辺に含まれる抵抗値Re1,Re2,Re3の比を調節することにより満たす。但し、Kn、Keとも通常は17〜24の値の範囲内に収まるように調節する。これにより、基準電圧として出力するVrefの値を一定に保ちつつも、各ダイオード105,111に流れ込む電流量を1/α倍に設定して、消費電力の低減を図ることができる。
The increase in the two terms on the right side of “Equation 5” is satisfied by adjusting the ratio of the resistance values Re1, Re2, and Re3 included in the right side of Ke = Re2 / Re3 · In (Re2 / IS2 / Re1 · Is1). . However, both Kn and Ke are normally adjusted so as to be within the range of 17 to 24. Thus, while keeping the value of Vref output as the reference voltage constant, the amount of current flowing into each of the
基準電圧発生回路100では、pn接合を有する素子としてダイオードを用いたが、内部にpn接合を持つpnpバイポーラトランジスタを用いることもできる。以下に説明する他の実施形態の基準電圧発生回路(200,300,400)で用いるダイオード(205,208,212,215,305,308,317,314,406,407,408)についても同じである。
In the reference
また、上記構成の基準電圧発生回路100を、使用に伴い出力の低下する電池を用いる形態やノート型コンピュータ等の機器(図示せず)の基準電圧発生回路として使用し、上記機器が休止状態にあるときに、当該機器の制御部よりLowレベルの制御信号を出力して、消費電力低減回路である第2回路C2をアクティブにすることで、電池の電力消費量を低減し、結果として、電池の寿命を長くすることができる。以下に説明する別の実施形態にかかる基準電圧発生回路(200,300,400)についても同じである。
Further, the reference
(2)実施の形態2
図2は、実施の形態2にかかるバンドギャップ・リファレンス式基準電圧発生回路200の構成を示す図である。バンドギャップ・リファレンス式基準電圧発生回路200は、出力する基準電圧Vrefの値を所望値にするために演算増幅器を用いるタイプの回路であって、通常モードの設定時に、演算増幅器に出力電圧に基づく信号を返す帰還回路(第3回路C4が相当する)の他に、節電モードの設定時に、回路内に流れる電流量を低減して消費電力を削減する第2の帰還回路(第4回路C5が相当する)を備えたことを特徴とする。
(2) Embodiment 2
FIG. 2 is a diagram illustrating a configuration of a bandgap reference type reference
第4回路C5は、第3回路C4とは別に、演算増幅器201への帰還信号生成用のダイオードを用意したものである。当該構成を採用することにより、実施の形態1の基準電圧発生回路100で用いた第2回路C2よりも、より柔軟な回路設計を可能にし、必要な値の基準電圧Vrefの出力を行いつつも、温度特性を変動することなく、低消費電力化を実現する。
The fourth circuit C5 is provided with a diode for generating a feedback signal to the
基準電圧発生回路200は、演算増幅器201、入力される駆動信号のレベルに応じた電圧を出力する出力回路Pチャンネル型MOSFET202、FET202のドレインに接続される第3回路C4及び第4回路C5、及び、演算増幅器201の逆相入力端子に帰還する線路を切り換える切換回路C6で構成される。
The reference
演算増幅器201は、通常モードの設定時、即ち、制御信号がHighレベルの場合に使用するオン抵抗の低いトランジスタスイッチの他に、節電モードの設定時、即ち、制御信号がLowレベルの場合にアクティブに切換えられ、回路内の電流量を低減するオン抵抗の高いトランジスタスイッチを用いる回路を用意する。
The
図3は、演算増幅器201の具体的な回路構成を示す図である。演算増幅器201は、ドレインに電源電圧Vccが印加され、定電流を生成する1対のPチャンネル型MOSFET251,252、正相入力端子201a及び逆相入力端子201bに印加される各電位の差を増幅して出力するNチャンネル型MOSFET253,254と、MOSFET253のソースにスイッチ255を介して接続されたNチャンネル型MOSFET256、MOSFET254のドレインに接続されたNチャンネル型MOSFET257、定電流源258の出力する電流Iが印加されるNチャンネル型MOSFET259,260,261、及び、FET254のソース電位に応じてゲートを開き、ドレインが出力端子201cに接続されているPチャンネル型MOSFET262で構成される。FET256,257,259,260,261は、バイアス電圧発生回路270として用いる。
FIG. 3 is a diagram illustrating a specific circuit configuration of the
FET262のドレインは、上記出力端子201cに接続される他、スイッチ263を介してNチャンネル型MOSFET259のドレインに接続されると共に、Nチャンネル型MOSFET260のソースに接続される。
The drain of the
FET257とFET260のオン抵抗は、FET256とFET259のオン抵抗に比べて非常に高いものを採用する。制御信号がHighレベルの場合、スイッチ255及びスイッチ263は、オンに切り換る。これにより、FET253,254のソースには、オン抵抗の高いFET257の他にオン抵抗の少ないFET256が接続されることになる。また、FET262のドレインには、オン抵抗の高いFET260の他にオン抵抗の少ないFET259が接続されることになる。これにより、演算増幅器201の内部を電流が流れやすくなる。
The on-resistances of the
他方、制御信号がLowレベルの場合、スイッチ255及びスイッチ263は、オフに切り換る。これにより、FET253及びFET254のソースには、オン抵抗の高いFET257のみが接続されることになる。また、FET262のドレインには、オン抵抗の高いFET260だけが接続されることになる。これにより、演算増幅器201の内部を流れる電流量が大幅に減少され、消費電力が低減されることになる。
On the other hand, when the control signal is at the low level, the
再び、図2を参照する。切換回路C6は、スイッチ216,217及びインバータ209で構成されている。スイッチ216は、制御信号の値がHighレベルの場合に、演算増幅器201の逆相入力端子216aと、通常モード用の端子216bとを接続し、制御信号の値がLowレベルの場合に、逆相入力端子216aと、節電モード用の端子216cとを接続する。スイッチ217は、制御信号の値がHighレベルの場合に、演算増幅器201の正相入力端子217aと通常モード用の端子217bとを接続し、制御信号の値がLowレベルの場合に、正相入力端子217aと節電モード用の端子217cとを接続する。
Reference is again made to FIG. The switching circuit C6 includes
第3回路C4は、通常の安定した基準電圧を発生するのに用いる帰還回路であり、その働きは、図6に示した従来の基準電圧発生回路500のものと同じである。第3回路C4は、トランジスタスイッチ203と、抵抗204,206,207、及び、ダイオード205,208で構成される。切換回路C6により、第3回路C4がアクティブに切換えられると、演算増幅器201の正相入力端子201aは、点P4に接続されて信号S4が入力され、逆相入力端子201bは、点P5に接続されて信号S5が入力される。
The third circuit C4 is a feedback circuit used to generate a normal stable reference voltage, and its function is the same as that of the conventional reference
第4回路C5は、給電先の機器が休止状態にある場合に、継続的に基準電圧Vrefを出力するが、消費電力の低い帰還回路であり、トランジスタスイッチ210、抵抗211,213,214、及び、ダイオード212,215で構成される。切換回路C6により、第4回路C5がアクティブに切換えられると、演算増幅器201の正相入力端子201aは、点P6に接続されて信号S6が入力され、逆相入力端子201bは、P7に接続されて信号S7が入力される。第4回路C5の抵抗211,213,214は、第3回路C4の抵抗204,206,207に比べて、抵抗値がα倍のものを用いる。また、ダイオード212及び215には、ダイオード205及び208と比べてpn接合の面積が1/α倍の小さいものを採用する。上記条件を満たすことにより、各抵抗の値を高めて回路を流れる電流量を減少させることにより消費電力を低減すると共に、ダイオード212,215における順方向電圧を大きくすることで、基準電圧Vrefの出力時に、演算増幅器201の各入力端子に帰還する電位を第3回路C4の場合と同じ値に保つことができる。
The fourth circuit C5 is a feedback circuit that continuously outputs the reference voltage Vref when the power supply destination device is in a dormant state, but has low power consumption, and includes a
上述したように、基準電圧発生回路200では、第3回路C4のダイオード205,208とは別に、第4回路C5専用にダイオード212,215を用意したことにより、抵抗211,213,214、及び、ダイオード212,215のpn接合の面積の選定の自由度を高めることができ、実施の形態1の基準電圧発生回路100で用いた第2回路C2よりも、基準電圧として必要な電源電圧Vrefの出力を行いつつも、一層の低消費電力化を実現することができる。
As described above, in the reference
通常、同じサイズのpn接合面積のダイオードに対して、バイアスする電流を減じた場合、pn接合部の逆方向電流の影響や、温度特性がフラットなバンドギャップ電圧を出力するために必要なK値が増加するため、温度変化に対する出力電圧Vrefの安定度が劣化する。これに対し、実施の形態2にかかる基準電圧発生回路200の場合、第4回路C5において、内部の抵抗値を高めてバイアス電流を減らすとともに、ダイオード212,215のpn接合面積も減らす。これにより、各ダイオード212,215の逆方向電流もpn接合面積に比例して同時に減り、バイアス電流に対する逆方向電流の影響の割合が変化しないだけでなく、上記K値も変化しないため、実効温度特性が変化しないという利点を有する。
Normally, when the bias current is reduced for diodes of the same size pn junction area, the K value necessary to output a band gap voltage having a flat temperature characteristic due to the influence of the reverse current of the pn junction. Therefore, the stability of the output voltage Vref with respect to a temperature change is deteriorated. On the other hand, in the reference
(3)実施の形態3
図4は、実施の形態3にかかるバンドギャップ・リファレンス式基準電圧発生回路300の構成を示す図である。バンドギャップ・リファレンス式基準電圧発生回路300は、出力する基準電圧Vrefの値を所望値にするために演算増幅器を用いるタイプの回路において、給電先の機器が通常の動作状態の場合に用いる通常モード用基準電源301に、給電先の機器が休止状態の場合に用いる節電モード用基準電源310を独立して設けたことを特徴とする。上記2つの電源は、切換回路320により選択的にアクティブに切換えられる。
(3)
FIG. 4 is a diagram illustrating a configuration of a bandgap reference-type reference
節電モード用基準電源310の基本的な構成は、通常動作モード用基準電源301と同じであるが、後に詳しく説明するように、回路内で使用する抵抗の値を高くして内部に流れる電流量を低減する一方で、上述した実施の形態2の基準電圧発生回路200と同様に、ダイオードのpn接合の面積を小さくすることにより、演算増幅器311に帰還する信号の電位差を、通常動作モード用基準電源301が備える演算増幅器302に帰還する電位差と同じ値に調節する。更には、演算増幅器311の内部において用いるバイアス電圧発生用のトランジスタにオン抵抗の高いものを使用する。これにより、演算増幅器311内での消費電力を低減し、回路全体の消費電力の一層の低減を行う。
The basic configuration of the power saving mode reference power supply 310 is the same as that of the normal operation mode reference power supply 301. However, as will be described in detail later, the amount of current flowing in the circuit by increasing the value of the resistor used in the circuit. In the same manner as the reference
基準電圧発生回路300は、通常動作モード用基準電源301、節電モード用基準電源310、及び、制御信号に基づいて上記2つの電源の内の一方をアクティブに切換える切換回路320で構成される。
The reference
切換回路320は、スイッチ309及びインバータ315で構成されている。通常モード設定時、即ち、制御信号がHighレベルの場合、切換回路320は、通常動作モード用基準電源301の演算増幅器302をアクティブに切換え、節電モード用基準電源310の演算増幅器311をノンアクティブに切換えると共に、スイッチ309を、FET303のドレインより伸びる端子309bを、基準電圧Vrefの出力端子309aに接続するように切換える。
The
他方、節電モード設定時、即ち、制御信号がLowレベルの場合、切換回路320は、節電モード用基準電源310の演算増幅器311をアクティブに切換え、通常動作モード用基準電源301の演算増幅器302をノンアクティブに切換えると共に、スイッチ309を、FET312のドレインより伸びる端子309cが基準電圧Vrefの出力端子309aに接続されるように切換える。
On the other hand, when the power saving mode is set, that is, when the control signal is at the low level, the
通常動作モード用基準電源301は、演算増幅器302、Pチャンネル型MOSFET303、抵抗304,306,307、及び、ダイオード305,308により構成される。通常動作モード用基準電源301の配線は、図6に示した従来の基準電圧発生回路500と同じである。
The normal operation mode reference power supply 301 includes an
演算増幅器302は、Highレベルの制御信号の入力に応じてアクティブに切り換り、Lowレベルの制御信号の入力に応じて正相入力端子302a及び逆相入力端子302bに帰還する電位によらず、Highレベルの信号を出力して上記Pチャンネル型MOSFET303を完全にオフに切換える。
The
演算増幅器302の正相入力端子302aは、点P8に接続されて信号S8が入力され、負相入力端子302bは、点P9に接続されて信号S9が入力され、更に、出力端子302cは、FET303のゲートに接続されている。FET303のドレインには、直列に接続されている抵抗304及びダイオード305、並びに、直列に接続されている抵抗306,307及びダイオード308が接続されている。
The positive
通常動作モード用基準電源301の動作は、図6を用いて説明した従来の基準電源発生回路500と同じであるため、ここでの詳細な説明は省略する。
Since the operation of the reference power supply 301 for the normal operation mode is the same as that of the conventional reference power
節電モード用基準電源310は、演算増幅器311、Pチャンネル型MOSFET312、抵抗313,315,316、及び、ダイオード314,317で構成されている。演算増幅器311には、上述した演算増幅器302と同じ回路を用いる。演算増幅器311の正相入力端子311aは、点P10に接続されて信号S10が入力され、負相入力端子311bは、点P11に接続されて信号S11が入力され、出力端子311cは、FET312のゲートに接続されている。FET312のドレインには、直列に接続されている抵抗313及びダイオード314、並びに、直列に接続されている抵抗315,316及びダイオード317が接続されている。
The power saving mode reference power supply 310 includes an
節電モード用基準電源310は、給電先の機器が休止状態にある場合に、継続的に基準電圧Vrefを出力するにもかかわらず、消費電力を少なくした回路である。節電モード用基準電源310の抵抗313,315,316は、通常モード用基準電源301の抵抗304,306,307に比べて、抵抗値がα倍の抵抗を用いる。また、ダイオード314及び317には、ダイオード305及び308と比べてpn接合面積が1/α倍の小さいものを採用する。更に、演算増幅器311を構成するトランジスタスイッチにオン抵抗の高いものを使用することにより、演算増幅器311に流れる電流量を減少させて消費電力を大幅に低減する一方で、ダイオード314,317における順方向電圧を大きくする。これにより、基準電圧Vrefの出力時に演算増幅器311の各入力端子に帰還してくる信号S10及び信号S11の電位差を、通常動作モード用基準電源301がアクティブな時、基準電圧Vrefが出力されている時に演算増幅器302に帰還する信号S8及びS9の電位差と同じ値に保つ。
The power-saving mode reference power supply 310 is a circuit that consumes less power despite the continuous output of the reference voltage Vref when the power supply destination device is in a dormant state. The
上述したように、節電モード用基準電源310を備える基準電圧発生回路300では、通常動作モード用基準電源301とは別に、省電力用基準電源310を用意したことにより、上述した実施の形態2にかかる基準電源発生回路200の場合に比べて、より自由に、回路を構成する抵抗313,315,316の値、ダイオード314,317のpn接合部分の面積を設定することができ、更には、演算増幅器311における消費電力も低減することにより、基準電圧Vrefとして必要な値の電圧の出力を行いつつも、一層の低消費電力化を図ることができる。
As described above, in the reference
演算増幅器302及び311には、図3を用いて説明した演算増幅器201と同じ構成である。上記構成の演算増幅器311において、内部のトランジスタにオン抵抗の高いものを使用する。これにより、演算増幅器311内に流れる電流量を大幅に減少し、消費電力を効果的に低減することができる。
The
以上に説明したように、実施の形態3にかかる基準電圧発生回路300では、節電モード用基準電源を別に用意したことにより、給電先の機器が休止状態の場合に、供給電圧Vrefは維持したままで、消費電力を大幅に低減することができる。
As described above, in the reference
(4)実施の形態4
図5は、実施の形態4にかかる基準電圧発生回路400の回路構成を示す図である。基準電圧発生回路400は、出力する基準電圧Vrefを所望の値に設定するのに、定電流を生成するカレントミラー回路を利用するものである。具体的には、基準電圧発生回路400は、Pチャンネル型MOSFET401とで第1及び第2カレントミラー回路を構成する,それぞれ同じサイズのPチャンネル型のMOSFET402及びMOSFET403、互いのゲート電極が一方のドレイン電極に接続されており、定電圧発生回路として機能する、それぞれ同じサイズのNチャンネル型MOSFET404,405、それぞれ同じpn接合面積の3個のダイオード406と408、ダイオード406,408と一定の比のpn接合面積を持つダイオード407、4個のスイッチ413,414,415,416、及び、4個の抵抗409,410,411,412で構成される。
(4)
FIG. 5 is a diagram illustrating a circuit configuration of the reference
ダイオード406は、Nチャンネル型MOSFET404のソースに順方向接続されている。ダイオード407は、抵抗切換回路C40を介して、Nチャンネル型MOSFET405のソースに順方向接続されている。抵抗切換回路C40は、それぞれ直列に接続されているスイッチ413と低抵抗値の抵抗409、及び、スイッチ414と高抵抗値の抵抗411を、並列に接続したものである。抵抗切換回路C40の内部において、通常モードの設定時には、スイッチ413がオンに切換えられ、スイッチ414がオフに切換えられ、節電モードの設定時には、スイッチ413がオンに切換えられ、スイッチ414がオンに切換えられる。
The
ダイオード408は、抵抗切換回路C41を介して、Pチャンネル型MOSFET403のドレインに順方向接続されている。抵抗切換回路C41は、それぞれ直列に接続されているスイッチ415と低い抵抗値の抵抗410、及び、スイッチ416と高い抵抗値の抵抗412を、並列に接続したものである。抵抗切換回路C41において、通常モードの設定時には、スイッチ415がオンに切換えられ、スイッチ416がオフに切換えられ、節電モードの設定時には、スイッチ415がオフに切換えられ、スイッチ416がオンに切換えられる。
The
FET401とFET402とで構成される第1カレントミラー回路、及び、FET401とFET403とで構成される第2カレントミラー回路の働きにより、3個のトランジスタFET401,402,403には、同じ値の電流Inが流れる。FET0404とFET405とは、ゲート同士が接続されており、第1カレントミラー回路の作用により、それぞれのソース・ドレイン間電流が等しい値に制御され、FET404とFET405とのソース電位は、同電位に制御される。これにより、ダイオード406,407のpn接合面積の比と、これらのダイオードに流れ込む電流の比(この回路では、同じ電流であるので、比は1である)により特定される順方向電位差V1がFET405のソースとダイオード407のアノード間に発生する。電位差V1と、FET405のソースと、ダイオード407のアノードとの間に接続されている抵抗409の抵抗値で電流Inの値が特定される。
The three
ダイオード406,407,408の各々に順方向に流れ込む電流の値が等しいため、ダイオード407,408のpn接合面積が同じ場合、基準電圧Vrefの値は、電流Inが流れているときのダイオード408の順方向電圧V3bに、抵抗切換回路C41における電位差V2を加算した値になる。上記電位差V2は、抵抗切換回路C41における電圧降下量V1の値を、抵抗409の抵抗値と抵抗410の抵抗値との比に応じて大きくすることにより求められる。抵抗409と抵抗410の比を、以下の「数6」を満足する値に設定することにより、基準電圧Vrefにバンドギャップ電圧が出力される。なお、以下の数式では、抵抗409の値をR1、抵抗410の値をR2、抵抗411の値をR3、抵抗R412の値をR4、ダイオード406及び408と、ダイオード407のpn接合面積の比をAと表す。
次に、節電モードの設定時の回路動作について説明する。節電モードの設定時、スイッチ414,416がオンに切換えられ、スイッチ413,415がオフに切換えられる。
Next, the circuit operation when setting the power saving mode will be described. When the power saving mode is set, the switches 414 and 416 are turned on, and the
上記のスイッチ切換に伴い、FET404及びFET405で構成される定電圧回路からの出力が減少し、点P40の電位が高くなる。これに伴いFET403の出力する電流量がIe(但し、Ie<In)に減少し、第2カレントミラー回路を構成する残りのFET401,402に流れる電流もIeに減少する。FET403より出力される電流は減少するが、その分スイッチ416がオンに切り換ることにより接続される高い抵抗値の抵抗412により出力される基準電圧Vrefの値は一定に維持される。
As the switch is switched, the output from the constant voltage circuit composed of the
節電モード設定時に使用する抵抗411,412の抵抗値は、以下の手順に従い特定される。まず、R1>R2>R3>R4と設定し、R3とR4の比を基準電圧Vrefが温度変化に対して安定した値(バンドギャップ電圧)をとるように設定する。抵抗410と抵抗411の抵抗値の比(R3:R4)は、上記「数6」から求められる次の「数7」の関係を満たすように設定する。これにより、抵抗412に流れる電流値が、抵抗410に流れる電流値の1/α倍に設定される。
上述する「数7」の関係を満たすように抵抗411と抵抗412の抵抗値を設定することにより、通常モードの設定時、及び、節電モードの設定時のいずれの場合にも、温度変化に対して安定した値の基準電圧Vrefを得ることができる。
By setting the resistance values of the resistor 411 and the resistor 412 so as to satisfy the relationship of “
更に、上記基準電圧発生回路400を利用して、抵抗411,412にpn接合面積の異なるダイオードを接続すれば、更に精度良く基準電圧(バンドギャップ電圧)Vrefを得ることができる。
Furthermore, if a diode having a different pn junction area is connected to the resistors 411 and 412 using the reference
100,200,300,400 バンドギャップ・リファレンス式基準電圧発生回路、101,201,302,311 演算増幅器、102,202,303,312 Pチャンネル型MOSFET、105,111,205,208,212,215,305,308,314,317 ダイオード、C3,C6,320 切換回路、C1,C4,301 通常動作モード基準電圧発生回路、C2,C5,310 節電モード基準電圧発生回路。 100, 200, 300, 400 Band gap reference type reference voltage generation circuit, 101, 201, 302, 311 operational amplifier, 102, 202, 303, 312 P-channel MOSFET, 105, 111, 205, 208, 212, 215 , 305, 308, 314, 317 diode, C3, C6, 320 switching circuit, C1, C4, 301 normal operation mode reference voltage generation circuit, C2, C5, 310 power saving mode reference voltage generation circuit.
Claims (8)
所定の制御信号の入力に応じて、出力する基準電圧Vrefを所望値に維持しつつ、2個以上の回路構成要素に流れ込む電流量を低減する消費電力低減回路を備えることを特徴とする基準電圧発生回路。 A band gap reference type reference voltage generation circuit that outputs a desired reference voltage Vref based on the difference in the voltage drop amount of two or more circuit components that cause a predetermined voltage drop according to the value of the flowing current. There,
A reference voltage comprising a power consumption reduction circuit that reduces the amount of current flowing into two or more circuit components while maintaining a reference voltage Vref to be output at a desired value in response to an input of a predetermined control signal Generation circuit.
消費電力低減回路は、所定の制御信号の入力に応じて、出力電圧Vrefが所望値の場合に上記電圧降下量の差を同じ値に維持しつつ、高負荷の回路素子を付加して上記2個以上の回路構成要素に流れ込む電流量を低減する回路であることを特徴とする請求項1に記載の基準電圧発生回路。 The reference voltage generation circuit includes an arithmetic circuit that increases or decreases the value of the reference voltage Vref to be output based on the difference in voltage drop amount.
In response to the input of a predetermined control signal, the power consumption reduction circuit adds a high-load circuit element while maintaining the same voltage drop amount difference when the output voltage Vref is a desired value, and adding the above-mentioned 2 2. The reference voltage generation circuit according to claim 1, wherein the reference voltage generation circuit is a circuit that reduces an amount of current flowing into one or more circuit components.
消費電力低減回路は、所定の制御信号の入力に応じて、第1及び第2回路の一部に、出力電圧Vrefが所望値の場合に、演算回路に出力される2個の第1回路及び第2回路の電圧降下量の差を同じ値に維持しつつ、電流量を低減するように作用する、高い抵抗値の抵抗を用いる第3及び第4回路を付加する回路であることを特徴とする請求項2に記載の基準電圧発生回路。 The two or more circuit components are a first circuit and a second circuit each composed of an element having a resistor and a pn junction connected in series,
The power consumption reduction circuit includes, in response to an input of a predetermined control signal, a part of the first and second circuits, two first circuits output to the arithmetic circuit when the output voltage Vref is a desired value, and The circuit is characterized by adding a third circuit and a fourth circuit using a resistor having a high resistance value, which acts to reduce the amount of current while maintaining the same voltage drop amount difference in the second circuit. The reference voltage generating circuit according to claim 2.
消費電力低減回路は、所定の制御信号の入力に応じて、第1及び第2回路の代わりに接続される回路であって、それぞれ直列に接続された抵抗及びpn接合を有する素子を含む第3及び第4回路で構成され、第3及び第4回路の抵抗は、出力電圧Vrefが所望値の場合における第1回路及び第2回路の電圧降下量の差と同じ値の電位差を維持しつつ、電流量を低減するように作用する、第1及び第2回路の抵抗よりも高い抵抗値を有し、かつ、第3及び第4回路のpn接合を有する素子は、第1及び第2回路のpn接合を有する素子よりも小さなpn接合面積を有することを特徴とする請求項2に記載の基準電圧発生回路。 The two or more circuit components are a first circuit and a second circuit each composed of an element having a resistor and a pn junction connected in series,
The power consumption reduction circuit is a circuit connected in place of the first and second circuits in response to an input of a predetermined control signal, and includes a third element including a resistor and a pn junction connected in series. And the resistances of the third and fourth circuits maintain the same potential difference as the difference in voltage drop between the first circuit and the second circuit when the output voltage Vref is a desired value. An element having a resistance value higher than the resistances of the first and second circuits and having the pn junctions of the third and fourth circuits, which acts to reduce the amount of current, is the same as that of the first and second circuits. 3. The reference voltage generation circuit according to claim 2, wherein the reference voltage generation circuit has a smaller pn junction area than an element having a pn junction.
演算増幅器は、所定の制御信号の入力に応じて、内部に流れる電流量を低減するように、高い負荷を付加する切換回路を内部に備えることを特徴とする請求項2乃至請求項6の何れかに記載の基準電圧発生回路。 The arithmetic circuit is composed of an output circuit that outputs a voltage according to the level of the input drive signal, and an operational amplifier that outputs a drive signal at a level specified based on the difference in voltage drop,
7. The operational amplifier according to claim 2, further comprising a switching circuit for adding a high load so as to reduce an amount of current flowing in accordance with an input of a predetermined control signal. A reference voltage generating circuit according to claim 1.
消費電力低減回路は、所定の制御信号の入力に応じて、第2回路の代わりに、定電圧回路の出力端子の電流量を低減する第4回路と、第4回路の作用により出力する電流量の減少する第2カレントミラー回路に高負荷の回路素子を付加して、出力電圧Vrefを所望値に維持する第5回路とで構成されることを特徴とする請求項1に記載の基準電圧発生回路。
The reference voltage generation circuit includes a first current mirror circuit, a constant voltage circuit that generates a constant voltage using a constant current generated by the first current mirror circuit, and a current that flows into the generated constant current and the constant voltage circuit. A first current circuit and a second circuit connected to an output terminal of the constant voltage circuit as two or more circuit components, and a second current mirror circuit that increases or decreases an output current value according to a difference in quantity And a third circuit for outputting a reference voltage Vref specified by a current value output from the second current mirror circuit,
The power consumption reduction circuit includes a fourth circuit that reduces the amount of current at the output terminal of the constant voltage circuit, instead of the second circuit, and an amount of current that is output by the action of the fourth circuit, in response to an input of a predetermined control signal. 2. A reference voltage generator according to claim 1, comprising a fifth circuit for adding a high-load circuit element to the second current mirror circuit in which the output voltage decreases and maintaining the output voltage Vref at a desired value. circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004040040A JP4502657B2 (en) | 2004-02-17 | 2004-02-17 | Reference voltage generation circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004040040A JP4502657B2 (en) | 2004-02-17 | 2004-02-17 | Reference voltage generation circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005234674A true JP2005234674A (en) | 2005-09-02 |
JP4502657B2 JP4502657B2 (en) | 2010-07-14 |
Family
ID=35017596
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004040040A Expired - Fee Related JP4502657B2 (en) | 2004-02-17 | 2004-02-17 | Reference voltage generation circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4502657B2 (en) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008117215A (en) * | 2006-11-06 | 2008-05-22 | Toshiba Corp | Reference potential generation circuit |
JP2009157702A (en) * | 2007-12-27 | 2009-07-16 | Mitsubishi Electric Corp | Reference power supply device and control device |
JP2011150561A (en) * | 2010-01-22 | 2011-08-04 | Rohm Co Ltd | Semiconductor integrated circuit, differential amplifier using the same, and buffer amplifier |
JP2011524222A (en) * | 2008-06-20 | 2011-09-01 | ブラウン ゲーエムベーハー | electric toothbrush |
US8044642B2 (en) | 2008-03-18 | 2011-10-25 | Ricoh Company, Ltd. | Power supply device capable of stably supplying output voltage with increased responsiveness |
US8278991B2 (en) | 2008-01-15 | 2012-10-02 | Ricoh Company, Ltd. | Power supply circuit and method for controlling the same |
JP2013125459A (en) * | 2011-12-15 | 2013-06-24 | Seiko Instruments Inc | Reference current generation circuit and reference voltage generation circuit |
JP2017199073A (en) * | 2016-04-25 | 2017-11-02 | エスアイアイ・セミコンダクタ株式会社 | Reference voltage generation circuit and dc/dc converter including the same |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08339232A (en) * | 1996-06-25 | 1996-12-24 | Rohm Co Ltd | Reference voltage circuit |
JP2001103740A (en) * | 1999-09-30 | 2001-04-13 | Oki Electric Ind Co Ltd | Power source circuit |
JP2001202147A (en) * | 2000-01-20 | 2001-07-27 | Matsushita Electric Ind Co Ltd | Power supply circuit and semiconductor integrated circuit having the power supply circuit |
-
2004
- 2004-02-17 JP JP2004040040A patent/JP4502657B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08339232A (en) * | 1996-06-25 | 1996-12-24 | Rohm Co Ltd | Reference voltage circuit |
JP2001103740A (en) * | 1999-09-30 | 2001-04-13 | Oki Electric Ind Co Ltd | Power source circuit |
JP2001202147A (en) * | 2000-01-20 | 2001-07-27 | Matsushita Electric Ind Co Ltd | Power supply circuit and semiconductor integrated circuit having the power supply circuit |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008117215A (en) * | 2006-11-06 | 2008-05-22 | Toshiba Corp | Reference potential generation circuit |
JP2009157702A (en) * | 2007-12-27 | 2009-07-16 | Mitsubishi Electric Corp | Reference power supply device and control device |
US8278991B2 (en) | 2008-01-15 | 2012-10-02 | Ricoh Company, Ltd. | Power supply circuit and method for controlling the same |
US8044642B2 (en) | 2008-03-18 | 2011-10-25 | Ricoh Company, Ltd. | Power supply device capable of stably supplying output voltage with increased responsiveness |
JP2011524222A (en) * | 2008-06-20 | 2011-09-01 | ブラウン ゲーエムベーハー | electric toothbrush |
JP2011150561A (en) * | 2010-01-22 | 2011-08-04 | Rohm Co Ltd | Semiconductor integrated circuit, differential amplifier using the same, and buffer amplifier |
JP2013125459A (en) * | 2011-12-15 | 2013-06-24 | Seiko Instruments Inc | Reference current generation circuit and reference voltage generation circuit |
KR20130069416A (en) * | 2011-12-15 | 2013-06-26 | 세이코 인스트루 가부시키가이샤 | Reference current generating circuit and reference voltage generating circuit |
TWI581086B (en) * | 2011-12-15 | 2017-05-01 | Sii Semiconductor Corp | A reference current generating circuit and a reference voltage generating circuit |
KR101980526B1 (en) * | 2011-12-15 | 2019-05-21 | 에이블릭 가부시키가이샤 | Reference current generating circuit and reference voltage generating circuit |
JP2017199073A (en) * | 2016-04-25 | 2017-11-02 | エスアイアイ・セミコンダクタ株式会社 | Reference voltage generation circuit and dc/dc converter including the same |
Also Published As
Publication number | Publication date |
---|---|
JP4502657B2 (en) | 2010-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4774247B2 (en) | Voltage regulator | |
WO2005101156A1 (en) | Reference voltage generating circuit | |
JP3575453B2 (en) | Reference voltage generation circuit | |
JPH04229315A (en) | Reference generator | |
US5811861A (en) | Semiconductor device having a power supply voltage step-down circuit | |
TWI304673B (en) | Multi-power supply circuit and multi-power supply method | |
US20060164134A1 (en) | Buffer circuit and integrated circuit | |
US7928708B2 (en) | Constant-voltage power circuit | |
JP2005148942A (en) | Constant voltage circuit | |
TWI381169B (en) | Voltage regulator | |
JP2011065634A (en) | Voltage regulator | |
JP4502657B2 (en) | Reference voltage generation circuit | |
CN115777089A (en) | Low dropout voltage regulator for low voltage applications | |
US20020140466A1 (en) | Output circuit of semiconductor circuit wtih power consumption reduced | |
JP2005533421A (en) | Capacitive feedback circuit | |
JP2004280704A (en) | Backflow prevention circuit of power supply device | |
JPH04229313A (en) | Buffer circuit | |
JP4848689B2 (en) | Semiconductor integrated circuit | |
US11442480B2 (en) | Power supply circuit alternately switching between normal operation and sleep operation | |
JP4017850B2 (en) | Power circuit | |
WO2019003421A1 (en) | Control circuit and ideal diode circuit | |
JP2007019861A (en) | Analog switching circuit and constant current generation circuit | |
JP2010003115A (en) | Constant current circuit | |
US20130076326A1 (en) | Dual-mode switching regulator | |
WO2011052458A1 (en) | Error amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061102 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091201 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100127 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100406 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100420 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140430 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |