JP2005222988A - Method for dividing wafer - Google Patents

Method for dividing wafer Download PDF

Info

Publication number
JP2005222988A
JP2005222988A JP2004026531A JP2004026531A JP2005222988A JP 2005222988 A JP2005222988 A JP 2005222988A JP 2004026531 A JP2004026531 A JP 2004026531A JP 2004026531 A JP2004026531 A JP 2004026531A JP 2005222988 A JP2005222988 A JP 2005222988A
Authority
JP
Japan
Prior art keywords
wafer
dividing
along
semiconductor wafer
dicing tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004026531A
Other languages
Japanese (ja)
Inventor
Masahiro Murata
正博 村田
Yusuke Nagai
祐介 永井
Yukio Morishige
幸雄 森重
Masashi Kobayashi
賢史 小林
Naoki Omiya
直樹 大宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2004026531A priority Critical patent/JP2005222988A/en
Publication of JP2005222988A publication Critical patent/JP2005222988A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To establish a process for forming a deterioration layer in a wafer along a predetermined division line, using a pulse laser beam, dividing the wafer into individual chips along the deteriorated layer and picking up the divided chips. <P>SOLUTION: The method for dividing a wafer, arranged with a functional element in a region sectioned by predetermined division lines, along the predetermined division lines comprises a step for sticking the wafer to a dicing tape, a step of polishing the rear surface of the wafer, a step for forming a deteriorated layer in the wafer along the predetermined division line by irradiating the wafer with a pulse laser beam transmitting the wafer from the rear surface side along the predetermined division line, a step of dividing the wafer into individual chips along the predetermined division line by imparting an external force, a step of enlarging the interval between the chips by spreading the dicing tape, and a step of picking up each chip. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、表面に格子状に形成された分割予定ラインによって区画された領域に機能素子が配設されたウエーハを、分割予定ラインに沿って分割し、分割された個々のチップをピックアップするウエーハの分割方法に関する。   The present invention relates to a wafer in which a functional element is arranged in a region partitioned by a predetermined division line formed in a lattice pattern on the surface, and the wafer is divided along the predetermined division line to pick up the divided individual chips. It is related to the division method.

半導体デバイス製造工程においては、略円板形状である半導体ウエーハの表面に格子状に配列されたストリートと呼ばれる分割予定ラインによって複数の領域が区画され、この区画された領域にIC、LSI等の回路(機能素子)を形成する。そして、半導体ウエーハを分割予定ラインに沿って切断することにより回路が形成された領域を分割して個々の半導体チップを製造している。また、サファイヤ基板の表面にフォトダイオード等の受光素子(機能素子)やレーザーダイオード等の発光素子(機能素子)等が積層された光デバイスウエーハも分割予定ラインに沿って切断することにより個々のフォトダイオード、レーザーダイオード等の光デバイスに分割され、電気機器に広く利用されている。   In the semiconductor device manufacturing process, a plurality of regions are partitioned by dividing lines called streets arranged in a lattice pattern on the surface of a substantially disc-shaped semiconductor wafer, and circuits such as ICs, LSIs, etc. are partitioned in these partitioned regions. (Functional element) is formed. Then, by cutting the semiconductor wafer along the planned dividing line, the region where the circuit is formed is divided to manufacture individual semiconductor chips. In addition, an optical device wafer in which a light receiving element (functional element) such as a photodiode or a light emitting element (functional element) such as a laser diode is laminated on the surface of a sapphire substrate is cut along individual lines by dividing each photo. Divided into optical devices such as diodes and laser diodes, they are widely used in electrical equipment.

上述した半導体ウエーハや光デバイスウエーハ等の分割予定ラインに沿った切断は、通常、ダイサーと称されている切削装置によって行われている。この切削装置は、半導体ウエーハや光デバイスウエーハ等の被加工物を保持するチャックテーブルと、該チャックテーブルに保持された被加工物を切削するための切削手段と、チャックテーブルと切削手段とを相対的に移動せしめる切削送り手段とを具備している。切削手段は、回転スピンドルと該スピンドルに装着された切削ブレードおよび回転スピンドルを回転駆動する駆動機構を備えたスピンドルユニットを含んでいる。切削ブレードは円盤状の基台と該基台の側面外周部に装着された環状の切れ刃からなっており、切れ刃は例えば粒径3μm程度のダイヤモンド砥粒を電鋳によって基台に固定し厚さ20μm程度に形成されている。   The cutting along the division lines such as the above-described semiconductor wafer and optical device wafer is usually performed by a cutting device called a dicer. This cutting apparatus includes a chuck table for holding a workpiece such as a semiconductor wafer or an optical device wafer, a cutting means for cutting the workpiece held on the chuck table, and a chuck table and the cutting means. And a cutting feed means for moving it. The cutting means includes a spindle unit having a rotary spindle, a cutting blade mounted on the spindle, and a drive mechanism for driving the rotary spindle to rotate. The cutting blade is composed of a disk-shaped base and an annular cutting edge mounted on the outer periphery of the side surface of the base. The cutting edge is fixed to the base by electroforming, for example, diamond abrasive grains having a particle size of about 3 μm. It is formed to a thickness of about 20 μm.

しかるに、切削ブレードは20μm程度の厚さを有するため、チップを区画する分割予定ラインとしては幅が50μm程度必要となり、ウエーハの面積に対する分割予定ラインが占める面積比率が大きく、生産性が悪いという問題がある。また、サファイヤ基板、炭化珪素基板等はモース硬度が高いため、上記切削ブレードによる切断は必ずしも容易ではない。   However, since the cutting blade has a thickness of about 20 μm, the dividing line that divides the chip needs to have a width of about 50 μm, and the area ratio of the dividing line to the area of the wafer is large, resulting in poor productivity. There is. Moreover, since the sapphire substrate, the silicon carbide substrate, and the like have high Mohs hardness, cutting with the cutting blade is not always easy.

一方、近年半導体ウエーハ等の板状の被加工物を分割する方法として、その被加工物に対して透過性を有するパルスレーザー光線を用い、分割すべき領域の内部に集光点を合わせてパルスレーザー光線を照射するレーザー加工方法も試みられている。このレーザー加工方法を用いた分割方法は、被加工物の一方の面側から内部に集光点を合わせて被加工物に対して透過性を有する赤外光領域のパルスレーザー光線を照射し、被加工物の内部に分割予定ラインに沿って変質層を連続的に形成し、この変質層が形成されることによって強度が低下した分割予定ラインに沿って外力を加えることにより、被加工物を分割するものである。(例えば、特許文献1参照。)
特許第3408805号公報
On the other hand, in recent years, as a method for dividing a plate-like workpiece such as a semiconductor wafer, a pulse laser beam that uses a pulsed laser beam that is transparent to the workpiece and aligns the condensing point inside the region to be divided is used. A laser processing method for irradiating the film has also been attempted. The dividing method using this laser processing method irradiates a pulsed laser beam in an infrared region having transparency to the work piece by aligning a condensing point from one side of the work piece to the inside. The workpiece is divided by continuously forming a deteriorated layer along the planned division line inside the workpiece and applying external force along the planned division line whose strength has been reduced by the formation of this modified layer. To do. (For example, refer to Patent Document 1.)
Japanese Patent No. 3408805

而して、上述した切削装置によってウエーハを完全切断することにより個々のチップに分割し、このチップをピックアップするプロセスは確立されているが、パルスレーザー光線を用いてウエーハの内部に分割予定ラインに沿って変質層を形成する技術はウエーハを完全に分割できないことから、生産ラインが確立されておらず試行錯誤の状態である。   Thus, although a process for picking up the chips by cutting the wafer completely by cutting the wafer with the above-described cutting apparatus has been established, a pulse laser beam is used along the planned division line inside the wafer. Since the technology for forming an altered layer cannot completely divide the wafer, the production line has not been established and is in a trial and error state.

本発明は上記事実に鑑みてなされたものであり、その主たる技術的課題は、パルスレーザー光線を用いてウエーハの内部に分割予定ラインに沿って変質層を形成し、この変質層に沿って個々のチップに分割するとともに、分割されたチップをピックアップするプロセスを確立することができるウエーハの分割方法を提供することである。   The present invention has been made in view of the above-mentioned facts, and the main technical problem thereof is that a deteriorated layer is formed along the line to be divided inside the wafer by using a pulsed laser beam, and an individual layer is formed along this deteriorated layer. To provide a wafer dividing method capable of establishing a process of picking up divided chips while dividing the chips.

上記主たる技術課題を解決するため、本発明によれば、表面に格子状に形成された分割予定ラインによって区画された領域に機能素子が配設されたウエーハを、分割予定ラインに沿って分割するウエーハの分割方法であって、
ウエーハの表面を環状のフレームに装着されたダイシングテープに貼着するフレーム保持工程と、
フレームに装着されたダイシングテープに表面が貼着されたウエーハの裏面を研磨する研磨工程と、
研磨加工されたウエーハの裏面側からウエーハに対して透過性を有するパルスレーザー光線を分割予定ラインに沿って照射し、ウエーハの内部に分割予定ラインに沿って変質層を形成する変質層形成工程と、
フレームに保持されたウエーハの変質層が形成された分割予定ラインに沿って外力を付与し、ウエーハを分割予定ラインに沿って個々のチップに分割する分割工程と、
個々のチップに分割されたウエーハが貼着されたダイシングテープを拡張して各チップ間の間隔を広げる拡張工程と、
拡張されたダイシングテープから各チップをピックアップするピックアップ工程と、を含む、
ことを特徴とするウエーハの分割方法が提供される。
In order to solve the above-mentioned main technical problem, according to the present invention, a wafer in which functional elements are arranged in a region partitioned by division lines formed in a lattice pattern on the surface is divided along the division lines. A method of dividing a wafer,
A frame holding step of attaching the wafer surface to a dicing tape attached to an annular frame;
A polishing step for polishing the back surface of the wafer whose surface is attached to a dicing tape mounted on a frame;
A deteriorated layer forming step of irradiating a pulsed laser beam having transparency to the wafer from the back side of the polished wafer along the planned dividing line, and forming a modified layer along the planned dividing line inside the wafer;
A dividing step of applying an external force along the planned dividing line on which the altered layer of the wafer held by the frame is formed, and dividing the wafer into individual chips along the planned dividing line;
An expansion process for expanding the dicing tape to which the wafer divided into individual chips is attached and expanding the distance between the chips;
Picking up each chip from the expanded dicing tape, and
A method of dividing a wafer is provided.

上記変質層形成工程においてウエーハの内部に形成される変質層は、少なくともウエーハの表面に露出して形成されることが望ましい。
また、上記分割工程は、上記張工程においてダイシングテープを拡張することにより遂行されることが望ましい。
It is desirable that the deteriorated layer formed inside the wafer in the deteriorated layer forming step is formed to be exposed at least on the surface of the wafer.
The dividing step is preferably performed by expanding a dicing tape in the tensioning step.

本発明におけるウエーハの分割方法は上記工程からなっているので、表面に格子状に形成された分割予定ラインによって区画された領域に機能素子が配設されたウエーハに対して透過性を有するパルスレーザー光線を分割予定ラインに沿って照射することによりウエーハの内部に分割予定ラインに沿って変質層を形成し、この変質層に沿って個々のチップに分割するとともに、分割されたチップをピックアップするプロセスを確立することができる。   Since the wafer dividing method according to the present invention comprises the above steps, a pulsed laser beam having transparency to a wafer in which functional elements are disposed in regions partitioned by scheduled dividing lines formed in a lattice pattern on the surface. The process of forming a deteriorated layer along the planned split line inside the wafer by dividing the chip along the planned split line, dividing the chip into individual chips along the damaged layer, and picking up the split chips. Can be established.

以下、本発明によるウエーハの分割方法の好適な実施形態について、添付図面を参照して詳細に説明する。   Preferred embodiments of a wafer dividing method according to the present invention will be described below in detail with reference to the accompanying drawings.

図1には、本発明に従って加工されるウエーハとしての半導体ウエーハの斜視図が示されている。図1に示す半導体ウエーハ2は、シリコンウエーハからなっており、表面2aに複数の分割予定ライン21が格子状に形成されているとともに、該複数の分割予定ライン21によって区画された複数の領域に機能素子としての回路22が形成されている。   FIG. 1 shows a perspective view of a semiconductor wafer as a wafer to be processed according to the present invention. A semiconductor wafer 2 shown in FIG. 1 is made of a silicon wafer, and a plurality of division lines 21 are formed in a lattice shape on the surface 2a, and in a plurality of regions partitioned by the plurality of division lines 21. A circuit 22 as a functional element is formed.

このように構成された半導体ウエーハ2は、その表面2aを環状のフレームに装着されたダイシングテープに貼着するフレーム保持工程を実施する。フレーム保持工程は、図2に示すように環状のフレーム3に装着された伸長可能なダイシングテープ30の表面に半導体ウエーハ2の表面2aを貼着する。なお、上記ダイシングテープ30は、図示の実施形態においては厚さが100μmのポリ塩化ビニル(PVC)からなるシート基材の表面にアクリル樹脂系の糊が厚さが5μm程度塗布されている。この糊は紫外線等の外的刺激によって粘着力が低下する性質を有するものが用いられている。   The semiconductor wafer 2 configured in this manner performs a frame holding process in which the surface 2a is adhered to a dicing tape mounted on an annular frame. In the frame holding step, the surface 2a of the semiconductor wafer 2 is adhered to the surface of the expandable dicing tape 30 mounted on the annular frame 3 as shown in FIG. In the illustrated embodiment, the dicing tape 30 has an acrylic resin paste applied to the surface of a sheet base material made of polyvinyl chloride (PVC) having a thickness of 100 μm to a thickness of about 5 μm. This paste has a property that the adhesive strength is reduced by an external stimulus such as ultraviolet rays.

フレーム保持工程を実施することにより半導体ウエーハ2の表面2aを環状のフレーム3に装着されたダイシングテープ30に貼着したならば、半導体ウエーハ2の裏面2bを研削して所定の厚さに形成する研削工程を実施する。半導体ウエーハ2の裏面2bを研磨して鏡面に加工する研磨工程を実施する。この研磨工程は、半導体ウエーハ2の裏面2b側から照射される赤外光レーザー光線が乱反射することを防ぐために実施する。即ち、シリコン等で形成されたウエーハにおいては、内部に集光点を合わせて赤外光レーザー光線を照射した場合、赤外光レーザー光線を照射する面の表面粗さが粗いと表面で乱反射して所定の集光点にレーザー光線が達せず、内部に所定の変質層を形成することが困難となるからである。この研磨工程は、図3に示す実施形態においては研磨装置によって実施する。即ち、研磨工程は、先ず図3に示すように研磨装置4のチャックテーブル41上に半導体ウエーハ2のダイシングテープ30側を載置し(従って、半導体ウエーハ2は裏面2bが上側となる)、図示しない吸引手段によってチャックテーブル41上に半導体ウエーハ2を吸着保持する。なお、図3においては、ダイシングテープ30が装着された環状のフレーム3を省いて示しているが、環状のフレーム3はチャックテーブル41に配設された適宜のクランプ機構に保持されている。このようにして、チャックテーブル41上に半導体ウエーハ2を保持したならば、チャックテーブル41を例えば300rpmで回転しつつ、フエルト等の柔軟部材に酸化ジルコニア等の砥粒を分散させ適宜のボンド剤で固定した研磨砥石42を備えた研磨工具43を例えば6000rpmで回転せしめて半導体ウエーハ2の裏面2bに接触することにより、半導体ウエーハ2の裏面2bを鏡面加工する。この鏡面加工工程において、加工面である半導体ウエーハ2の裏面2bは、JIS B0601 で規定する表面粗さ(Ra)を0.05μm以下(Ra≦0.05μm)、好ましくは0.02μm以下(Ra≦0.02μm)に鏡面加工される。   If the surface 2a of the semiconductor wafer 2 is attached to the dicing tape 30 mounted on the annular frame 3 by performing the frame holding step, the back surface 2b of the semiconductor wafer 2 is ground to a predetermined thickness. Carry out the grinding process. A polishing step is performed in which the back surface 2b of the semiconductor wafer 2 is polished into a mirror surface. This polishing step is performed in order to prevent the infrared laser beam irradiated from the back surface 2b side of the semiconductor wafer 2 from being irregularly reflected. That is, in a wafer formed of silicon or the like, when an infrared laser beam is irradiated with a condensing point inside, if the surface roughness of the surface on which the infrared laser beam is irradiated is rough, it is irregularly reflected on the surface and is predetermined. This is because the laser beam does not reach the condensing point, and it is difficult to form a predetermined deteriorated layer inside. This polishing step is performed by a polishing apparatus in the embodiment shown in FIG. That is, in the polishing process, first, the dicing tape 30 side of the semiconductor wafer 2 is placed on the chuck table 41 of the polishing apparatus 4 as shown in FIG. 3 (therefore, the back surface 2b of the semiconductor wafer 2 is on the upper side). The semiconductor wafer 2 is sucked and held on the chuck table 41 by the suction means that does not. In FIG. 3, the annular frame 3 on which the dicing tape 30 is mounted is omitted, but the annular frame 3 is held by an appropriate clamping mechanism disposed on the chuck table 41. If the semiconductor wafer 2 is held on the chuck table 41 in this way, abrasive grains such as zirconia oxide are dispersed in a flexible member such as felt while rotating the chuck table 41 at 300 rpm, for example, with an appropriate bond agent. The back surface 2b of the semiconductor wafer 2 is mirror-finished by rotating the polishing tool 43 provided with the fixed polishing grindstone 42 at, for example, 6000 rpm and contacting the back surface 2b of the semiconductor wafer 2. In this mirror surface processing step, the back surface 2b of the semiconductor wafer 2, which is a processed surface, has a surface roughness (Ra) specified by JIS B0601 of 0.05 μm or less (Ra ≦ 0.05 μm), preferably 0.02 μm or less (Ra ≦ 0.02 μm).

次に、鏡面加工された半導体ウエーハ2の裏面2b側からウエーハに対して透過性を有するパルスレーザー光線を分割予定ラインに沿って照射し、ウエーハの内部に分割予定ラインに沿って変質層を形成する変質層形成工程を実施する。この変質層形成工程は、図4乃至6に示すレーザー加工装置5を用いて実施する。図4乃至図6に示すレーザー加工装置5は、被加工物を保持するチャックテーブル51と、該チャックテーブル51上に保持された被加工物にレーザー光線を照射するレーザー光線照射手段52と、チャックテーブル51上に保持された被加工物を撮像する撮像手段53を具備している。チャックテーブル51は、被加工物を吸引保持するように構成されており、図示しない移動機構によって図4において矢印Xで示す加工送り方向および矢印Yで示す割り出し送り方向に移動せしめられるようになっている。   Next, a pulsed laser beam having transparency to the wafer is irradiated along the planned dividing line from the back surface 2b side of the mirror-finished semiconductor wafer 2 to form a deteriorated layer along the planned dividing line inside the wafer. An altered layer forming step is performed. This deteriorated layer forming step is performed using a laser processing apparatus 5 shown in FIGS. A laser processing apparatus 5 shown in FIGS. 4 to 6 includes a chuck table 51 that holds a workpiece, laser beam irradiation means 52 that irradiates the workpiece held on the chuck table 51 with a laser beam, and a chuck table 51. An image pickup means 53 for picking up an image of the workpiece held thereon is provided. The chuck table 51 is configured to suck and hold a workpiece, and can be moved in a machining feed direction indicated by an arrow X and an index feed direction indicated by an arrow Y in FIG. Yes.

上記レーザー光線照射手段52は、実質上水平に配置された円筒形状のケーシング521を含んでいる。ケーシング521内には図5に示すようにパルスレーザー光線発振手段522と伝送光学系523とが配設されている。パルスレーザー光線発振手段522は、YAGレーザー発振器或いはYVO4レーザー発振器からなるパルスレーザー光線発振器522aと、これに付設された繰り返し周波数設定手段522bとから構成されている。伝送光学系523は、ビームスプリッタの如き適宜の光学要素を含んでいる。上記ケーシング521の先端部には、それ自体は周知の形態でよい組レンズから構成される集光レンズ(図示せず)を収容した集光器524が装着されている。上記パルスレーザー光線発振手段522から発振されたレーザー光線は、伝送光学系523を介して集光器524に至り、集光器524から上記チャックテーブル51に保持される被加工物に所定の集光スポット径Dで照射される。この集光スポット径Dは、図6に示すようにガウス分布を示すパルスレーザー光線が集光器524の対物集光レンズ524aを通して照射される場合、D(μm)=4×λ×f/(π×W)、ここでλはパルスレーザー光線の波長(μm)、Wは対物レンズ524aに入射されるパルスレーザー光線の直径(mm)、fは対物レンズ524aの焦点距離(mm)、で規定される。   The laser beam irradiation means 52 includes a cylindrical casing 521 disposed substantially horizontally. In the casing 521, as shown in FIG. 5, a pulse laser beam oscillation means 522 and a transmission optical system 523 are arranged. The pulse laser beam oscillation means 522 is composed of a pulse laser beam oscillator 522a composed of a YAG laser oscillator or a YVO4 laser oscillator, and a repetition frequency setting means 522b attached thereto. The transmission optical system 523 includes an appropriate optical element such as a beam splitter. A condenser 524 containing a condenser lens (not shown) composed of a combination lens that may be in a known form is attached to the tip of the casing 521. The laser beam oscillated from the pulse laser beam oscillating means 522 reaches the condenser 524 through the transmission optical system 523, and a predetermined focused spot diameter is applied to the workpiece held on the chuck table 51 from the condenser 524. Irradiated with D. As shown in FIG. 6, the focused spot diameter D is D (μm) = 4 × λ × f / (π when a pulse laser beam having a Gaussian distribution is irradiated through the objective condenser lens 524 a of the condenser 524. × W), where λ is defined by the wavelength (μm) of the pulsed laser beam, W is the diameter (mm) of the pulsed laser beam incident on the objective lens 524a, and f is the focal length (mm) of the objective lens 524a.

上記レーザー光線照射手段52を構成するケーシング521の先端部に装着された撮像手段53は、図示の実施形態においては可視光線によって撮像する通常の撮像素子(CCD)の外に、被加工物に赤外線を照射する赤外線照明手段と、該赤外線照明手段によって照射された赤外線を捕らえる光学系と、該光学系によって捕らえられた赤外線に対応した電気信号を出力する撮像素子(赤外線CCD)等で構成されており、撮像した画像信号を後述する制御手段に送る。   In the illustrated embodiment, the image pickup means 53 mounted on the tip of the casing 521 constituting the laser beam irradiation means 52 emits infrared rays to the workpiece in addition to a normal image pickup device (CCD) that picks up an image with visible light. Infrared illumination means for irradiating, an optical system for capturing infrared light emitted by the infrared illumination means, an image pickup device (infrared CCD) for outputting an electrical signal corresponding to the infrared light captured by the optical system, and the like Then, the captured image signal is sent to the control means described later.

上述したレーザー加工装置5を用いて実施する変質層形成工程について、図4、図7および図8を参照して説明する。
この変質層形成行程は、先ず上述した図4に示すレーザー加工装置5のチャックテーブル51上に裏面2bが研磨加工された半導体ウエーハ2のダイシングテープ30側を載置し(従って、半導体ウエーハ2は研磨加工された裏面2bが上側となる)、図示しない吸引手段によってチャックテーブル51上に半導体ウエーハ2を吸着保持する。なお、図4、図7および図8においては、ダイシングテープ30が装着された環状のフレーム3を省いて示しているが、環状のフレーム3はチャックテーブル51に配設された適宜のクランプ機構に保持されている。このようにして半導体ウエーハ2を吸引保持したチャックテーブル51は、図示しない移動機構によって撮像手段53の直下に位置付けられる。
The deteriorated layer forming step performed using the laser processing apparatus 5 described above will be described with reference to FIGS. 4, 7, and 8.
In this deteriorated layer forming process, first, the dicing tape 30 side of the semiconductor wafer 2 whose back surface 2b is polished is placed on the chuck table 51 of the laser processing apparatus 5 shown in FIG. The semiconductor wafer 2 is sucked and held on the chuck table 51 by suction means (not shown). 4, 7, and 8, the annular frame 3 to which the dicing tape 30 is attached is omitted, but the annular frame 3 is attached to an appropriate clamping mechanism disposed on the chuck table 51. Is retained. The chuck table 51 that sucks and holds the semiconductor wafer 2 in this way is positioned directly below the imaging means 53 by a moving mechanism (not shown).

チャックテーブル51が撮像手段53の直下に位置付けられると、撮像手段53および図示しない制御手段によって半導体ウエーハ2のレーザー加工すべき加工領域を検出するアライメント作業を実行する。即ち、撮像手段53および図示しない制御手段は、半導体ウエーハ2の所定方向に形成されている分割予定ライン21と、分割予定ライン21に沿ってレーザー光線を照射するレーザー光線照射手段52の集光器524との位置合わせを行うためのパターンマッチング等の画像処理を実行し、レーザー光線照射位置のアライメントを遂行する。また、半導体ウエーハ2に形成されている上記所定方向に対して直角に延びる分割予定ライン21に対しても、同様にレーザー光線照射位置のアライメントが遂行される。このとき、半導体ウエーハ2の分割予定ライン21が形成されている表面2aは下側に位置しているが、撮像手段53が上述したように赤外線照明手段と赤外線を捕らえる光学系および赤外線に対応した電気信号を出力する撮像素子(赤外線CCD)等で構成された撮像手段を備えているので、裏面2bから透かして分割予定ライン21を撮像することができる。   When the chuck table 51 is positioned immediately below the image pickup means 53, an alignment operation for detecting a processing region to be laser processed of the semiconductor wafer 2 is executed by the image pickup means 53 and a control means (not shown). That is, the image pickup means 53 and the control means (not shown) include the division line 21 formed in a predetermined direction of the semiconductor wafer 2, and the condenser 524 of the laser beam irradiation means 52 that irradiates the laser beam along the division line 21. Image processing such as pattern matching is performed to align the laser beam, and alignment of the laser beam irradiation position is performed. In addition, alignment of the laser beam irradiation position is similarly performed on the division line 21 formed on the semiconductor wafer 2 and extending at right angles to the predetermined direction. At this time, the surface 2a on which the division line 21 of the semiconductor wafer 2 is formed is located on the lower side, but the imaging unit 53 corresponds to the infrared illumination unit, the optical system for capturing infrared rays and the infrared ray as described above. Since the image pickup device is provided with an image pickup device (infrared CCD) or the like that outputs an electric signal, the division planned line 21 can be picked up through the back surface 2b.

以上のようにしてチャックテーブル51上に保持されている半導体ウエーハ2に形成されている分割予定ライン21を検出し、レーザー光線照射位置のアライメントが行われたならば、図7の(a)で示すようにチャックテーブル51をレーザー光線を照射するレーザー光線照射手段52の集光器524が位置するレーザー光線照射領域に移動し、所定の分割予定ライン21の一端(図7の(a)において左端)をレーザー光線照射手段52の集光器524の直下に位置付ける。そして、集光器524から透過性を有するパルスレーザー光線を照射しつつチャックテーブル51即ち半導体ウエーハ2を図7の(a)において矢印X1で示す方向に所定の送り速度で移動せしめる。そして、図7の(b)で示すようにレーザー光線照射手段52の集光器524の照射位置が分割予定ライン21の他端の位置に達したら、パルスレーザー光線の照射を停止するとともにチャックテーブル51即ち半導体ウエーハ2の移動を停止する。この変質層形成工程においては、パルスレーザー光線の集光点Pを半導体ウエーハ2の表面2a(下面)付近に合わせることにより、表面2a(下面)に露出するとともに表面2aから内部に向けて変質層210が形成される。この変質層210は、溶融再固化層として形成される。このように変質層210を半導体ウエーハ2の表面2aに露出して形成することにより、変質層210に沿って外力を付与することによる分割が容易となる。   If the division planned line 21 formed on the semiconductor wafer 2 held on the chuck table 51 is detected as described above and the laser beam irradiation position is aligned, it is shown in FIG. In this way, the chuck table 51 is moved to the laser beam irradiation region where the condenser 524 of the laser beam irradiation means 52 for irradiating the laser beam is located, and one end (the left end in FIG. 7A) of the predetermined division line 21 is irradiated with the laser beam. Positioned just below the light collector 524 of the means 52. The chuck table 51, that is, the semiconductor wafer 2, is moved at a predetermined feed speed in the direction indicated by the arrow X1 in FIG. Then, as shown in FIG. 7B, when the irradiation position of the condenser 524 of the laser beam irradiation means 52 reaches the position of the other end of the division planned line 21, the irradiation of the pulse laser beam is stopped and the chuck table 51, The movement of the semiconductor wafer 2 is stopped. In this deteriorated layer forming step, the condensing point P of the pulse laser beam is matched with the vicinity of the surface 2a (lower surface) of the semiconductor wafer 2, so that the deteriorated layer 210 is exposed to the surface 2a (lower surface) and from the surface 2a toward the inside. Is formed. This altered layer 210 is formed as a melt-resolidified layer. By forming the altered layer 210 so as to be exposed on the surface 2 a of the semiconductor wafer 2, division by applying an external force along the altered layer 210 is facilitated.

なお、上記変質層形成工程における加工条件は、例えば次のように設定されている。
光源 ;LD励起QスイッチNd:YVO4スレーザー
波長 ;1064nmのパルスレーザー
パルス出力 :10μJ
集光スポット径 ;φ1μm
パルス幅 ;40ns
集光点のピークパワー密度;3.2×1010W/cm
繰り返し周波数 :100kHz
加工送り速度 ;100mm/秒
Note that the processing conditions in the deteriorated layer forming step are set as follows, for example.
Light source: LD excitation Q switch Nd: YVO4 laser wavelength: 1064 nm pulse laser Pulse output: 10 μJ
Condensing spot diameter: φ1μm
Pulse width; 40 ns
Peak power density at condensing point; 3.2 × 10 10 W / cm 2
Repetition frequency: 100 kHz
Processing feed rate: 100 mm / sec

なお、半導体ウエーハ2の厚さが厚い場合には、図8に示すように集光点Pを段階的に変えて上述した変質層形成工程を複数回実行することにより、複数の変質層210を形成する。なお、上述した加工条件においては1回に形成される変質層の厚さは約50μmであるため、図示の実施形態においては厚さが300μmのウエーハ2に対して6層の変質層を形成する。この結果、半導体ウエーハ2の内部に形成される変質層210は、分割予定ライン21に沿って表面2aから裏面2bに渡って形成される。   When the thickness of the semiconductor wafer 2 is thick, the plurality of deteriorated layers 210 are formed by changing the condensing point P stepwise as shown in FIG. Form. Note that, since the thickness of the deteriorated layer formed at one time is about 50 μm under the above-described processing conditions, in the illustrated embodiment, six deteriorated layers are formed on the wafer 2 having a thickness of 300 μm. . As a result, the altered layer 210 formed inside the semiconductor wafer 2 is formed from the front surface 2a to the back surface 2b along the planned dividing line 21.

上述した変質層形成工程によって半導体ウエーハ2の内部に分割予定ライン21に沿って変質層210を形成したならば、半導体ウエーハ2を分割予定ライン21に沿って分割する分割行程を実施する。
分割工程の第1の実施形態について、図9を参照して説明する。図9に示す分割工程の第1の実施形態は、超音波分割装置6を用いて実施する。超音波分割装置6は、円筒状のベース61と第1の超音波発振器62および第2の超音波発振器63とからなっている。超音波分割装置6を構成する円筒状のベース61は、上面に上記フレーム3を載置する載置面61aを備えており、この載置面61a上にフレーム3を載置しクランプ64によって固定する。このベース61は、図示しない移動手段によって図9において左右方向および紙面に垂直な方向に移動可能に構成されているとともに回動可能に構成されている。超音波分割装置6を構成する第1の超音波発振器62および第2の超音波発振器63は、円筒状のベース61の載置面61a上に載置されるフレーム3にダイシングテープ30を介して支持された半導体ウエーハ2の上側と下側に対向して配設されており、所定周波数の縦波(疎密波)を発生させる。このように構成された超音波分割装置6を用いて上記分割工程を実施するには、半導体ウエーハ2(分割予定ライン21に沿って変質層210が形成されている)をダイシングテープ30を介して支持したフレーム3を円筒状のベース61の載置面61a上にダイシングテープ30が装着されている側を載置し(従って、半導体ウエーハ2は裏面2bが上側となる)、クランプ64によって固定する。次に、図示しない移動手段によってベース61を作動し、半導体ウエーハ2に形成された所定の分割予定ライン21の一端(図9において左端)を第1の超音波発振器62および第2の超音波発振器63からの超音波が作用する位置に位置付ける。そして、第1の超音波発振器62および第2の超音波発振器63を作動しそれぞれ周波数が例えば28kHzの縦波(疎密波)を発生させるとともに、ベース61を矢印で示す方向に例えば50〜100mm/秒の送り速度で移動せしめる。この結果、第1の超音波発振器62および第2の超音波発振器63から発生された超音波が半導体ウエーハ2の分割予定ライン21に沿って表面および裏面に作用するため、半導体ウエーハ2は変質層210が形成されて強度が低下せしめられた分割予定ライン21に沿って分割される。このようにして所定の分割予定ライン21に沿って分割工程を実施したならば、ベース71を紙面に垂直な方向に分割予定ライン21の間隔に相当する分だけ割り出し送りし、上記分割工程を実施する。このようにして所定方向に延びる全ての分割予定ライン21に沿って分割工程を実施したならば、ベース61を90度回動し、半導体ウエーハ2に所定方向と直角な方向に形成された分割予定ライン21に対して上記分割工程を実施することにより、半導体ウエーハ2は個々のチップに分割される。なお、個々に分割されたチップは裏面がダイシングテープ30に貼着されているので、バラバラにはならずウエーハの形態が維持されている。
If the deteriorated layer 210 is formed along the planned division line 21 inside the semiconductor wafer 2 by the above-described deteriorated layer forming step, a division process for dividing the semiconductor wafer 2 along the planned division line 21 is performed.
A first embodiment of the dividing step will be described with reference to FIG. The first embodiment of the dividing step shown in FIG. 9 is performed using the ultrasonic dividing device 6. The ultrasonic splitting device 6 includes a cylindrical base 61, a first ultrasonic oscillator 62, and a second ultrasonic oscillator 63. A cylindrical base 61 constituting the ultrasonic dividing device 6 includes a mounting surface 61a on which the frame 3 is mounted on an upper surface, and the frame 3 is mounted on the mounting surface 61a and fixed by a clamp 64. To do. The base 61 is configured to be movable in a horizontal direction and a direction perpendicular to the paper surface in FIG. The first ultrasonic oscillator 62 and the second ultrasonic oscillator 63 constituting the ultrasonic dividing device 6 are arranged on the frame 3 placed on the placement surface 61 a of the cylindrical base 61 via the dicing tape 30. The upper and lower sides of the supported semiconductor wafer 2 are opposed to each other, and a longitudinal wave (dense / dense wave) having a predetermined frequency is generated. In order to carry out the dividing step using the ultrasonic dividing apparatus 6 configured as described above, the semiconductor wafer 2 (the altered layer 210 is formed along the planned dividing line 21) is passed through the dicing tape 30. The supported frame 3 is mounted on the mounting surface 61a of the cylindrical base 61 on the side on which the dicing tape 30 is mounted (therefore, the back surface 2b of the semiconductor wafer 2 is on the upper side) and fixed by the clamp 64. . Next, the base 61 is operated by a moving means (not shown), and one end (the left end in FIG. 9) of the predetermined division line 21 formed on the semiconductor wafer 2 is connected to the first ultrasonic oscillator 62 and the second ultrasonic oscillator. It is positioned at the position where the ultrasonic wave from 63 acts. Then, the first ultrasonic oscillator 62 and the second ultrasonic oscillator 63 are operated to generate a longitudinal wave (dense wave) having a frequency of, for example, 28 kHz, and the base 61 is set in a direction indicated by an arrow, for example, 50 to 100 mm / Move at a feed rate of seconds. As a result, since the ultrasonic waves generated from the first ultrasonic oscillator 62 and the second ultrasonic oscillator 63 act on the front and back surfaces along the division line 21 of the semiconductor wafer 2, the semiconductor wafer 2 is deteriorated. 210 is formed and divided along the planned dividing line 21 whose strength has been lowered. When the dividing process is performed along the predetermined division line 21 in this way, the base 71 is indexed and fed in the direction perpendicular to the paper surface by an amount corresponding to the interval between the dividing lines 21 and the above dividing process is performed. To do. When the dividing process is performed along all the dividing lines 21 extending in the predetermined direction in this way, the base 61 is rotated by 90 degrees, and the dividing schedule formed in the direction perpendicular to the predetermined direction on the semiconductor wafer 2 is performed. By performing the above dividing step on the line 21, the semiconductor wafer 2 is divided into individual chips. In addition, since the back surface of the chip | tip divided | segmented separately is affixed on the dicing tape 30, it does not fall apart but the form of a wafer is maintained.

次に、分割工程の第2の実施形態について、図10を参照して説明する。図10に示す分割工程の第2の実施形態は、上記図4乃至図6に示したレーザー加工装置と同様のレーザー加工装置7を用いて実施する。即ち、図10示すようにフレーム3にダイシングテープ30を介して支持された半導体ウエーハ2(分割予定ライン21に沿って変質層210が形成されている)をレーザー加工装置7のチャックテーブル71上にダイシングテープ30側を載置し(従って、半導体ウエーハ2は裏面2bが上側となる)、図示しない吸引手段によって吸着保持するとともに、フレーム3をクランプ機構72によって固定する。次に、チャックテーブル71をレーザー光線照射手段の集光器73が位置するレーザー光線照射領域に移動し、所定の分割予定ライン21の一端(図10において左端)を集光器73の直下に位置付ける。そして、集光器73から半導体ウエーハ2に対して吸収性を有する連続波レーザー光線を照射しつつチャックテーブル71即ち半導体ウエーハ2を図10において矢印X1で示す方向に所定の加工送り速度で移動せしめ、所定の分割予定ライン21の他端(図10において右端)が集光器73の照射位置に達したら、レーザー光線の照射を停止するとともにチャックテーブル71即ち半導体ウエーハ2の移動を停止する。この分割工程においては、連続波レーザー光線の集光点Pを半導体ウエーハ2の裏面2b(上面)に合わせ、変質層210が形成された分割予定ライン21を加熱することにより熱応力を発生せしめ、ヒートショックを与える。この結果、半導体ウエーハ2は、変質層210が形成された分割予定ライン21に沿って割断部が形成され分割される。なお、分割工程において変質層210が形成された分割予定ライン21に沿って照射するレーザー光線は、半導体ウエーハ2を加熱して適度な温度勾配(100〜400°C)を与える程度の出力で十分であり、シリコンを溶融させることはない。   Next, a second embodiment of the dividing step will be described with reference to FIG. The second embodiment of the dividing step shown in FIG. 10 is performed using a laser processing apparatus 7 similar to the laser processing apparatus shown in FIGS. That is, as shown in FIG. 10, the semiconductor wafer 2 (the altered layer 210 is formed along the division line 21) supported on the frame 3 via the dicing tape 30 is placed on the chuck table 71 of the laser processing apparatus 7. The dicing tape 30 side is placed (therefore, the back surface 2b of the semiconductor wafer 2 is on the upper side), and is sucked and held by suction means (not shown), and the frame 3 is fixed by the clamp mechanism 72. Next, the chuck table 71 is moved to the laser beam irradiation region where the condenser 73 of the laser beam application means is located, and one end (the left end in FIG. 10) of the predetermined division line 21 is positioned immediately below the condenser 73. Then, while irradiating the semiconductor wafer 2 with a continuous wave laser beam having an absorptivity from the condenser 73, the chuck table 71, that is, the semiconductor wafer 2 is moved in a direction indicated by an arrow X1 in FIG. When the other end (right end in FIG. 10) of the predetermined division line 21 reaches the irradiation position of the condenser 73, the irradiation of the laser beam is stopped and the movement of the chuck table 71, that is, the semiconductor wafer 2 is stopped. In this division step, the condensing point P of the continuous wave laser beam is aligned with the back surface 2b (upper surface) of the semiconductor wafer 2, and the division line 21 on which the altered layer 210 is formed is heated to generate thermal stress, Give a shock. As a result, the semiconductor wafer 2 is divided by being divided along the planned dividing line 21 where the altered layer 210 is formed. In addition, the laser beam irradiated along the planned dividing line 21 in which the altered layer 210 is formed in the dividing step is sufficient for the output to heat the semiconductor wafer 2 to give an appropriate temperature gradient (100 to 400 ° C.). Yes, it does not melt silicon.

なお、上記分割工程における加工条件は、例えば次のように設定されている。
光源 ;LD励起Nd:YAG第二高調波レーザー(CW)
波長 ;532nm
出力 :10W
集光スポット径 :φ0.5mm(変質層110を含む比較的広い領域を加熱する)
加工送り速度 :100mm/秒
In addition, the processing conditions in the said division | segmentation process are set as follows, for example.
Light source: LD pumped Nd: YAG second harmonic laser (CW)
Wavelength: 532 nm
Output: 10W
Condensing spot diameter: φ0.5 mm (heats a relatively wide area including the altered layer 110)
Processing feed rate: 100 mm / sec

上述したよう分割行程を実施したならば、チャックテーブル71即ち半導体ウエーハ2を分割予定ライン21の間隔だけ図10において紙面に垂直な方向に割り出し送りし、再度上記のように連続波レーザー光線を照射しつつ加工送りを遂行する。そして、所定方向に形成された全ての分割予定ライン21に沿って上記加工送りと割り出し送りを遂行したならば、チャックテーブル71即ち半導体ウエーハ2を90度回動せしめて、上記所定方向に対して直角に形成された分割予定ライン21に沿って上記加工送りと割り出し送りを実行することにより、半導体ウエーハ2に形成された分割予定ライン21に沿って割断され分割される。なお、分割予定ライン21に沿って割断されることにより、半導体ウエーハ2は個々のチップに分割されるが、半導体ウエーハ2の裏面2bがダイシングテープ30に貼着されているので、バラバラにはならずウエーハの形態が維持されている。   When the division process is performed as described above, the chuck table 71, that is, the semiconductor wafer 2 is indexed and fed in the direction perpendicular to the paper surface in FIG. 10 by the interval of the division line 21 and the continuous wave laser beam is irradiated again as described above. While performing the process feed. When the processing feed and the index feed are performed along all the planned division lines 21 formed in the predetermined direction, the chuck table 71, that is, the semiconductor wafer 2 is rotated by 90 degrees to make the predetermined direction. By performing the processing feed and the index feed along the planned division line 21 formed at right angles, the cutting and division are performed along the planned division line 21 formed on the semiconductor wafer 2. The semiconductor wafer 2 is divided into individual chips by being cleaved along the division line 21. However, since the back surface 2b of the semiconductor wafer 2 is adhered to the dicing tape 30, the semiconductor wafer 2 does not fall apart. The shape of the wafer is maintained.

次に、分割工程の第3の実施形態について、図11を参照して説明する。図11に示す分割工程の第3の実施形態は、円筒状のベース81と曲げ荷重付与手段83とからなる曲げ分割装置8を用いて実施する。即ち、半導体ウエーハ2(分割予定ライン21に沿って変質層210が形成されている)をダイシングテープ30を介して支持したフレーム3を円筒状のベース81の載置面81a上にダイシングテープ30側を上にして載置し(従って、半導体ウエーハ2は裏面2bが下側となる)、クランプ82によって固定する。そして、半導体ウエーハ2の裏面2b(下面)を曲げ荷重付与手段83を構成する互いに並行に配列された円柱状の複数の支持部材84上に載置する。このとき、支持部材84と84の間に半導体ウエーハ2の所定方向に形成された分割予定ライン21が位置付けられるように載置する。そして、半導体ウエーハ2の表面2aに貼着されたダイシングテープ30側から押圧部材85により分割予定ライン21に沿って押圧する。この結果、半導体ウエーハ2には分割予定ライン21に沿って曲げ荷重が作用して裏面2bに引っ張り応力が発生し、半導体ウエーハ2は変質層210が形成され強度が低下した分割予定ライン21に沿って割断され分割される。そして、所定方向に形成された変質層210即ち分割予定ライン21に沿って分割したならば、円筒状のベース81即ち半導体ウエーハ2を90度回動せしめて、上記所定方向に対して直角に形成された分割予定ライン21に沿って上記分割作業を実施することにより、半導体ウエーハ2は個々のチップに分割することができる。なお、個々に分割されたチップは、表面がダイシングテープ30に貼着されているので、バラバラにはならず半導体ウエーハ2の形態が維持されている。   Next, a third embodiment of the dividing step will be described with reference to FIG. The third embodiment of the dividing step shown in FIG. 11 is performed using a bending dividing device 8 including a cylindrical base 81 and a bending load applying means 83. That is, the frame 3 supporting the semiconductor wafer 2 (the altered layer 210 is formed along the planned dividing line 21) via the dicing tape 30 is placed on the mounting surface 81a of the cylindrical base 81 on the dicing tape 30 side. The semiconductor wafer 2 is fixed by a clamp 82 (therefore, the back surface 2b of the semiconductor wafer 2 is on the lower side). Then, the back surface 2 b (bottom surface) of the semiconductor wafer 2 is placed on a plurality of columnar support members 84 arranged in parallel to each other that constitute the bending load applying means 83. At this time, the semiconductor wafer 2 is placed so that the planned division line 21 formed in the predetermined direction of the semiconductor wafer 2 is positioned between the support members 84 and 84. And it presses along the division line 21 with the pressing member 85 from the dicing tape 30 side stuck to the surface 2a of the semiconductor wafer 2. FIG. As a result, a bending load acts on the semiconductor wafer 2 along the planned division line 21 to generate a tensile stress on the back surface 2b, and the semiconductor wafer 2 is formed along the planned division line 21 where the deteriorated layer 210 is formed and the strength is reduced. Cleaved and divided. Then, after dividing along the altered layer 210 formed in a predetermined direction, that is, along the planned dividing line 21, the cylindrical base 81, that is, the semiconductor wafer 2 is rotated 90 degrees to form a right angle with respect to the predetermined direction. The semiconductor wafer 2 can be divided into individual chips by performing the above dividing operation along the planned dividing line 21. In addition, since the surface of the chip | tip divided | segmented separately is affixed on the dicing tape 30, it does not fall apart but the form of the semiconductor wafer 2 is maintained.

次に、分割工程の第4の実施形態について、図12を参照して説明する。図12に示す分割工程の第4の実施形態は、円筒状のベース91と曲げ荷重付与手段としての押圧部材93とからな曲げ分割装置9を用いて実施する。このベース91は、図示しない移動手段によって図12において左右方向および紙面に垂直な方向に移動可能に構成されているとともに回動可能に構成されている。このように構成された円筒状のベース91の載置面91a上に半導体ウエーハ2(分割予定ライン21に沿って変質層210が形成されている)をダイシングテープ30を介して支持したフレーム3をダイシングテープ30側を載置し(従って、半導体ウエーハ2は裏面2bが上側となる)、クランプ92によって固定する。次に、図示しない移動手段によってベース91を作動し、半導体ウエーハ2に形成された所定の分割予定ライン21の一端(図12において左端)を押圧部材93と対向する位置に位置付けるとともに、押圧部材93を図12において上方に作動して半導体ウエーハ2が貼着されたダイシングテープ30を押圧する位置に位置付ける。そして、ベース91を矢印で示す方向に移動せしめる。この結果、半導体ウエーハ2には押圧部材93によって押圧された分割予定ライン21に沿って曲げ荷重が作用して裏面2bに引っ張り応力が発生し、半導体ウエーハ2は変質層210が形成され強度が低下した分割予定ライン21に沿って割断され分割される。このようにして所定の分割予定ライン21に沿って分割工程を実施したならば、ベース91を紙面に垂直な方向に分割予定ライン21の間隔に相当する分だけ割り出し送りし、上記分割工程を実施する。このようにして所定方向に延びる全ての分割予定ライン21に沿って分割工程を実施したならば、ベース91を90度回動し、半導体ウエーハ2に所定方向と直角な方向に形成された分割予定ライン21に対して上記分割工程を実施することにより、半導体ウエーハ2は個々のチップに分割される。なお、個々に分割されたチップは表面がダイシングテープ30に貼着されているので、バラバラにはならずウエーハの形態が維持されている。   Next, a fourth embodiment of the dividing step will be described with reference to FIG. The fourth embodiment of the dividing step shown in FIG. 12 is carried out using a bending dividing device 9 comprising a cylindrical base 91 and a pressing member 93 as a bending load applying means. The base 91 is configured to be movable in the left-right direction and the direction perpendicular to the paper surface in FIG. The frame 3 that supports the semiconductor wafer 2 (the altered layer 210 is formed along the planned division line 21) via the dicing tape 30 on the mounting surface 91 a of the cylindrical base 91 configured in this way. The dicing tape 30 side is placed (therefore, the back surface 2b of the semiconductor wafer 2 is on the upper side) and fixed by a clamp 92. Next, the base 91 is actuated by a moving means (not shown), and one end (left end in FIG. 12) of a predetermined division line 21 formed on the semiconductor wafer 2 is positioned at a position facing the pressing member 93 and the pressing member 93. 12 is moved upward in FIG. 12 and positioned at a position where the dicing tape 30 to which the semiconductor wafer 2 is adhered is pressed. Then, the base 91 is moved in the direction indicated by the arrow. As a result, a bending load acts on the semiconductor wafer 2 along the planned dividing line 21 pressed by the pressing member 93 to generate a tensile stress on the back surface 2b. It is divided along the planned division line 21 and divided. When the dividing process is performed along the predetermined dividing line 21 in this way, the base 91 is indexed and fed in the direction perpendicular to the paper surface by an amount corresponding to the interval between the dividing lines 21 and the dividing process is performed. To do. When the dividing process is performed along all the dividing lines 21 extending in the predetermined direction in this way, the base 91 is rotated by 90 degrees, and the dividing schedule formed on the semiconductor wafer 2 in a direction perpendicular to the predetermined direction. By performing the above dividing step on the line 21, the semiconductor wafer 2 is divided into individual chips. In addition, since the surface of the chip | tip divided | segmented separately is affixed on the dicing tape 30, it does not fall apart but the form of a wafer is maintained.

なお、半導体ウエーハ2を分割予定ライン21に沿って分割する分割行程においては、上述した分割方法の外に例えばダイシングテープに貼着された半導体ウエーハ2を柔軟なゴムシート上に載置し、その上面をローラーによって押圧することによって、半導体ウエーハ2を変質層210が形成され強度が低下した分割予定ライン21に沿って割断する方法を用いることができる。   In addition, in the dividing process of dividing the semiconductor wafer 2 along the planned dividing line 21, the semiconductor wafer 2 attached to, for example, a dicing tape is placed on a flexible rubber sheet in addition to the dividing method described above. By pressing the upper surface with a roller, it is possible to use a method of cleaving the semiconductor wafer 2 along the planned dividing line 21 in which the deteriorated layer 210 is formed and the strength is reduced.

上述した分割工程を実施したならば、個々のチップに分割されたウエーハが貼着されたダイシングテープを拡張して各チップ間の間隔を広げる拡張工程を実施する。この拡張工程は、図13および図14に示すピックアップ装置11によって実施される。ここで、ピックアップ装置11について説明する。図示のピックアップ装置11は、上記フレーム3を載置する載置面111aが形成された円筒状のベース111と、該ベース111内に同心的に配設されフレーム3に装着されたダイシングテープ30を押し広げるための拡張手段112を具備している。拡張手段112は、上記ダイシングテープ30における半導体ウエーハ2が存在する領域301を支持する筒状の拡張部材113を具備している。この拡張部材113は、図示しない昇降手段によって図14の(a)に示す基準位置と該基準位置から上方の図14の(b)に示す拡張位置の間を上下方向(円筒状のベース111の軸方向)に移動可能に構成されている。なお、図示の実施形態においては拡張部材123内には、紫外線照射ランプ114が配設されている。   If the division | segmentation process mentioned above was implemented, the expansion process which expands the space | interval between each chip | tip by expanding the dicing tape with which the wafer divided | segmented into each chip | tip was stuck will be implemented. This expansion process is performed by the pickup device 11 shown in FIGS. Here, the pickup device 11 will be described. The pick-up device 11 shown in the figure includes a cylindrical base 111 on which a mounting surface 111 a for mounting the frame 3 is formed, and a dicing tape 30 that is concentrically disposed in the base 111 and mounted on the frame 3. The expansion means 112 for expanding is provided. The expansion means 112 includes a cylindrical expansion member 113 that supports the region 301 where the semiconductor wafer 2 is present in the dicing tape 30. The expansion member 113 is moved vertically between the reference position shown in FIG. 14 (a) and the extended position shown in FIG. 14 (b) above the reference position by lifting means (not shown). It is configured to be movable in the axial direction. In the illustrated embodiment, an ultraviolet irradiation lamp 114 is disposed in the expansion member 123.

上述したピックアップ装置11を用いて実施する拡張工程について、図13および図14を参照して説明する。
上述したように個々のチップ20に分割された半導体ウエーハ2の表面2aが貼着されたダイシングテープ30を装着したフレーム3は、図13および図14の(a)に示すように円筒状のベース111の載置面111a上に載置され、クランプ115によってベース111に固定される。次に、図14の(b)に示すように上記ダイシングテープ30における半導体ウエーハ2が存在する領域301を支持した拡張手段112の拡張部材113を図示しない昇降手段によって図14(a)の基準位置から上方の図14の(b)に示す拡張位置まで移動する。この結果、伸長可能なダイシングテープ30は拡張されるので、ダイシングテープ30とチップ20との間にズレが生じ密着性が低下するため、チップ20がダイシングテープ30から容易に離脱できる状態となるとともに、個々の半導体チップ20間には隙間が形成される。
The expansion process performed using the pickup device 11 described above will be described with reference to FIGS.
As described above, the frame 3 on which the dicing tape 30 to which the surface 2a of the semiconductor wafer 2 divided into individual chips 20 is attached has a cylindrical base as shown in FIG. 13 and FIG. 111 is mounted on the mounting surface 111 a and fixed to the base 111 by a clamp 115. Next, as shown in FIG. 14B, the expansion member 113 of the expansion means 112 that supports the region 301 where the semiconductor wafer 2 is present in the dicing tape 30 is moved to the reference position shown in FIG. To the extended position shown in FIG. As a result, the expandable dicing tape 30 is expanded, so that the gap between the dicing tape 30 and the chip 20 is generated and the adhesion is lowered, so that the chip 20 can be easily detached from the dicing tape 30. A gap is formed between the individual semiconductor chips 20.

次に、図13に示すようにピックアップ装置11の上方に配置されたピックアップコレット116を作動して、個々のチップ20をダイシングテープ30の上面から離脱し、図示しないトレーに搬送する(ピックアップ工程)。このとき、拡張部材113内に配設された紫外線照射ランプ114を点灯してダイシングテープ30に紫外線を照射し、ダイシングテープ30の粘着力を低下せしめることにより、より容易に離脱することができる。   Next, as shown in FIG. 13, the pickup collet 116 disposed above the pickup device 11 is operated to separate the individual chips 20 from the upper surface of the dicing tape 30 and transport them to a tray (not shown) (pickup process). . At this time, the ultraviolet irradiation lamp 114 disposed in the expansion member 113 is turned on to irradiate the dicing tape 30 with ultraviolet rays, so that the adhesive force of the dicing tape 30 is reduced, so that it can be detached more easily.

上述したピックアップ装置11を用いることにより上記分割工程も実施することができる。即ち、図15(a)に示すように上記分割工程を実施する前の半導体ウエーハ2(分割予定ライン21に沿って変質層210が形成されている)をダイシングテープ30を介して支持したフレーム3を円筒状のベース111の載置面111a上に載置し、クランプ115によってベース111に固定される。次に、図15の(b)に示すように上記ダイシングテープ30における半導体ウエーハ2が存在する領域301を支持した拡張手段112の拡張部材113を図示しない昇降手段によって図15(a)の基準位置から上方の図15の(b)に示す拡張位置まで移動する。この結果、伸長可能なダイシングテープ30は拡張されるので、ダイシングテープ30が貼着されている半導体ウエーハ2は放射状に引張力が作用する。このように半導体ウエーハ2に放射状に引張力が作用すると、分割予定ラインに沿って形成された変質層210は強度が低下せしめられているので、半導体ウエーハ2は変質層210に沿って破断され個々の半導体チップ20に分割される。なお、上記分割工程におけるダイシングテープ30の拡張量即ち伸び量は拡張部材113の上方への移動量によって調整することができ、本発明者等の実験によるとダイシングテープ30を20mm程度を引き伸ばしたときに半導体ウエーハ2を変質層210に沿って破断することができた。このように分割工程を実施することにより、ダイシングテープ30とチップ20との間にズレが生じ密着性が低下するため、チップ20がダイシングテープ30から容易に離脱できる状態となるとともに、個々のチップ20間には隙間は形成される。この後に、図14に示すようにピックアップ装置12の上方に配置されたピックアップコレット116を作動して、個々のチップ20をダイシングテープ30の上面から離脱し、図示しないトレーに搬送する。なお、ピックアップコレット116にはチップ20の裏面が保持されるので、表裏反転手段を介して図示しないトレーに搬送することが望ましい。   By using the pickup device 11 described above, the dividing step can also be performed. That is, as shown in FIG. 15A, the frame 3 in which the semiconductor wafer 2 (the altered layer 210 is formed along the planned dividing line 21) before the dividing step is supported via the dicing tape 30. Is mounted on the mounting surface 111 a of the cylindrical base 111 and fixed to the base 111 by the clamp 115. Next, as shown in FIG. 15B, the expansion member 113 of the expansion means 112 that supports the region 301 where the semiconductor wafer 2 exists in the dicing tape 30 is moved to the reference position shown in FIG. To the extended position shown in FIG. As a result, the expandable dicing tape 30 is expanded, so that a tensile force acts radially on the semiconductor wafer 2 to which the dicing tape 30 is adhered. When a tensile force acts radially on the semiconductor wafer 2 in this way, the strength of the altered layer 210 formed along the planned dividing line is reduced, so that the semiconductor wafer 2 is broken along the altered layer 210 and is individually broken. The semiconductor chip 20 is divided. Note that the amount of expansion of the dicing tape 30 in the dividing step, that is, the amount of expansion, can be adjusted by the amount of upward movement of the expansion member 113. According to experiments by the inventors, when the dicing tape 30 is stretched by about 20 mm. In addition, the semiconductor wafer 2 could be broken along the deteriorated layer 210. By carrying out the dividing step in this manner, a gap is generated between the dicing tape 30 and the chip 20 and the adhesion is lowered, so that the chip 20 can be easily detached from the dicing tape 30 and each chip is also separated. A gap is formed between 20. Thereafter, as shown in FIG. 14, the pickup collet 116 disposed above the pickup device 12 is operated to separate the individual chips 20 from the upper surface of the dicing tape 30 and convey them to a tray (not shown). In addition, since the back surface of the chip 20 is held by the pickup collet 116, it is desirable to transport the chip 20 to a tray (not shown) via the front / back reversing means.

本発明によるウエーハの加工方法によって分割される半導体ウエーハの斜視図。The perspective view of the semiconductor wafer divided | segmented by the processing method of the wafer by this invention. 図1に示す半導体ウエーハの表面を環状のフレームに装着されたダイシングテープに貼着した状態を示す斜視図。The perspective view which shows the state which affixed the surface of the semiconductor wafer shown in FIG. 1 on the dicing tape with which the cyclic | annular flame | frame was mounted | worn. 本発明によるウエーハの加工方法における研磨工程の説明図。Explanatory drawing of the grinding | polishing process in the processing method of the wafer by this invention. 本発明によるウエーハの加工方法における変質層形成工程を実施するレーザー加工装置の要部斜視図。The principal part perspective view of the laser processing apparatus which implements the deteriorated layer formation process in the processing method of the wafer by this invention. 図4に示すレーザー加工装置に装備されるレーザ光線照射手段の構成を簡略に示すブロック図。The block diagram which shows simply the structure of the laser beam irradiation means with which the laser processing apparatus shown in FIG. 4 is equipped. パルスレーザー光線の集光スポット径を説明するための簡略図。The simplification figure for demonstrating the condensing spot diameter of a pulse laser beam. 本発明によるウエーハの加工方法における変質層形成行程の説明図。Explanatory drawing of the deteriorated layer formation process in the processing method of the wafer by this invention. 図7に示す変質層形成行程においてウエーハの内部に変質層を積層して形成した状態を示す説明図。Explanatory drawing which shows the state formed by laminating | stacking a deteriorated layer inside a wafer in the deteriorated layer formation process shown in FIG. 本発明によるウエーハの加工方法における分割工程の第1の実施形態を示す説明図。Explanatory drawing which shows 1st Embodiment of the division | segmentation process in the processing method of the wafer by this invention. 本発明によるウエーハの加工方法における分割工程の第2の実施形態を示す説明図。Explanatory drawing which shows 2nd Embodiment of the division | segmentation process in the processing method of the wafer by this invention. 本発明によるウエーハの加工方法における分割工程の第3の実施形態を示す説明図。Explanatory drawing which shows 3rd Embodiment of the division | segmentation process in the processing method of the wafer by this invention. 本発明によるウエーハの加工方法における分割工程の第4の実施形態を示す説明図。Explanatory drawing which shows 4th Embodiment of the division | segmentation process in the processing method of the wafer by this invention. 本発明によるウエーハの加工方法における拡張工程およびピックアップ工程を実施するピックアップ装置の斜視図。The perspective view of the pick-up apparatus which implements the expansion process and the pick-up process in the processing method of the wafer by this invention. 本発明によるウエーハの加工方法における拡張工程を示す説明図。Explanatory drawing which shows the expansion process in the processing method of the wafer by this invention. 図13に示すピックアップ装置を用いて分割工程および拡張工程を実施した説明図。Explanatory drawing which implemented the division | segmentation process and the expansion process using the pickup apparatus shown in FIG.

符号の説明Explanation of symbols

2:半導体ウエーハ
20:半導体チップ
21:分割予定ライン
22:回路
210:変質層
3:環状のフレーム
30:ダイシングテープ
4:研磨装置
41:研磨装置のチャックテーブル
43:研磨工具
5:レーザー加工装置
51:レーザー加工装置のチャックテーブル
51:レーザー光線照射手段
53:撮像手段
6:超音波分割装置
61:円筒状のベース
62:第1の超音波発振器
63:第2の超音波発振器
7:レーザー加工装置
71:レーザー加工装置のチャックテーブル
8:曲げ分割装置
1:円筒状のベース
82:曲げ荷重付与手段
9:曲げ分割装置
91:円筒状のベース
93:押圧部材
11:ピックアップ装置
111:円筒状のベース
112:拡張手段
113:拡張部材
114:紫外線照射ランプ
116:ピックアップコレット
2: Semiconductor wafer 20: Semiconductor chip 21: Planned division line 22: Circuit 210: Alteration layer 3: Annular frame 30: Dicing tape 4: Polishing device 41: Chuck table of polishing device 43: Polishing tool 5: Laser processing device 51 : Laser processing apparatus chuck table 51: Laser beam irradiation means 53: Imaging means 6: Ultrasonic splitting apparatus 61: Cylindrical base 62: First ultrasonic oscillator 63: Second ultrasonic oscillator 7: Laser processing apparatus 71 : Chuck table of laser processing apparatus 8: bending division apparatus 1: cylindrical base 82: bending load applying means 9: bending division apparatus 91: cylindrical base 93: pressing member 11: pickup apparatus 111: cylindrical base 112 : Expansion means 113: Expansion member 114: Ultraviolet irradiation lamp 116: Picker Pucolette

Claims (3)

表面に格子状に形成された分割予定ラインによって区画された領域に機能素子が配設されたウエーハを、分割予定ラインに沿って分割するウエーハの分割方法であって、
ウエーハの表面を環状のフレームに装着されたダイシングテープに貼着するフレーム保持工程と、
フレームに装着されたダイシングテープに表面が貼着されたウエーハの裏面を研磨する研磨工程と、
研磨加工されたウエーハの裏面側からウエーハに対して透過性を有するパルスレーザー光線を分割予定ラインに沿って照射し、ウエーハの内部に分割予定ラインに沿って変質層を形成する変質層形成工程と、
フレームに保持されたウエーハの変質層が形成された分割予定ラインに沿って外力を付与し、ウエーハを分割予定ラインに沿って個々のチップに分割する分割工程と、
個々のチップに分割されたウエーハが貼着されたダイシングテープを拡張して各チップ間の間隔を広げる拡張工程と、
拡張されたダイシングテープから各チップをピックアップするピックアップ工程と、を含む、
ことを特徴とするウエーハの分割方法。
A wafer dividing method for dividing a wafer in which functional elements are arranged in a region partitioned by a division line formed in a lattice shape on the surface, along the division line.
A frame holding step of attaching the wafer surface to a dicing tape attached to an annular frame;
A polishing step for polishing the back surface of the wafer whose surface is attached to a dicing tape mounted on a frame;
A deteriorated layer forming step of irradiating a pulsed laser beam having transparency to the wafer from the back side of the polished wafer along the planned dividing line, and forming a modified layer along the planned dividing line inside the wafer;
A dividing step of applying an external force along the planned dividing line on which the altered layer of the wafer held by the frame is formed, and dividing the wafer into individual chips along the planned dividing line;
An expansion process for expanding the dicing tape to which the wafer divided into individual chips is attached and expanding the distance between the chips;
Picking up each chip from the expanded dicing tape, and
A wafer dividing method characterized by the above.
該変質層形成工程においてウエーハの内部に形成される変質層は、少なくともウエーハの表面に露出して形成される、請求項1記載のウエーハの分割方法。   2. The method for dividing a wafer according to claim 1, wherein the deteriorated layer formed in the inside of the wafer in the deteriorated layer forming step is formed so as to be exposed at least on the surface of the wafer. 該分割工程は、該拡張工程においてダイシングテープを拡張することにより遂行される、請求項1又は2記載のウエーハの分割方法。   The wafer dividing method according to claim 1, wherein the dividing step is performed by expanding a dicing tape in the expanding step.
JP2004026531A 2004-02-03 2004-02-03 Method for dividing wafer Pending JP2005222988A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004026531A JP2005222988A (en) 2004-02-03 2004-02-03 Method for dividing wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004026531A JP2005222988A (en) 2004-02-03 2004-02-03 Method for dividing wafer

Publications (1)

Publication Number Publication Date
JP2005222988A true JP2005222988A (en) 2005-08-18

Family

ID=34998416

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004026531A Pending JP2005222988A (en) 2004-02-03 2004-02-03 Method for dividing wafer

Country Status (1)

Country Link
JP (1) JP2005222988A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227470A (en) * 2007-02-13 2008-09-25 Disco Abrasive Syst Ltd Dividing method of wafer and laser beam machine
JP2014078556A (en) * 2012-10-09 2014-05-01 Disco Abrasive Syst Ltd Wafer processing method
CN110571191A (en) * 2018-06-06 2019-12-13 株式会社迪思科 Method for processing wafer

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227470A (en) * 2007-02-13 2008-09-25 Disco Abrasive Syst Ltd Dividing method of wafer and laser beam machine
JP2014078556A (en) * 2012-10-09 2014-05-01 Disco Abrasive Syst Ltd Wafer processing method
CN110571191A (en) * 2018-06-06 2019-12-13 株式会社迪思科 Method for processing wafer
CN110571191B (en) * 2018-06-06 2024-03-15 株式会社迪思科 Wafer processing method

Similar Documents

Publication Publication Date Title
JP4733934B2 (en) Wafer processing method
US7179722B2 (en) Wafer dividing method
US7507639B2 (en) Wafer dividing method
JP5307384B2 (en) Wafer division method
US7449396B2 (en) Wafer dividing method
JP6026222B2 (en) Wafer processing method
CN100428418C (en) Method for cutting wafer
JP4694795B2 (en) Wafer division method
JP2006229021A (en) Wafer dividing method
JP2007173475A (en) Method for dividing wafer
JP2004273895A (en) Dividing method of semiconductor wafer
JP2005129607A (en) Method of dividing wafer
JP2008294191A (en) Wafer dividing method
JP2007157887A (en) Wafer-dividing method
JP2010045117A (en) Method of processing optical device wafer
JP2010050324A (en) Method of processing optical device wafer
JP2009200140A (en) Method of manufacturing semiconductor chip
JP2006114691A (en) Division method of wafer
JP2006202933A (en) Wafer dividing method
JP4447392B2 (en) Wafer dividing method and dividing apparatus
JP4402974B2 (en) Wafer division method
JP2011151070A (en) Processing method for wafer
JP2005223283A (en) Method for dividing wafer
JP2005223282A (en) Method for dividing wafer
JP2008227276A (en) Method of dividing wafer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061101

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090804

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090930

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091027