JP2005218041A - Secondary variable amplitude equalizer - Google Patents

Secondary variable amplitude equalizer Download PDF

Info

Publication number
JP2005218041A
JP2005218041A JP2004025671A JP2004025671A JP2005218041A JP 2005218041 A JP2005218041 A JP 2005218041A JP 2004025671 A JP2004025671 A JP 2004025671A JP 2004025671 A JP2004025671 A JP 2004025671A JP 2005218041 A JP2005218041 A JP 2005218041A
Authority
JP
Japan
Prior art keywords
amplitude
variable
circuit
equalizer
amplitude equalizer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004025671A
Other languages
Japanese (ja)
Inventor
Junya Morita
純也 森田
Hiroyuki Ogawa
宏幸 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2004025671A priority Critical patent/JP2005218041A/en
Publication of JP2005218041A publication Critical patent/JP2005218041A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Filters And Equalizers (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a secondary variable amplitude equalizer for equalizing signal amplitude distortion by making secondary amplitude inclination, in particular that of a specific frequency, to be variable with respect to an amplitude equalizer for equalizing signal amplitude variation to the specific frequency. <P>SOLUTION: A resistor circuit relating to an insertion loss and a reactance circuit relating to a central frequency to be equalized in terms of frequency are connected through a capacitor, and the impedance of the connected circuit is made variable. In this way, the secondary amplitude inclination of signal amplitude distortion that occurs in accordance with the characteristic of a bandpass filter used in the receiving part of a digital multiplex radio system or the like is corrected. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、特定周波数に対する二次振幅傾斜を可変にすることで振幅歪みを等化する二次可変振幅等化器に関する。   The present invention relates to a secondary variable amplitude equalizer that equalizes amplitude distortion by making a secondary amplitude slope variable with respect to a specific frequency.

ディジタル多重無線システム等においては、無線空間において発生するフェージング歪み等による伝送路歪みを補償する振幅等化器が実用化されている。   In digital multiplex radio systems and the like, an amplitude equalizer that compensates for transmission path distortion due to fading distortion or the like generated in a radio space has been put into practical use.

従来、振幅等化器として、バイアス状態による減衰量が制御可能な可変減衰素子と周波数対振幅特性を決定するリアクタンス回路とを有し、該可変減衰素子のバイアス状態を制御する振幅等化器が開示されている（例えば、特許文献１参照）。   Conventionally, as an amplitude equalizer, an amplitude equalizer that has a variable attenuating element capable of controlling an attenuation amount due to a bias state and a reactance circuit that determines a frequency-amplitude characteristic, and controls a bias state of the variable attenuating element has been provided. It is disclosed (for example, see Patent Document 1).

また、正傾斜一次振幅等化器と負傾斜一次振幅等化器とを用いて、振幅歪みの一次成分を等化する技術が開示されている（例えば、特許文献２参照）。   Further, a technique for equalizing a primary component of amplitude distortion using a positive gradient primary amplitude equalizer and a negative gradient primary amplitude equalizer is disclosed (for example, see Patent Document 2).

図９は従来の可変振幅等化器を説明する図である。Ｓinより入力された信号は抵抗２１，２２，２３により構成された抵抗器回路を介してＳoutに出力される。抵抗２１，２２，２３で構成される該抵抗器回路は挿入損失に関係する。リアクタンス回路８はインダクタ８１、コンデンサ８２，８３により構成される。リアクタンス回路８は振幅を等化する信号の中心周波数に関係する。抵抗８４は挿入損失を決める該抵抗器回路（抵抗２１，２２，２３により構成）とリアクタンス回路８を結合する。可変抵抗２５は前記に説明した該抵抗器回路とリアクタンス回路８と抵抗８４により構成される振幅等化器の回路インピーダンスを可変させて、一次振幅傾斜を変動する。   FIG. 9 is a diagram for explaining a conventional variable amplitude equalizer. The signal input from Sin is output to Sout via a resistor circuit composed of resistors 21, 22, and 23. The resistor circuit composed of resistors 21, 22, and 23 is related to insertion loss. The reactance circuit 8 includes an inductor 81 and capacitors 82 and 83. The reactance circuit 8 relates to the center frequency of the signal that equalizes the amplitude. The resistor 84 couples the resistor circuit (configured by the resistors 21, 22, and 23) that determines the insertion loss and the reactance circuit 8. The variable resistor 25 varies the circuit amplitude of the amplitude equalizer constituted by the resistor circuit, the reactance circuit 8 and the resistor 84 described above, and varies the primary amplitude slope.

図１０は従来の可変振幅等化器の動作を説明する図である。初期特性（Ａ）はＳinに入力される信号の振幅特性を示している。等化器特性（Ｂ）は図９で説明した振幅等化器の可変抵抗２５の任意のポイントにおける振幅特性を示している。総合特性（Ｃ）は該初期特性（Ａ）を有した信号が該等化器特性（Ｂ）を有した振幅等化器により等化された結果の振幅特性を示している。本図の横軸は周波数、縦軸はＳパラメータの一部で順方向の伝達係数Ｓ２１である。   FIG. 10 is a diagram for explaining the operation of a conventional variable amplitude equalizer. The initial characteristic (A) indicates the amplitude characteristic of the signal input to Sin. The equalizer characteristic (B) indicates the amplitude characteristic at an arbitrary point of the variable resistor 25 of the amplitude equalizer described with reference to FIG. The overall characteristic (C) shows the amplitude characteristic as a result of equalizing the signal having the initial characteristic (A) by the amplitude equalizer having the equalizer characteristic (B). In this figure, the horizontal axis represents the frequency, and the vertical axis represents a part of the S parameter and the forward transfer coefficient S21.

図１１は従来の可変振幅等化器の特性を説明する図であり、可変抵抗２５の変化に応じた等化器の特性を示している。横軸、縦軸は図１０と同じく周波数、Ｓ２１であり、中心周波数は330MHzとしている。
特開昭６１−２０８９０９号公報 特開平６−１０１６９６号公報 FIG. 11 is a diagram for explaining the characteristics of the conventional variable amplitude equalizer, and shows the characteristics of the equalizer according to the change of the variable resistor 25. The horizontal and vertical axes represent the frequency S21 as in FIG. 10, and the center frequency is 330 MHz.
JP-A-61-208909 JP-A-6-101696

ディジタル多重無線システム等の送受信部においては、高周波領域の信号を増幅し特定の周波数帯域の信号を抽出し信号を変復調する変復調機能を備えている。該特定周波数帯域の信号を抽出するために使用されているバンドパスフィルタ（ＢＰＦ）の特性により、ＢＰＦの出力信号の特性は、図１０の初期特性（Ａ）に示すように、中心周波数から離れた周波数帯域の信号レベルは減衰された信号レベルとなる。そのために、図１１に示した一次振幅傾斜を可変にする振幅等化器では、図１０の総合特性（Ｃ）に示すように該特定周波数帯域における信号振幅レベルを一定にすることは困難となる。そのため、該信号振幅レベルの偏差が、該ディジタル多重無線システム等の制御部に振幅歪みを補正するために予め格納されている振幅レベル偏差を補正する振幅偏差補正値の許容値を超えてしまう場合に振幅等化が期待できなくなる。   A transmission / reception unit such as a digital multiple radio system has a modulation / demodulation function for amplifying a signal in a high frequency region, extracting a signal in a specific frequency band, and modulating / demodulating the signal. Due to the characteristics of the bandpass filter (BPF) used to extract the signal in the specific frequency band, the characteristics of the output signal of the BPF are separated from the center frequency as shown in the initial characteristic (A) of FIG. The signal level in the frequency band is an attenuated signal level. Therefore, in the amplitude equalizer that makes the primary amplitude slope variable shown in FIG. 11, it is difficult to make the signal amplitude level constant in the specific frequency band as shown in the overall characteristic (C) of FIG. . Therefore, when the deviation of the signal amplitude level exceeds the allowable value of the amplitude deviation correction value for correcting the amplitude level deviation stored in advance in order to correct the amplitude distortion in the control unit of the digital multiple radio system or the like Thus, amplitude equalization cannot be expected.

本発明は、特定周波数に対する信号振幅偏差を等化する振幅等化器に係り、特に特定周波数に対する二次振幅傾斜を可変にすることで信号振幅歪みを等化する二次可変振幅等化器の提供を目的とする。   The present invention relates to an amplitude equalizer that equalizes a signal amplitude deviation with respect to a specific frequency, and more particularly, to a secondary variable amplitude equalizer that equalizes signal amplitude distortion by making a secondary amplitude slope variable with respect to a specific frequency. For the purpose of provision.

本発明は、挿入損失に係わる抵抗器回路と、インダクタ、コンデンサにより構成され振幅等化される信号の中心周波数に係わるリアクタンス回路と、該抵抗器回路と該リアクタンス回路を結合するコンデンサと、該抵抗器回路とリアクタンス回路と該コンデンサにより構成される二次振幅等化器の回路インピーダンスを可変する抵抗値可変手段とを備えることを特徴とする二次可変振幅等化器である。   The present invention relates to a resistor circuit related to insertion loss, a reactance circuit related to a center frequency of an amplitude equalized signal constituted by an inductor and a capacitor, a capacitor coupling the resistor circuit and the reactance circuit, and the resistor A secondary variable amplitude equalizer comprising: a resistor circuit, a reactance circuit, and a resistance value varying means for varying a circuit impedance of a secondary amplitude equalizer constituted by the capacitor.

本発明によれば、信号振幅の二次傾斜を補正する二次可変振幅等化器を安価な部品構成により実現できる。   According to the present invention, a secondary variable amplitude equalizer that corrects a secondary slope of a signal amplitude can be realized with an inexpensive component configuration.

本発明の二次可変振幅等化器は、挿入損失に係わる抵抗器回路と振幅等化される信号の中心周波数に係わるリアクタンス回路とをコンデンサで結合し、該結合された回路インピーダンスを可変にすることで、ディジタル多重無線システム等の受信部に使用されているバンドパスフィルタの特性に応じて発生する信号振幅歪みの二次振幅傾斜を補正することが可能となる。   The second-order variable amplitude equalizer of the present invention couples a resistor circuit related to insertion loss and a reactance circuit related to the center frequency of the signal to be equalized by a capacitor, and makes the combined circuit impedance variable. Thus, it is possible to correct the secondary amplitude gradient of the signal amplitude distortion generated according to the characteristics of the bandpass filter used in the receiving unit of the digital multiplex radio system or the like.

以降、図面を併用して本発明の詳細について説明する。なお、図面において同一のものまたは類似するものについては同一の符号を記載する。   Hereinafter, the details of the present invention will be described with reference to the drawings. In addition, the same code | symbol is described about the same thing or a similar thing in drawing.

図１は本発明の二次可変振幅等化器を説明する図（実施例１）である。２１，２２，２３は抵抗であり、挿入損失に係わる抵抗器回路を構成する。１１はインダクタ、１２，１３はコンデンサであり、振幅等化される信号の中心周波数に係わるリアクタンス回路１を構成する。２４はコンデンサであり、該抵抗器回路とリアクタンス回路１を結合する。２５は可変抵抗であり、該抵抗器回路とリアクタンス回路１とコンデンサ２４により構成される二次振幅等化器の回路インピーダンスを変動し、二次振幅傾斜を補正する。Ｓinは前記部品で構成される二次可変振幅等化器の入力部、Ｓoutは出力部を表している。   FIG. 1 is a diagram for explaining a second-order variable amplitude equalizer of the present invention (Example 1). 21, 22, and 23 are resistors, and constitute a resistor circuit related to insertion loss. Reference numeral 11 denotes an inductor, and reference numerals 12 and 13 denote capacitors, which constitute a reactance circuit 1 related to the center frequency of the signal to be amplitude equalized. A capacitor 24 couples the resistor circuit and the reactance circuit 1. A variable resistor 25 changes the circuit impedance of a secondary amplitude equalizer including the resistor circuit, the reactance circuit 1 and the capacitor 24, and corrects the secondary amplitude slope. Sin represents an input unit of a secondary variable amplitude equalizer composed of the above components, and Sout represents an output unit.

図２は本発明の二次可変振幅等化器の動作を説明する図である。初期特性（Ａ）はＳinに入力される信号の振幅特性を示している。等化器特性（Ｂ）は図１で説明した二次可変振幅等化器の可変抵抗２５の任意のポイントにおける振幅特性を示している。総合特性（Ｃ）は該初期特性（Ａ）を有した信号が該等化器特性（Ｂ）を有した振幅等化器により等化された結果の振幅特性を示している。本図の横軸は周波数、縦軸はＳパラメータの一部で順方向の伝達係数Ｓ２１である。等化器特性（Ｂ）が初期特性（Ａ）で示す振幅レベルを補正するために最適な振幅特性を有することで、総合特性（Ｃ）に示すように振幅レベルを補正することが可能となる。   FIG. 2 is a diagram for explaining the operation of the secondary variable amplitude equalizer of the present invention. The initial characteristic (A) indicates the amplitude characteristic of the signal input to Sin. The equalizer characteristic (B) indicates the amplitude characteristic at an arbitrary point of the variable resistor 25 of the secondary variable amplitude equalizer described in FIG. The overall characteristic (C) shows the amplitude characteristic as a result of equalizing the signal having the initial characteristic (A) by the amplitude equalizer having the equalizer characteristic (B). In this figure, the horizontal axis represents the frequency, and the vertical axis represents a part of the S parameter and the forward transfer coefficient S21. Since the equalizer characteristic (B) has the optimum amplitude characteristic for correcting the amplitude level indicated by the initial characteristic (A), the amplitude level can be corrected as indicated by the overall characteristic (C). .

図３は本発明の二次可変振幅等化器の特性を説明する図である。可変抵抗２５の変化に応じた二次振幅等化器の特性を示しており、図２の初期特性（Ａ）で示す信号振幅レベルを補正するために、特定の周波数帯域で振幅レベル偏差を最小にする振幅特性を有する等化器特性となるように可変抵抗２５を調節する。横軸、縦軸は図１と同じく周波数、Ｓ２１である。中心周波数は330MHzであり、特定の周波数帯域を300〜360MHzとする場合を示している。   FIG. 3 is a diagram for explaining the characteristics of the secondary variable amplitude equalizer of the present invention. The characteristic of the secondary amplitude equalizer according to the change of the variable resistor 25 is shown, and the amplitude level deviation is minimized in a specific frequency band in order to correct the signal amplitude level indicated by the initial characteristic (A) in FIG. The variable resistor 25 is adjusted so as to have an equalizer characteristic having an amplitude characteristic. The horizontal and vertical axes are the frequency and S21 as in FIG. The center frequency is 330 MHz, and the specific frequency band is 300 to 360 MHz.

図４は本発明の二次可変振幅等化器を説明する図（実施例２）である。２１，２２，２３は抵抗であり、挿入損失に係わる抵抗器回路を構成する。１１はインダクタ、１２，１３はコンデンサであり、振幅等化される信号の中心周波数に係わるリアクタンス回路１を構成する。２４はコンデンサであり、該抵抗器回路とリアクタンス回路１を結合する。３１，３６はインダクタ、３２，３４はコンデンサ、３３はＰＩＮダイオード、３５は抵抗であり、制御信号入力部Ｓcontからの制御信号により該抵抗器回路とリアクタンス回路１とコンデンサ２４により構成される二次振幅等化器の回路インピーダンスを変動し、二次振幅傾斜を補正する。   FIG. 4 is a diagram (second embodiment) for explaining a secondary variable amplitude equalizer of the present invention. 21, 22, and 23 are resistors, and constitute a resistor circuit related to insertion loss. Reference numeral 11 denotes an inductor, and reference numerals 12 and 13 denote capacitors, which constitute a reactance circuit 1 related to the center frequency of the signal to be amplitude equalized. A capacitor 24 couples the resistor circuit and the reactance circuit 1. 31 and 36 are inductors, 32 and 34 are capacitors, 33 is a PIN diode, and 35 is a resistor. A secondary circuit constituted by the resistor circuit, the reactance circuit 1 and the capacitor 24 by a control signal from the control signal input unit Scont. The circuit impedance of the amplitude equalizer is varied to correct the secondary amplitude slope.

図５は本発明の二次可変振幅等化器を説明する図（実施例３）である。４１は可変抵抗、４２，４３は抵抗であり、挿入損失に係わる抵抗器回路を構成し、可変抵抗４１により挿入損失を可変にする。１１はインダクタ、１２，１３はコンデンサであり、振幅等化される信号の中心周波数に係わるリアクタンス回路１を構成する。２４はコンデンサであり、該抵抗器回路とリアクタンス回路１を結合する。２５は可変抵抗であり、該抵抗器回路とリアクタンス回路１とコンデンサ２４により構成される二次振幅等化器の回路インピーダンスを変動し、二次振幅傾斜を補正する。   FIG. 5 is a diagram for explaining a secondary variable amplitude equalizer of the present invention (Example 3). Reference numeral 41 is a variable resistor, and 42 and 43 are resistors, which constitute a resistor circuit related to insertion loss. The variable resistor 41 makes the insertion loss variable. Reference numeral 11 denotes an inductor, and reference numerals 12 and 13 denote capacitors, which constitute a reactance circuit 1 related to the center frequency of the signal to be amplitude equalized. A capacitor 24 couples the resistor circuit and the reactance circuit 1. A variable resistor 25 changes the circuit impedance of a secondary amplitude equalizer including the resistor circuit, the reactance circuit 1 and the capacitor 24, and corrects the secondary amplitude slope.

図６は本発明の二次可変振幅等化器を説明する図（実施例４）である。５１，５６はインダクタ、５２，５４はコンデンサ、５３はＰＩＮダイオード、５５，５７，５８は抵抗であり、制御信号入力部Ｓcontからの制御信号により挿入損失を可変する。１１はインダクタ、１２，１３はコンデンサであり、振幅等化される信号の中心周波数に係わるリアクタンス回路１を構成する。２４はコンデンサであり、該挿入損失に係わる回路とリアクタンス回路１を結合する。２５は可変抵抗であり、該挿入損失に係わる回路とリアクタンス回路１とコンデンサ２４により構成される二次振幅等化器の回路インピーダンスを変動し、二次振幅傾斜を補正する。   FIG. 6 is a diagram (Embodiment 4) for explaining a secondary variable amplitude equalizer of the present invention. Reference numerals 51 and 56 denote inductors, 52 and 54 denote capacitors, 53 denotes a PIN diode, and 55, 57, and 58 denote resistors. The insertion loss is varied by a control signal from the control signal input unit Scont. Reference numeral 11 denotes an inductor, and reference numerals 12 and 13 denote capacitors. The reactance circuit 1 is related to the center frequency of the signal to be equalized in amplitude. A capacitor 24 couples the circuit relating to the insertion loss and the reactance circuit 1. A variable resistor 25 changes the circuit impedance of a secondary amplitude equalizer including the circuit relating to the insertion loss, the reactance circuit 1 and the capacitor 24, and corrects the secondary amplitude slope.

図７は本発明の二次可変振幅等化器を説明する図（実施例５）である。２１，２２，２３は抵抗であり、挿入損失に係わる抵抗器回路を構成する。６１は可変インダクタ、６２，６３はコンデンサであり、振幅等化される信号の中心周波数を可変できるリアクタンス回路６を構成する。２４はコンデンサであり、該抵抗器回路とリアクタンス回路６を結合する。２５は可変抵抗であり、該抵抗器回路とリアクタンス回路６とコンデンサ２４により構成される二次振幅等化器の回路インピーダンスを変動し、二次振幅傾斜を補正する。   FIG. 7 is a diagram (Embodiment 5) for explaining the secondary variable amplitude equalizer of the present invention. 21, 22, and 23 are resistors, and constitute a resistor circuit related to insertion loss. Reference numeral 61 denotes a variable inductor, and 62 and 63 denote capacitors, which constitute a reactance circuit 6 that can vary the center frequency of the signal to be equalized in amplitude. A capacitor 24 couples the resistor circuit and the reactance circuit 6. A variable resistor 25 changes the circuit impedance of a secondary amplitude equalizer including the resistor circuit, the reactance circuit 6 and the capacitor 24, and corrects the secondary amplitude slope.

図８は本発明の二次可変振幅等化器を説明する図（実施例６）である。２１，２２，２
３は抵抗であり、挿入損失に係わる抵抗器回路を構成する。７１はインダクタ、７２，７３はコンデンサ、７４は静電容量を可変できるバラクタダイオードであり、制御信号入力部Ｓcontからの制御信号により振幅等化される信号の中心周波数を可変するリアクタンス回路７を構成する。７５は抵抗であり、制御信号入力部Ｓcontからの制御信号によって、バラクタダイオード７４の両端にかかる逆バイアス電圧を印加し、バラクタダイオード７４の静電容量を変化させ、該中心周波数を変動する。２４はコンデンサであり、該抵抗器回路とリアクタンス回路７を結合する。２５は可変抵抗であり、該抵抗器回路とリアクタンス回路７とコンデンサ２４により構成される二次振幅等化器の回路インピーダンスを変動し、二次振幅傾斜を補正する。 FIG. 8 is a diagram (Embodiment 6) for explaining a secondary variable amplitude equalizer of the present invention. 21, 22, 2
Reference numeral 3 denotes a resistor, which constitutes a resistor circuit related to insertion loss. Reference numeral 71 is an inductor, 72 and 73 are capacitors, and 74 is a varactor diode whose capacitance can be varied. To do. Reference numeral 75 denotes a resistor, which applies a reverse bias voltage across the varactor diode 74 in accordance with a control signal from the control signal input unit Scont, changes the capacitance of the varactor diode 74, and changes the center frequency. A capacitor 24 couples the resistor circuit and the reactance circuit 7. A variable resistor 25 changes the circuit impedance of a secondary amplitude equalizer constituted by the resistor circuit, the reactance circuit 7 and the capacitor 24, and corrects the secondary amplitude slope.

以上述べた本発明の実施の態様は、以下の付記の通りである。   The embodiment of the present invention described above is as follows.

（付記１）
抵抗器回路と、インダクタ、コンデンサを有するリアクタンス回路と、該抵抗器回路と該リアクタンス回路を結合するコンデンサと、該抵抗器回路とリアクタンス回路と該コンデンサにより構成される二次振幅等化器の回路インピーダンスを可変する抵抗値可変素子とを備えることを特徴とする二次可変振幅等化器。 (Appendix 1)
A resistor circuit, a reactance circuit having an inductor and a capacitor, a capacitor for coupling the resistor circuit and the reactance circuit, and a circuit of a secondary amplitude equalizer constituted by the resistor circuit, the reactance circuit, and the capacitor A secondary variable amplitude equalizer comprising a variable resistance element that varies impedance.

（付記２）
付記１に記載の二次可変振幅等化器であって、
前記の二次振幅等化器の回路インピーダンスを可変するＰＩＮダイオードを備えることを特徴とする二次可変振幅等化器。 (Appendix 2)
A secondary variable amplitude equalizer as set forth in appendix 1,
A secondary variable amplitude equalizer, comprising a PIN diode that varies a circuit impedance of the secondary amplitude equalizer.

(付記３)
付記１に記載の二次可変振幅等化器であって、
前記の挿入損失を可変にする抵抗値可変素子を備えることを特徴とする二次可変振幅等化器。 (Appendix 3)
A secondary variable amplitude equalizer as set forth in appendix 1,
A secondary variable amplitude equalizer comprising a variable resistance element that makes the insertion loss variable.

(付記４)
付記１に記載の二次可変振幅等化器であって、
前記の挿入損失を可変にするＰＩＮダイオードを備えることを特徴とする二次可変振幅等化器。 (Appendix 4)
A secondary variable amplitude equalizer as set forth in appendix 1,
A secondary variable amplitude equalizer comprising a PIN diode that makes the insertion loss variable.

(付記５)
付記１に記載の二次可変振幅等化器であって、
前記のリアクタンス回路が係わる中心周波数を可変にする可変インダクタを備えることを特徴とする二次可変振幅等化器。 (Appendix 5)
A secondary variable amplitude equalizer as set forth in appendix 1,
A secondary variable amplitude equalizer, comprising a variable inductor for varying a center frequency related to the reactance circuit.

(付記６)
付記１に記載の二次可変振幅等化器であって、
前記のリアクタンス回路が係わる中心周波数を可変にするバラクタダイオードを備えることを特徴とする二次可変振幅等化器。 (Appendix 6)
A secondary variable amplitude equalizer as set forth in appendix 1,
A secondary variable amplitude equalizer comprising a varactor diode that makes the center frequency related to the reactance circuit variable.

本発明の二次可変振幅等化器を説明する図（実施例１）FIG. 1 is a diagram for explaining a secondary variable amplitude equalizer of the present invention (Example 1). 本発明の二次可変振幅等化器の動作を説明する図The figure explaining operation | movement of the secondary variable amplitude equalizer of this invention. 本発明の二次可変振幅等化器の特性を説明する図The figure explaining the characteristic of the secondary variable amplitude equalizer of this invention 本発明の二次可変振幅等化器を説明する図（実施例２）FIG. 4 is a diagram for explaining a secondary variable amplitude equalizer according to the present invention (Example 2). 本発明の二次可変振幅等化器を説明する図（実施例３）FIG. 4 is a diagram for explaining a secondary variable amplitude equalizer according to the present invention (Example 3). 本発明の二次可変振幅等化器を説明する図（実施例４）FIG. 4 is a diagram for explaining a secondary variable amplitude equalizer of the present invention (Example 4). 本発明の二次可変振幅等化器を説明する図（実施例５）FIG. 6 is a diagram for explaining a second-order variable amplitude equalizer according to the present invention (Example 5). 本発明の二次可変振幅等化器を説明する図（実施例６）FIG. 6 is a diagram for explaining a secondary variable amplitude equalizer of the present invention (Example 6). 従来の可変振幅等化器を説明する図The figure explaining the conventional variable amplitude equalizer 従来の可変振幅等化器の動作を説明する図The figure explaining operation | movement of the conventional variable amplitude equalizer. 従来の可変振幅等化器の特性を説明する図The figure explaining the characteristic of the conventional variable amplitude equalizer

符号の説明Explanation of symbols

１，６，７，８ リアクタンス回路
１１，３１，３６，５１，５６，７１，８１ インダクタ
１２，１３，２４，３２，３４，５２，５４，６２，６３，７２，７３，８２，８３ コンデンサ
２１，２２，２３，３５，４２，４３，５５，５７，５８，７５，８４ 抵抗
２５，４１ 可変抵抗
３３，５３ ＰＩＮダイオード
６１ 可変インダクタ
７４ バラクタダイオード 1, 6, 7, 8 Reactance circuit 11, 31, 36, 51, 56, 71, 81 Inductor 12, 13, 24, 32, 34, 52, 54, 62, 63, 72, 73, 82, 83 Capacitor 21 , 22, 23, 35, 42, 43, 55, 57, 58, 75, 84 Resistor 25, 41 Variable resistor 33, 53 PIN diode 61 Variable inductor 74 Varactor diode

Claims (3)

抵抗器回路と、
インダクタ、コンデンサを有するリアクタンス回路と、
該抵抗器回路と該リアクタンス回路を結合するコンデンサと、
該抵抗器回路とリアクタンス回路と該コンデンサにより構成される二次振幅等化器の回路インピーダンスを可変する抵抗値可変素子と、
を備えることを特徴とする二次可変振幅等化器。 A resistor circuit;
A reactance circuit having an inductor and a capacitor;
A capacitor coupling the resistor circuit and the reactance circuit;
A variable resistance element that varies the circuit impedance of a secondary amplitude equalizer including the resistor circuit, the reactance circuit, and the capacitor;
A secondary variable amplitude equalizer comprising: 請求項１に記載の二次可変振幅等化器であって、
前記の二次振幅等化器の回路インピーダンスを可変するＰＩＮダイオードを備えることを特徴とする二次可変振幅等化器。 The secondary variable amplitude equalizer of claim 1,
A secondary variable amplitude equalizer, comprising a PIN diode that varies a circuit impedance of the secondary amplitude equalizer. 請求項１に記載の二次可変振幅等化器であって、
前記の挿入損失を可変にする抵抗値可変素子を備えることを特徴とする二次可変振幅等化器。
The secondary variable amplitude equalizer of claim 1,
A secondary variable amplitude equalizer comprising a variable resistance element that makes the insertion loss variable.
JP2004025671A 2004-02-02 2004-02-02 Secondary variable amplitude equalizer Pending JP2005218041A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004025671A JP2005218041A (en) 2004-02-02 2004-02-02 Secondary variable amplitude equalizer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004025671A JP2005218041A (en) 2004-02-02 2004-02-02 Secondary variable amplitude equalizer

Publications (1)

Publication Number Publication Date
JP2005218041A true JP2005218041A (en) 2005-08-11

Family

ID=34907990

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004025671A Pending JP2005218041A (en) 2004-02-02 2004-02-02 Secondary variable amplitude equalizer

Country Status (1)

Country Link
JP (1) JP2005218041A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100705194B1 (en) 2005-11-23 2007-04-06 주식회사 현대오토넷 The car audio with eq agc and the operational method of
US8577533B2 (en) 2011-06-17 2013-11-05 Toyota Jidosha Kabushiki Kaisha Control apparatus for hybrid vehicle
CN104967422A (en) * 2015-07-08 2015-10-07 中国电子科技集团公司第三十六研究所 Equalization circuit and electronic equipment with equalization circuit
CN114584095A (en) * 2022-05-06 2022-06-03 青岛鼎信通讯股份有限公司 Amplitude equalization filter circuit based on narrowband carrier frequency modulation

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100705194B1 (en) 2005-11-23 2007-04-06 주식회사 현대오토넷 The car audio with eq agc and the operational method of
US8577533B2 (en) 2011-06-17 2013-11-05 Toyota Jidosha Kabushiki Kaisha Control apparatus for hybrid vehicle
CN104967422A (en) * 2015-07-08 2015-10-07 中国电子科技集团公司第三十六研究所 Equalization circuit and electronic equipment with equalization circuit
CN114584095A (en) * 2022-05-06 2022-06-03 青岛鼎信通讯股份有限公司 Amplitude equalization filter circuit based on narrowband carrier frequency modulation

Similar Documents

Publication Publication Date Title
US6819166B1 (en) Continuous-time, low-frequency-gain/high-frequency-boosting joint adaptation equalizer and method
US11165456B2 (en) Methods and apparatus for a continuous time linear equalizer
US10764092B2 (en) Input termination circuits for high speed receivers
US6947712B2 (en) Group delay precompensator for broadband radio frequency transmitter and method of operating the same
WO2001024389A1 (en) Communication system with end-to-end quadrature balance control
US20190081612A1 (en) Signal Filtering Using Magnetic Coupling
JP2002164805A (en) Tuner
US7280618B2 (en) Digital baseband receiver including a high pass filter compensation module for suppressing group delay variation distortion incurred due to analog high pass filter deficiencies
JP2007104425A (en) Receiver input circuit
US5789993A (en) Amplitude/frequency correcting device and corresponding frequency equalizer
JP2005218041A (en) Secondary variable amplitude equalizer
US10122472B2 (en) Apparatus and method for recovering data at an optical receiver with automatic tuning
US7660344B2 (en) AGC fine-tuning by the adaptive time domain equalizer
US9344300B1 (en) Apparatus and methods for variable peaking and low pass filtering equalization
CA2181050C (en) Method, device, and radio for compensating for modulator frequency drift while allowing for data transmission
JP2004032727A (en) Method and apparatus of adjusting passband of high-pass filter
WO2004040755A1 (en) Filter circuit and radio device
JP2003229791A (en) Equalizer
US7457258B2 (en) Tunable filter to facilitate communications
JP3637770B2 (en) Digital demodulator
US9083299B2 (en) Filter of adjustable frequency response and method thereof
JPH0273748A (en) Digital transmitter
Choi et al. Design of a Low-Power Complex Baseband Filter with Tunable Gain and Bandwidth in 65nm CMOS
FR2904898A1 (en) Selective active bandpass filter for e.g. multimode, multi-standard mobile terminal, has negative resistor compensating losses of passive elements and serially connected to variable capacitor allowing variation of filter`s central frequency
JP4545811B2 (en) Television tuner

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090901

A02 Decision of refusal

Effective date: 20100105

Free format text: JAPANESE INTERMEDIATE CODE: A02