JP2005216984A - Photodiode light receiving circuit - Google Patents
Photodiode light receiving circuit Download PDFInfo
- Publication number
- JP2005216984A JP2005216984A JP2004019240A JP2004019240A JP2005216984A JP 2005216984 A JP2005216984 A JP 2005216984A JP 2004019240 A JP2004019240 A JP 2004019240A JP 2004019240 A JP2004019240 A JP 2004019240A JP 2005216984 A JP2005216984 A JP 2005216984A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- photodiode
- amplifier
- inverting input
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
- Light Receiving Elements (AREA)
- Optical Communication System (AREA)
Abstract
Description
本発明は、フォトダイオードを使用するフォトダイオード受光回路に関し、特に、光ファイバ検査装置、光測定器、蛍光測定装置等の微弱光の測定が可能なフォトダイオード受光回路に関する。 The present invention relates to a photodiode light receiving circuit using a photodiode, and more particularly to a photodiode light receiving circuit capable of measuring weak light, such as an optical fiber inspection device, a light measuring device, and a fluorescence measuring device.
従来のフォトダイオード受光回路は、フォトダイオードＰＤのアノードまたはカソードに生ずる信号（電流）に基づく出力電圧Ｖｏ’を生成するものもある（例えば、特許文献１参照。）。
このような、従来のフォトダイオード受光回路について図４を用いて説明する。図４は、従来のフォトダイオード受光回路を示す構成図である。
Some conventional photodiode light receiving circuits generate an output voltage Vo ′ based on a signal (current) generated at the anode or cathode of the photodiode PD (see, for example, Patent Document 1).
Such a conventional photodiode light receiving circuit will be described with reference to FIG. FIG. 4 is a block diagram showing a conventional photodiode light receiving circuit.
同図において、ＯＰアンプＵ１の反転入力は、ＯＰアンプＵ１の出力と出力電圧Ｖｏ’とに接続する。また、ＯＰアンプＵ１の非反転入力は、フォトダイオードＰＤのアノードに接続する。そして、ＯＰアンプＵ１は、ボルテージフォロワを形成する。 In the figure, the inverting input of the OP amplifier U1 is connected to the output of the OP amplifier U1 and the output voltage Vo '. The non-inverting input of the OP amplifier U1 is connected to the anode of the photodiode PD. The OP amplifier U1 forms a voltage follower.
また、抵抗Ｒ１２の一端は、ＯＰアンプＵ１の非反転入力に接続する。さらに、抵抗Ｒ１２の他端は、共通電位ＣＯＭに接続する。 One end of the resistor R12 is connected to the non-inverting input of the OP amplifier U1. Further, the other end of the resistor R12 is connected to the common potential COM.
さらに、フォトダイオードＰＤのカソードは基準電圧Ｖ４に接続する。また、フォトダイオードＰＤのアノードとＯＰアンプＵ１の非反転入力と抵抗Ｒ１２の一端との接続点の電圧を電圧Ｖｂとする。 Further, the cathode of the photodiode PD is connected to the reference voltage V4. A voltage at a connection point between the anode of the photodiode PD, the non-inverting input of the OP amplifier U1, and one end of the resistor R12 is defined as a voltage Vb.
このような図４の実施例の動作を説明する。
フォトダイオードＰＤが受光しているとき、フォトダイオードＰＤの電流Ｉが生じる。そして、抵抗Ｒ１２の抵抗値をＲとすれば、出力電圧Ｖｏ’は、式（１）を満足する。
Ｖｏ’＝Ｖｂ＝Ｉ・Ｒ （１）
The operation of the embodiment of FIG. 4 will be described.
When the photodiode PD is receiving light, a current I of the photodiode PD is generated. If the resistance value of the resistor R12 is R, the output voltage Vo ′ satisfies the expression (1).
Vo ′ = Vb = IR (1)
このようにして、図４の実施例は、フォトダイオードＰＤのアノードに生ずる信号に基づく出力電圧Ｖｏ’を生成する。 In this manner, the embodiment of FIG. 4 generates an output voltage Vo 'based on a signal generated at the anode of the photodiode PD.
さらに、図４の実施例の信号対ノイズ比（Ｓ／Ｎ比）Ｓ／Ｎ’は、ボルツマン定数ｋ、絶対温度Ｔ、帯域幅Ｂとすれば、式（２）を満足する。
Ｓ／Ｎ’＝Ｉ／（４・ｋ・Ｔ・Ｂ／Ｒ）１／２ （２）
Furthermore, if the signal-to-noise ratio (S / N ratio) S / N ′ in the embodiment of FIG. 4 is a Boltzmann constant k, an absolute temperature T, and a bandwidth B, Expression (2) is satisfied.
S / N ′ = I / (4 · k · T · B / R) 1/2 (2)
また、従来のフォトダイオード受光回路は、逆バイアスしたフォトダイオードのカソードおよびアノードの両方から互いに極性の異なった信号を得ることを特徴とする差動型のフォトダイオード受光回路のものもある（例えば、特許文献１参照。）。 In addition, a conventional photodiode light receiving circuit includes a differential photodiode light receiving circuit characterized in that signals having different polarities are obtained from both a cathode and an anode of a reverse-biased photodiode (for example, (See Patent Document 1).
このような従来のフォトダイオード受光回路について図５を用いて説明する。図５は、従来の他のフォトダイオード受光回路を示す構成図である。 Such a conventional photodiode light receiving circuit will be described with reference to FIG. FIG. 5 is a block diagram showing another conventional photodiode light receiving circuit.
同図において、抵抗Ｒ３２の一端は基準電圧Ｖ５に接続し、抵抗Ｒ３２の他端はフォトダイオードＰＤのカソードに接続する。また、抵抗Ｒ３３の一端はフォトダイオードＰＤのアノードに接続し、抵抗Ｒ３３の他端は共通電位ＣＯＭに接続する。 In the figure, one end of the resistor R32 is connected to the reference voltage V5, and the other end of the resistor R32 is connected to the cathode of the photodiode PD. One end of the resistor R33 is connected to the anode of the photodiode PD, and the other end of the resistor R33 is connected to the common potential COM.
さらに、フォトダイオードＰＤのカソードはＯＰアンプＵ２１の反転入力に接続し、フォトダイオードＰＤのアノードはＯＰアンプＵ２２の反転入力に接続する。 Further, the cathode of the photodiode PD is connected to the inverting input of the OP amplifier U21, and the anode of the photodiode PD is connected to the inverting input of the OP amplifier U22.
また、ＯＰアンプＵ２１の非反転入力は共通電位ＣＯＭに接続する。さらに、ＯＰアンプＵ２１の反転入力とＯＰアンプＵ２１の出力及び出力電圧Ｖｏ２との間に抵抗Ｒ２１を接続する。
また、ＯＰアンプＵ２２の非反転入力は共通電位ＣＯＭに接続する。さらに、ＯＰアンプＵ２２の反転入力とＯＰアンプＵ２２の出力及び出力電圧Ｖｏ３との間に抵抗Ｒ２２を接続する。
The non-inverting input of the OP amplifier U21 is connected to the common potential COM. Further, a resistor R21 is connected between the inverting input of the OP amplifier U21, the output of the OP amplifier U21, and the output voltage Vo2.
The non-inverting input of the OP amplifier U22 is connected to the common potential COM. Further, a resistor R22 is connected between the inverting input of the OP amplifier U22, the output of the OP amplifier U22, and the output voltage Vo3.
このような図５の従来例は、ノイズのレベルを上げることなく、信号レベルを倍増することができる。 The conventional example of FIG. 5 can double the signal level without increasing the noise level.
しかしながら、図４の従来例は、基準電圧Ｖ４が必要であり、出力電圧Ｖｏ’が小さく、信号対ノイズＳ／Ｎ’が小さく、周波数帯域が狭い。したがって、図４の従来例は、微弱光の測定が困難という課題がある。 However, the conventional example of FIG. 4 requires the reference voltage V4, the output voltage Vo 'is small, the signal-to-noise S / N' is small, and the frequency band is narrow. Therefore, the conventional example of FIG. 4 has a problem that measurement of weak light is difficult.
また、従来のフォトダイオード受光回路は、フォトダイオードＰＤの配線に印加される外来ノイズの影響が大きいという課題がある。 Further, the conventional photodiode light receiving circuit has a problem that the influence of external noise applied to the wiring of the photodiode PD is large.
さらに、図５の従来例は、基準電圧Ｖ５、抵抗Ｒ３２、抵抗Ｒ３３が必要であり、部品点数が多いという課題がある。 Furthermore, the conventional example of FIG. 5 requires a reference voltage V5, a resistor R32, and a resistor R33, and there is a problem that the number of parts is large.
また、図５の従来例は、フォトダイオードＰＤに逆バイアスが印加されないため、広帯域の特性が得られないという課題があり、過大入力のときに安定に動作しないという課題がある。 Further, the conventional example of FIG. 5 has a problem that a wide band characteristic cannot be obtained because no reverse bias is applied to the photodiode PD, and there is a problem that it does not operate stably when the input is excessive.
さらに、前述の従来例とは別に、図５の従来例において、フォトダイオードＰＤのカソードとＯＰアンプＵ２１の反転入力との間にコンデンサを挿入すると共に、フォトダイオードＰＤのアノードとＯＰアンプＵ２２の反転入力との間にコンデンサを挿入する構成（図示せず）では、ＤＣ測光ができないという課題がある。 Further, in addition to the conventional example described above, in the conventional example of FIG. 5, a capacitor is inserted between the cathode of the photodiode PD and the inverting input of the OP amplifier U21, and the anode of the photodiode PD and the inverting of the OP amplifier U22. In a configuration (not shown) in which a capacitor is inserted between the input and the input, there is a problem that DC photometry cannot be performed.
本発明の目的は、以上説明した課題を解決するものであり、部品点数が少なく、簡便なフォトダイオード受光回路を提供することにある。
また、本発明の目的は、良好な信号対ノイズ比の特性を有すると共に、外来ノイズの影響を受けにくいフォトダイオード受光回路を提供することにある。
An object of the present invention is to solve the above-described problems, and to provide a simple photodiode light receiving circuit with a small number of parts.
It is another object of the present invention to provide a photodiode light receiving circuit that has a good signal-to-noise ratio characteristic and is less susceptible to external noise.
このような目的を達成する本発明は、次の通りである。
（１）フォトダイオードのアノードに生ずる信号と前記フォトダイオードのカソードに生ずる信号との差に基づく出力電圧を生成するフォトダイオード受光回路において、反転入力に前記カソードと第１抵抗の一端とを接続し、非反転入力に前記アノードを接続し、出力に前記第１抵抗の他端と前記出力電圧とを接続する電流／電圧変換アンプと、一端に前記非反転入力を接続し、他端に共通電位を接続する第２抵抗とを備えることを特徴とするフォトダイオード受光回路。
The present invention which achieves such an object is as follows.
(1) In a photodiode light receiving circuit that generates an output voltage based on a difference between a signal generated at an anode of a photodiode and a signal generated at a cathode of the photodiode, the cathode and one end of a first resistor are connected to an inverting input. A current / voltage conversion amplifier for connecting the anode to a non-inverting input, connecting the other end of the first resistor and the output voltage to an output, connecting the non-inverting input to one end, and a common potential to the other end And a second resistor for connecting the photodiode.
（２）フォトダイオードのアノードに生ずる信号と前記フォトダイオードのカソードに生ずる信号との差に基づく出力電圧を生成するフォトダイオード受光回路において、反転入力に前記カソードと第１抵抗の一端とを接続し、非反転入力に基準電圧を接続し、出力に前記第１抵抗の他端を接続する第１ＯＰアンプと、反転入力に前記アノードと第２抵抗の一端とを接続し、非反転入力に共通電位を接続し、出力に前記第２抵抗の他端を接続する第２ＯＰアンプと、反転入力に抵抗を介して前記第２ＯＰアンプの出力を接続すると共に第３抵抗の一端を接続し、非反転入力に抵抗を介して前記第１ＯＰアンプの出力を接続し、出力に前記第３抵抗の他端と前記出力電圧とを接続する差動アンプとを備えることを特徴とするフォトダイオード受光回路。 (2) In a photodiode light receiving circuit that generates an output voltage based on a difference between a signal generated at the anode of a photodiode and a signal generated at the cathode of the photodiode, the cathode and one end of a first resistor are connected to an inverting input. A first operational amplifier that connects a reference voltage to the non-inverting input, an output that connects the other end of the first resistor, an inverting input that connects the anode and one end of the second resistor, and a non-inverting input that has a common potential. A second OP amplifier that connects the other end of the second resistor to the output, and an output of the second OP amplifier that is connected to the inverting input via a resistor, and one end of the third resistor is connected to the non-inverting input. And a differential amplifier that connects the output of the first OP amplifier via a resistor to the other end of the third resistor and the output voltage. Circuit.
（３）フォトダイオードのアノードに生ずる信号と前記フォトダイオードのカソードに生ずる信号との差に基づく出力電圧を生成するフォトダイオード受光回路において、一端に前記カソードを接続するコンデンサと、反転入力に前記コンデンサの他端と第１抵抗の一端とを接続し、非反転入力に共通電位を接続し、出力に前記第１抵抗の他端を接続する第１ＯＰアンプと、反転入力に前記アノードと第２抵抗の一端とを接続し、非反転入力に共通電位を接続し、出力に前記第２抵抗の他端を接続する第２ＯＰアンプと、反転入力に抵抗を介して前記第２ＯＰアンプの出力を接続すると共に第３抵抗の一端を接続し、非反転入力に抵抗を介して前記第１ＯＰアンプの出力を接続し、出力に前記第３抵抗の他端と前記出力電圧とを接続する差動アンプと、基準電圧から前記カソードと前記コンデンサの一端との接続点への電流を制限する電流制限回路と、前記基準電圧と前記電流制限回路とに直列に接続し、前記コンデンサと前記電流制限回路との時定数よりも長い時間オンするスイッチと、前記スイッチがオフのときに、前記出力電圧を格納する出力電圧格納手段とを備えることを特徴とするフォトダイオード受光回路。 (3) In a photodiode light receiving circuit that generates an output voltage based on a difference between a signal generated at the anode of a photodiode and a signal generated at the cathode of the photodiode, a capacitor that connects the cathode to one end, and the capacitor that is connected to an inverting input The other end of the first resistor is connected to one end of the first resistor, a common potential is connected to the non-inverting input, the other end of the first resistor is connected to the output, and the anode and the second resistor are connected to the inverting input. One end of the second OP amplifier, a common potential connected to the non-inverting input, a second OP amplifier connecting the other end of the second resistor to the output, and an output of the second OP amplifier connected to the inverting input via the resistor. And one end of the third resistor is connected, the output of the first OP amplifier is connected to the non-inverting input via the resistor, and the other end of the third resistor and the output voltage are connected to the output. An amplifier, a current limiting circuit for limiting a current from a reference voltage to a connection point between the cathode and one end of the capacitor, and the reference voltage and the current limiting circuit connected in series, the capacitor and the current limiting circuit A photodiode light receiving circuit comprising: a switch that is turned on for a time longer than a time constant of; and an output voltage storage means that stores the output voltage when the switch is off.
（４）前記フォトダイオードは、アバランシェフォトダイオードで形成することを特徴とする（２）または（３）の何れかに記載のフォトダイオード受光回路。 (4) The photodiode light receiving circuit according to (2) or (3), wherein the photodiode is formed of an avalanche photodiode.
（５）前記差動アンプの非反転入力に前記基準電圧を補償する電圧を印加することを特徴とする（２）記載のフォトダイオード受光回路。 (5) The photodiode light receiving circuit according to (2), wherein a voltage for compensating the reference voltage is applied to a non-inverting input of the differential amplifier.
本発明によれば、部品点数が少なく、簡便なフォトダイオード受光回路を提供できる。 According to the present invention, a simple photodiode light receiving circuit with a small number of parts can be provided.
また、本発明によれば、良好な信号対ノイズ比の特性を有するフォトダイオード受光回路を提供できる。 In addition, according to the present invention, it is possible to provide a photodiode light receiving circuit having a good signal-to-noise ratio characteristic.
さらに、本発明によれば、外来ノイズの影響を受けにくいフォトダイオード受光回路を提供できる。特に、本発明によれば、コモンモードノイズの影響をキャンセルするフォトダイオード受光回路を提供できる。 Furthermore, according to the present invention, it is possible to provide a photodiode light receiving circuit that is not easily affected by external noise. In particular, according to the present invention, a photodiode light receiving circuit that cancels the influence of common mode noise can be provided.
また、本発明によれば、光ファイバ検査装置、光測定器、蛍光測定装置等の微弱光の測定に好適なフォトダイオード受光回路を提供できる。 Furthermore, according to the present invention, it is possible to provide a photodiode light receiving circuit suitable for measuring weak light, such as an optical fiber inspection device, a light measuring device, and a fluorescence measuring device.
以下に、図１を用いて本発明を詳細に説明する。図１は、本発明の一実施例を示す構成図である。 Hereinafter, the present invention will be described in detail with reference to FIG. FIG. 1 is a block diagram showing an embodiment of the present invention.
図１の実施例の特徴は、第１抵抗である抵抗Ｒ１１と、電流／電圧変換アンプ（トランスインピーダンスアンプ）Ｕ１０と、第２抵抗である抵抗Ｒ１２との構成にある。 The feature of the embodiment of FIG. 1 is the configuration of a resistor R11 that is a first resistor, a current / voltage conversion amplifier (transimpedance amplifier) U10, and a resistor R12 that is a second resistor.
同図において、電流／電圧変換アンプＵ１０の反転入力は、フォトダイオードＰＤのカソードと抵抗Ｒ１１の一端とに接続する。また、電流／電圧変換アンプＵ１０の非反転入力は、フォトダイオードＰＤのアノードに接続する。さらに、電流／電圧変換アンプＵ１０の出力は、抵抗Ｒ１１の他端と出力電圧Ｖｏとに接続する。 In the figure, the inverting input of the current / voltage conversion amplifier U10 is connected to the cathode of the photodiode PD and one end of the resistor R11. The non-inverting input of the current / voltage conversion amplifier U10 is connected to the anode of the photodiode PD. Further, the output of the current / voltage conversion amplifier U10 is connected to the other end of the resistor R11 and the output voltage Vo.
また、抵抗Ｒ１２の一端は、電流／電圧変換アンプＵ１０の非反転入力に接続する。さらに、抵抗Ｒ１２の他端は、共通電位ＣＯＭに接続する。 One end of the resistor R12 is connected to the non-inverting input of the current / voltage conversion amplifier U10. Further, the other end of the resistor R12 is connected to the common potential COM.
さらに、フォトダイオードＰＤのカソードと電流／電圧変換アンプＵ１０の反転入力と抵抗Ｒ１１の一端との接続点の電圧を電圧Ｖａとする。また、フォトダイオードＰＤのアノードと電流／電圧変換アンプＵ１０の非反転入力と抵抗Ｒ１２の一端との接続点の電圧を電圧Ｖｂとする。 Furthermore, a voltage at a connection point between the cathode of the photodiode PD, the inverting input of the current / voltage conversion amplifier U10, and one end of the resistor R11 is defined as a voltage Va. A voltage at a connection point between the anode of the photodiode PD, the non-inverting input of the current / voltage conversion amplifier U10, and one end of the resistor R12 is defined as a voltage Vb.
このような図１の実施例の動作を説明する。
フォトダイオードＰＤが受光していないとき、フォトダイオードＰＤの電流Ｉはゼロとなり、電圧Ｖａと電圧Ｖｂとはそれぞれゼロとなる。さらにまた、出力電圧Ｖｏもゼロとなる。
The operation of the embodiment of FIG. 1 will be described.
When the photodiode PD is not receiving light, the current I of the photodiode PD is zero, and the voltage Va and the voltage Vb are each zero. Furthermore, the output voltage Vo is also zero.
また、フォトダイオードＰＤが受光しているとき、フォトダイオードＰＤの電流Ｉが生じる。そして、抵抗Ｒ１２の抵抗値をＲ１２とすれば、電圧Ｖａと電圧Ｖｂとはそれぞれ式（３）を満足する。
Ｖａ＝Ｖｂ＝Ｉ・Ｒ１２ （３）
Further, when the photodiode PD is receiving light, a current I of the photodiode PD is generated. When the resistance value of the resistor R12 is R12, the voltage Va and the voltage Vb each satisfy the expression (3).
Va = Vb = I · R12 (3)
そして、出力電圧Ｖｏは、抵抗Ｒ１１の抵抗値をＲ１１とすれば、式（４）を満足する。
Ｖｏ＝Ｖａ＋Ｉ・Ｒ１１＝Ｉ・（Ｒ１１＋Ｒ１２） （４）
The output voltage Vo satisfies Expression (4) if the resistance value of the resistor R11 is R11.
Vo = Va + I.R11 = I. (R11 + R12) (4)
また、抵抗Ｒ１１の抵抗値Ｒ１１と抵抗Ｒ１２の抵抗値Ｒ１２とが共に抵抗値Ｒで同じであれば、式（５）を満足する。そして、図１の実施例の出力電圧Ｖｏは、図４の従来例における出力電圧Ｖｏ’の２倍に相当する値となる。
Ｖｏ＝２・Ｉ・Ｒ＝２・Ｖｏ’ （５）
Further, if both the resistance value R11 of the resistor R11 and the resistance value R12 of the resistor R12 are the same as the resistance value R, Expression (5) is satisfied. The output voltage Vo in the embodiment of FIG. 1 has a value corresponding to twice the output voltage Vo ′ in the conventional example of FIG.
Vo = 2 · I · R = 2 · Vo '(5)
このようにして、図１の実施例は、フォトダイオードＰＤのアノードに生ずる信号とフォトダイオードＰＤのカソードに生ずる信号との差に基づく出力電圧Ｖｏを生成する。 Thus, the embodiment of FIG. 1 generates an output voltage Vo based on the difference between the signal generated at the anode of the photodiode PD and the signal generated at the cathode of the photodiode PD.
さらに、図１の実施例の信号対ノイズ比（Ｓ／Ｎ比）Ｓ／Ｎは、ボルツマン定数ｋ、絶対温度Ｔ、帯域幅Ｂとすれば、式（６）を満足する。そして、図１の実施例の信号対ノイズ比Ｓ／Ｎは、図４の従来例の信号対ノイズ比Ｓ／Ｎ’の２１／２（約１．４１）倍に相当する値となる。
Ｓ／Ｎ＝２１／２・Ｉ／（４・ｋ・Ｔ・Ｂ／Ｒ）１／２＝２１／２・Ｓ／Ｎ’ （６）
Further, if the signal-to-noise ratio (S / N ratio) S / N of the embodiment of FIG. 1 is Boltzmann constant k, absolute temperature T, and bandwidth B, Expression (6) is satisfied. The signal-to-noise ratio S / N of the embodiment of FIG. 1 is a value corresponding to 2 1/2 (about 1.41) times the signal-to-noise ratio S / N ′ of the conventional example of FIG.
S / N = 2 1/2 · I / (4 · k · T · B / R) 1/2 = 2 1/2 · S / N ′ (6)
したがって、図１の実施例の信号対ノイズ比Ｓ／Ｎは、図４の従来例の信号対ノイズ比Ｓ／Ｎ’と比較して、約３ｄＢ改善する。 Therefore, the signal-to-noise ratio S / N of the embodiment of FIG. 1 is improved by about 3 dB compared to the signal-to-noise ratio S / N ′ of the conventional example of FIG.
また、図１の実施例は、フォトダイオードＰＤのアノードとフォトダイオードＰＤのカソードとに対して同位相で印加されるコモンモードノイズの影響をキャンセルし、安定な出力電圧Ｖｏを提供する。 In addition, the embodiment of FIG. 1 cancels the influence of common mode noise applied in the same phase to the anode of the photodiode PD and the cathode of the photodiode PD, and provides a stable output voltage Vo.
さらに、図１の実施例は、図４の従来例の基準電圧Ｖ４が不要であると共に、配線が簡便となる。 Further, the embodiment of FIG. 1 does not require the reference voltage V4 of the conventional example of FIG. 4, and the wiring becomes simple.
図２は、本発明の他の実施例を示す構成図である。
図２の実施例の特徴は、第１抵抗である抵抗Ｒ２１と、基準電圧Ｖ１と、第１ＯＰアンプであるＯＰアンプＵ２１と、第２抵抗である抵抗Ｒ２２と、第２ＯＰアンプであるＯＰアンプＵ２２と、第３抵抗である抵抗Ｒ４と、差動アンプＵ２３との構成にある。
FIG. 2 is a block diagram showing another embodiment of the present invention.
2 is characterized by a resistor R21 as a first resistor, a reference voltage V1, an OP amplifier U21 as a first OP amplifier, a resistor R22 as a second resistor, and an OP amplifier U22 as a second OP amplifier. And a resistor R4, which is a third resistor, and a differential amplifier U23.
同図において、ＯＰアンプＵ２１の反転入力は、フォトダイオードＰＤのカソードと抵抗Ｒ２１の一端とに接続する。また、ＯＰアンプＵ２１の非反転入力は、基準電圧Ｖ１に接続する。さらに、ＯＰアンプＵ２１の出力は抵抗Ｒ２１の他端に接続する。 In the figure, the inverting input of the OP amplifier U21 is connected to the cathode of the photodiode PD and one end of the resistor R21. The non-inverting input of the OP amplifier U21 is connected to the reference voltage V1. Further, the output of the OP amplifier U21 is connected to the other end of the resistor R21.
また、ＯＰアンプＵ２２の反転入力は、フォトダイオードＰＤのアノードと抵抗Ｒ２２の一端とに接続する。さらに、ＯＰアンプＵ２２の非反転入力は、共通電位ＣＯＭに接続する。また、ＯＰアンプＵ２２の出力は抵抗Ｒ２２の他端に接続する。 The inverting input of the OP amplifier U22 is connected to the anode of the photodiode PD and one end of the resistor R22. Further, the non-inverting input of the OP amplifier U22 is connected to the common potential COM. The output of the OP amplifier U22 is connected to the other end of the resistor R22.
さらに、差動アンプＵ２３の反転入力は、抵抗Ｒ３を介して、ＯＰアンプＵ２２の出力に接続する。また、差動アンプＵ２３の反転入力は、抵抗Ｒ４の一端に接続する。さらに、差動アンプＵ２３の非反転入力は、抵抗Ｒ１を介して、ＯＰアンプＵ２１の出力に接続する。さらにまた、差動アンプＵ２３の出力は、抵抗Ｒ４の他端と出力電圧Ｖｏとに接続する。 Further, the inverting input of the differential amplifier U23 is connected to the output of the OP amplifier U22 via the resistor R3. The inverting input of the differential amplifier U23 is connected to one end of the resistor R4. Further, the non-inverting input of the differential amplifier U23 is connected to the output of the OP amplifier U21 via the resistor R1. Furthermore, the output of the differential amplifier U23 is connected to the other end of the resistor R4 and the output voltage Vo.
このような差動アンプＵ２３、抵抗Ｒ１、抵抗Ｒ２、抵抗Ｒ３、抵抗Ｒ４は差動増幅器を形成する。 Such differential amplifier U23, resistor R1, resistor R2, resistor R3, and resistor R4 form a differential amplifier.
また、基準電圧Ｖ２と差動アンプＵ２３の非反転入力との間に抵抗Ｒ２を接続する。 A resistor R2 is connected between the reference voltage V2 and the non-inverting input of the differential amplifier U23.
さらに、基準電圧Ｖ２は、特に、抵抗Ｒ１の抵抗値をＲ１、抵抗Ｒ２の抵抗値をＲ２として、以下の式（７）を満足するように形成する。このような場合、基準電圧Ｖ１の変動と基準電圧Ｖ２の変動とは追従する。
Ｖ２＝Ｖ１・Ｒ２／Ｒ１ （７）
Further, the reference voltage V2 is formed so as to satisfy the following expression (7), particularly assuming that the resistance value of the resistor R1 is R1 and the resistance value of the resistor R2 is R2. In such a case, the fluctuation of the reference voltage V1 and the fluctuation of the reference voltage V2 follow.
V2 = V1 / R2 / R1 (7)
さらに、特に、抵抗Ｒ３の抵抗値をＲ３、抵抗Ｒ４の抵抗値をＲ４とし、以下の式（８）を満足するように図２の実施例を形成する。
Ｒ２／Ｒ１＝Ｒ４／Ｒ３ （８）
Furthermore, in particular, the embodiment of FIG. 2 is formed so that the resistance value of the resistor R3 is R3 and the resistance value of the resistor R4 is R4, and the following equation (8) is satisfied.
R2 / R1 = R4 / R3 (8)
また、フォトダイオードＰＤのカソードとＯＰアンプＵ２１の反転入力と抵抗Ｒ２１の一端との接続点の電圧を電圧Ｖｃとし、ＯＰアンプＵ２１の出力と抵抗２１の他端と抵抗Ｒ１との接続点の電圧を電圧Ｖｄとする。なお、ＯＰアンプＵ２１の作用により、電圧Ｖｃは基準電圧Ｖ１となる。 The voltage at the connection point between the cathode of the photodiode PD, the inverting input of the OP amplifier U21, and one end of the resistor R21 is a voltage Vc, and the voltage at the connection point between the output of the OP amplifier U21, the other end of the resistor 21 and the resistor R1. Is a voltage Vd. The voltage Vc becomes the reference voltage V1 due to the operation of the OP amplifier U21.
さらに、フォトダイオードＰＤのアノードとＯＰアンプＵ２２の反転入力と抵抗Ｒ２２の一端との接続点の電圧を電圧Ｖｅとし、ＯＰアンプＵ２２の出力と抵抗Ｒ２２の他端と抵抗Ｒ３との接続点の電圧を電圧Ｖｆとする。なお、ＯＰアンプＵ２２の作用により、電圧Ｖｅは共通電位ＣＯＭとなる。 Further, the voltage at the connection point between the anode of the photodiode PD, the inverting input of the OP amplifier U22, and one end of the resistor R22 is defined as the voltage Ve, and the voltage at the connection point between the output of the OP amplifier U22, the other end of the resistor R22, and the resistor R3. Is a voltage Vf. Note that the voltage Ve becomes the common potential COM by the operation of the OP amplifier U22.
このような図２の実施例の動作を説明する。
フォトダイオードＰＤには、電圧Ｖｃ及び電圧Ｖｅにより、逆方向の電圧が印加される。
The operation of the embodiment of FIG. 2 will be described.
A reverse voltage is applied to the photodiode PD by the voltage Vc and the voltage Ve.
また、フォトダイオードＰＤの受光に基づき、フォトダイオードＰＤの電流Ｉが生じる。そして、特に、抵抗Ｒ２１の抵抗値をＲとし、抵抗Ｒ２２の抵抗値をＲとすれば、電圧Ｖｄと電圧Ｖｆとはそれぞれ式（９）及び式（１０）を満足する。
Ｖｅ＝Ｖ１＋Ｉ・Ｒ （９）
Ｖｆ＝−Ｉ・Ｒ （１０）
Further, a current I of the photodiode PD is generated based on light reception by the photodiode PD. In particular, when the resistance value of the resistor R21 is R and the resistance value of the resistor R22 is R, the voltage Vd and the voltage Vf satisfy Expressions (9) and (10), respectively.
Ve = V1 + IR (9)
Vf = −I · R (10)
そして、式（７）及び式（８）を満足するとき、出力電圧Ｖｏは、式（９）及び式（１０）の関係より、以下の式（１１）を満足する。
Ｖｏ＝２・Ｉ・Ｒ・Ｒ２／Ｒ１ （１１）
When the expressions (7) and (8) are satisfied, the output voltage Vo satisfies the following expression (11) from the relationship between the expressions (9) and (10).
Vo = 2 · I · R · R2 / R1 (11)
即ち、図２の実施例の出力電圧Ｖｏは、図１の実施例の出力電圧Ｖｏと同様に、図４の従来例における出力電圧Ｖｏ’の２倍に相当する値となる。 That is, the output voltage Vo in the embodiment of FIG. 2 is a value corresponding to twice the output voltage Vo ′ in the conventional example of FIG. 4, similarly to the output voltage Vo of the embodiment of FIG. 1.
さらに、基準電圧Ｖ１と基準電圧Ｖ２とは補償し合う関係となり、出力電圧Ｖｏは、フォトダイオードＰＤの電流Ｉに比例する。即ち、基準電圧Ｖ２は、抵抗Ｒ２を介して、基準電圧Ｖ１を補償する電圧を差動アンプＵ２３の非反転入力に印加する。 Further, the reference voltage V1 and the reference voltage V2 have a compensating relationship, and the output voltage Vo is proportional to the current I of the photodiode PD. That is, the reference voltage V2 applies a voltage for compensating the reference voltage V1 to the non-inverting input of the differential amplifier U23 via the resistor R2.
また、特に、フォトダイオードＰＤが受光していないとき、フォトダイオードＰＤの電流Ｉはゼロとなり、電圧Ｖｄは基準電圧Ｖ１となり、電圧Ｖｆは共通電位ＣＯＭとなり、出力電圧Ｖｏはゼロとなる。 In particular, when the photodiode PD is not receiving light, the current I of the photodiode PD becomes zero, the voltage Vd becomes the reference voltage V1, the voltage Vf becomes the common potential COM, and the output voltage Vo becomes zero.
このようにして、図２の実施例は、図１の実施例と同様に、フォトダイオードＰＤのアノードに生ずる信号とフォトダイオードＰＤのカソードに生ずる信号との差に基づく出力電圧Ｖｏを生成する。 In this manner, the embodiment of FIG. 2 generates the output voltage Vo based on the difference between the signal generated at the anode of the photodiode PD and the signal generated at the cathode of the photodiode PD, as in the embodiment of FIG.
さらに、図２の実施例の信号対ノイズ比Ｓ／Ｎは、図１の実施例の信号対ノイズ比Ｓ／Ｎと同様に、図４の従来例の信号対ノイズ比Ｓ／Ｎ’と比較して、約３ｄＢ改善する。 Further, the signal-to-noise ratio S / N of the embodiment of FIG. 2 is compared with the signal-to-noise ratio S / N ′ of the conventional example of FIG. 4 in the same manner as the signal-to-noise ratio S / N of the embodiment of FIG. About 3 dB.
また、図２の実施例は、図１の実施例と同様に、フォトダイオードＰＤのアノードとフォトダイオードＰＤのカソードとに対して同位相で印加されるコモンモードノイズの影響をキャンセルし、安定な出力電圧Ｖｏを提供する。 Further, like the embodiment of FIG. 1, the embodiment of FIG. 2 cancels the influence of common mode noise applied in the same phase to the anode of the photodiode PD and the cathode of the photodiode PD, and is stable. An output voltage Vo is provided.
そして、フォトダイオードＰＤのアノードの配線とフォトダイオードＰＤのカソードの配線とをノイズ（装置）に対して対称に形成すると、配線が長い場合または配線に静電シールドが施されていない場合であっても、図２の実施例の出力電圧Ｖｏは安定となる。
また、静電シールドを有しない図２の実施例は、低コストとなり、良好な広帯域の特性が得られる。
If the anode wiring of the photodiode PD and the cathode wiring of the photodiode PD are formed symmetrically with respect to noise (device), the wiring is long or the wiring is not electrostatically shielded. However, the output voltage Vo in the embodiment of FIG. 2 is stable.
In addition, the embodiment of FIG. 2 that does not have an electrostatic shield is low in cost and can provide good broadband characteristics.
さらに、図２の実施例は、図５の従来例の基準電圧Ｖ５、抵抗Ｒ３２、抵抗Ｒ３３が不要でとなると共に、配線が簡便となる。 Further, the embodiment of FIG. 2 does not require the reference voltage V5, the resistor R32, and the resistor R33 of the conventional example of FIG. 5, and the wiring becomes simple.
また、図２の実施例は、フォトダイオードＰＤに逆方向の電圧が印加されるため、フォトダイオードＰＤの端子間のインピーダンスが低減し、広帯域の特性となる。 In the embodiment of FIG. 2, since a reverse voltage is applied to the photodiode PD, the impedance between the terminals of the photodiode PD is reduced, and the characteristics of the wide band are obtained.
図３は、本発明の他の実施例を示す構成図である。なお、図２の実施例と同一の要素には同一符号を付し、説明を省略する。 FIG. 3 is a block diagram showing another embodiment of the present invention. The same elements as those in the embodiment of FIG.
図３の実施例の特徴は、コンデンサＣと、基準電圧Ｖ３と、電流制限回路１１と、スイッチＳＷと、第１ＯＰアンプであるＯＰアンプＵ２１と、差動アンプＵ２３と、出力電圧格納手段１２との構成にある。 3 is characterized by a capacitor C, a reference voltage V3, a current limiting circuit 11, a switch SW, an OP amplifier U21 which is a first OP amplifier, a differential amplifier U23, and an output voltage storage means 12. It is in the configuration.
同図において、コンデンサＣの一端は、フォトダイオードＰＤのカソードに接続する。さらに、ＯＰアンプＵ２１の反転入力は、コンデンサＣの他端と抵抗２１の一端とに接続する。 In the figure, one end of a capacitor C is connected to the cathode of a photodiode PD. Further, the inverting input of the OP amplifier U21 is connected to the other end of the capacitor C and one end of the resistor 21.
また、電流制限回路１１の一端は、スイッチＳＷを介して、基準電圧Ｖ３に接続し、電流制限回路１１の他端は、フォトダイオードＰＤのカソードとコンデンサＣの一端との接続点に接続する。 One end of the current limiting circuit 11 is connected to the reference voltage V3 via the switch SW, and the other end of the current limiting circuit 11 is connected to a connection point between the cathode of the photodiode PD and one end of the capacitor C.
さらに、スイッチＳＷの一端は基準電圧Ｖ３に接続し、スイッチＳＷの他端は、電流制限回路１１を介して、フォトダイオードＰＤのカソードとコンデンサＣの一端との接続点に接続する。即ち、スイッチＳＷは、基準電圧Ｖ３と電流制限回路１１とに直列に接続する。また、スイッチＳＷは、タイミング制御信号Ｖｔに基づきオンオフを繰り返す。 Further, one end of the switch SW is connected to the reference voltage V3, and the other end of the switch SW is connected to a connection point between the cathode of the photodiode PD and one end of the capacitor C through the current limiting circuit 11. That is, the switch SW is connected in series with the reference voltage V3 and the current limiting circuit 11. The switch SW is repeatedly turned on and off based on the timing control signal Vt.
また、ＯＰアンプＵ２１の非反転入力は、共通電位ＣＯＭに接続する。
さらに、共通電位ＣＯＭと、差動アンプＵ２３の非反転入力と抵抗Ｒ１との接続点との間に抵抗Ｒ２を接続する。
The non-inverting input of the OP amplifier U21 is connected to the common potential COM.
Further, the resistor R2 is connected between the common potential COM and the connection point between the non-inverting input of the differential amplifier U23 and the resistor R1.
よって、図３の実施例における抵抗Ｒ２１と、ＯＰアンプＵ２１と、抵抗Ｒ２２と、ＯＰアンプＵ２２と、抵抗Ｒ４と、差動アンプＵ２３との構成は、図２の実施例における抵抗Ｒ２１と、ＯＰアンプＵ２１と、抵抗Ｒ２２と、ＯＰアンプＵ２２と、抵抗Ｒ４と、差動アンプＵ２３との構成と実質的に等価となる。 Therefore, the configuration of the resistor R21, the OP amplifier U21, the resistor R22, the OP amplifier U22, the resistor R4, and the differential amplifier U23 in the embodiment of FIG. The configuration is substantially equivalent to the configuration of the amplifier U21, the resistor R22, the OP amplifier U22, the resistor R4, and the differential amplifier U23.
また、出力電圧格納手段１２は、出力電圧Ｖｏに接続する。さらにまた、出力電圧格納手段１２はタイミング制御信号Ｖｔに基づき出力電圧Ｖｏを格納する。 The output voltage storage means 12 is connected to the output voltage Vo. Furthermore, the output voltage storage means 12 stores the output voltage Vo based on the timing control signal Vt.
さらに、フォトダイオードＰＤは、アバランシェフォトダイオードで形成する。
また、コンデンサＣの容量は、フォトダイオードＰＤに印加される電圧（Ｖｇ−Ｖｊ）の変化が無視できる大きさにする。
Further, the photodiode PD is formed of an avalanche photodiode.
Further, the capacitance of the capacitor C is set such that the change of the voltage (Vg−Vj) applied to the photodiode PD can be ignored.
また、フォトダイオードＰＤのカソードとコンデンサＣの一端と電流制限回路１１との接続点の電圧を電圧Ｖｇとし、ＯＰアンプＵ２１の反転出力とコンデンサＣの他端と抵抗Ｒ２１との接続点の電圧を電圧Ｖｈとし、ＯＰアンプＵ２１の出力と抵抗Ｒ２１の他端と抵抗Ｒ１との接続点の電圧を電圧Ｖｉとする。なお、ＯＰアンプＵ２１の作用により、電圧Ｖｈは共通電位ＣＯＭとなる。 Further, the voltage at the connection point between the cathode of the photodiode PD, one end of the capacitor C, and the current limiting circuit 11 is defined as a voltage Vg, and the voltage at the connection point between the inverted output of the OP amplifier U21, the other end of the capacitor C, and the resistor R21. Let the voltage Vh be the voltage at the connection point between the output of the OP amplifier U21, the other end of the resistor R21, and the resistor R1. Note that the voltage Vh becomes the common potential COM by the operation of the OP amplifier U21.
さらに、フォトダイオードＰＤのアノードとＯＰアンプＵ２２の反転入力と抵抗Ｒ２２の一端との接続点の電圧を電圧Ｖｊとし、ＯＰアンプＵ２２の出力と抵抗Ｒ２２の他端と抵抗Ｒ３との接続点の電圧を電圧Ｖｋとする。なお、ＯＰアンプＵ２２の作用により、電圧Ｖｊは共通電位ＣＯＭとなる。 Further, the voltage at the connection point between the anode of the photodiode PD, the inverting input of the OP amplifier U22, and one end of the resistor R22 is defined as the voltage Vj, and the voltage at the connection point between the output of the OP amplifier U22, the other end of the resistor R22, and the resistor R3. Is a voltage Vk. Note that the voltage Vj becomes the common potential COM by the operation of the OP amplifier U22.
このような図３の実施例の動作を説明する。
まず、コンデンサＣと電流制限回路１１とに基づく時定数よりも長い時間、スイッチがオンするステップを実行する。
The operation of the embodiment of FIG. 3 will be described.
First, the switch is turned on for a time longer than the time constant based on the capacitor C and the current limiting circuit 11.
このとき、基準電圧Ｖ３からコンデンサＣへ電流が流れ、コンデンサＣは充電される。電流制限回路１１は、基準電圧Ｖ３からコンデンサＣへ電流を制限し、各素子を保護する。 At this time, a current flows from the reference voltage V3 to the capacitor C, and the capacitor C is charged. The current limiting circuit 11 limits the current from the reference voltage V3 to the capacitor C and protects each element.
そして、電圧Ｖｇは上昇し、電圧Ｖｇと基準電圧Ｖ３とはほぼ等しくなる。 Then, the voltage Vg rises, and the voltage Vg and the reference voltage V3 are almost equal.
次に、スイッチをオフとし、出力電圧格納手段１２が出力電圧Ｖｏを格納するステップを実行する。 Next, the switch is turned off, and the step of storing the output voltage Vo by the output voltage storage means 12 is executed.
このとき、図３の実施例は、図２の実施例と同様に、フォトダイオードＰＤのアノードに生ずる信号とフォトダイオードＰＤのカソードに生ずる信号との差に基づく出力電圧Ｖｏを生ずる。 At this time, like the embodiment of FIG. 2, the embodiment of FIG. 3 generates an output voltage Vo based on the difference between the signal generated at the anode of the photodiode PD and the signal generated at the cathode of the photodiode PD.
以上のステップを繰り返す。そして、コンデンサＣは電圧（Ｖｇ−Ｖｊ）を保持し、出力電圧格納手段１２は出力電圧Ｖｏを保持する。また、フォトダイオードＰＤには、逆方向の安定した電圧が印加される。 Repeat the above steps. The capacitor C holds the voltage (Vg−Vj), and the output voltage storage means 12 holds the output voltage Vo. A stable voltage in the reverse direction is applied to the photodiode PD.
したがって、図３の実施例は、フォトダイオードＰＤに逆方向の電圧を印加すると共に、フォトダイオードＰＤのアノードに生ずる信号とフォトダイオードＰＤのカソードに生ずる信号との差に基づく出力電圧Ｖｏを生成する。 3 applies a reverse voltage to the photodiode PD and generates an output voltage Vo based on the difference between the signal generated at the anode of the photodiode PD and the signal generated at the cathode of the photodiode PD. .
さらに、図３の実施例の信号対ノイズ比Ｓ／Ｎは、図２の実施例の信号対ノイズ比Ｓ／Ｎと同様に、図４の従来例の信号対ノイズ比Ｓ／Ｎ’と比較して、約３ｄＢ改善する。 Further, the signal-to-noise ratio S / N of the embodiment of FIG. 3 is compared with the signal-to-noise ratio S / N ′ of the conventional example of FIG. 4 in the same manner as the signal-to-noise ratio S / N of the embodiment of FIG. About 3 dB.
また、図３の実施例は、図２の実施例と同様に、フォトダイオードＰＤのアノードとフォトダイオードＰＤのカソードとに対して同位相で印加されるコモンモードノイズの影響をキャンセルし、安定な出力電圧Ｖｏを提供する。 Further, like the embodiment of FIG. 2, the embodiment of FIG. 3 cancels the influence of the common mode noise applied in the same phase to the anode of the photodiode PD and the cathode of the photodiode PD, and is stable. An output voltage Vo is provided.
また、例えば、基準電圧Ｖ３を１００Ｖとすれば、フォトダイオードＰＤには１００Ｖの電圧が印加される。なお、ＯＰアンプＵ２１及びＯＰアンプＵ２２には、このような過大な電圧は発生しない。 For example, if the reference voltage V3 is 100V, a voltage of 100V is applied to the photodiode PD. Note that such an excessive voltage is not generated in the OP amplifier U21 and the OP amplifier U22.
このようなことから、図３の実施例は、簡便にフォトダイオードＰＤに高い逆方向の電圧を印加することができる。したがって、図３の実施例は、フォトダイオードＰＤをアバランシェフォトダイオードで形成する回路に好適である。 For this reason, the embodiment shown in FIG. 3 can easily apply a high reverse voltage to the photodiode PD. Therefore, the embodiment of FIG. 3 is suitable for a circuit in which the photodiode PD is formed of an avalanche photodiode.
さらに、前述の例は、差動アンプＵ２３を有する差動増幅器をアナログ回路で形成したが、これとは別に、差動増幅器をデジタル回路で形成し、演算をデジタルで実行するように形成しても、同様の作用及び効果を得ることができる。 Further, in the above-described example, the differential amplifier having the differential amplifier U23 is formed by an analog circuit. However, separately from this, the differential amplifier is formed by a digital circuit and the operation is performed digitally. Also, similar actions and effects can be obtained.
以上のように、本発明は、前述の例に限定されることなく、その本質を逸脱しない範囲で更に多くの変更及び変形を含むものである。 As described above, the present invention is not limited to the above-described examples, and includes many changes and modifications without departing from the essence thereof.
ＰＤ フォトダイオード
Ｒ１１，Ｒ１２，Ｒ２１，Ｒ２２，Ｒ１，Ｒ２，Ｒ３，Ｒ４ 抵抗
Ｕ１０ 電流／電圧変換アンプ
Ｕ２３ 差動アンプ
Ｕ２１，Ｕ２２ ＯＰアンプ
Ｃ コンデンサ
ＳＷ スイッチ
１１ 電流制限回路
１２ 出力電圧格納手段
Ｖｏ 出力電圧
Ｖ１，Ｖ２，Ｖ３，Ｖ４ 基準電圧
Ｖｔ タイミング制御信号
Ｉ フォトダイオードＰＤの電流
ＣＯＭ 共通電位
PD photodiode R11, R12, R21, R22, R1, R2, R3, R4 Resistor U10 Current / voltage conversion amplifier U23 Differential amplifier U21, U22 OP amplifier C Capacitor SW switch 11 Current limiting
Claims (5)
反転入力に前記カソードと第１抵抗の一端とを接続し、非反転入力に前記アノードを接続し、出力に前記第１抵抗の他端と前記出力電圧とを接続する電流／電圧変換アンプと、
一端に前記非反転入力を接続し、他端に共通電位を接続する第２抵抗と
を備えることを特徴とするフォトダイオード受光回路。 In a photodiode light receiving circuit that generates an output voltage based on a difference between a signal generated at an anode of a photodiode and a signal generated at a cathode of the photodiode,
A current / voltage conversion amplifier that connects the cathode and one end of a first resistor to an inverting input, connects the anode to a non-inverting input, and connects the other end of the first resistor and the output voltage to an output;
A photodiode light receiving circuit comprising: a second resistor connected to the non-inverting input at one end and a common potential connected to the other end.
反転入力に前記カソードと第１抵抗の一端とを接続し、非反転入力に基準電圧を接続し、出力に前記第１抵抗の他端を接続する第１ＯＰアンプと、
反転入力に前記アノードと第２抵抗の一端とを接続し、非反転入力に共通電位を接続し、出力に前記第２抵抗の他端を接続する第２ＯＰアンプと、
反転入力に抵抗を介して前記第２ＯＰアンプの出力を接続すると共に第３抵抗の一端を接続し、非反転入力に抵抗を介して前記第１ＯＰアンプの出力を接続し、出力に前記第３抵抗の他端と前記出力電圧とを接続する差動アンプと
を備えることを特徴とするフォトダイオード受光回路。 In a photodiode light receiving circuit that generates an output voltage based on a difference between a signal generated at an anode of a photodiode and a signal generated at a cathode of the photodiode,
A first OP amplifier that connects the cathode and one end of a first resistor to an inverting input, connects a reference voltage to a non-inverting input, and connects the other end of the first resistor to an output;
A second OP amplifier that connects the anode and one end of a second resistor to an inverting input, connects a common potential to a non-inverting input, and connects the other end of the second resistor to an output;
The output of the second OP amplifier is connected to the inverting input via a resistor and one end of a third resistor is connected to the non-inverting input, the output of the first OP amplifier is connected to the non-inverting input via a resistor, and the third resistor is connected to the output. And a differential amplifier for connecting the other end of the output voltage to the output voltage.
一端に前記カソードを接続するコンデンサと、
反転入力に前記コンデンサの他端と第１抵抗の一端とを接続し、非反転入力に共通電位を接続し、出力に前記第１抵抗の他端を接続する第１ＯＰアンプと、
反転入力に前記アノードと第２抵抗の一端とを接続し、非反転入力に共通電位を接続し、出力に前記第２抵抗の他端を接続する第２ＯＰアンプと、
反転入力に抵抗を介して前記第２ＯＰアンプの出力を接続すると共に第３抵抗の一端を接続し、非反転入力に抵抗を介して前記第１ＯＰアンプの出力を接続し、出力に前記第３抵抗の他端と前記出力電圧とを接続する差動アンプと、
基準電圧から前記カソードと前記コンデンサの一端との接続点への電流を制限する電流制限回路と、
前記基準電圧と前記電流制限回路とに直列に接続し、前記コンデンサと前記電流制限回路との時定数よりも長い時間オンするスイッチと、
前記スイッチがオフのときに、前記出力電圧を格納する出力電圧格納手段と
を備えることを特徴とするフォトダイオード受光回路。 In a photodiode light receiving circuit that generates an output voltage based on a difference between a signal generated at an anode of a photodiode and a signal generated at a cathode of the photodiode,
A capacitor connecting the cathode to one end;
A first OP amplifier connecting the other end of the capacitor and one end of the first resistor to the inverting input, connecting a common potential to the non-inverting input, and connecting the other end of the first resistor to the output;
A second OP amplifier that connects the anode and one end of a second resistor to an inverting input, connects a common potential to a non-inverting input, and connects the other end of the second resistor to an output;
The output of the second OP amplifier is connected to the inverting input via a resistor and one end of a third resistor is connected to the non-inverting input, the output of the first OP amplifier is connected to the non-inverting input via a resistor, and the third resistor is connected to the output. A differential amplifier for connecting the other end of the output voltage and the output voltage;
A current limiting circuit for limiting a current from a reference voltage to a connection point between the cathode and one end of the capacitor;
A switch that is connected in series to the reference voltage and the current limiting circuit, and is turned on for a time longer than the time constant of the capacitor and the current limiting circuit;
A photodiode light receiving circuit comprising: output voltage storing means for storing the output voltage when the switch is off.
3. The photodiode light receiving circuit according to claim 2, wherein a voltage for compensating the reference voltage is applied to a non-inverting input of the differential amplifier.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004019240A JP2005216984A (en) | 2004-01-28 | 2004-01-28 | Photodiode light receiving circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004019240A JP2005216984A (en) | 2004-01-28 | 2004-01-28 | Photodiode light receiving circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005216984A true JP2005216984A (en) | 2005-08-11 |
Family
ID=34903511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004019240A Pending JP2005216984A (en) | 2004-01-28 | 2004-01-28 | Photodiode light receiving circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005216984A (en) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010025557A (en) * | 2008-07-15 | 2010-02-04 | Hioki Ee Corp | Resistance measuring device |
| JP2010096652A (en) * | 2008-10-17 | 2010-04-30 | Hioki Ee Corp | Resistance measuring device |
| JP2010107264A (en) * | 2008-10-29 | 2010-05-13 | Hioki Ee Corp | Resistance measuring apparatus |
| US7807956B2 (en) | 2007-10-18 | 2010-10-05 | Rohm Co., Ltd. | Current detection circuit |
| US7880126B2 (en) | 2005-10-11 | 2011-02-01 | Rohm Co., Ltd. | Current detection circuit, light receiving device using the same, and electronic device |
| JP2012049955A (en) * | 2010-08-30 | 2012-03-08 | Hioki Ee Corp | Current/voltage conversion circuit and current detector |
| US8134106B2 (en) | 2005-10-11 | 2012-03-13 | Rohm Co., Ltd. | Current detection circuit |
| JP2013051714A (en) * | 2012-10-19 | 2013-03-14 | Omron Corp | Photoelectric sensor, light reception unit for photoelectric sensor, and light projection unit for photoelectric sensor |
| JP2014078794A (en) * | 2012-10-09 | 2014-05-01 | Fujitsu Ltd | Optical receiving circuit and optical receiving device |
| US8914249B2 (en) | 2008-06-30 | 2014-12-16 | Hioki Denki Kabushiki Kaisha | Resistance measuring apparatus |
| JP2018503815A (en) * | 2014-12-23 | 2018-02-08 | アドバンスト・エナジー・インダストリーズ・インコーポレイテッドＡｄｖａｎｃｅｄ Ｅｎｅｒｇｙ Ｉｎｄｕｓｔｒｉｅｓ， Ｉｎｃ． | Fully differential amplification for high temperature measurements |
| WO2019102684A1 (en) | 2017-11-24 | 2019-05-31 | 浜松ホトニクス株式会社 | Optical detection circuit |
| KR20210157719A (en) * | 2020-06-22 | 2021-12-29 | 한국원자력연구원 | Apparatus and method for laser energy measurement in laser amplifier system of high energy |
-
2004
- 2004-01-28 JP JP2004019240A patent/JP2005216984A/en active Pending
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7880126B2 (en) | 2005-10-11 | 2011-02-01 | Rohm Co., Ltd. | Current detection circuit, light receiving device using the same, and electronic device |
| US8134106B2 (en) | 2005-10-11 | 2012-03-13 | Rohm Co., Ltd. | Current detection circuit |
| US7807956B2 (en) | 2007-10-18 | 2010-10-05 | Rohm Co., Ltd. | Current detection circuit |
| US8914249B2 (en) | 2008-06-30 | 2014-12-16 | Hioki Denki Kabushiki Kaisha | Resistance measuring apparatus |
| JP2010025557A (en) * | 2008-07-15 | 2010-02-04 | Hioki Ee Corp | Resistance measuring device |
| JP2010096652A (en) * | 2008-10-17 | 2010-04-30 | Hioki Ee Corp | Resistance measuring device |
| JP2010107264A (en) * | 2008-10-29 | 2010-05-13 | Hioki Ee Corp | Resistance measuring apparatus |
| JP2012049955A (en) * | 2010-08-30 | 2012-03-08 | Hioki Ee Corp | Current/voltage conversion circuit and current detector |
| JP2014078794A (en) * | 2012-10-09 | 2014-05-01 | Fujitsu Ltd | Optical receiving circuit and optical receiving device |
| JP2013051714A (en) * | 2012-10-19 | 2013-03-14 | Omron Corp | Photoelectric sensor, light reception unit for photoelectric sensor, and light projection unit for photoelectric sensor |
| JP2018503815A (en) * | 2014-12-23 | 2018-02-08 | アドバンスト・エナジー・インダストリーズ・インコーポレイテッドＡｄｖａｎｃｅｄ Ｅｎｅｒｇｙ Ｉｎｄｕｓｔｒｉｅｓ， Ｉｎｃ． | Fully differential amplification for high temperature measurements |
| US10139285B2 (en) | 2014-12-23 | 2018-11-27 | Advanced Energy Industries, Inc. | Fully-differential amplification for pyrometry |
| WO2019102684A1 (en) | 2017-11-24 | 2019-05-31 | 浜松ホトニクス株式会社 | Optical detection circuit |
| KR20200087175A (en) | 2017-11-24 | 2020-07-20 | 하마마츠 포토닉스 가부시키가이샤 | Light detection circuit |
| US11118970B2 (en) | 2017-11-24 | 2021-09-14 | Hamamatsu Photonics K.K. | Optical detection circuit comprising an optical detector to generate voltage between an anode and a cathode due to photoelectromotive force generated in accordance with incident light quantity |
| KR20210157719A (en) * | 2020-06-22 | 2021-12-29 | 한국원자력연구원 | Apparatus and method for laser energy measurement in laser amplifier system of high energy |
| KR102376455B1 (en) * | 2020-06-22 | 2022-03-18 | 한국원자력연구원 | Apparatus and method for laser energy measurement in laser amplifier system of high energy |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005216984A (en) | Photodiode light receiving circuit | |
| US9267818B2 (en) | Magnetic sensor device | |
| JP2017076942A (en) | Chopper stabilization amplifier | |
| JP2006174122A (en) | Output amplifier circuit, and sensor device using the same | |
| TW201814323A (en) | Proximity sensor | |
| WO2010131640A1 (en) | Electrostatic capacitance detection circuit | |
| US7488927B2 (en) | Semiconductor integrated circuit device | |
| JP2012105197A (en) | Photoelectric conversion circuit | |
| CN105937916B (en) | Comparison circuit and sensor device | |
| US20180331667A1 (en) | Switched capacitor amplifier circuit, voltage amplification method, and infrared sensor device | |
| US9806703B2 (en) | Single-ended to differential conversion circuit and signal processing module | |
| US7288754B2 (en) | Optical receiver | |
| JPH08327677A (en) | Detection circuit and detection method for capacitive sensor | |
| US7795958B2 (en) | Minimizing changes in common mode voltage at inputs of an operational amplifier used in a switched capacitor differential amplifier | |
| JP2008249351A (en) | Temperature measuring circuit | |
| JP3673705B2 (en) | Current-voltage converter and printer using the same | |
| JP2006319427A (en) | Optical receiver | |
| JP4286101B2 (en) | Offset suppression circuit for photodetector | |
| JP2009213007A (en) | Optional waveform generating apparatus | |
| KR101660403B1 (en) | Correlation double sampling circuit | |
| JP5538465B2 (en) | Sample and hold circuit | |
| CN110987197B (en) | Signal processing device and method | |
| US20240097632A1 (en) | Integrated circuit and semiconductor device | |
| US20240019301A1 (en) | Optical sensing arrangement, ambient light sensor and method for providing an output count | |
| JP2006304249A (en) | Optical receiver and measuring method of incident light signal strength |