JP2005202326A - Display device and its manufacturing method - Google Patents

Display device and its manufacturing method Download PDF

Info

Publication number
JP2005202326A
JP2005202326A JP2004011026A JP2004011026A JP2005202326A JP 2005202326 A JP2005202326 A JP 2005202326A JP 2004011026 A JP2004011026 A JP 2004011026A JP 2004011026 A JP2004011026 A JP 2004011026A JP 2005202326 A JP2005202326 A JP 2005202326A
Authority
JP
Japan
Prior art keywords
region
substrate
layer
forming
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004011026A
Other languages
Japanese (ja)
Other versions
JP4474926B2 (en
Inventor
Yoshihiro Sugano
佳弘 菅野
Yutaka Takizawa
裕 瀧澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004011026A priority Critical patent/JP4474926B2/en
Publication of JP2005202326A publication Critical patent/JP2005202326A/en
Application granted granted Critical
Publication of JP4474926B2 publication Critical patent/JP4474926B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To prevent generation of a defect in a wiring layer caused by a damage of a substrate and to enhance image quality, manufacturing yield and reliability in a display device. <P>SOLUTION: A disconnection preventing layer 71 is formed between a signal line 102 and the first substrate 10 and the first substrate 10 is coated with the disconnection preventing layer 71 to cover the damage on the surface thereof. Thus, generation of disconnection of the signal line 102 caused by the damage of the first substrate 10 is prevented. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、表示装置およびその製造方法に関し、とくに、併用型の液晶表示装置のように2つの表示領域を含む表示装置およびその製造方法に関するものである。   The present invention relates to a display device and a manufacturing method thereof, and more particularly to a display device including two display areas such as a combined liquid crystal display device and a manufacturing method thereof.

画像を表示する表示装置は、薄型、軽量、低消費電力の要求によって、CRT(Cathode Ray Tube)からフラットパネルディスプレイへ移行してきている。フラットパネルディスプレイを代表する液晶表示装置は、パーソナルコンピューター、携帯電話、デジタルカメラなど、さまざまな電子機器の表示装置として多く使用されている。   Display devices that display images have shifted from CRT (Cathode Ray Tube) to flat panel displays due to demands for thinness, light weight, and low power consumption. A liquid crystal display device typified by a flat panel display is often used as a display device for various electronic devices such as personal computers, mobile phones, and digital cameras.

液晶表示装置は、透過型と反射型とに大別される。液晶表示装置は、CRTと異なり、自ら発光する自発光型表示装置ではない。このため、透過型の液晶表示装置は、光源として、バックライトと呼ばれる平面光源が背面に設けられ、バックライトからの光を液晶パネルに透過させて画像を表示する。このように、透過型の液晶表示装置は、バックライトによって表示が行われるため、周囲の光が弱い場合であっても影響を受けず、高い輝度、高コントラストで表示できるなどの利点を有する。しかし、バックライトは液晶表示装置の全消費電力の50%以上を占めているため、透過型液晶表示装置は、消費電力を低減化することが困難であるといった問題を有する。また、周囲の光が強い場合には、表示が暗く見え、視認性が悪化するという問題もある。   Liquid crystal display devices are roughly classified into a transmission type and a reflection type. Unlike a CRT, a liquid crystal display device is not a self-luminous display device that emits light by itself. For this reason, in the transmissive liquid crystal display device, a planar light source called a backlight is provided on the back surface as a light source, and light from the backlight is transmitted through the liquid crystal panel to display an image. As described above, since the transmissive liquid crystal display device performs display with a backlight, it has an advantage that it can be displayed with high brightness and high contrast without being affected even when ambient light is weak. However, since the backlight accounts for 50% or more of the total power consumption of the liquid crystal display device, the transmissive liquid crystal display device has a problem that it is difficult to reduce the power consumption. In addition, when the ambient light is strong, there is a problem that the display looks dark and visibility is deteriorated.

一方、反射型液晶表示装置は、周囲の光を光源として用い、反射板などを備えた光反射部でその周囲の光を反射させ、その反射光を液晶層に透過させて、画像を表示する。周囲の光を表示面上で面表示させるため、反射板は、拡散反射できるように凹凸形状の表面となっている。このような反射型液晶表示装置は、透過型液晶表示装置と異なってバックライトを使用しないため、消費電力が少ない利点を有する。しかし、周囲が暗い場合は、反射する光が少なくなるために、輝度、コントラストが不十分となり、視認性が悪化するなどの問題が発生する。特に、カラー表示する場合、反射光がカラーフィルタに吸収されるため、反射光の利用効率が低下してしまい、視認性が著しく悪化する。   On the other hand, the reflective liquid crystal display device uses ambient light as a light source, reflects the ambient light with a light reflecting portion including a reflector, and transmits the reflected light to the liquid crystal layer to display an image. . In order to display ambient light on the display surface, the reflector has an uneven surface so that it can be diffusely reflected. Unlike the transmissive liquid crystal display device, such a reflective liquid crystal display device does not use a backlight and thus has an advantage of low power consumption. However, when the surroundings are dark, less light is reflected, resulting in problems such as insufficient brightness and contrast and poor visibility. In particular, in the case of color display, since reflected light is absorbed by the color filter, the utilization efficiency of the reflected light is lowered and the visibility is remarkably deteriorated.

上記の問題点を解消するため、透過型と反射型とを併用する併用型の液晶表示装置が知られている(たとえば、特許文献1)。併用型の液晶表示装置は、たとえば、周囲が明るい場合には周囲の光の反射を利用して表示し、周囲が暗い場合にはバックライトを利用して表示する。
特開2001−166289号公報
In order to solve the above problems, a combined type liquid crystal display device using both a transmissive type and a reflective type is known (for example, Patent Document 1). The combined type liquid crystal display device displays, for example, using reflection of ambient light when the surrounding is bright, and displays using backlight when the surrounding is dark.
JP 2001-166289 A

図4は、併用型の液晶表示装置の構成を示す構成図である。図4において、図4(a)は、液晶表示装置の画素部の断面図を示している。そして、図4(b)は、図4(a)における第1基板10の表面の平面図を示している。なお、図4(a)は、図4(b)におけるX−X線部分の断面に相当する。   FIG. 4 is a configuration diagram showing a configuration of a combined type liquid crystal display device. 4A is a cross-sectional view of the pixel portion of the liquid crystal display device. FIG. 4B shows a plan view of the surface of the first substrate 10 in FIG. FIG. 4A corresponds to a cross section taken along line XX in FIG.

図4(a)に示すように、併用型の液晶表示装置は、第1基板10と、第2基板80と、液晶層19と有する。第1基板10と第2基板80とは間隔を隔てて互いが対向しており、第1基板10と第2基板80との間に挟まれて液晶層19が配置されている。この液晶表示装置は、複屈折制御モード(ECB:Electrically Controlled Birefringence)にて動作する。   As shown in FIG. 4A, the combined liquid crystal display device includes a first substrate 10, a second substrate 80, and a liquid crystal layer 19. The first substrate 10 and the second substrate 80 are opposed to each other with a space therebetween, and the liquid crystal layer 19 is disposed between the first substrate 10 and the second substrate 80. This liquid crystal display device operates in a birefringence control mode (ECB: Electrically Controlled Birefringence).

第1基板10には、図4(b)に示すように、走査線101と信号線102とが互いに直交するように形成され、走査線101と信号線102とによって区切られる領域のそれぞれに画素部が形成されている。   As shown in FIG. 4B, the scanning line 101 and the signal line 102 are formed on the first substrate 10 so as to be orthogonal to each other, and a pixel is formed in each of the regions partitioned by the scanning line 101 and the signal line 102. The part is formed.

そして、第1基板10の画素部には、半導体素子であるTFT20が形成され、光透過部11と、光反射部12とが形成されている。ここで、TFT(Thin Film Transistor)20は、走査線101と信号線102と接続しており、画素部の画素電極に電圧を印加するスイッチング素子として機能する。   A TFT 20 that is a semiconductor element is formed in the pixel portion of the first substrate 10, and a light transmission portion 11 and a light reflection portion 12 are formed. Here, a thin film transistor (TFT) 20 is connected to the scanning line 101 and the signal line 102 and functions as a switching element that applies a voltage to the pixel electrode of the pixel portion.

光透過部11は、バックライト200の光が透過する領域である。光透過部11は、画素部を分割するように形成されており、たとえば、走査線101に沿うように形成されている。光透過部11には、透明電極51が、ITO(Indium Tin Oxide)により形成されている。   The light transmission unit 11 is a region through which light from the backlight 200 is transmitted. The light transmitting portion 11 is formed so as to divide the pixel portion, and is formed along the scanning line 101, for example. The transparent electrode 51 is formed in the light transmission part 11 by ITO (Indium Tin Oxide).

光反射部12は、周囲の光を反射する領域であり、第2基板80側から液晶層19を介して入射する正面光を拡散反射する。光反射部12は、拡散反射するように、第1基板10の上に形成された凹凸表面の金属反射膜61が、層間絶縁膜41の上に透明電極51を介して形成されている。光反射部12の金属反射膜61は、たとえば、銀を用いて形成され、反射電極として機能する。   The light reflecting portion 12 is a region that reflects ambient light, and diffusely reflects the front light incident from the second substrate 80 side through the liquid crystal layer 19. In the light reflecting portion 12, a metal reflective film 61 having an uneven surface formed on the first substrate 10 is formed on the interlayer insulating film 41 via the transparent electrode 51 so as to diffusely reflect. The metal reflective film 61 of the light reflecting portion 12 is formed using, for example, silver and functions as a reflective electrode.

一方、第2基板80には、正面光と背面光とを透過させて着色するカラーフィルタ層90が形成されている。カラーフィルタ層90は、赤、緑、青の3原色が1組で構成されている。それぞれの色のカラーフィルタ層90は、第1基板10の光反射部12と光透過部11と対向する全領域に対応してオーバーラップするように、たとえば、ストライプ状に形成されている。   On the other hand, the second substrate 80 is formed with a color filter layer 90 that is colored by transmitting front light and back light. The color filter layer 90 is composed of a set of three primary colors of red, green, and blue. The color filter layers 90 of the respective colors are formed in, for example, a stripe shape so as to overlap corresponding to the entire region facing the light reflecting portion 12 and the light transmitting portion 11 of the first substrate 10.

図4に示した併用型の液晶表示装置は、マルチギャップ構造であり、光反射部12における液晶層19の厚さが光透過部11における液晶層19の厚さの約半分になるように、層間絶縁膜41が形成されている。このようなマルチギャップ構造にすることによって、光反射部12における反射光の光路長と、光透過部11における透過光の光路長とを等しくしリタデーションを調整している。そして、正面光と背面光との両者に対して偏光状態を補償するために、第1基板10と第2基板80とのそれぞれには、液晶層19側の反対側の面に偏光板210,280と位相差板220,290とがそれぞれ設けられている。   The combined type liquid crystal display device shown in FIG. 4 has a multi-gap structure, and the thickness of the liquid crystal layer 19 in the light reflecting portion 12 is about half of the thickness of the liquid crystal layer 19 in the light transmitting portion 11. An interlayer insulating film 41 is formed. By adopting such a multi-gap structure, the optical path length of the reflected light in the light reflecting portion 12 and the optical path length of the transmitted light in the light transmitting portion 11 are made equal to adjust the retardation. In order to compensate the polarization state for both the front light and the back light, each of the first substrate 10 and the second substrate 80 has a polarizing plate 210 on the surface opposite to the liquid crystal layer 19 side. 280 and retardation plates 220 and 290 are respectively provided.

図5と図6とは、図4に示した液晶表示装置の製造工程における断面図である。図5と図6とは、図4(b)のY−Y線部分の断面であり、信号線102を形成する製造工程について示している。なお、図4(a)においては、断面が異なるため、信号線102を図示していないが、後述するように、層間絶縁膜41を構成する第1層間絶縁膜41aと第2層間絶縁膜41bとの間になるように信号線102が形成される。   5 and 6 are cross-sectional views in the manufacturing process of the liquid crystal display device shown in FIG. 5 and 6 are cross-sectional views taken along the line YY in FIG. 4B, and show a manufacturing process for forming the signal line 102. FIG. In FIG. 4A, the signal line 102 is not shown because the cross section is different. However, as will be described later, the first interlayer insulating film 41a and the second interlayer insulating film 41b constituting the interlayer insulating film 41 are described. A signal line 102 is formed between the two.

はじめに、図5(a)に示すように、第1基板10の光反射部12に対応するTFT20の形成領域にゲート電極21を形成する。その後、ゲート電極21を被覆するようにゲート絶縁膜22を形成する。そして、そのゲート絶縁膜22にアモルファスシリコンの半導体層23を形成する。   First, as shown in FIG. 5A, the gate electrode 21 is formed in the formation region of the TFT 20 corresponding to the light reflecting portion 12 of the first substrate 10. Thereafter, a gate insulating film 22 is formed so as to cover the gate electrode 21. Then, an amorphous silicon semiconductor layer 23 is formed on the gate insulating film 22.

つぎに、図5(b)に示すように、半導体層23をパターン加工した後、所定の温度で熱処理して、アモルファスシリコンの半導体層23をポリシリコンとする。そして、図5(b)においては図示されていないが、図4に示すように、チャネルストッパー層24を形成後、自己整合的に不純物をドーピングし、チャネル形成領域を挟むように半導体層23にソース・ドレイン領域を形成する。このようにして、光反射部12に対応する領域にTFT20を完成させる。その後、光透過部11と光反射部とを被覆するように第1層間絶縁膜41aを、感光性樹脂を用いて形成する。 Next, as shown in FIG. 5B, after patterning the semiconductor layer 23, heat treatment is performed at a predetermined temperature, so that the amorphous silicon semiconductor layer 23 is made into polysilicon. Although not shown in FIG. 5B, as shown in FIG. 4, after forming the channel stopper layer 24, impurities are doped in a self-aligned manner, and the semiconductor layer 23 is sandwiched between the channel formation regions. Source / drain regions are formed. In this way, the TFT 20 is completed in a region corresponding to the light reflecting portion 12. Thereafter, a first interlayer insulating film 41a is formed using a photosensitive resin so as to cover the light transmitting portion 11 and the light reflecting portion.

つぎに、図5(c)に示すように、光反射部12に対応する領域をマスクし、フッ化水素系のエッチング液を用いてウェットエッチングをすることにより、画素部の光透過部11の形成領域に沿った第1層間絶縁膜41aとゲート絶縁膜22とを除去する。この結果、光反射部12に対応する領域の第1層間絶縁膜41aが残り、光透過部11に対応する領域の第1基板10の表面が露出される。このようにして、マルチギャップ構造になる様に調整される。   Next, as shown in FIG. 5C, the region corresponding to the light reflecting portion 12 is masked, and wet etching is performed using a hydrogen fluoride-based etching solution, so that the light transmitting portion 11 of the pixel portion is formed. The first interlayer insulating film 41a and the gate insulating film 22 along the formation region are removed. As a result, the first interlayer insulating film 41a in the region corresponding to the light reflecting portion 12 remains, and the surface of the first substrate 10 in the region corresponding to the light transmitting portion 11 is exposed. In this manner, the multi-gap structure is adjusted.

つぎに、図6(a)に示すように、光透過部11と光反射部12とに対応する領域に延在するように、信号線102をアルミニウムにより形成する。信号線102は、光反射部12に対応する領域の第1層間絶縁膜41aの上と、光透過部11に対応する領域の第1基板10の表面に形成される。   Next, as shown in FIG. 6A, the signal line 102 is formed of aluminum so as to extend to a region corresponding to the light transmitting portion 11 and the light reflecting portion 12. The signal line 102 is formed on the first interlayer insulating film 41 a in a region corresponding to the light reflecting portion 12 and on the surface of the first substrate 10 in a region corresponding to the light transmitting portion 11.

つぎに、図6(b)に示すように、信号線102を被覆するように第2層間絶縁膜41bを感光性樹脂により形成する。   Next, as shown in FIG. 6B, a second interlayer insulating film 41b is formed of a photosensitive resin so as to cover the signal line.

そして、図4に示したように、画素部の光透過部11と光反射部12とに対応するように透明電極51を形成する。そして、光反射部12に対応する領域の第2層間絶縁膜41bの上に、光を反射する金属反射膜61を堆積し、光反射部12を形成する。   Then, as shown in FIG. 4, the transparent electrode 51 is formed so as to correspond to the light transmitting portion 11 and the light reflecting portion 12 of the pixel portion. Then, a light reflecting portion 12 is formed by depositing a metal reflecting film 61 that reflects light on the second interlayer insulating film 41 b in a region corresponding to the light reflecting portion 12.

一方、第2基板80には、カラーフィルタ層91を形成後、第1基板10の画素電極と対向する領域に対向電極としての透明電極91をITOにより形成する。   On the other hand, after forming the color filter layer 91 on the second substrate 80, a transparent electrode 91 as a counter electrode is formed of ITO in a region facing the pixel electrode of the first substrate 10.

そして、第1基板10と第2基板80との各透明電極61,91に液晶配向膜(図示なし)を設け、配向処理を実施する。そして、第1基板10と第2基板80との間にスペーサを設け、シール材を用いて両者を貼り合わせる。そして、第1基板10と第2基板80との間に液晶層19となる液晶を注入して封止し、液晶パネルを形成する。そして、第1基板10の液晶層19側と反対側に面に下側位相差板220と下側偏光板210とバックライト200とを配置し、第2基板80の液晶層19側と反対側に面に上側位相差板290と上側偏光板280とを配置して、上記の液晶表示装置を製造する。   Then, a liquid crystal alignment film (not shown) is provided on each of the transparent electrodes 61 and 91 of the first substrate 10 and the second substrate 80, and an alignment process is performed. Then, a spacer is provided between the first substrate 10 and the second substrate 80, and both are bonded together using a sealing material. Then, a liquid crystal serving as the liquid crystal layer 19 is injected between the first substrate 10 and the second substrate 80 and sealed to form a liquid crystal panel. Then, a lower retardation plate 220, a lower polarizing plate 210, and a backlight 200 are arranged on the surface opposite to the liquid crystal layer 19 side of the first substrate 10, and the second substrate 80 is opposite to the liquid crystal layer 19 side. The above-mentioned liquid crystal display device is manufactured by arranging the upper retardation plate 290 and the upper polarizing plate 280 on the surface.

上記の液晶表示装置においては、走査線101に沿って光透過部11を設け、光透過部11と光反射部12とにおいて液晶層19の厚みが異なるマルチギャップ構造とするために、光反射部12に対応する領域に第1層間絶縁膜41aを残し、光透過部11に対応する領域の第1基板10の表面を露出させている。このため、光透過部11に対応する領域の第1基板10の表面に傷がある場合、図5(c)に示すように、ウェットエッチングにより第1基板10の表面の傷が大きくなる場合がある。   In the above liquid crystal display device, the light transmissive part 11 is provided along the scanning line 101, and the light transmissive part 11 and the light reflective part 12 have a multi-gap structure in which the thickness of the liquid crystal layer 19 is different. The first interlayer insulating film 41a is left in the region corresponding to 12, and the surface of the first substrate 10 in the region corresponding to the light transmission part 11 is exposed. For this reason, when there is a scratch on the surface of the first substrate 10 in a region corresponding to the light transmitting portion 11, the surface of the first substrate 10 may be greatly damaged by wet etching as shown in FIG. is there.

ここで、第1基板10の表面の傷が信号線102の幅よりも大きな幅の欠陥部Aになった場合、図6(a)に示すように、信号線102は、その欠陥部Aに形成されずに完全な断線状態になって、導通しなくなる場合がある。この場合、TFT20に表示信号が供給できないため、画像が表示されない。一方、信号線102の下の第1基板10に点状のくぼみの欠陥部Bが存在する場合、感光性樹脂の第2層間絶縁膜41bがその欠陥部Cに基づいて反射される光により多重露光されて、第2層間絶縁膜41bに貫通孔が形成され、画像表示時に輝点が発生する場合がある。このように上記の液晶表示装置においては、基板の傷に起因して、信号線102のような配線層に欠陥が発生するため、画像品質が劣化し、製造歩留まりの低下や、信頼性の低下が発生する場合がある。   Here, when the scratch on the surface of the first substrate 10 becomes a defect portion A having a width larger than the width of the signal line 102, the signal line 102 is formed on the defect portion A as shown in FIG. There is a case where it is not formed and becomes a complete disconnection state and becomes non-conductive. In this case, the display signal cannot be supplied to the TFT 20, and thus no image is displayed. On the other hand, when the defect portion B having a dot-like depression exists on the first substrate 10 under the signal line 102, the second interlayer insulating film 41b of the photosensitive resin is multiplexed by the light reflected based on the defect portion C. When exposed, a through hole is formed in the second interlayer insulating film 41b, and a bright spot may be generated during image display. As described above, in the liquid crystal display device described above, a defect occurs in the wiring layer such as the signal line 102 due to the scratch on the substrate, so that the image quality deteriorates, the manufacturing yield decreases, and the reliability decreases. May occur.

したがって、本発明の目的は、基板の傷に起因して配線層に欠陥が発生することを防止し、画像品質を向上させ、製造歩留まりと装置の信頼性とを向上することが可能な表示装置とその製造方法を提供することにある。   Accordingly, it is an object of the present invention to prevent a wiring layer from being defective due to a scratch on a substrate, to improve image quality, and to improve manufacturing yield and device reliability. And providing a manufacturing method thereof.

上記目的を達成するために、本発明の表示装置は、画素領域に画素部が形成されている第1基板と、前記第1基板と所定の間隔を置いて対向する第2基板と、前記第1基板と前記第2基板との間に配置されている液晶層とを備え、前記第1基板は、第1領域と第2領域とを含み、前記画素部に接続し、前記第1領域に形成されている半導体素子と、前記半導体素子を被覆するように前記第1領域に形成されている層間絶縁膜と、前記第1領域と前記第2領域に延在し、前記半導体素子に接続している配線層と、少なくとも前記第2領域における前記配線層と前記第1基板との間に形成され、前記配線層の断線を防止する断線防止層とを有する。   In order to achieve the above object, a display device of the present invention includes a first substrate having a pixel portion formed in a pixel region, a second substrate facing the first substrate at a predetermined interval, and the first substrate. A liquid crystal layer disposed between the first substrate and the second substrate, the first substrate including a first region and a second region, and connected to the pixel portion; A semiconductor element formed; an interlayer insulating film formed in the first region so as to cover the semiconductor element; and the first and second regions extending to and connected to the semiconductor element. And a disconnection preventing layer formed between at least the interconnect layer in the second region and the first substrate and preventing disconnection of the interconnect layer.

以上の本発明の表示装置は、断線防止層が配線層と第1基板との間に形成されているため、断線防止層が第1基板を被覆して第1基板の表面の傷を覆い、第1基板の傷に起因して配線層に断線が発生することを防止する。   In the above display device of the present invention, since the disconnection preventing layer is formed between the wiring layer and the first substrate, the disconnection preventing layer covers the first substrate and covers the scratches on the surface of the first substrate. It prevents the disconnection from occurring in the wiring layer due to the scratch on the first substrate.

上記目的を達成するために、本発明の表示装置の製造方法は、第1領域と第2領域とを含み、画素領域に画素部が形成されている第1基板と、前記第1基板と所定の間隔を置いて対向する第2基板と、前記第1基板と前記第2基板との間に配置されている液晶層とを備える表示装置の製造方法であって、前記画素部に接続する半導体素子を前記第1領域に形成する工程と、前記半導体素子を被覆する層間絶縁膜を前記第1領域に形成する工程と、
前記第1領域と前記第2領域とに延在するように、前記半導体素子に接続する配線層を形成する工程と、を備え、前記層間絶縁膜を形成する工程の前に、少なくとも前記第2領域における前記配線層と前記第1基板との間に前記配線層の断線を防止する断線防止層を形成する工程を有する。
In order to achieve the above object, a method of manufacturing a display device according to the present invention includes a first substrate including a first region and a second region, in which a pixel portion is formed in the pixel region, the first substrate and a predetermined region. And a liquid crystal layer disposed between the first substrate and the second substrate, wherein the semiconductor is connected to the pixel portion. Forming an element in the first region; forming an interlayer insulating film covering the semiconductor element in the first region;
Forming a wiring layer connected to the semiconductor element so as to extend into the first region and the second region, and before the step of forming the interlayer insulating film, at least the second region Forming a disconnection preventing layer for preventing disconnection of the wiring layer between the wiring layer and the first substrate in the region;

以上の本発明の表示装置の製造方法は、画素部に接続する半導体素子を第1基板の第1領域に形成する。そして、半導体素子を被覆する層間絶縁膜を第1領域に形成する。そして、第1領域と第2領域とに延在するように、半導体素子に接続する配線層を形成する。ここで、層間絶縁膜を形成する工程の前に、少なくとも第2領域における配線層と第1基板との間に配線層の断線を防止する断線防止層を形成する。   In the above method for manufacturing a display device of the present invention, the semiconductor element connected to the pixel portion is formed in the first region of the first substrate. Then, an interlayer insulating film covering the semiconductor element is formed in the first region. Then, a wiring layer connected to the semiconductor element is formed so as to extend to the first region and the second region. Here, before the step of forming the interlayer insulating film, a disconnection preventing layer for preventing disconnection of the wiring layer is formed at least between the wiring layer in the second region and the first substrate.

本発明によれば、基板の傷に起因して配線層に欠陥が発生することを防止し、画像品質を向上させ、製造歩留まりと装置の信頼性とを向上することが可能な表示装置とその製造方法を提供することができる。   According to the present invention, a display device capable of preventing a defect from being generated in a wiring layer due to a scratch on a substrate, improving an image quality, and improving a manufacturing yield and reliability of the device, and the display device A manufacturing method can be provided.

本発明にかかる実施形態の一例について説明する。   An example of an embodiment according to the present invention will be described.

図1および図2は、本実施形態の表示装置の画素部を示す構成図である。図1において、図1(a)は、本実施形態の表示装置の画素部の断面図を示している。そして、図1(b)は、図1(a)における第1基板10の表面の平面図を示している。なお、図1(a)は、図1(b)におけるX−X線部分の断面に相当する。また、図2は、図1(b)におけるY−Y線部分の第1基板10側の断面図である。   1 and 2 are configuration diagrams showing a pixel portion of the display device of the present embodiment. 1A is a cross-sectional view of a pixel portion of the display device of this embodiment. FIG. 1B shows a plan view of the surface of the first substrate 10 in FIG. FIG. 1A corresponds to a cross section taken along line XX in FIG. 2 is a cross-sectional view of the YY line portion on the first substrate 10 side in FIG.

図1(a)に示すように、本実施形態の表示装置は、第1基板10と、第2基板80と、液晶層19とを有する。第1基板10と第2基板80は共に、光透過性を有し、たとえば、ガラスなどの透明材料で形成されている。そして、第1基板10と第2基板80とは間隔を隔てて互いが対向しており、第1基板10と第2基板80との間に挟まれて液晶層19が配置されている。本実施形態の表示装置は、複屈折制御モードにて動作する。   As shown in FIG. 1A, the display device according to this embodiment includes a first substrate 10, a second substrate 80, and a liquid crystal layer 19. Both the first substrate 10 and the second substrate 80 are light transmissive and are made of a transparent material such as glass. The first substrate 10 and the second substrate 80 are opposed to each other with a space therebetween, and the liquid crystal layer 19 is disposed between the first substrate 10 and the second substrate 80. The display device of this embodiment operates in the birefringence control mode.

第1基板10は、画素領域に画素部が形成されており、図1(b)に示すように、画素部は、光透過部11と、光反射部12とを有する。また、第1基板10は、走査線101と信号線102とを有し、走査線101と信号線102とによって区切られる領域に画素部がそれぞれ形成され、マトリクス状になっている。そして、第1基板10は、図1(a)に示すように、TFT20と、層間絶縁膜41と、透明電極51と、金属反射膜61とが液晶層19側の面に形成されている。さらに、第1基板10の液晶層19側の面には、図2に示すように、断線防止層71が形成されている。一方、液晶層19が配置されている第1基板10の面に対して他方となる面側には順次、下側偏光板210、下側位相差板220、バックライト200が設けられている。なお、ここで、本実施形態の光透過部11は、本発明の第2領域に相当する。また、本実施形態の光反射部12は、本発明の第1領域に相当する。また、本実施形態の信号線102は、本発明の配線層に相当する。また、本実施形態のTFT20は、本発明の半導体素子に相当する。   The first substrate 10 has a pixel portion formed in a pixel region, and the pixel portion includes a light transmitting portion 11 and a light reflecting portion 12 as shown in FIG. Further, the first substrate 10 includes a scanning line 101 and a signal line 102, and pixel portions are formed in regions separated by the scanning line 101 and the signal line 102, respectively, in a matrix. As shown in FIG. 1A, the first substrate 10 includes a TFT 20, an interlayer insulating film 41, a transparent electrode 51, and a metal reflective film 61 formed on the surface on the liquid crystal layer 19 side. Further, as shown in FIG. 2, a disconnection prevention layer 71 is formed on the surface of the first substrate 10 on the liquid crystal layer 19 side. On the other hand, a lower polarizing plate 210, a lower retardation plate 220, and a backlight 200 are sequentially provided on the other surface side of the surface of the first substrate 10 on which the liquid crystal layer 19 is disposed. Here, the light transmission part 11 of the present embodiment corresponds to the second region of the present invention. Moreover, the light reflection part 12 of this embodiment is corresponded to the 1st area | region of this invention. Further, the signal line 102 of this embodiment corresponds to a wiring layer of the present invention. The TFT 20 of this embodiment corresponds to a semiconductor element of the present invention.

光透過部11は、バックライト200の光が透過する領域である。光透過部11は、図1(b)に示すように、光透過率を向上させるため、画素部を分割するように形成されており、たとえば、走査線101に沿うように形成されている。光透過部11には、図1(a)に示すように、ITOの透明電極51が形成されている。   The light transmission unit 11 is a region through which light from the backlight 200 is transmitted. As shown in FIG. 1B, the light transmission portion 11 is formed so as to divide the pixel portion in order to improve the light transmittance, and is formed along the scanning line 101, for example. As shown in FIG. 1A, an ITO transparent electrode 51 is formed on the light transmitting portion 11.

光反射部12は、周囲の光を反射する領域であり、第2基板80側から液晶層19を介して入射する正面光を拡散反射する。光反射部12は、図1(a)に示すように、拡散反射させるため、第1基板10の上に形成された凹凸表面の金属反射膜61が形成されている。また、光反射部12には、光透過部11と異なって、第1層間絶縁膜41aが形成されており、光透過部11と光反射部12とのそれぞれにおいて、液晶層19の厚みが異なっている。   The light reflecting portion 12 is a region that reflects ambient light, and diffusely reflects the front light incident from the second substrate 80 side through the liquid crystal layer 19. As shown in FIG. 1A, the light reflecting portion 12 is formed with a metal reflective film 61 having an uneven surface formed on the first substrate 10 for diffuse reflection. In addition, unlike the light transmitting portion 11, the light reflecting portion 12 is formed with a first interlayer insulating film 41 a, and the thickness of the liquid crystal layer 19 is different in each of the light transmitting portion 11 and the light reflecting portion 12. ing.

走査線101は、走査信号を画素部のTFT20に供給するために形成されており、後述するように、TFT20のゲート電極21に接続している。   The scanning line 101 is formed to supply a scanning signal to the TFT 20 of the pixel portion, and is connected to the gate electrode 21 of the TFT 20 as will be described later.

信号線102は、表示信号を画素部のTFT20に供給するために形成されており、後述するように、TFT20のドレイン電極26Dに接続している。信号線102は、図1(b)に示すように、走査線101に沿っている光透過部11と交差するように形成されている。このため、信号線102は、図2にしめすように、第1層間絶縁膜41aが形成されている光反射部11の領域と、第1層間絶縁膜41aが形成されていない光透過部11の領域とを跨るように延在している。   The signal line 102 is formed to supply a display signal to the TFT 20 of the pixel portion, and is connected to the drain electrode 26D of the TFT 20 as will be described later. As shown in FIG. 1B, the signal line 102 is formed so as to intersect the light transmission portion 11 along the scanning line 101. For this reason, as shown in FIG. 2, the signal line 102 includes a region of the light reflecting portion 11 where the first interlayer insulating film 41a is formed and a light transmitting portion 11 where the first interlayer insulating film 41a is not formed. It extends to straddle the area.

TFT20は、画素電極と接続するスイッチング素子として設けられている。本実施形態において、TFT20は、図1(a)に示すように、ボトムゲート構造であり、ゲート電極21と、ゲート絶縁膜22と、半導体層23と、チャネルストッパー層24と、絶縁層25と、ソース電極26Sと、ドレイン電極26Dとを有する。ここで、ゲート電極21は、たとえば、モリブデンを用いて形成されており、走査線101と接続している。そして、ゲート絶縁膜22は、シリコン窒化膜とシリコン酸化膜との積層体を用いて形成されている。また、半導体層23は、たとえば、ポリシリコンを用いて形成されており、ゲート電極21と対応する領域に形成されているチャネル形成領域と、チャネル領域を挟むようにして形成されている一対のソース・ドレイン領域とを有する。そして、チャネルストッパー層24は、シリコン酸化膜を用いて形成されている。絶縁層25は、半導体層23を覆うようにしてシリコン酸化物を用いて形成されている。また、さらに、ソース電極26Sとドレイン電極26Dとが、絶縁層25に設けられた開口にアルミニウムを埋め込むことによって形成されている。ソース電極26Sは、信号線と接続しており、ドレイン電極26Dは、画素部の画素電極である透明電極51および金属反射膜61に接続している。   The TFT 20 is provided as a switching element connected to the pixel electrode. In the present embodiment, the TFT 20 has a bottom gate structure as shown in FIG. 1A, and includes a gate electrode 21, a gate insulating film 22, a semiconductor layer 23, a channel stopper layer 24, an insulating layer 25, and the like. Source electrode 26S and drain electrode 26D. Here, the gate electrode 21 is formed using, for example, molybdenum, and is connected to the scanning line 101. The gate insulating film 22 is formed using a stacked body of a silicon nitride film and a silicon oxide film. Further, the semiconductor layer 23 is formed using, for example, polysilicon, and a channel formation region formed in a region corresponding to the gate electrode 21 and a pair of source / drain formed so as to sandwich the channel region. And having a region. The channel stopper layer 24 is formed using a silicon oxide film. The insulating layer 25 is formed using silicon oxide so as to cover the semiconductor layer 23. Further, the source electrode 26S and the drain electrode 26D are formed by embedding aluminum in the opening provided in the insulating layer 25. The source electrode 26S is connected to the signal line, and the drain electrode 26D is connected to the transparent electrode 51 and the metal reflective film 61 that are pixel electrodes of the pixel portion.

層間絶縁膜41は、図1(a)にしめすように、第1層間絶縁膜41aと第2層間絶縁膜42bとによって構成される。第1層間絶縁膜41aと第2層間絶縁膜42bとは、たとえば、感光性樹脂を用いて形成される。第1層間絶縁膜41aは、TFT20を被覆するように、光反射部12に対応するように形成されている。第1層間絶縁膜41aは、光透過部11と光反射部12とにおける液晶層19の厚さを調整するため、光反射部12に対応する領域にのみ形成されている。第2層間絶縁膜41bは、光透過部11と光反射部12とに対応するように形成されている。図2に示すように、第1層間絶縁膜41aと第2層間絶縁膜42bとの間には、信号線102が形成されており、第2層間絶縁膜41bは、信号線102の段差を平坦化している。なお、ここで、本実施形態の第1層間絶縁膜41aは、本発明の層間絶縁膜に相当する。   As shown in FIG. 1A, the interlayer insulating film 41 is composed of a first interlayer insulating film 41a and a second interlayer insulating film 42b. The first interlayer insulating film 41a and the second interlayer insulating film 42b are formed using, for example, a photosensitive resin. The first interlayer insulating film 41 a is formed so as to correspond to the light reflecting portion 12 so as to cover the TFT 20. The first interlayer insulating film 41 a is formed only in a region corresponding to the light reflecting portion 12 in order to adjust the thickness of the liquid crystal layer 19 in the light transmitting portion 11 and the light reflecting portion 12. The second interlayer insulating film 41 b is formed so as to correspond to the light transmission part 11 and the light reflection part 12. As shown in FIG. 2, a signal line 102 is formed between the first interlayer insulating film 41a and the second interlayer insulating film 42b, and the second interlayer insulating film 41b flattens the step of the signal line 102. It has become. Here, the first interlayer insulating film 41a of the present embodiment corresponds to the interlayer insulating film of the present invention.

透明電極51は、ITOを用い、光透過部11と光反射部12とに対応するように第2層間絶縁膜41の上に形成されている。   The transparent electrode 51 is formed on the second interlayer insulating film 41 so as to correspond to the light transmission part 11 and the light reflection part 12 using ITO.

金属反射膜61は、第1基板10の光反射部12に対応するように透明電極51の上に形成され、反射電極として機能する。金属反射膜61は、ロジウム、チタン、クロム、銀、アルミニウム、クロメルなどの金属膜を用いて形成されており、本実施形態では、特に、反射率が高い銀を用いて形成されている。   The metal reflective film 61 is formed on the transparent electrode 51 so as to correspond to the light reflecting portion 12 of the first substrate 10 and functions as a reflective electrode. The metal reflection film 61 is formed using a metal film such as rhodium, titanium, chromium, silver, aluminum, or chromel. In this embodiment, the metal reflection film 61 is particularly formed using silver having a high reflectance.

断線防止層71は、信号線102の断線を防止するために設けられており、光透過部11に対応する部分の信号線102と、第1基板10との間に中間層として形成されている。断線防止層71は、第1基板10を被覆して、第1基板10の表面の傷を覆い、第1基板の傷に起因して信号線102に断線が発生することを防止する。断線防止層71は、TFT20を構成する層を堆積する際に、同様にして断線防止層71の形成領域にも堆積することによって形成されている。このため、断線防止層71は、TFT20を構成する層の少なくとも一部と同じ材料により形成されている。本実施形態においては、TFT20のゲート電極21を形成する際に、ゲート電極21と同様にモリブデンを断線防止層71の形成領域に堆積した後にパターン加工することによって、断線防止層71が形成されている。   The disconnection prevention layer 71 is provided to prevent the signal line 102 from being disconnected, and is formed as an intermediate layer between the signal line 102 corresponding to the light transmission portion 11 and the first substrate 10. . The disconnection prevention layer 71 covers the first substrate 10 to cover the surface of the first substrate 10 and prevent the signal line 102 from being disconnected due to the scratch on the first substrate. The disconnection prevention layer 71 is formed by depositing the layer constituting the TFT 20 in the same manner in the region where the disconnection prevention layer 71 is formed. For this reason, the disconnection preventing layer 71 is formed of the same material as at least a part of the layers constituting the TFT 20. In this embodiment, when the gate electrode 21 of the TFT 20 is formed, the disconnection preventing layer 71 is formed by patterning after molybdenum is deposited in the formation region of the disconnection preventing layer 71 in the same manner as the gate electrode 21. Yes.

一方、第2基板80には、カラーフィルタ90と、透明電極91とが液晶層19側に形成されている。そして、第2基板80の液晶層19側に対して他方となる面側には、上側偏光板280と上側位相差板290とが設けられている。   On the other hand, a color filter 90 and a transparent electrode 91 are formed on the second substrate 80 on the liquid crystal layer 19 side. An upper polarizing plate 280 and an upper retardation plate 290 are provided on the surface of the second substrate 80 which is the other side with respect to the liquid crystal layer 19 side.

カラーフィルタ90は、赤と緑と青との3原色を1組として構成されており、正面光と背面光とを透過させて着色するために形成される。カラーフィルタ90は、たとえば、顔料や染料などの着色剤を含有するポリイミド樹脂を用いて形成される。   The color filter 90 is composed of a set of three primary colors of red, green, and blue, and is formed to transmit and color the front light and the back light. The color filter 90 is formed using, for example, a polyimide resin containing a colorant such as a pigment or a dye.

そして、第2基板80のカラーフィルタ90を覆うように、透明電極91がITOを用いて形成されている。第2基板80の透明電極91は、各画素部に対して共通な共通電極として機能する。   A transparent electrode 91 is formed using ITO so as to cover the color filter 90 of the second substrate 80. The transparent electrode 91 of the second substrate 80 functions as a common electrode common to the pixel portions.

液晶層19は、第1基板10と第2基板80との間に、スペーサにより所定の距離を保持して封入されている。また、第1基板10および第2基板80には、ポリイミドなどの液晶配向膜(図示なし)が設けられ、液晶層19は、この液晶配向膜の間に配向されて配置されている。   The liquid crystal layer 19 is sealed between the first substrate 10 and the second substrate 80 while maintaining a predetermined distance by a spacer. Further, the first substrate 10 and the second substrate 80 are provided with a liquid crystal alignment film (not shown) such as polyimide, and the liquid crystal layer 19 is aligned and disposed between the liquid crystal alignment films.

図3は、本実施形態の表示装置の製造工程における断面図である。図3は、図2と同様に、図1(b)のY−Y線部分の断面である。   FIG. 3 is a cross-sectional view in the manufacturing process of the display device of this embodiment. FIG. 3 is a cross-sectional view taken along line YY in FIG.

はじめに、図3(a)に示すように、第1基板10の光反射部12に対応するTFT20の形成領域に、ゲート電極21を形成する。本実施形態においては、たとえば、モリブデンをスパッタリング法によって第1基板10に堆積した後にパターン加工することによって、ゲート電極21を形成する。この時、第1基板10の光透過部11に対応する信号線102の形成領域に、モリブデンが残存するようにパターン加工することにより、ゲート電極21と同様にして断線防止層71を形成する。その後、ゲート電極21および断線防止層71を被覆するようにシリコン窒化膜とシリコン酸化膜とを全面に堆積して、ゲート絶縁膜22を形成する。そして、ゲート絶縁膜22の上にアモルファスシリコンの半導体層23を堆積する。   First, as shown in FIG. 3A, the gate electrode 21 is formed in the formation region of the TFT 20 corresponding to the light reflecting portion 12 of the first substrate 10. In the present embodiment, for example, the gate electrode 21 is formed by patterning after depositing molybdenum on the first substrate 10 by sputtering. At this time, by performing pattern processing so that molybdenum remains in the formation region of the signal line 102 corresponding to the light transmitting portion 11 of the first substrate 10, the disconnection preventing layer 71 is formed in the same manner as the gate electrode 21. Thereafter, a silicon nitride film and a silicon oxide film are deposited on the entire surface so as to cover the gate electrode 21 and the disconnection preventing layer 71, thereby forming the gate insulating film 22. Then, an amorphous silicon semiconductor layer 23 is deposited on the gate insulating film 22.

つぎに、図3(b)に示すように、半導体層23をパターン加工した後、所定の温度で熱処理して、アモルファスシリコンの半導体層23をポリシリコンとする。そして、図3(b)においては図示されていないが、図1(a)に示すように、チャネルストッパー層24を形成後、自己整合的に不純物をドーピングし、チャネル形成領域を挟むように半導体層23にソース・ドレイン領域を形成する。このようにして、光反射部12に対応する領域にTFT20を完成させる。その後、光透過部11と光反射部12とに対応する領域を被覆するように第1層間絶縁膜41aを、感光性樹脂を用いて形成する。   Next, as shown in FIG. 3B, after patterning the semiconductor layer 23, heat treatment is performed at a predetermined temperature, so that the amorphous silicon semiconductor layer 23 is made into polysilicon. Although not shown in FIG. 3B, as shown in FIG. 1A, after forming the channel stopper layer 24, the semiconductor is doped with impurities in a self-aligned manner so as to sandwich the channel formation region. Source / drain regions are formed in the layer 23. In this way, the TFT 20 is completed in a region corresponding to the light reflecting portion 12. Thereafter, a first interlayer insulating film 41a is formed using a photosensitive resin so as to cover regions corresponding to the light transmitting portion 11 and the light reflecting portion 12.

つぎに、図3(c)に示すように、光反射部12に対応する領域をマスクし、フッ化水素系のエッチング液を用いてウェットエッチングをすることにより、画素部の光透過部11の形成領域に沿った第1層間絶縁膜41aとゲート絶縁膜22とを除去する。この結果、光反射部12に対応する領域の第1層間絶縁膜41aが残り、光透過部11に対応する領域の断線防止層71が露出される。本実施形態において、断線防止層71は、第1層間絶縁膜41aとエッチング特性が異なって第1層間絶縁膜41aよりもエッチングされにくい材料により形成されているため、光透過部11に対応する領域の断線防止層71が除去されずに露出される。また、断線防止層71は、モリブデンにより形成されているために、ガラスの第1基板10とエッチング特性が異なって第1基板10よりもエッチングされにくい材料により形成されているため、信号線102の形成領域の第1基板10の表面が露出されずに、断線防止層71が露出される。   Next, as shown in FIG. 3C, the region corresponding to the light reflecting portion 12 is masked, and wet etching is performed using a hydrogen fluoride-based etching solution, so that the light transmitting portion 11 of the pixel portion is formed. The first interlayer insulating film 41a and the gate insulating film 22 along the formation region are removed. As a result, the first interlayer insulating film 41a in the region corresponding to the light reflecting portion 12 remains, and the disconnection preventing layer 71 in the region corresponding to the light transmitting portion 11 is exposed. In the present embodiment, the disconnection prevention layer 71 is formed of a material that is different in etching characteristics from the first interlayer insulating film 41a and is less likely to be etched than the first interlayer insulating film 41a. The disconnection prevention layer 71 is exposed without being removed. Further, since the disconnection preventing layer 71 is made of molybdenum, it is formed of a material that is different in etching characteristics from the glass first substrate 10 and is less likely to be etched than the first substrate 10. The disconnection prevention layer 71 is exposed without exposing the surface of the first substrate 10 in the formation region.

つぎに、図3(d)に示すように、光透過部11と光反射部12とに対応する領域に延在するように、信号線102をアルミニウムにより形成する。信号線102は、光反射部12に対応する領域の第1層間絶縁膜41aの上と、光透過部11に対応する領域の断層防止層71の表面に形成される。   Next, as shown in FIG. 3D, the signal line 102 is formed of aluminum so as to extend to a region corresponding to the light transmitting portion 11 and the light reflecting portion 12. The signal line 102 is formed on the first interlayer insulating film 41 a in the region corresponding to the light reflecting portion 12 and on the surface of the tomographic prevention layer 71 in the region corresponding to the light transmitting portion 11.

そして、図2に示すように、信号線102を被覆するように第2層間絶縁膜41bを感光性樹脂により形成し、信号線102の段差を平坦化する。   Then, as shown in FIG. 2, the second interlayer insulating film 41b is formed of a photosensitive resin so as to cover the signal line 102, and the step of the signal line 102 is flattened.

そして、図1(a)に示したように、画素部の光透過部11と光反射部12とに対応するように透明電極51をITOを用いて形成する。そして、光反射部12に対応する領域の第2層間絶縁膜41bの上に、光を反射する金属反射膜61を堆積し、光反射部12を形成する。   Then, as shown in FIG. 1A, the transparent electrode 51 is formed using ITO so as to correspond to the light transmitting portion 11 and the light reflecting portion 12 of the pixel portion. Then, a light reflecting portion 12 is formed by depositing a metal reflecting film 61 that reflects light on the second interlayer insulating film 41 b in a region corresponding to the light reflecting portion 12.

一方、第2基板80には、カラーフィルタ層91を形成後、第1基板10の画素電極と対向する領域に対向電極としての透明電極91をITOにより形成する。   On the other hand, after forming the color filter layer 91 on the second substrate 80, a transparent electrode 91 as a counter electrode is formed of ITO in a region facing the pixel electrode of the first substrate 10.

そして、第1基板10と第2基板80との各透明電極61,91に液晶配向膜(図示なし)を設け、配向処理を実施する。そして、第1基板10と第2基板80との間にスペーサを設け、シール材を用いて両者を貼り合わせる。そして、第1基板10と第2基板80との間に液晶層19となる液晶を注入して封止し、液晶パネルを形成する。そして、第1基板10の液晶層19側と反対側に面に下側偏光板210とバックライト200とを配置し、第2基板80の液晶層19側と反対側に面に上側偏光板280を配置して、本実施形態の表示装置を製造する。   Then, a liquid crystal alignment film (not shown) is provided on each of the transparent electrodes 61 and 91 of the first substrate 10 and the second substrate 80, and an alignment process is performed. Then, a spacer is provided between the first substrate 10 and the second substrate 80, and both are bonded together using a sealing material. Then, a liquid crystal serving as the liquid crystal layer 19 is injected between the first substrate 10 and the second substrate 80 and sealed to form a liquid crystal panel. Then, the lower polarizing plate 210 and the backlight 200 are disposed on the surface opposite to the liquid crystal layer 19 side of the first substrate 10, and the upper polarizing plate 280 is disposed on the surface opposite to the liquid crystal layer 19 side of the second substrate 80. Is arranged to manufacture the display device of this embodiment.

以上のように本実施形態は、信号線102と第1基板10との間に断線防止層71が中間層として形成されているため、断線防止層71が第1基板10を被覆して第1基板10の表面の傷を覆い、第1基板10の傷に起因して信号線102に断線が発生することを防止する。このため、本実施形態は、画像品質を向上させ、製造歩留まりと装置の信頼性とを向上することができる。   As described above, in this embodiment, since the disconnection prevention layer 71 is formed as an intermediate layer between the signal line 102 and the first substrate 10, the disconnection prevention layer 71 covers the first substrate 10 and is first. A scratch on the surface of the substrate 10 is covered to prevent the signal line 102 from being disconnected due to the scratch on the first substrate 10. For this reason, the present embodiment can improve the image quality and improve the manufacturing yield and the reliability of the apparatus.

また、本実施形態は、第1基板10および第1層間絶縁膜41aとエッチング特性が異なる材料により断線防止層71を形成している。このため、光透過部11と光反射部12とに対応する領域を被覆するように第1層間絶縁膜41aを形成した後に、光透過部11の第1層間絶縁膜41aをエッチングすることによって、光反射部11にのみ第1層間絶縁膜41aを残すようにパターン加工する際においても、断線防止層71が露出され、信号線102の形成領域の第1基板10の表面が露出されずに保護される。よって、断線防止層71が第1基板10を被覆して第1基板10の表面の傷を覆い、第1基板10の傷に起因して信号線102に断線が発生することを防止し、画像品質を向上させ、製造歩留まりと装置の信頼性とを向上することができる。   In the present embodiment, the disconnection preventing layer 71 is formed of a material having etching characteristics different from those of the first substrate 10 and the first interlayer insulating film 41a. For this reason, by forming the first interlayer insulating film 41a so as to cover the region corresponding to the light transmitting portion 11 and the light reflecting portion 12, the first interlayer insulating film 41a of the light transmitting portion 11 is etched. Even when patterning is performed so as to leave the first interlayer insulating film 41a only in the light reflecting portion 11, the disconnection preventing layer 71 is exposed, and the surface of the first substrate 10 in the formation region of the signal line 102 is protected without being exposed. Is done. Therefore, the disconnection prevention layer 71 covers the first substrate 10 to cover the scratches on the surface of the first substrate 10 and prevents the signal lines 102 from being disconnected due to the scratches on the first substrate 10. Quality can be improved, and manufacturing yield and device reliability can be improved.

また、本実施形態は、TFT20を構成する層を形成する際に、TFT20を構成するゲート電極21の層と同じ層を断線防止層71の形成領域に形成している。このため、製造効率を向上することができ、工程を単純化できるため、製造歩留まりと装置の信頼性とを向上することができる。   Further, in the present embodiment, when forming the layer constituting the TFT 20, the same layer as the gate electrode 21 constituting the TFT 20 is formed in the disconnection prevention layer 71 forming region. For this reason, since manufacturing efficiency can be improved and the process can be simplified, the manufacturing yield and the reliability of the apparatus can be improved.

なお、本発明の実施に際しては、上記の実施形態に限定されるものではなく、種々の変形形態を採用することができる。   In implementing the present invention, the present invention is not limited to the above-described embodiment, and various modifications can be employed.

たとえば、上記の実施形態においては、半導体素子のゲート電極を形成する際に、同じ材料を用いて断線防止層を形成しているが、半導体素子のゲート絶縁膜や半導体層を形成する際に同様にして形成してもよい。   For example, in the above embodiment, the disconnection prevention layer is formed using the same material when forming the gate electrode of the semiconductor element, but the same is applied when forming the gate insulating film or semiconductor layer of the semiconductor element. May be formed.

また、たとえば、半導体素子の各構成層を形成する際に同じ材料を用いて断線防止層を形成しているが、別の工程において断線防止層を形成してもよく、その場合、第1基板を被覆し保護するような材料を適宜に適用することができる。   In addition, for example, when forming each constituent layer of the semiconductor element, the disconnection prevention layer is formed using the same material. However, the disconnection prevention layer may be formed in another process, and in this case, the first substrate A material that covers and protects can be applied as appropriate.

図1は、本発明に係る実施形態の表示装置の画素部の構成を示す構成図である。図1において、図1(a)は、本実施形態の表示装置の画素部の断面図を示し、図1(b)は、図1(a)における第1基板の表面の平面図を示している。FIG. 1 is a configuration diagram illustrating a configuration of a pixel portion of a display device according to an embodiment of the present invention. 1A is a cross-sectional view of a pixel portion of the display device of this embodiment, and FIG. 1B is a plan view of the surface of the first substrate in FIG. 1A. Yes. 図2は、本発明に係る実施形態の表示装置の画素部を示す構成図であり、図1(b)におけるY−Y線部分の第1基板10側の断面図である。FIG. 2 is a configuration diagram illustrating a pixel portion of the display device according to the embodiment of the present invention, and is a cross-sectional view of the YY line portion in FIG. 1B on the first substrate 10 side. 図3は、本実施形態の表示装置の製造工程における断面図であり、図1(b)のY−Y線部分の断面図である。FIG. 3 is a cross-sectional view in the manufacturing process of the display device of this embodiment, and is a cross-sectional view taken along the line YY in FIG. 図4は、併用型の液晶表示装置の構成を示す構成図である。図4において、図4(a)は、液晶表示装置の画素部の断面図を示し、図4(b)は、図4(a)における第1基板の表面の平面図を示している。FIG. 4 is a configuration diagram showing a configuration of a combined type liquid crystal display device. 4A is a cross-sectional view of the pixel portion of the liquid crystal display device, and FIG. 4B is a plan view of the surface of the first substrate in FIG. 4A. 図5は、図4に示した液晶表示装置の製造工程における断面図であり、図4(b)のY−Y線部分の断面である。FIG. 5 is a cross-sectional view in the manufacturing process of the liquid crystal display device shown in FIG. 4, and is a cross section taken along line YY in FIG. 図6は、図5に続く、液晶表示装置の製造工程における断面図であり、図4(b)のY−Y線部分の断面である。6 is a cross-sectional view in the manufacturing process of the liquid crystal display device continued from FIG. 5, and is a cross-sectional view taken along the line YY in FIG.

符号の説明Explanation of symbols

10:第1基板、11:光透過部(第2領域)、12:光反射部(第1領域)、19:液晶層、101:走査線、102:信号線(配線層)、20:TFT(半導体素子)、21:ゲート電極、22:ゲート絶縁膜、23:半導体層、24:チャネルストッパー層、25:絶縁層、26S:ソース電極、26D:ドレイン電極、41:層間絶縁膜、41a:第1層間絶縁膜(層間絶縁膜)、41b:第2層間絶縁膜、51:透明電極、61:金属反射膜、71:断線防止層、80:第2基板、90:カラーフィルタ、91:透明電極、200:バックライト、210:下側偏光板、220:下側位相差板、280:上側偏光板、290:上側位相差板
10: first substrate, 11: light transmitting portion (second region), 12: light reflecting portion (first region), 19: liquid crystal layer, 101: scanning line, 102: signal line (wiring layer), 20: TFT (Semiconductor element), 21: gate electrode, 22: gate insulating film, 23: semiconductor layer, 24: channel stopper layer, 25: insulating layer, 26S: source electrode, 26D: drain electrode, 41: interlayer insulating film, 41a: First interlayer insulating film (interlayer insulating film), 41b: second interlayer insulating film, 51: transparent electrode, 61: metal reflection film, 71: disconnection prevention layer, 80: second substrate, 90: color filter, 91: transparent Electrode, 200: Back light, 210: Lower polarizing plate, 220: Lower retardation plate, 280: Upper polarizing plate, 290: Upper retardation plate

Claims (11)

画素領域に画素部が形成されている第1基板と、
前記第1基板と所定の間隔を置いて対向する第2基板と、
前記第1基板と前記第2基板との間に配置されている液晶層と
を備え、
前記第1基板は、第1領域と第2領域とを含み、
前記画素部に接続し、前記第1領域に形成されている半導体素子と、
前記半導体素子を被覆するように前記第1領域に形成されている層間絶縁膜と、
前記第1領域と前記第2領域に延在し、前記半導体素子に接続している配線層と、
少なくとも前記第2領域における前記配線層と前記第1基板との間に形成され、前記配線層の断線を防止する断線防止層と
を有する
表示装置。
A first substrate having a pixel portion formed in a pixel region;
A second substrate facing the first substrate at a predetermined interval;
A liquid crystal layer disposed between the first substrate and the second substrate,
The first substrate includes a first region and a second region,
A semiconductor element connected to the pixel portion and formed in the first region;
An interlayer insulating film formed in the first region so as to cover the semiconductor element;
A wiring layer extending to the first region and the second region and connected to the semiconductor element;
A display device, comprising: a disconnection preventing layer formed between at least the wiring layer and the first substrate in the second region and preventing disconnection of the wiring layer.
前記断線防止層は、前記半導体素子を構成する層の少なくとも一部と同じ材料により形成されている
請求項1に記載の表示装置。
The display device according to claim 1, wherein the disconnection prevention layer is formed of the same material as at least a part of a layer constituting the semiconductor element.
前記半導体素子は、
前記チャネル形成領域を挟むようにソース・ドレイン領域が形成されている半導体層と、
前記チャネル形成領域に対応するように形成されているゲート絶縁膜と、
前記ゲート絶縁膜を介して前記チャネル形成領域に対応するように形成されているゲート電極と
を有するトランジスタを含み、
前記断線防止層は、前記半導体層と前記ゲート絶縁膜と前記ゲート電極との少なくとも1つと同じ材料により形成されている
請求項2に記載の表示装置。
The semiconductor element is
A semiconductor layer in which source / drain regions are formed so as to sandwich the channel formation region;
A gate insulating film formed to correspond to the channel formation region;
A gate electrode formed so as to correspond to the channel formation region through the gate insulating film,
The display device according to claim 2, wherein the disconnection prevention layer is formed of the same material as at least one of the semiconductor layer, the gate insulating film, and the gate electrode.
前記画素部は、光反射部と光透過部とを有し、
前記光反射部は、前記第1領域に対応するように形成されている
請求項1に記載の表示装置。
The pixel portion has a light reflecting portion and a light transmitting portion,
The display device according to claim 1, wherein the light reflecting portion is formed to correspond to the first region.
第1領域と第2領域とを含み、画素領域に画素部が形成されている第1基板と、前記第1基板と所定の間隔を置いて対向する第2基板と、前記第1基板と前記第2基板との間に配置されている液晶層とを備える表示装置の製造方法であって、
前記画素部に接続する半導体素子を前記第1領域に形成する工程と、
前記半導体素子を被覆する層間絶縁膜を前記第1領域に形成する工程と、
前記第1領域と前記第2領域とに延在するように、前記半導体素子に接続する配線層を形成する工程と、
を備え、
前記層間絶縁膜を形成する工程の前に、少なくとも前記第2領域における前記配線層と前記第1基板との間に前記配線層の断線を防止する断線防止層を形成する工程
を有する
表示装置の製造方法。
A first substrate including a first region and a second region and having a pixel portion formed in the pixel region; a second substrate facing the first substrate at a predetermined interval; the first substrate; A method for manufacturing a display device comprising a liquid crystal layer disposed between the second substrate and a second substrate,
Forming a semiconductor element connected to the pixel portion in the first region;
Forming an interlayer insulating film covering the semiconductor element in the first region;
Forming a wiring layer connected to the semiconductor element so as to extend to the first region and the second region;
With
A step of forming a disconnection preventing layer for preventing disconnection of the wiring layer between the wiring layer and the first substrate at least in the second region before the step of forming the interlayer insulating film; Production method.
前記断線防止層を形成する工程においては、
前記第1基板とエッチング特性が異なる材料により前記断線防止層を形成する
請求項5に記載の表示装置の製造方法。
In the step of forming the disconnection prevention layer,
The method for manufacturing a display device according to claim 5, wherein the disconnection preventing layer is formed of a material having etching characteristics different from those of the first substrate.
前記層間絶縁膜を形成する工程においては、
前記第1領域と前記第2領域とを被覆するように前記層間絶縁膜を形成し、
前記第2領域の前記層間絶縁膜をエッチングすることによって前記第1領域に前記層間絶縁膜を形成する
請求項5に記載の表示装置の製造方法。
In the step of forming the interlayer insulating film,
Forming the interlayer insulating film so as to cover the first region and the second region;
The method for manufacturing a display device according to claim 5, wherein the interlayer insulating film is formed in the first region by etching the interlayer insulating film in the second region.
前記断線防止層を形成する工程においては、前記層間絶縁膜とエッチング特性が異なる材料により前記断線防止層を形成する
請求項5に記載の表示装置の製造方法。
The method for manufacturing a display device according to claim 5, wherein in the step of forming the disconnection prevention layer, the disconnection prevention layer is formed of a material having etching characteristics different from those of the interlayer insulating film.
前記断線防止層を形成する工程においては、前記半導体素子を構成する層を形成する際に、前記半導体素子を構成する層と同じ層を前記断線防止層の形成領域に形成する
請求項5に記載の表示装置の製造方法。
6. The step of forming the disconnection prevention layer includes forming the same layer as the layer constituting the semiconductor element in a formation region of the disconnection prevention layer when forming the layer constituting the semiconductor element. Method of manufacturing the display device.
前記半導体素子を形成する工程は、前記半導体層としてトランジスタを形成する工程を含み、
前記トランジスタを形成する工程は、
ゲート電極を形成する工程と、
前記ゲート電極に対応するようにゲート絶縁膜を形成する工程と、
チャネル形成領域と、前記チャネル形成領域を挟むソース・ドレイン領域とを有する半導体層を形成する工程と
を有し、
前記断線防止層を形成する工程においては、前記ゲート電極と前記ゲート絶縁膜と前記半導体層との少なくとも1つと同じ層を前記断線防止層の形成領域に形成する
請求項9に記載の表示装置の製造方法。
The step of forming the semiconductor element includes a step of forming a transistor as the semiconductor layer,
The step of forming the transistor comprises:
Forming a gate electrode;
Forming a gate insulating film so as to correspond to the gate electrode;
Forming a semiconductor layer having a channel formation region and source / drain regions sandwiching the channel formation region,
10. The display device according to claim 9, wherein in the step of forming the disconnection prevention layer, the same layer as at least one of the gate electrode, the gate insulating film, and the semiconductor layer is formed in a formation region of the disconnection prevention layer. Production method.
前記第1領域に対応する前記画素部に光反射部を形成する工程と、
前記第2領域に対応する前記画素部に光透過部を形成する工程と
を有する
請求項5に記載の表示装置の製造方法。
Forming a light reflecting portion in the pixel portion corresponding to the first region;
The method for manufacturing a display device according to claim 5, further comprising: forming a light transmission portion in the pixel portion corresponding to the second region.
JP2004011026A 2004-01-19 2004-01-19 Manufacturing method of display device Expired - Fee Related JP4474926B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004011026A JP4474926B2 (en) 2004-01-19 2004-01-19 Manufacturing method of display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004011026A JP4474926B2 (en) 2004-01-19 2004-01-19 Manufacturing method of display device

Publications (2)

Publication Number Publication Date
JP2005202326A true JP2005202326A (en) 2005-07-28
JP4474926B2 JP4474926B2 (en) 2010-06-09

Family

ID=34823580

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004011026A Expired - Fee Related JP4474926B2 (en) 2004-01-19 2004-01-19 Manufacturing method of display device

Country Status (1)

Country Link
JP (1) JP4474926B2 (en)

Also Published As

Publication number Publication date
JP4474926B2 (en) 2010-06-09

Similar Documents

Publication Publication Date Title
JP3326794B2 (en) Liquid crystal devices and electronic equipment
US7440042B2 (en) Liquid crystal display device
TW200807079A (en) Liquid crystal display panel
US20030160920A1 (en) Transflective liquid crystal display device and method of manufacturing the same
KR20060048054A (en) Lcd device suppressing a parallax problem
US20060066781A1 (en) Color filter panel, and liquid crystal display including color filter panel
JP4810796B2 (en) Liquid crystal display device and manufacturing method thereof
JP4608424B2 (en) Liquid crystal display device and manufacturing method thereof
US20070188682A1 (en) Method for manufacturing a display device
JP5131505B2 (en) Liquid crystal display
JP3564358B2 (en) Liquid crystal display
US20090059139A1 (en) Transflective liquid crystal display panel and electronic apparatus
JP4461748B2 (en) Liquid crystal display device and manufacturing method thereof
JP4107047B2 (en) Transflective liquid crystal display device
US20100127272A1 (en) Thin film transistor array panel and manufacturing method thereof
JP4474926B2 (en) Manufacturing method of display device
JP2000137243A (en) Liquid crystal display device
JP2004233959A (en) Liquid crystal display device
JP2010091854A (en) Liquid crystal display device and method of manufacturing the same
JP4419414B2 (en) Transflective liquid crystal display device
JP2006098756A (en) Liquid crystal display
KR101023975B1 (en) Liquid Crystal Display Device and Method of Manufacturing Thin Film Transistor Of The Same
JP2004361633A (en) Liquid crystal display
JP5079863B2 (en) Liquid crystal display device and manufacturing method thereof
JP5152279B2 (en) Liquid crystal display

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060817

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090908

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091030

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100216

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100301

R151 Written notification of patent or utility model registration

Ref document number: 4474926

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140319

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees