JP2005197595A - Electronic component device, electronic component, and communication equipment - Google Patents

Electronic component device, electronic component, and communication equipment Download PDF

Info

Publication number
JP2005197595A
JP2005197595A JP2004004427A JP2004004427A JP2005197595A JP 2005197595 A JP2005197595 A JP 2005197595A JP 2004004427 A JP2004004427 A JP 2004004427A JP 2004004427 A JP2004004427 A JP 2004004427A JP 2005197595 A JP2005197595 A JP 2005197595A
Authority
JP
Japan
Prior art keywords
layer
electronic component
electrode
electrode pad
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004004427A
Other languages
Japanese (ja)
Other versions
JP4066952B2 (en
Inventor
Shinichi Fukuda
真一 福田
Koji Takatori
光司 高取
Naohiro Notake
直弘 野竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2004004427A priority Critical patent/JP4066952B2/en
Publication of JP2005197595A publication Critical patent/JP2005197595A/en
Application granted granted Critical
Publication of JP4066952B2 publication Critical patent/JP4066952B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an electronic component device, an electronic component, and a communication equipment, which are excellent in their yield and temporal stability while being downsized. <P>SOLUTION: A comb electrode unit as an electronic function unit is formed on a piezoelectric substrate 1. An electrode pad 3 is provided that is connected to the come electrode unit. An adhesion improvement layer 3e, which is a top layer of the electrode pad 3 abutting an Au bump 5, is provided of a triaxially oriented Al film. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、小型化できると共に、歩留りや特性の経時的安定性に優れた弾性表面波装置といった電子部品素子、それをパッケージに収納して用いた電子部品、及びそれを備えた通信機に関するものである。   The present invention relates to an electronic component element such as a surface acoustic wave device that can be miniaturized and has excellent yield and stability over time, an electronic component using the device in a package, and a communication device including the electronic component element It is.

従来、携帯電話などの小型の通信機では、数十MHz〜数GHzの範囲内を通過帯域周波数とするバンドパスフィルタが電子部品として多く用いられている。上記バンドパスフィルタの一例としては、小型化が可能な弾性表面波(以下、SAWと記す)デバイスが挙げられる。SAWデバイスは、圧電基板上に複数のくし型電極部をフィルタ機能が発揮されるようにそれぞれ組み合わせて有するSAW素子をパッケージ内に収納したものである。   Conventionally, in a small communication device such as a mobile phone, a band pass filter having a pass band frequency in the range of several tens of MHz to several GHz is often used as an electronic component. As an example of the band-pass filter, a surface acoustic wave (hereinafter referred to as SAW) device that can be miniaturized can be cited. The SAW device is a device in which a SAW element having a plurality of comb-shaped electrode portions combined on a piezoelectric substrate so as to exhibit a filter function is housed in a package.

上記くし型電極部は、相互に間挿して交叉する各くし状電極を有する電気信号−表面波結合変換器(Inter Digital Transducer、以下IDTと記す)である。上記各IDTの組み合わせとしては、縦結合共振子型、横結合共振子型、トランスバーサル型、ラダー型、ラティス型等の種類が挙げられる。   The comb electrode section is an electric signal-surface wave transducer (Inter Digital Transducer, hereinafter referred to as IDT) having interdigital electrodes that are interleaved with each other. Examples of combinations of the IDTs include types such as a longitudinally coupled resonator type, a laterally coupled resonator type, a transversal type, a ladder type, and a lattice type.

携帯電話の小型化に伴うSAWデバイスの小型化要求に対応するために、チップ状に形成されたSAW素子のパッケージヘの接続では、従来のようにワイヤボンディング接続ではなく、Auバンプによるバンプ接続が採用されている。   In order to meet the demand for miniaturization of SAW devices due to the miniaturization of mobile phones, the connection of SAW elements formed in a chip shape to a package is not a wire bonding connection as in the prior art, but a bump connection using Au bumps. It has been adopted.

このAuバンプは、チップ状のSAW素子の圧電基板面に形成された電極パッド上に対し、Auワイヤの先端部に形成されたボールを超音波の印加により圧着し、その後、ボールの基端部分からAuワイヤを切断して、形成されている。   The Au bump is formed by crimping a ball formed at the tip of the Au wire to the electrode pad formed on the piezoelectric substrate surface of the chip-like SAW element by applying ultrasonic waves, and then the base end portion of the ball The Au wire is cut from the wire.

Auバンプが形成される電極パッドの層構造に関する先行技術としては、特許文献1が挙げられる。特許文献1には、電極パッドの層構成として、素子基板側から、Alより形成される下層電極と、中間電極(NiCr層と、Al層と、Ti層とからなる)と、Alより形成される上層電極とを有するものが開示されている。   Patent document 1 is mentioned as a prior art regarding the layer structure of the electrode pad in which Au bump is formed. In Patent Document 1, as the electrode pad layer structure, a lower electrode formed of Al, an intermediate electrode (consisting of a NiCr layer, an Al layer, and a Ti layer) and Al are formed from the element substrate side. And an upper layer electrode are disclosed.

この電極パッドを上記層構成にて形成する理由は、熱衝撃や落下衝撃によりSAWデバイスの圧電基板にクラックや割れが発生する問題があり、上記層構成の下部電極及び上部電極と中間電極の材質、さらに中間電極の厚みを適正な値にすることによって、上記クラックや割れの発生を防止できるからである。ここで、下部電極は、IDTと同時形成する必要があるため、その厚みを自由に変更できないものである。
特開2001−313305号公報(公開日:2001年11月9日)
The reason why this electrode pad is formed with the above layer configuration is that there is a problem that cracks and cracks occur in the piezoelectric substrate of the SAW device due to thermal shock and drop impact. Further, by making the thickness of the intermediate electrode an appropriate value, the occurrence of the cracks and cracks can be prevented. Here, since it is necessary to form the lower electrode simultaneously with the IDT, the thickness of the lower electrode cannot be freely changed.
JP 2001-313305 A (publication date: November 9, 2001)

しかしながら、上記のようなSAWデバイスに対して、熱衝撃、或いは落下衝撃を加えると、SAWデバイスといった電子部品におけるAlの電極パッド層とAuバンプとの接合部分にて接合破壊が生じる場合があるという不具合が発生している。   However, when a thermal shock or a drop impact is applied to the SAW device as described above, there is a case where a joint failure may occur at a joint portion between an Al electrode pad layer and an Au bump in an electronic component such as a SAW device. A problem has occurred.

本発明の目的は、小型化できるバンプボンディングを用いると共に、歩留りや経時的な特性の安定性を向上できるSAW素子といった電子部品素子、電子部品及び通信機を提供することである。   An object of the present invention is to provide an electronic component element such as a SAW element, an electronic component, and a communication device that can use bump bonding that can be miniaturized and can improve the yield and stability of characteristics over time.

本発明者らは、上記不具合について鋭意検討したところ、接合破壊の発生は、接合の拡散径(Auバンプ下で、AuAl系合金が形成されている円形の部分の直径)が小さく接合面積が不十分であることに起因することを見出し、本発明を完成するに至った。   The present inventors diligently studied the above-mentioned problems. As a result, the occurrence of joint failure is caused by a small joint diffusion diameter (a diameter of a circular portion where the AuAl-based alloy is formed under the Au bump) and a small joint area. The inventors have found that this is sufficient, and have completed the present invention.

本発明の電子部品素子は、以上の課題を解決するために、基板と、前記基板上に形成された電子機能部と、前記電子機能部に接続された電極パッドと、前記電極パッド上に形成されたAuバンプとを有し、前記電極パッドにおける、Auバンプと当接する最上層が3軸配向Al膜からなっていることを特徴としている。   In order to solve the above problems, an electronic component element according to the present invention is formed on a substrate, an electronic function unit formed on the substrate, an electrode pad connected to the electronic function unit, and the electrode pad. The uppermost layer in contact with the Au bump in the electrode pad is made of a triaxially oriented Al film.

上記構成によれば、Auバンプと当接する最上層を3軸配向Al膜としたので、上記最上層の層硬度を小さくでき、Auバンプと3軸配向Al膜からなる最上層との接合部分での接合の拡散径(Auバンプ下で、AuAl系合金が形成されている円形の部分の直径)を、従来と比べて大きくすることができる。   According to the above configuration, since the uppermost layer in contact with the Au bump is a triaxially oriented Al film, the layer hardness of the uppermost layer can be reduced, and at the joint portion between the Au bump and the uppermost layer made of the triaxially oriented Al film. The diffusion diameter of the bonding (the diameter of the circular portion where the AuAl-based alloy is formed under the Au bump) can be made larger than in the past.

これにより、上記構成は、接合面積の増大化によって、上記接合強度を向上でき、耐熱衝撃性や、耐落下衝撃性を改善でき、製造時の歩留りや、経時的な特性安定性を向上させることが可能となる。   As a result, the above structure can improve the bonding strength by increasing the bonding area, improve the thermal shock resistance and the drop impact resistance, and improve the yield during manufacturing and the stability of characteristics over time. Is possible.

上記電子部品素子では、前記電極パッドは、最上層の下層に拡散バリア層が設けられていることが好ましい。上記電子部品素子においては、前記電極パッドは、さらに、基板と拡散バリア層との間に、基板側から、下層電極層と、接着層と、応力緩和層とを有していることが望ましい。   In the electronic component element, it is preferable that a diffusion barrier layer is provided in the lowermost layer of the electrode pad. In the electronic component element, the electrode pad preferably further includes a lower electrode layer, an adhesive layer, and a stress relaxation layer from the substrate side between the substrate and the diffusion barrier layer.

上記電子部品素子では、前記拡散バリア層は、Tiからなっていてもよい。上記電子部品素子においては、前記拡散バリア層の層厚が60nm以上であることが好ましい。上記構成によれば、拡散バリア層の層厚を60nm以上に設定することで、拡散バリア層上での3軸配向Al膜の形成を確実化できる。   In the electronic component element, the diffusion barrier layer may be made of Ti. In the electronic component element, it is preferable that the diffusion barrier layer has a thickness of 60 nm or more. According to the above configuration, the formation of the triaxially oriented Al film on the diffusion barrier layer can be ensured by setting the thickness of the diffusion barrier layer to 60 nm or more.

上記電子部品素子においては、前記基板は、圧電基板であり、前記電子機能部は、該圧電基板上に形成されたくし型電極部であってもよい。   In the electronic component element, the substrate may be a piezoelectric substrate, and the electronic function unit may be a comb-shaped electrode unit formed on the piezoelectric substrate.

本発明の電子部品は、前記課題を解決するために、上記の何れかに記載の電子部品素子と、前記Auバンプに対応した位置に外部電極が形成されたパッケージとを有していることを特徴としている。   In order to solve the above-described problems, an electronic component according to the present invention includes any one of the electronic component elements described above and a package in which an external electrode is formed at a position corresponding to the Au bump. It is a feature.

上記構成によれば、該電極パッド及び外部電極を互いに接続するAuバンプを設けたことで、基板の表面に対向した面積内に外部電極を形成できるから、外部電極を基板の表面に対向した面積外に設ける必要がある従来のワイヤボンディングによる電子部品と比べて、小型化が可能となる。   According to the above configuration, by providing the Au bump that connects the electrode pad and the external electrode to each other, the external electrode can be formed within the area facing the surface of the substrate. As compared with the conventional electronic parts by wire bonding that need to be provided outside, the size can be reduced.

また、上記構成は、本発明に係る電子部品素子を有しているので、前述したように、接合面積の増大化によって、上記接合強度を向上でき、耐熱衝撃性や、耐落下衝撃性を改善できて、製造時の歩留りや、経時的な特性安定性を向上させることが可能となる。   In addition, since the above configuration includes the electronic component element according to the present invention, as described above, the bonding strength can be improved by increasing the bonding area, and the thermal shock resistance and the drop impact resistance can be improved. Thus, it is possible to improve the yield during manufacturing and the stability of characteristics over time.

本発明の通信機は、前記課題を解決するために、上記の何れかに記載の電子部品素子、又は上記電子部品を備えたことを特徴としている。   In order to solve the above-mentioned problem, a communication device according to the present invention includes any one of the electronic component elements described above or the electronic component.

上記構成によれば、上記の何れかに記載の電子部品素子、又は上記電子部品を備えたことにより、小型化を図ることができると共に、耐熱衝撃性や、耐落下衝撃性を改善できて、製造時の歩留りや、経時的な特性安定性を向上させることが可能となる。   According to the above configuration, by providing the electronic component element according to any of the above, or the electronic component, it is possible to reduce the size and improve the thermal shock resistance and the drop impact resistance, It becomes possible to improve the yield at the time of manufacture and the stability of characteristics over time.

本発明の電子部品素子は、以上のように、基板と、前記基板上に形成された電子機能部と、前記電子機能部に接続された電極パッドと、前記電極パッド上に形成されたAuバンプとを有し、前記電極パッドにおける、Auバンプと当接する最上層が3軸配向Al膜からなっている構成である。   As described above, the electronic component element according to the present invention includes a substrate, an electronic function unit formed on the substrate, an electrode pad connected to the electronic function unit, and an Au bump formed on the electrode pad. The uppermost layer in contact with the Au bump in the electrode pad is composed of a triaxially oriented Al film.

それゆえ、上記構成は、Auバンプと当接する最上層を3軸配向Al膜としたので、上記最上層の層硬度を小さくでき、Auバンプと3軸配向Al膜からなる最上層との接合部分での接合の拡散径を従来と比べて大きくすることができる。   Therefore, in the above configuration, since the uppermost layer in contact with the Au bump is a triaxially oriented Al film, the layer hardness of the uppermost layer can be reduced, and the junction between the Au bump and the uppermost layer made of the triaxially oriented Al film. It is possible to increase the diffusion diameter of bonding at the conventional level.

これにより、上記構成は、接合面積の増大化によって、上記接合強度を向上でき、耐熱衝撃性や、耐落下衝撃性を改善できて、製造時の歩留りや、経時的な特性安定性を向上させることが可能となるという効果を奏する。   As a result, the above configuration can improve the bonding strength by increasing the bonding area, improve the thermal shock resistance and the drop impact resistance, and improve the yield at the time of manufacture and the characteristic stability over time. There is an effect that it becomes possible.

本発明の実施の各形態について図1ないし図12に基づいて説明すれば、以下の通りである。   Each embodiment of the present invention will be described below with reference to FIGS.

本発明の電子部品素子としてのSAW素子においては、図2に示すように、圧電基板1の表面上に、複数、例えば2個の各IDT(電子機能部)2、2がそれぞれ形成されている。各IDT2は、圧電基板1の表面上にてSAWの振動を入力された電気信号により発生させ、伝搬してくるSAWを検出して電気信号に変換して出力してフィルタ機能を発揮するものである。本実施の形態では、説明や図面作成上の都合により、圧電基板1上に2個の各IDT2を形成した例を挙げたが、特に上記の数に限定されるものではない。圧電基板1としては、LiTaO3、LiNbO3、又は水晶などの圧電基板が挙げられる
また、圧電基板1上には、図1に示すように、外部である配線基板(図示せず)との電気的導通及び機械的な接続を図るための複数の各電極パッド3と、各IDT2と各電極パッド3とをそれぞれ接続する引き回しの各配線パターン4とが形成されている。
In the SAW element as the electronic component element of the present invention, as shown in FIG. 2, a plurality of, for example, two IDTs (electronic function units) 2, 2 are formed on the surface of the piezoelectric substrate 1, respectively. . Each IDT 2 generates a SAW vibration on the surface of the piezoelectric substrate 1 by an inputted electric signal, detects the propagating SAW, converts it into an electric signal, and outputs it to exert a filter function. is there. In the present embodiment, an example in which two IDTs 2 are formed on the piezoelectric substrate 1 is given for convenience of explanation and drawing creation. However, the number is not particularly limited to the above. Examples of the piezoelectric substrate 1 include a piezoelectric substrate such as LiTaO 3 , LiNbO 3 , or quartz. On the piezoelectric substrate 1, as shown in FIG. 1, electrical connection with an external wiring substrate (not shown) is possible. A plurality of electrode pads 3 for achieving electrical continuity and mechanical connection, and respective wiring patterns 4 for connecting the IDTs 2 and the electrode pads 3 are formed.

各IDT2、各電極パッド3の最下層である第一層3a及び各配線パターン4は、アルミニウム(Al)とチタン(Ti)とを主とする多層構造配線により、真空蒸着法、スパッタリング法あるいはメッキ法によって形成されている。本実施の形態では、上記多層構造配線として、圧電基板1側にTi層を配し、そのTi層上にAl層を配したものを用いた。このような多層構造配線により、配線抵抗を低減できる。上記多層構造配線の第一層3aの厚さは、Ti層とAl層との合計で400nm程度に設定されている。上記Ti層の厚さは上記合計の1割程度に設定されていればよい。   Each IDT 2, the first layer 3 a that is the lowermost layer of each electrode pad 3, and each wiring pattern 4 are made of a multilayer structure wiring mainly composed of aluminum (Al) and titanium (Ti), and are vacuum-deposited, sputtering, or plated. Formed by law. In the present embodiment, as the multilayer structure wiring, a Ti layer is disposed on the piezoelectric substrate 1 side and an Al layer is disposed on the Ti layer. Such multi-layered wiring can reduce wiring resistance. The thickness of the first layer 3a of the multilayer wiring is set to about 400 nm in total of the Ti layer and the Al layer. The thickness of the Ti layer may be set to about 10% of the total.

上記電極パッド3は、第一層3a上に、接着層(コンタクトメタル)3b、応力緩和層3c、拡散バリア層3d及び接合性改善層3eが、この順にて積層されて形成されている。接着層3b、応力緩和層3c、拡散バリア層3d及び接合性改善層3eの形成は、真空蒸着法、スパッタリング法あるいはメッキ法が用いられている。   The electrode pad 3 is formed by laminating an adhesive layer (contact metal) 3b, a stress relaxation layer 3c, a diffusion barrier layer 3d, and a bonding improvement layer 3e in this order on the first layer 3a. For the formation of the adhesive layer 3b, the stress relaxation layer 3c, the diffusion barrier layer 3d, and the bondability improving layer 3e, a vacuum deposition method, a sputtering method or a plating method is used.

接着層3bは、Alからなる第一層3aと、第一層3aとは別体にて形成されるAlからなる応力緩和層3cとの接合性向上を目的としたものであり、接合上有害な相を生成しない元素である、Ni、Cr、及びTiからなる群から選択された少なくとも一つであればよいが、本実施の形態では、NiCr合金が用いられている。   The adhesive layer 3b is intended to improve the bondability between the first layer 3a made of Al and the stress relaxation layer 3c made of Al which is formed separately from the first layer 3a, and is detrimental to bonding. In this embodiment, a NiCr alloy is used, although at least one selected from the group consisting of Ni, Cr, and Ti, which is an element that does not generate a simple phase, may be used.

応力緩和層3cは、電気伝導性を有し、応力緩和層3cに当接する上下の各層より硬度が小さいものであればよいが、本実施の形態においては、他層にAlを用いており、その製造装置を兼用できる製造の容易さにより、Alからなっている。   The stress relaxation layer 3c has electrical conductivity and may have a lower hardness than the upper and lower layers in contact with the stress relaxation layer 3c, but in the present embodiment, Al is used for the other layers, It is made of Al due to the ease of manufacturing that can also be used as the manufacturing apparatus.

拡散バリア層3dは、後述するAuバンプ5のAu成分が下層の接着層3bに拡散することを防止して接合強度を維持するためのものであればよいが、本実施の形態では、Tiからなっている。また、Tiが拡散バリア層3dとして機能することでAuAlNiCrという脆い合金の形成を抑制できることにより、接合信頼性をさらに向上できる。さらに、拡散バリア層3dは、その上のAl層である接合性改善層3eの配向性を制御、つまり向上させるための配向性制御層としての機能も備えている。   The diffusion barrier layer 3d only needs to prevent the Au component of the Au bump 5 described later from diffusing into the lower adhesive layer 3b and maintain the bonding strength. In this embodiment, the diffusion barrier layer 3d is made of Ti. It has become. Further, since Ti functions as the diffusion barrier layer 3d, the formation of a brittle alloy called AuAlNiCr can be suppressed, so that the bonding reliability can be further improved. Furthermore, the diffusion barrier layer 3d also has a function as an orientation control layer for controlling, that is, improving the orientation of the bondability improving layer 3e, which is an Al layer thereon.

接合性改善層3eは、3軸配向膜(エピタキシャルAl層、単結晶Al層とも呼ばれる)となるように配向性が、上記拡散バリア層3dにより制御されたAl層である。Auバンプ5に当接する接合性改善層3eを3軸配向膜とすることで、接合性改善層3eの膜硬度を小さくできて後述するように接合性改善層3eとAuバンプ5との間での接合性を改善できる。   The bondability improving layer 3e is an Al layer whose orientation is controlled by the diffusion barrier layer 3d so as to be a triaxially oriented film (also called an epitaxial Al layer or a single crystal Al layer). By making the bondability improving layer 3e in contact with the Au bump 5 a triaxially oriented film, the film hardness of the bondability improving layer 3e can be reduced, and between the bondability improving layer 3e and the Au bump 5 as will be described later. Can improve the bondability.

なお、接合性改善層3eを3軸配向膜とする他の手段としては、接合性改善層3eのAl層の成膜時における真空度を10-4Pa以下にすることが挙げられる。さらに、他の手段としては、接合性改善層3eのAl層の成膜レートを2.0nm/秒以上に大きくすることが挙げられる。 In addition, as another means for using the bondability improving layer 3e as a triaxially oriented film, the degree of vacuum at the time of forming the Al layer of the bondability improving layer 3e can be 10 −4 Pa or less. Furthermore, as another means, the film forming rate of the Al layer of the bondability improving layer 3e can be increased to 2.0 nm / second or more.

このようなSAW素子においては、各電極パッド3を用いたフリップチップボンディングによりパッケージや通信機の配線基板に取り付けられて使用されるため、各電極パッド3上にAuバンプ5がそれぞれボールボンディング法により形成されている。Auバンプ5の素材は、Au単独、又はAuを主成分(Auが50モル%以上)とする合金である。   In such a SAW element, since it is used by being attached to a wiring board of a package or a communication device by flip chip bonding using each electrode pad 3, Au bumps 5 are respectively formed on each electrode pad 3 by a ball bonding method. Is formed. The material of the Au bump 5 is Au alone or an alloy containing Au as a main component (Au is 50 mol% or more).

以下に、図3に示すように、上記SAW素子を、フリップチップボンディングによりパッケージ6の配線基板6aに取り付けて、SAWデバイスを形成した例について説明する。   Hereinafter, an example in which the SAW element is attached to the wiring board 6a of the package 6 by flip chip bonding to form a SAW device as shown in FIG.

上記パッケージ6は、複数のセラミックまたは樹脂を積層することにより凹部形状(有底箱状)に形成されている。つまり、上記パッケージ6は、略長方形板状の配線基板6aの各周辺からそれぞれ立設された各側壁部6bと、配線基板6aと各側壁部6bとにより形成されるキャビティ部6cを覆って封止するためのキャップ部6dと、各側壁部6bとキャップ部6dとの間を封止する封止部6eとを備えている。   The package 6 is formed in a concave shape (bottomed box shape) by laminating a plurality of ceramics or resins. In other words, the package 6 covers and seals the side walls 6b erected from the periphery of the substantially rectangular plate-like wiring board 6a and the cavity 6c formed by the wiring board 6a and the side walls 6b. The cap part 6d for stopping and the sealing part 6e which seals between each side wall part 6b and the cap part 6d are provided.

キャップ部6dは、Fe−Ni合金やFe等を含む合金からなる金属板または、耐熱性に優れた樹脂からなり、その表面に必要に応じてメッキ処理が施されたものである。封止部6eの素材としては、ろう材やエポキシ樹脂などの封止用樹脂が挙げられる。   The cap portion 6d is made of a metal plate made of an Fe-Ni alloy, an alloy containing Fe, or the like, or a resin having excellent heat resistance, and the surface thereof is plated as necessary. Examples of the material of the sealing portion 6e include a sealing resin such as a brazing material and an epoxy resin.

また、上記パッケージ6には、図4(a)及び図4(b)にも示すように、キャビティ部6cに面した、配線基板6aの底面6f上に、パッケージ内電極パターン6g、6hがそれぞれAl層又はTi下地層/Al層により形成されている。パッケージ内電極パターン6gは、入出力用パッドであり、パッケージ内電極パターン6hは、アース用パッドである。また、本実施の形態では、パッケージ内電極パターン6g、6hは、SAW素子に対して、外部電極として機能するものである。   In addition, as shown in FIGS. 4A and 4B, the package 6 includes in-package electrode patterns 6g and 6h on the bottom surface 6f of the wiring board 6a facing the cavity 6c. It is formed of an Al layer or a Ti underlayer / Al layer. The in-package electrode pattern 6g is an input / output pad, and the in-package electrode pattern 6h is a ground pad. In the present embodiment, the in-package electrode patterns 6g and 6h function as external electrodes with respect to the SAW element.

その上、パッケージ6においては、配線基板6aの外表面6iにさらに外部との電気的な接続のための電極端子6jが複数形成されている。各電極端子6jは、電極用金属、例えばAl、Au、Ag、Cu、又はそれらの合金や積層構造体からなり、また、パッケージ内電極パターン6g、6hとそれぞれ配線基板6a内の図示しない配線により電気的に接続されている。   In addition, in the package 6, a plurality of electrode terminals 6j for electrical connection with the outside are further formed on the outer surface 6i of the wiring board 6a. Each electrode terminal 6j is made of an electrode metal, for example, Al, Au, Ag, Cu, or an alloy or a laminated structure thereof, and is formed by electrode patterns 6g and 6h in the package and wirings (not shown) in the wiring board 6a. Electrically connected.

次に、Auバンプ5を各電極パッド3上にそれぞれ取り付けたこのようなSAW装置を、上記パッケージ6に実装する方法を説明する。まず、図3及び図4に示すように、各電極パッド3に対応した位置に形成されているパッケージ内電極パターン6g、6hを備えたパッケージ6に対し、Auバンプ5を介してSAW装置を載置する。このとき、上記SAW装置は、その各IDT2の形成面がパッケージ内電極パターン6g、6h、つまり配線基板6aの底面6fに面していることになる。   Next, a method of mounting such a SAW device in which the Au bumps 5 are respectively attached to the electrode pads 3 on the package 6 will be described. First, as shown in FIGS. 3 and 4, the SAW device is mounted on the package 6 having the in-package electrode patterns 6 g and 6 h formed at positions corresponding to the electrode pads 3 through the Au bumps 5. Put. At this time, in the SAW device, the formation surface of each IDT 2 faces the in-package electrode patterns 6g and 6h, that is, the bottom surface 6f of the wiring board 6a.

続いて、上記SAW素子に対し、押圧力、熱及び超音波の少なくとの一つを印加する。これにより、図5に示すように、Auバンプ5の一部と接合性改善層3eの一部とが互いに融着して、Au−Al拡散層5a、5bを形成する。Au−Al拡散層5aは、主にAu4Alからなっている。Au−Al拡散層5bは、Au5Al2からなっている。このようなAu−Al拡散層5a、5bの形成によって、上記SAW装置は、Auバンプ5により電気的かつ機械的に接続されてパッケージ6内に実装される。 Subsequently, at least one of pressing force, heat and ultrasonic waves is applied to the SAW element. As a result, as shown in FIG. 5, a part of the Au bump 5 and a part of the bondability improving layer 3e are fused together to form Au—Al diffusion layers 5a and 5b. The Au—Al diffusion layer 5a is mainly made of Au 4 Al. The Au—Al diffusion layer 5b is made of Au 5 Al 2 . By forming such Au—Al diffusion layers 5 a and 5 b, the SAW device is electrically and mechanically connected by the Au bump 5 and mounted in the package 6.

その後、上記パッケージ6に対し、キャビティ部6c内を封止するように、封止部6eによりキャップ部6dが取り付けられて電子部品としてのSAWデバイスが得られる。   Thereafter, a cap part 6d is attached to the package 6 by the sealing part 6e so as to seal the inside of the cavity part 6c, and a SAW device as an electronic component is obtained.

このようなSAW素子やSAWデバイスにおいて、電極パッド3の最上層である接合性改善層3eを3軸配向膜とすることの効果についてX線回折法(XRD)に基づき調べた。すなわち、接合性改善層3eのAl(111)におけるX線回折線(ロッキングカーブ)の半値幅と、膜硬度を示す塑性変形量との関係を調べた。上記塑性変形量は、ダイヤモンド圧子(針)を膜に押し当て、膜に残った圧子の痕(塑性変形量)を計測するSPM硬度測定法を用いた。その結果を図6に示した。   In such a SAW element or SAW device, the effect of using the bonding improvement layer 3e, which is the uppermost layer of the electrode pad 3, as a triaxially oriented film was examined based on an X-ray diffraction method (XRD). That is, the relationship between the half width of the X-ray diffraction line (rocking curve) in Al (111) of the bondability improving layer 3e and the amount of plastic deformation indicating the film hardness was examined. The amount of plastic deformation used was an SPM hardness measurement method in which a diamond indenter (needle) was pressed against the film and the indenter trace (plastic deformation amount) remaining on the film was measured. The results are shown in FIG.

図6の結果は、調べた各接合性改善層3eがいずれも3軸配向膜を示すデータとなっており、本発明の範囲内であるが、半値幅が2°以下であればより好ましいことを示しており、配向性が良いほど、膜硬度が小さくなって接合性が良いことを示している。   The results in FIG. 6 are data indicating that each of the bonding improvement layers 3e examined is a triaxially oriented film, and is within the scope of the present invention, but it is more preferable that the half width is 2 ° or less. The better the orientation, the smaller the film hardness and the better the bondability.

なお、拡散バリア層のTiの厚さが、10nm〜50nmの場合、後述するように、1軸配向となり、その場合の半値幅は2°〜4°、塑性変形量は10nm〜18nmと膜硬度が3軸配向の場合より大きいことがわかった。   When the Ti thickness of the diffusion barrier layer is 10 nm to 50 nm, as will be described later, it becomes uniaxial orientation, in which case the full width at half maximum is 2 ° to 4 °, and the plastic deformation amount is 10 nm to 18 nm. Was found to be greater than in the case of triaxial orientation.

次に、拡散バリア層のTiの厚さを、200nm、100nm、60nm、50nm、0と、種々変化させ、その上に接合性改善層3eであるAl層を形成して、そのAl層のXRDによるAl(200)極点を調べた。それらの結果を図7ないし図11にそれぞれ示した。図7はTiの厚さが200nmの場合、図8はTiの厚さが100nmの場合、図9はTiの厚さが60nmの場合、図10はTiの厚さが50nmの場合、図11はTiの厚さが0つまり、NiCr層である接着層3b上にAl層を形成した場合を示す。   Next, the thickness of Ti of the diffusion barrier layer is variously changed to 200 nm, 100 nm, 60 nm, 50 nm, and 0, and an Al layer as the bonding improvement layer 3e is formed thereon, and the XRD of the Al layer is formed. The Al (200) pole was investigated. The results are shown in FIGS. 7 shows a case where the thickness of Ti is 200 nm, FIG. 8 shows a case where the thickness of Ti is 100 nm, FIG. 9 shows a case where the thickness of Ti is 60 nm, and FIG. 10 shows a case where the thickness of Ti is 50 nm. Indicates a case where the thickness of Ti is 0, that is, an Al layer is formed on the adhesive layer 3b which is a NiCr layer.

これらの結果から、拡散バリア層3dのTi層の厚さが200nm、100nm、60nmでは、その上に形成したAl層が3軸配向していることを示す6回対称パターン(配向性が良いほどクリアな図形が得られる)がそれぞれ得られることがわかる(図7ないし図9参照)。また、Ti層の厚さが50nmにおいては、その上に形成したAl層が1軸配向していることを示すリング状の図形を示す結果が得られていることがわかる(図10参照)。さらに、Ti層の厚さゼロでは、無配向を示していることがわかる(図11参照)。また、上記結果から、拡散バリア層3dのTi層の層厚を60nm以上とすることが好ましいことがわかる。   From these results, when the thickness of the Ti layer of the diffusion barrier layer 3d is 200 nm, 100 nm, and 60 nm, a six-fold symmetrical pattern indicating that the Al layer formed thereon is triaxially oriented (the better the orientation, It can be seen that a clear graphic is obtained (see FIGS. 7 to 9). It can also be seen that when the thickness of the Ti layer is 50 nm, a result showing a ring-shaped figure indicating that the Al layer formed thereon is uniaxially oriented is obtained (see FIG. 10). Furthermore, it can be seen that when the thickness of the Ti layer is zero, no orientation is indicated (see FIG. 11). Further, the above results show that the thickness of the Ti layer of the diffusion barrier layer 3d is preferably 60 nm or more.

ところで、特許文献1の第44段落に、第2実施例として、素子基板側から、厚さ100〜400nm程度のAlから成る下部電極と、中間電極(厚さ50nmのNiCr層と、厚さ1μmのAl層と、厚さ50nmのTi層から成る)と、1μm程度のAlからなる上部電極を有する、層構成が示されている。   By the way, in the 44th paragraph of Patent Document 1, as a second embodiment, from the element substrate side, a lower electrode made of Al having a thickness of about 100 to 400 nm, an intermediate electrode (a NiCr layer having a thickness of 50 nm, and a thickness of 1 μm). A layer structure is shown having an upper electrode made of about 1 μm of Al) and a Ti layer with a thickness of 50 nm.

この特許文献1に対して、本発明は、電極パッド3の最上層である接合性改善層3eのAl層を3軸配向膜に設定することにより相違している。3軸配向のAl層は膜硬度が小さくなるので、Auバンプ5と電極パッド3の接合性改善層3eであるAl層との拡散径を広くでき、耐熱衝撃性や耐落下衝撃性を改善することが可能となる。   The present invention is different from Patent Document 1 in that the Al layer of the bondability improving layer 3e, which is the uppermost layer of the electrode pad 3, is set as a triaxially oriented film. Since the triaxially oriented Al layer has low film hardness, the diffusion diameter between the Au bump 5 and the Al layer which is the bonding improvement layer 3e of the electrode pad 3 can be widened, and the thermal shock resistance and the drop impact resistance are improved. It becomes possible.

そこで、本発明に係るSAW素子と、従来例(特許文献1)とについて、それぞれ、例えば、2.5×3.0×0.65mmnパッケージのデュアルSAWフィルタを下記の検体個数ずつ作製し、それらの耐落下衝撃性、耐熱衝撃性を試験して、比較した。   Therefore, for the SAW element according to the present invention and the conventional example (Patent Document 1), for example, dual SAW filters of 2.5 × 3.0 × 0.65 mmn package are prepared for each of the following specimens, respectively. The drop impact resistance and thermal shock resistance were tested and compared.

まず、それらの試験方法は、封止熱最高到達温度340℃、落下1.0m×30回、リフロー260℃×5回に対して、接合異常の発生率(異常発生個数/検体個数)は、本発明のSAW素子の拡散バリア層3dとしてのTi層の厚さ100nmでは、0/1187個、従来例のTi層の厚さ50nmでは、1個/1195個となっていた。よって、本発明は、異常の発生が抑制されて、耐落下衝撃性、耐熱衝撃性に優れていることがわかる。   First, those test methods are as follows. The maximum rate of sealing heat reaching 340 ° C., dropping 1.0 m × 30 times, reflow 260 ° C. × 5 times, When the thickness of the Ti layer as the diffusion barrier layer 3d of the SAW element of the present invention is 100 nm, 0/1187, and when the thickness of the conventional Ti layer is 50 nm, the number is 1/1195. Therefore, it can be seen that the present invention is excellent in drop impact resistance and thermal shock resistance because the occurrence of abnormality is suppressed.

また、本発明においては、封止工程における最高到達温度340℃、落下1.0m×115回、リフロー260℃×15回でも問題ないことを確認しており(0/1189個)、耐落下衝撃性、耐熱衝撃性に優れていることがわかる。   Further, in the present invention, it has been confirmed that there is no problem even when the maximum temperature reached 340 ° C. in the sealing process, dropping 1.0 m × 115 times, and reflowing 260 ° C. × 15 times (0/1189 pieces). It can be seen that it has excellent heat resistance and thermal shock resistance.

また、上記試験に使用した本発明のSAW素子の電極パッド3における層構成の各層の厚みは、基板側から、Alが387nm、NiCrが200nm、Alが100nm、Tiが100nm、Alが840nmである。従来例の電極パッドにおける層構成の各層の厚みは、基板側から、Alが387nm,NiCrが200nm、Alが100nm、Tiが50nm、Alが840nmである。   Moreover, the thickness of each layer of the layer structure in the electrode pad 3 of the SAW element of the present invention used in the above test is 387 nm for Al, 200 nm for NiCr, 100 nm for Al, 100 nm for Ti, 100 nm for Ti, and 840 nm for Al from the substrate side. . The thickness of each layer of the layer structure in the electrode pad of the conventional example is 387 nm for Al, 200 nm for NiCr, 100 nm for Al, 50 nm for Ti, and 840 nm for Al from the substrate side.

言い換えると、従来例における落下衝撃及び熱衝撃によるAuバンプとAlパッド層接合の破壊モードは、AuバンプとAlパッド層接合層のはがれである。この原因は、上層Al層が硬いためAuAl拡散径が小さくなったためである。このはがれの不都合は、本発明の接合性改善層3eであるAl層を3軸配向Al膜とすると、上記の各結果から上記Al層が塑性変形されやすいことにより、抑制されることがわかる。   In other words, the destruction mode of the bonding between the Au bump and the Al pad layer due to the drop impact and the thermal shock in the conventional example is peeling of the Au bump and the Al pad layer bonding layer. This is because the upper Al layer is hard and the AuAl diffusion diameter is reduced. This inconvenience of peeling is suppressed when the Al layer which is the bondability improving layer 3e of the present invention is a triaxially oriented Al film, because the Al layer is easily plastically deformed from the above results.

次に、上記実施の形態に記載のSAW素子又はSAWデバイスを用いた通信機について図12に基づき説明する。上記通信機100は、受信を行うレシーバ側(Rx側)として、アンテナ101、アンテナ共用部/RFTopフィルタ102、アンプ103、Rx段間フィルタ104、ミキサ105、1stIFフィルタ106、ミキサ107、2ndIFフィルタ108、1st+2ndローカルシンセサイザ111、TCXO(temperature compensated crystal oscillator(温度補償型水晶発振器))112、デバイダ113、ローカルフィルタ114を備えて構成されている。   Next, a communication device using the SAW element or the SAW device described in the above embodiment will be described with reference to FIG. The communication device 100 includes an antenna 101, an antenna sharing unit / RFTop filter 102, an amplifier 103, an Rx interstage filter 104, a mixer 105, a 1st IF filter 106, a mixer 107, and a 2nd IF filter 108 as a receiver side (Rx side) that performs reception. 1st + 2nd local synthesizer 111, TCXO (temperature compensated crystal oscillator) 112, divider 113, and local filter 114 are provided.

Rx段間フィルタ104からミキサ105へは、図12に二本線で示したように、バランス性を確保するために各平衡信号にて送信することが好ましい。   It is preferable to transmit from the Rx interstage filter 104 to the mixer 105 by each balanced signal in order to ensure balance, as shown by the double line in FIG.

また、上記通信機100は、送信を行うトランスミッタ側(Tx側)として、上記アンテナ101および上記アンテナ共用部/RFTopフィルタ102を共用するとともに、TxIFフィルタ121、ミキサ122、Tx段間フィルタ123、アンプ124、カプラ125、アイソレータ126、APC(automatic power control(自動出力制御))127を備えて構成されている。   The communication device 100 shares the antenna 101 and the antenna sharing unit / RFTop filter 102 as a transmitter side (Tx side) that performs transmission, and also includes a TxIF filter 121, a mixer 122, a Tx interstage filter 123, and an amplifier. 124, a coupler 125, an isolator 126, and an APC (automatic power control) 127.

そして、上記のRx段間フィルタ104、1stIFフィルタ106、TxIFフィルタ121、Tx段間フィルタ123には、上述した本実施の形態に記載のSAW素子又はSAWデバイスが好適に利用できる。   As the Rx interstage filter 104, the 1stIF filter 106, the TxIF filter 121, and the Tx interstage filter 123, the SAW element or the SAW device described in the present embodiment can be preferably used.

本発明にかかるSAW素子又はSAWデバイスは、小型化できると共に、歩留りや経時的な電気特性の安定性を改善できるという優れた特性を有するものである。よって、上記SAW素子又はSAWデバイスを有する本発明の通信機は、小型化でき、かつ、低コスト化や経時的な安定性を向上できるものとなっている。   The SAW element or SAW device according to the present invention has excellent characteristics that it can be miniaturized and can improve yield and stability of electrical characteristics over time. Therefore, the communication device of the present invention having the SAW element or SAW device can be reduced in size, and can be reduced in cost and stability over time.

なお、上記実施の形態では電子部品素子として、SAW素子を用いた例を挙げたが、Auバンプ5によるボンディングを用いるものであれば、本発明を適用でき、例えば半導体素子(電子機能部)である集積回路(LSI)をパッケージしたQFP(Quad Flat Pack-type)にも本発明を適用できる。   In the above-described embodiment, an example in which a SAW element is used as an electronic component element has been described. However, the present invention can be applied as long as bonding using Au bumps 5 is used. For example, in a semiconductor element (electronic function unit) The present invention can also be applied to a QFP (Quad Flat Pack-type) packaged with an integrated circuit (LSI).

また、上記実施の形態に記載のSAW素子やSAWデバイスでは、Auバンプ5を電極パッド3上に、まず形成した例を挙げたが、SAW素子に対する外部電極となるパッケージ内電極パターン6g、6h側にAuバンプ5をまず設けてもよい。   In the SAW element and the SAW device described in the above embodiment, the Au bump 5 is first formed on the electrode pad 3, but the in-package electrode patterns 6 g and 6 h that serve as external electrodes for the SAW element are given. The Au bump 5 may be provided first.

本発明の電子部品素子、電子部品、及び通信機は、小型化を図りながら、歩留りや電気特性の経時的な安定性に優れるから、携帯電話などの通信分野に好適に利用できる。   The electronic component element, the electronic component, and the communication device of the present invention are excellent in the yield and the stability over time of the electrical characteristics while being reduced in size, and thus can be suitably used in the communication field such as a mobile phone.

本発明の電子部品素子としてのSAW素子の要部断面図である。It is principal part sectional drawing of the SAW element as an electronic component element of this invention. 上記SAW素子の平面図である。It is a top view of the said SAW element. 本発明のSAWデバイスの概略断面図である。It is a schematic sectional drawing of the SAW device of this invention. 上記SAWデバイスのパッケージを示し、(a)は要部平面図であり、(b)は要部断面図である。The package of the said SAW device is shown, (a) is a principal part top view, (b) is principal part sectional drawing. 上記SAWデバイスにおける電極パッド及びAuバンプの要部断面図である。It is principal part sectional drawing of the electrode pad and Au bump in the said SAW device. 上記SAWデバイスにおける、電極パッドのAl層(111)の配向性を示すX線回折による回折線(ロッキングカーブ)の半値幅と、上記Al層の硬度を示す塑性変形量との関係を示すグラフである。In the said SAW device, it is a graph which shows the relationship between the half value width of the diffraction line (rocking curve) by X-ray diffraction which shows the orientation of Al layer (111) of an electrode pad, and the plastic deformation amount which shows the hardness of the said Al layer. is there. 上記Al層の下層のTiの厚さが200nmの場合における、上記Al層のXRDによるAl(200)極点の測定結果を示すグラフである。It is a graph which shows the measurement result of the Al (200) pole by XRD of the said Al layer in case the thickness of Ti of the lower layer of the said Al layer is 200 nm. 上記Al層の下層のTiの厚さが100nmの場合における、上記Al層のXRDによるAl(200)極点の測定結果を示すグラフである。It is a graph which shows the measurement result of the Al (200) pole by XRD of the said Al layer in case the thickness of Ti of the lower layer of the said Al layer is 100 nm. 上記Al層の下層のTiの厚さが60nmの場合における、上記Al層のXRDによるAl(200)極点の測定結果を示すグラフである。It is a graph which shows the measurement result of the Al (200) pole by XRD of the said Al layer in case the thickness of Ti of the lower layer of the said Al layer is 60 nm. 上記Al層の下層のTiの厚さが50nmの場合における、上記Al層のXRDによるAl(200)極点の測定結果を示すグラフである。It is a graph which shows the measurement result of the Al (200) pole by XRD of the said Al layer in case the thickness of Ti of the lower layer of the said Al layer is 50 nm. 上記Al層の下層のTiの厚さが0nmの場合における、上記Al層のXRDによるAl(200)極点の測定結果を示すグラフである。It is a graph which shows the measurement result of the Al (200) pole by XRD of the said Al layer in case the thickness of Ti of the lower layer of the said Al layer is 0 nm. 本発明の通信機の要部ブロック図である。It is a principal part block diagram of the communication apparatus of this invention.

符号の説明Explanation of symbols

1:圧電基板(基板)
2:IDT(電子機能部)
3:電極パッド
3e:接合性改善層(3軸配向Al膜)
5:Auバンプ

1: Piezoelectric substrate (substrate)
2: IDT (Electronic Function Unit)
3: Electrode pad 3e: Bondability improving layer (triaxially oriented Al film)
5: Au bump

Claims (8)

基板と、
前記基板上に形成された電子機能部と、
前記電子機能部に接続された電極パッドと、
前記電極パッド上に形成されたAuバンプとを有し、
前記電極パッドにおける、Auバンプと当接する最上層が、3軸配向Al膜からなっていることを特徴とする電子部品素子。
A substrate,
An electronic function unit formed on the substrate;
An electrode pad connected to the electronic function unit;
An Au bump formed on the electrode pad,
An electronic component element, wherein an uppermost layer in contact with the Au bump in the electrode pad is made of a triaxially oriented Al film.
前記電極パッドは、最上層の下層に拡散バリア層が設けられていることを特徴とする請求項1記載の電子部品素子。   The electronic component element according to claim 1, wherein the electrode pad is provided with a diffusion barrier layer below the uppermost layer. 前記電極パッドは、さらに、基板と拡散バリア層との間に、基板側から、下層電極層と、接着層と、応力緩和層とを有していることを特徴とする請求項2記載の電子部品素子。   3. The electron according to claim 2, wherein the electrode pad further includes a lower electrode layer, an adhesive layer, and a stress relaxation layer from the substrate side between the substrate and the diffusion barrier layer. Component element. 前記拡散バリア層は、Tiからなっていることを特徴とする請求項2又は3記載の電子部品素子。   4. The electronic component element according to claim 2, wherein the diffusion barrier layer is made of Ti. 前記拡散バリア層の層厚が60nm以上であることを特徴とする請求項2ないし4の何れか1項に記載の電子部品素子。   5. The electronic component element according to claim 2, wherein the diffusion barrier layer has a layer thickness of 60 nm or more. 前記基板は、圧電基板であり、前記電子機能部は、該圧電基板上に形成されたくし型電極部であることを特徴とする請求項1ないし5の何れか1項に記載の電子部品素子。   6. The electronic component element according to claim 1, wherein the substrate is a piezoelectric substrate, and the electronic function unit is a comb-shaped electrode unit formed on the piezoelectric substrate. 請求項1ないし6の何れか1項に記載の電子部品素子と、
前記Auバンプに対応した位置に外部電極が形成されたパッケージとを有していることを特徴とする電子部品。
The electronic component element according to any one of claims 1 to 6,
An electronic component comprising: a package having an external electrode formed at a position corresponding to the Au bump.
請求項1ないし6の何れか1項に記載の電子部品素子、又は請求項7記載の電子部品を備えたことを特徴とする通信機。

A communication device comprising the electronic component element according to any one of claims 1 to 6 or the electronic component according to claim 7.

JP2004004427A 2004-01-09 2004-01-09 Electronic component element, electronic component, and communication device Expired - Lifetime JP4066952B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004004427A JP4066952B2 (en) 2004-01-09 2004-01-09 Electronic component element, electronic component, and communication device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004004427A JP4066952B2 (en) 2004-01-09 2004-01-09 Electronic component element, electronic component, and communication device

Publications (2)

Publication Number Publication Date
JP2005197595A true JP2005197595A (en) 2005-07-21
JP4066952B2 JP4066952B2 (en) 2008-03-26

Family

ID=34819047

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004004427A Expired - Lifetime JP4066952B2 (en) 2004-01-09 2004-01-09 Electronic component element, electronic component, and communication device

Country Status (1)

Country Link
JP (1) JP4066952B2 (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007097508A1 (en) * 2006-02-20 2007-08-30 Nepes Corporation Semiconductor chip with solder bump suppressing growth of inter-metallic compound and method of frabricating the same
WO2007097507A1 (en) * 2006-02-20 2007-08-30 Nepes Corporation Semiconductor chip with solder bump and method of frabricating the same
KR100830269B1 (en) * 2005-10-12 2008-05-19 엡슨 토요콤 가부시키 가이샤 Piezoelectric device and method for manufacturing the piezoelectric device
JP2008235979A (en) * 2007-03-16 2008-10-02 Matsushita Electric Ind Co Ltd Surface acoustic wave filter
WO2009016906A1 (en) * 2007-07-30 2009-02-05 Murata Manufacturing Co., Ltd. Elastic wave device and method for manufacturing the same
JP2010081086A (en) * 2008-09-24 2010-04-08 Murata Mfg Co Ltd Acoustic wave device and method for manufacturing the same
JP2015170931A (en) * 2014-03-05 2015-09-28 太陽誘電株式会社 Elastic wave device and manufacturing method thereof
WO2015178227A1 (en) * 2014-05-20 2015-11-26 株式会社村田製作所 Elastic wave device and manufacturing method therefor
WO2017212787A1 (en) * 2016-06-07 2017-12-14 株式会社村田製作所 Elastic wave device

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7583162B2 (en) 2005-10-12 2009-09-01 Epson Toyocom Corporation Piezoelectric device and method for manufacturing the piezoelectric device
KR100830269B1 (en) * 2005-10-12 2008-05-19 엡슨 토요콤 가부시키 가이샤 Piezoelectric device and method for manufacturing the piezoelectric device
WO2007097507A1 (en) * 2006-02-20 2007-08-30 Nepes Corporation Semiconductor chip with solder bump and method of frabricating the same
WO2007097508A1 (en) * 2006-02-20 2007-08-30 Nepes Corporation Semiconductor chip with solder bump suppressing growth of inter-metallic compound and method of frabricating the same
JP2008235979A (en) * 2007-03-16 2008-10-02 Matsushita Electric Ind Co Ltd Surface acoustic wave filter
US7868523B2 (en) 2007-07-30 2011-01-11 Murata Manufacturing Co., Ltd. Elastic wave device and method of producing the same
CN101765971A (en) * 2007-07-30 2010-06-30 株式会社村田制作所 Elastic wave device and method for manufacturing the same
WO2009016906A1 (en) * 2007-07-30 2009-02-05 Murata Manufacturing Co., Ltd. Elastic wave device and method for manufacturing the same
JP4973732B2 (en) * 2007-07-30 2012-07-11 株式会社村田製作所 Elastic wave device
EP2728750A1 (en) * 2007-07-30 2014-05-07 Murata Manufacturing Co., Ltd. Elastic wave device and method for manufacturing the same
JP2010081086A (en) * 2008-09-24 2010-04-08 Murata Mfg Co Ltd Acoustic wave device and method for manufacturing the same
US9923539B2 (en) 2014-03-05 2018-03-20 Taiyo Yuden Co., Ltd. Acoustic wave device and method for manufacturing the same
JP2015170931A (en) * 2014-03-05 2015-09-28 太陽誘電株式会社 Elastic wave device and manufacturing method thereof
WO2015178227A1 (en) * 2014-05-20 2015-11-26 株式会社村田製作所 Elastic wave device and manufacturing method therefor
JPWO2015178227A1 (en) * 2014-05-20 2017-04-20 株式会社村田製作所 Elastic wave device and manufacturing method thereof
US10291201B2 (en) 2014-05-20 2019-05-14 Murata Manufacturing Co., Ltd. Elastic wave device and method for manufacturing same
DE112015002360B4 (en) 2014-05-20 2022-02-03 Murata Manufacturing Co., Ltd. Elastic wave device and method for its manufacture
WO2017212787A1 (en) * 2016-06-07 2017-12-14 株式会社村田製作所 Elastic wave device
US11239820B2 (en) 2016-06-07 2022-02-01 Murata Manufacturing Co., Ltd. Acoustic wave device

Also Published As

Publication number Publication date
JP4066952B2 (en) 2008-03-26

Similar Documents

Publication Publication Date Title
US7820468B2 (en) Stack type surface acoustic wave package, and method for manufacturing the same
JP6311724B2 (en) Electronic component module
US7474175B2 (en) Surface acoustic wave device
US7151424B2 (en) Boundary acoustic wave device
JP4460612B2 (en) Surface acoustic wave device and manufacturing method thereof
US8072118B2 (en) Surface acoustic wave device
US8749114B2 (en) Acoustic wave device
JP6183932B2 (en) Reactance filter with a resonator operating on acoustic waves
US20130205586A1 (en) Elastic wave device and method for manufacturing the same
US20130057361A1 (en) Surface acoustic wave device and production method therefor
JP4377500B2 (en) Surface acoustic wave device and method of manufacturing surface acoustic wave device
US20110043078A1 (en) Piezoelectric component and manufacturing method thereof
JP2005167969A (en) Acoustic wave element and manufacturing method for same
JP2007116628A (en) Surface acoustic-wave device and communication apparatus
JP6284811B2 (en) Electronic device and manufacturing method thereof
US6778038B2 (en) Piezoelectric resonant filter, duplexer, and method of manufacturing same
JP4066952B2 (en) Electronic component element, electronic component, and communication device
JP2010136143A (en) Electronic component module
JP3520414B2 (en) Surface acoustic wave device, method of manufacturing the same, and communication device
JP2005051498A (en) Element, device, and duplexer for surface acoustic wave and method for manufacturing surface acoustic wave element
JP4012753B2 (en) Surface acoustic wave device
US20040108560A1 (en) Electronic element, electronic device and communication apparatus
JP3716123B2 (en) Surface acoustic wave device
JP2001102905A (en) Surface acoustic wave device
JP4986540B2 (en) Surface acoustic wave device and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061031

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071231

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110118

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4066952

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110118

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120118

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120118

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130118

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130118

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140118

Year of fee payment: 6

EXPY Cancellation because of completion of term