JP2005191153A - Capacitor and its production process, and semiconductor device - Google Patents
Capacitor and its production process, and semiconductor device Download PDFInfo
- Publication number
- JP2005191153A JP2005191153A JP2003428490A JP2003428490A JP2005191153A JP 2005191153 A JP2005191153 A JP 2005191153A JP 2003428490 A JP2003428490 A JP 2003428490A JP 2003428490 A JP2003428490 A JP 2003428490A JP 2005191153 A JP2005191153 A JP 2005191153A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- capacitor
- film
- dielectric film
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
本発明は、キャパシタ及びその製造方法、並びに係るキャパシタを備えた半導体装置に関するものである。 The present invention relates to a capacitor, a manufacturing method thereof, and a semiconductor device including the capacitor.
半導体装置においては、その構成素子として種々のキャパシタが用いられている(例えば、特許文献1、特許文献2、特許文献3、特許文献4参照)。例えば、半導体装置における発振回路や電源回路等には、オペアンプ発振防止用、安定化用、平滑用、昇圧回路用などの目的でキャパシタが用いられている。
このようなキャパシタとしては、これを回路内部に作製する内付けの場合、酸化シリコン膜、窒化シリコン膜、あるいは酸化窒化シリコン膜等の誘電体膜を、シリコン、金属、あるいは窒化チタン、窒化アルミ等からなる上下電極膜の間に挟んだ構造が多く採用されている。また、回路等に対して外付けで用いるものとしては、チタン酸バリウム等のセラミックス製の誘電体膜を備えた積層コンデンサ等のキャパシタが知られている。
尚、このようなキャパシタを作製するにあたり、特にその誘電体膜を形成するには、通常、スパッタ法やCVD法、レーザーアブレーション法等が用いられている。
In a semiconductor device, various capacitors are used as its constituent elements (see, for example,
As such a capacitor, in the case where the capacitor is built in a circuit, a dielectric film such as a silicon oxide film, a silicon nitride film, or a silicon oxynitride film is formed by using silicon, metal, titanium nitride, aluminum nitride, etc. A structure sandwiched between upper and lower electrode films is often used. In addition, capacitors that are externally attached to a circuit or the like are known, such as a multilayer capacitor provided with a ceramic dielectric film such as barium titanate.
In manufacturing such a capacitor, in particular, a sputtering method, a CVD method, a laser ablation method, or the like is used to form the dielectric film.
ところで、キャパシタの容量は、誘電体膜の誘電率、面積に比例し、厚さに反比例する。したがって、回路内部に内付けで小型、高容量のキャパシタを形成したい場合には、リーク電流の観点から膜厚を稼ぐために、誘電体膜を誘電率の高い材料によって形成することにより、高容量化を図ることが望まれている。一方、外付けのキャパシタの場合には、組立コストを下げ、歩留まりを上げたいとの要望があり、薄膜で容易に作製できることが望まれている。
このような背景から、キャパシタの誘電体膜の誘電率については、その面積と膜厚とを考慮すると、内部回路の場合には300以上、外付けの場合には1000以上であるのが好ましいとされている。
From this background, the dielectric constant of the dielectric film of the capacitor is preferably 300 or more in the case of an internal circuit and 1000 or more in the case of an external connection in consideration of the area and film thickness. Has been.
しかしながら、前記の回路内部に作製するキャパシタでは、酸化シリコン膜、窒化シリコン膜あるいは酸化窒化シリコン膜などを誘電体膜として用いているが、これら誘電体膜はその誘電率が10以下と低く、したがって容量を上げるためには面積を増やす等の必要がある。このようにキャパシタの面積を増やすと、回路におけるキャパシタの占有面積が大きくなってしまい、回路の小型化が妨げられてしまう。また容量をかせぐために膜厚を薄くする手段も考えられるが、膜厚を薄くするとリーク電流が増大し効率が下がるという問題点がある。さらに、膜厚が低下すると絶縁破壊が起こりやすくなるという問題点がある。 However, in the capacitor manufactured inside the circuit, a silicon oxide film, a silicon nitride film, a silicon oxynitride film, or the like is used as a dielectric film. However, these dielectric films have a dielectric constant as low as 10 or less. In order to increase the capacity, it is necessary to increase the area. If the area of the capacitor is increased in this way, the area occupied by the capacitor in the circuit increases, which hinders downsizing of the circuit. In order to increase the capacity, a means of reducing the film thickness is conceivable. However, if the film thickness is reduced, there is a problem in that the leakage current increases and the efficiency decreases. Furthermore, there is a problem that dielectric breakdown is likely to occur when the film thickness is reduced.
誘電率の高い絶縁体材料としては、例えばチタン酸ジルコン酸鉛(PZT)やチタン酸バリウム等の強誘電体材料が知られている。このような強誘電体材料にあっては、同じ半導体装置内に設けられている他の半導体素子や配線等への影響から、その成膜温度を550℃程度以下にすることが好ましい。しかしながら、このような低温では結晶化が起こりにくく、したがって得られた誘電体膜は、酸化シリコン膜等に比べれば高い誘電率を有するものとなるものの、所望する高誘電率を有するまでには至らない。また、周波数や温度変化に対する誘電率の変化が大きく、このため酸化シリコン膜等に比べても劣ったものとなってしまう。 As insulator materials having a high dielectric constant, ferroelectric materials such as lead zirconate titanate (PZT) and barium titanate are known. In such a ferroelectric material, the film forming temperature is preferably set to about 550 ° C. or less because of influence on other semiconductor elements and wirings provided in the same semiconductor device. However, crystallization hardly occurs at such a low temperature, and thus the obtained dielectric film has a higher dielectric constant than a silicon oxide film or the like, but does not reach a desired high dielectric constant. Absent. In addition, the change in dielectric constant with respect to the change in frequency and temperature is large, so that it is inferior to a silicon oxide film or the like.
一方、チタン酸バリウム等のセラミックスからなるキャパシタを外付けで形成する場合では、キャパシタ自体のコストは低くなるものの、外付けするときの位置合わせや他の素子とのボンディングなどの組立コストがかかってしまい、また歩留まり等の問題もあることから、十分な低コスト化が達成されるまでには至っていない。 On the other hand, when a capacitor made of ceramics such as barium titanate is formed externally, the cost of the capacitor itself is low, but it requires assembly costs such as alignment and bonding with other elements. In addition, since there are problems such as yield, sufficient cost reduction has not yet been achieved.
本発明は前記事情に鑑みてなされたもので、その目的とするところは、高誘電率の誘電体膜を有することでこれを備える装置の小型化を可能にし、このキャパシタを低コストで製造することのできるキャパシタの製造方法と、このようなキャパシタを備えた半導体装置とを提供することにある。 The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a dielectric film having a high dielectric constant, thereby enabling downsizing of a device including the dielectric film, and manufacturing the capacitor at a low cost. An object of the present invention is to provide a capacitor manufacturing method and a semiconductor device including such a capacitor.
本発明は、上記課題を解決するために、誘電体膜を第1電極と第2電極との間に挟んだ構造を有するキャパシタであって、前記誘電体膜が、一般式Bi2Am−1BmO3m+3(但し、m=2,4、AはBa,Ca,Sr,Biから選ばれる金属元素、BはFe,Ga,Ti,Ta,Nb,V,Mo,Wから選ばれる金属元素)で示されるビスマス層状化合物を主成分とするとともに、Si、Geのうちの少なくとも1種を含んでおり、前記ビスマス層状化合物が、前記誘電体膜の膜厚方向にc軸配向していることを特徴とするキャパシタを提供する。 In order to solve the above problems, the present invention provides a capacitor having a structure in which a dielectric film is sandwiched between a first electrode and a second electrode, and the dielectric film has a general formula Bi 2 Am −. 1 B m O 3m + 3 (where m = 2, 4, A is a metal element selected from Ba, Ca, Sr, Bi, B is a metal selected from Fe, Ga, Ti, Ta, Nb, V, Mo, W) Element)) and containing at least one of Si and Ge, and the bismuth layered compound is c-axis oriented in the film thickness direction of the dielectric film. A capacitor is provided.
このキャパシタによれば、上記誘電体膜が、一般式Bi2Am−1BmO3m+3((B2O2)2+(Am−1BmO3m+1)2−)で示されるm=2又はm=4のビスマス層状化合物を主体としてなるとともに、そのc軸が誘電体膜の膜厚方向に配向しているものとされたことにより、従来に比して高い誘電率を得られ、従ってこれを備える装置の小型化が可能になる。また誘電体膜中にSi、Geのうち少なくとも1種が添加されているため、製造時に良好な結晶性を有するビスマス層状化合物を得やすく、特に前駆体化合物を焼成して誘電体膜を形成する場合には、焼成温度を低くすることができ、他の半導体素子や配線等への影響を少なくすることができ、本発明のキャパシタを採用することで、装置製造の容易性が向上し、装置設計の自由度が向上する。
さらに、誘電体膜がPbを含有していないことから環境汚染に対しても有利なものとなり、したがってこれを備えたキャパシタ自体も環境上有利なものとなる。
According to this capacitor, the dielectric film has the general formula Bi 2 A m−1 B m O 3m + 3 ((B 2 O 2 ) 2+ (A m−1 B m O 3m + 1 ) 2− ) m = The main component is a bismuth layered compound of 2 or m = 4, and the c-axis is oriented in the film thickness direction of the dielectric film, so that a higher dielectric constant can be obtained as compared with the prior art, Therefore, it is possible to reduce the size of the apparatus provided with this. In addition, since at least one of Si and Ge is added to the dielectric film, it is easy to obtain a bismuth layered compound having good crystallinity at the time of manufacture. In particular, the precursor compound is baked to form the dielectric film. In this case, the firing temperature can be lowered, the influence on other semiconductor elements and wirings can be reduced, and the use of the capacitor of the present invention improves the ease of manufacturing the device, Design freedom is improved.
Further, since the dielectric film does not contain Pb, it is advantageous for environmental pollution, and the capacitor provided with this is also environmentally advantageous.
本発明のキャパシタでは、前記ビスマス層状化合物が、SrBi4Ti4O15(m=4)、SrBi2(TaxNb1−x)2O9(但し、0≦x≦1)(m=2)、Bi3Ti(TaxNb1−x)2O9(但し、0≦x≦1)(m=2)のいずれか又は混合相であることが好ましい。m=2,4のビスマス層状化合物のうちでも、特に上記組成を有したものを用いるならば、成膜時に副生成物を生じ難く、高い誘電率を得ることができる。 In the capacitor according to the present invention, the bismuth layered compound contains SrBi 4 Ti 4 O 15 (m = 4), SrBi 2 (Ta x Nb 1-x ) 2 O 9 (where 0 ≦ x ≦ 1) (m = 2). ), Bi 3 Ti (Ta x Nb 1-x ) 2 O 9 (where 0 ≦ x ≦ 1) (m = 2) or a mixed phase. Of the bismuth layered compounds having m = 2, 4, particularly those having the above composition are used, so that by-products are hardly formed during film formation, and a high dielectric constant can be obtained.
本発明のキャパシタでは、前記Si及びGeの合計含有量が、0.1モル%以上10.0モル%以下であることが好ましい。Si、Geの総添加量が0.1モル%未満になると、Si、Geの触媒としての作用が良好に発揮されなくなり、10.0モル%を越えると、主成分であるビスマス層状化合物の量が相対的に減ることで誘電率が低下するからである。 In the capacitor of the present invention, the total content of Si and Ge is preferably 0.1 mol% or more and 10.0 mol% or less. When the total addition amount of Si and Ge is less than 0.1 mol%, the effect of Si and Ge as a catalyst is not satisfactorily exhibited, and when it exceeds 10.0 mol%, the amount of the bismuth layered compound as the main component This is because the relative permittivity decreases and the dielectric constant decreases.
本発明のキャパシタは、前記第1電極及び/又は第2電極が、白金、イリジウム、ルテニウム、金、銀、から選ばれる1種以上の金属材料、あるいはこれらの金属材料の酸化物からなる電極である構成とすることができる。これらの金属材料等を用いるならば、容易かつ効率的に電極を形成できる。 In the capacitor of the present invention, the first electrode and / or the second electrode is an electrode made of one or more metal materials selected from platinum, iridium, ruthenium, gold, and silver, or an oxide of these metal materials. There can be a certain configuration. If these metal materials are used, an electrode can be formed easily and efficiently.
本発明のキャパシタは、前記第1電極及び/又は第2電極が、ペロブスカイト型の金属酸化物を主成分としてなる電極である構成とすることもできる。さらにこの本発明のキャパシタでは、前記第1電極が、SrRuO3からなる電極であることが好ましい。
また本発明のキャパシタでは、前記第1電極を構成する金属酸化物の主たる配向方向が、擬キュービックで(100)配向であることが好ましい。さらに好ましくは、前記第1電極の下方にバッファ層が形成されており、該バッファ層はイオンビームアシストを用いて形成され、且つ、(100)配向を有するものであるのがよい。
本構成においても、上記「主成分」の定義については先に記載の通りであり、上記金属酸化物のほかに、当該金属酸化物の結晶性を損なわない範囲で添加物ないし不純物が存在していてもよいことを示している。
特に第1電極にペロブスカイト型の金属酸化物を用いるならば、誘電体膜を構成するビスマス層状化合物が膜厚方向でc軸配向し、かつその結晶性を良好なものとすることができるため、誘電率をさらに高めてキャパシタ容量を増大させることが可能である。また、上記第1電極の金属酸化物の主たる配向を、擬キュービック(立方晶)で(100)配向とすることで、第1電極上に形成されるビスマス層状化合物の結晶性がより良好なものとなる。さらに、上記イオンビームアシスト法によるバッファ層を用いるならば、上記配向性を得やすくなるとともに、キャパシタが形成される基体の表面状態の制限を緩和できる。
The capacitor of the present invention may be configured such that the first electrode and / or the second electrode is an electrode composed mainly of a perovskite metal oxide. Furthermore, in the capacitor of the present invention, it is preferable that the first electrode is an electrode made of SrRuO 3 .
In the capacitor of the present invention, the main orientation direction of the metal oxide constituting the first electrode is preferably pseudo-cubic and (100) orientation. More preferably, a buffer layer is formed below the first electrode, and the buffer layer is formed using ion beam assist and has a (100) orientation.
Also in this configuration, the definition of the “main component” is as described above, and in addition to the metal oxide, there are no additives or impurities within a range that does not impair the crystallinity of the metal oxide. It shows that it may be.
In particular, if a perovskite-type metal oxide is used for the first electrode, the bismuth layered compound constituting the dielectric film can be c-axis oriented in the film thickness direction and the crystallinity can be improved. It is possible to increase the capacitor capacity by further increasing the dielectric constant. In addition, the primary orientation of the metal oxide of the first electrode is pseudo cubic (cubic) and (100) orientation so that the crystallinity of the bismuth layered compound formed on the first electrode is better. It becomes. Furthermore, if the buffer layer formed by the ion beam assist method is used, the orientation can be easily obtained and the restriction on the surface state of the substrate on which the capacitor is formed can be relaxed.
本発明は、上記課題を解決するために、誘電体膜を第1電極と第2電極との間に挟んだ構造を有するキャパシタの製造方法であって、化学式Bi2Am−1BmO3m+3(但し、m=2,4、AはBa,Ca,Sr,Biから選ばれる金属元素、BはFe,Ga,Ti,Ta,Nb,V,Mo,Wから選ばれる金属元素)で示されるビスマス層状化合物の前駆体化合物と、Si及びGeのうち少なくとも1種以上とを含有する液状体を基体上に配する工程と、前記前駆体化合物を含有する液状体を熱処理することにより、前記ビスマス層状化合物を含む前記誘電体膜を形成する工程とを含み、前記液状体を熱処理する工程において、熱処理温度を550℃以下とすることを特徴とするキャパシタの製造方法を提供する。
このキャパシタの製造方法によれば、前記ビスマス化合物を主成分とし、かつ当該化合物のc軸が前記第1電極の面に対してほぼ垂直に配向している誘電体膜を形成することができ、これによってこの誘電体膜を有するキャパシタを備えた装置の小型化を図ることができる。またこのような結晶性に優れた誘電体膜を550℃以下の低温焼成にて得られるので、例えば基体上に他の半導体素子や配線等を形成している場合に、これらへの熱的影響を少なくすることが可能になる。またSiないしGeの添加量調整により焼成温度を450℃とするならば、上記熱的影響をより小さくできるため好ましい。またさらに、誘電体膜がPbを含有していないことから環境汚染に対しても有利なものとなり、したがってこれを備えたキャパシタを製造することによって得られたキャパシタ自体も環境上有利なものとなる。
In order to solve the above-mentioned problems, the present invention provides a method for manufacturing a capacitor having a structure in which a dielectric film is sandwiched between a first electrode and a second electrode, and has a chemical formula Bi 2 A m-1 B m O. 3m + 3 (where m = 2, 4, A is a metal element selected from Ba, Ca, Sr, Bi, and B is a metal element selected from Fe, Ga, Ti, Ta, Nb, V, Mo, W) A step of disposing a precursor containing a bismuth layered compound and a liquid containing at least one of Si and Ge on a substrate, and heat-treating the liquid containing the precursor compound, And a step of forming the dielectric film containing the bismuth layered compound, wherein the heat treatment temperature is set to 550 ° C. or lower in the step of heat treating the liquid.
According to this capacitor manufacturing method, it is possible to form a dielectric film containing the bismuth compound as a main component and the c-axis of the compound being oriented substantially perpendicular to the surface of the first electrode. As a result, it is possible to reduce the size of the device including the capacitor having the dielectric film. In addition, since such a dielectric film having excellent crystallinity can be obtained by low-temperature firing at 550 ° C. or lower, for example, when other semiconductor elements or wirings are formed on the substrate, the thermal influence on them Can be reduced. Further, if the baking temperature is set to 450 ° C. by adjusting the addition amount of Si or Ge, the thermal influence can be further reduced, which is preferable. Furthermore, since the dielectric film does not contain Pb, it is advantageous against environmental pollution. Therefore, the capacitor itself obtained by manufacturing a capacitor having the dielectric film is also environmentally advantageous. .
次に、本発明の半導体装置は、先に記載の本発明のキャパシタ、あるいは先に記載の本発明に係る製造方法により得られたキャパシタを備えたことを特徴としている。
この構成によれば、高誘電率の誘電体膜を有したことで小型化されたキャパシタを備えたことにより、容易に小型化、高集積化を実現できる半導体装置を提供することができる。また特に前記誘電体膜が液滴吐出法を用いて形成されたものであるならば、製造コストの低減も実現することができる。
Next, a semiconductor device of the present invention is characterized by including the capacitor of the present invention described above or the capacitor obtained by the manufacturing method according to the present invention described above.
According to this configuration, it is possible to provide a semiconductor device that can be easily miniaturized and highly integrated by providing a capacitor that is miniaturized by having a dielectric film having a high dielectric constant. In particular, if the dielectric film is formed using a droplet discharge method, the manufacturing cost can be reduced.
(キャパシタ)
以下、本発明を詳しく説明する。
図1は、本発明のキャパシタの一実施形態を示す図であり、図1中符号1はキャパシタである。このキャパシタ1は、例えば図2に示す本発明の半導体装置の一実施形態となる半導体装置50において、従来の回路内部キャパシタに置き換えられるキャパシタ1aとして、さらに回路に対して外付けのキャパシタに置き換えられるキャパシタ1bとして用いられるものである。
(Capacitor)
The present invention will be described in detail below.
FIG. 1 is a diagram showing an embodiment of a capacitor according to the present invention, and
ここで、半導体装置50には、基板51上にCMOSトランジスタなどの各種トランジスタやメモリ素子が形成されており、また、これらの間や前記キャパシタ1a、1bとの間を電気的に接続する各種配線やプラグ等が、層間絶縁膜上あるいは層間絶縁膜中に形成されている。尚、キャパシタ1a、1bが形成される下地となる層間絶縁膜52までを、本発明においては基体53と称している。また、図示しないものの、キャパシタ1a、1bの上には保護層や配線等が形成され、さらにこれらを覆って絶縁層が形成されている。
Here, in the
キャパシタ1a、1bとして用いられるキャパシタ1は、図1に示したように、例えばポリイミドからなる層間絶縁膜52上(基体53上)に形成されたもので、層間絶縁膜52上に形成された第1電極2と、第1電極2上に形成された誘電体膜3と、誘電体膜3上に形成された第2電極4とからなるものである。すなわち、このキャパシタ1は、第1電極2と第2電極4との間に誘電体膜3を挟んだ構造のもので、第1電極2には層間絶縁膜52中に形成された埋め込み配線5が接続されており、第2電極4にはさらに別の配線(図示せず)が接続されている。
As shown in FIG. 1, the
第1電極2、第2電極4には、白金、イリジウム(又は酸化イリジウム)、ルテニウム、金、銀等の金属材料や、ペロブスカイト型の金属酸化物を用いることができる。特に、ペロブスカイト型の金属酸化物を第1電極2に用いるならば、その上に形成される誘電体膜3の結晶性を高め、より高い誘電率を得ることができる。また、これらの電極は、上記に挙げた金属材料の微粒子を焼結してなる金属焼結体によって形成されたものとすることもできる。ペロブスカイト型の金属酸化物を用いた例については後段にて詳述する。
For the
誘電体膜3は、一般式Bi2Am−1BmO3m+3(すなわち(Bi2O2)2+(Am−1BmO3m+1)2−)(但し、m=2,4、AはBa,Ca,Sr,Biから選ばれる金属元素、BはFe,Ga,Ti,Ta,Nb,V,Mo,Wから選ばれる金属元素)で示されるビスマス層状化合物を主成分とし、Si、Geのうちの少なくとも一種が添加されて形成されており、前記ビスマス層状化合物が、誘電体膜3の膜厚方向にc軸配向したものである。具体的には、前記ビスマス層状化合物が、SrBi4Ti4O15(m=4)、SrBi2(TaxNb1−x)2O9(但し、0≦x≦1)(m=2)、Bi3Ti(TaxNb1−x)2O9(但し、0≦x≦1)(m=2)のいずれか又は混合相であることが好ましい。
The
ここで、本発明において前記の主成分とは、誘電体膜3の成分として、SiやGe以外にもある程度の不純物が入ることを許容するとともに、ビスマス層状化合物が全体の50モル%以上を占めていることを意味している。この誘電体膜3は、その誘電率が例えば酸化シリコン膜、窒化シリコン膜、あるいは酸化窒化シリコン膜等の誘電体膜に比べて高く、従ってこれを有したキャパシタ1は、従来のものに比べて高容量化が可能となっており、また、従来のものと同等の容量に設計した場合にはその小型化が可能となっている。
Here, in the present invention, the above-mentioned main component allows a certain amount of impurities other than Si and Ge as a component of the
この誘電体膜3では、主成分となる前記ビスマス層状化合物以外の成分として、Si、Geのうちの少なくとも一種が添加されている。これらSiまたはGeは、前記誘電体膜3中に、合計量(総量)として0.1モル%以上10.0モル%以下添加されているのが好ましく、0.5モル%以上8.0モル%以下、さらには1.0モル%以上5.0モル%以下添加されているのが望ましい。このような総添加量でSi、Geを添加すると、後述するようにこれらSi、Geが、誘電体膜3の前駆体材料を焼成して前記ビスマス層状化合物を主成分とする酸化物を形成する際に触媒として作用するようになる。すなわち、この触媒作用により、焼成温度を低温にしてもビスマス層状化合物の結晶層が形成されるようになり、したがって高い誘電率が得られるようになる。従来は、前駆体化合物の焼成によりビスマス層状化合物を得る場合、Pb(Zr,Ti)O3(PZT)等の材料よりも焼成温度を高くする必要があり、上記SiないしGeを添加しない場合、700〜800℃程度の焼成温度とする必要があった。これに対して、本実施形態に係る誘電体膜3では、上述した触媒作用を有するSiあるいはGeの添加により、低温で焼成した場合にも良好な結晶性を有するビスマス層状化合物を得ることができ、具体的には550℃以下にまで焼成温度を下げることができる。これにより基体53上の他の半導体素子(CMOS等)や配線等への熱的影響を少なくすることもできる。
In the
尚、Si、Geの総添加量が0.1モル%未満になると、これらの触媒としての作用が良好に発揮されなくなり、10.0モル%を越えると、主成分であるビスマス層状化合物の量が相対的に減ることで誘電率が低下する。また、このようなSi、Geの触媒作用を良好に発揮させると同時に、誘電率低下にならないような添加量としては、0.5モル%以上8.0モル%以下とするのが好ましく、1.0モル%以上5.0モル%以下とするのがさらに好ましい。 When the total addition amount of Si and Ge is less than 0.1 mol%, the action as a catalyst is not exhibited satisfactorily, and when it exceeds 10.0 mol%, the amount of the bismuth layered compound as the main component is exceeded. The relative permittivity decreases and the dielectric constant decreases. Moreover, it is preferable that the amount of addition that does not cause a decrease in the dielectric constant at the same time that the catalytic action of Si and Ge is exhibited is preferably 0.5 mol% or more and 8.0 mol% or less. More preferably, the content is set to 0.0 mol% or more and 5.0 mol% or less.
また本実施形態に係る誘電体膜3では、主成分であるビスマス層状化合物が、誘電体膜3の膜厚方向(電極2,4の法線方向)とほぼ平行にc軸優先配向している。このように膜厚方向にc軸優先配向したビスマス層状化合物では、その主たる分極軸が誘電体膜3の面方向となり、本実施形態の誘電体膜3のようにm=2又はm=4のビスマス層状化合物を用いている場合、前記分極軸は誘電体膜3の面方向に限定される。この構成により、本実施形態に係る誘電体膜3は、高い誘電率が得られるとともに、その電圧特性においてヒステリシスを生じず、従って挙動制御性に優れ、かつエネルギー損失の少ない誘電体膜となっている。従って、本実施形態のキャパシタによれば、これを組み込んだ回路の設計が容易になるとともに、その小型化、高性能化が容易なものとなる。
In the
ここで、本実施形態に係るキャパシタ1の第1電極2に、ペロブスカイト型の金属酸化物を用いる場合について説明する。このような金属酸化物からなる電極を用いることで、直上に形成される誘電体膜3の結晶性を高め、より高い誘電率を得ることができるとともに、誘電体膜3のc軸優先配向度を高めることで厚さ方向における分極軸の発現を効果的に抑制し、エネルギー損失を生じ難くすることができる。
上記ペロブスカイト型の金属酸化物としては、SrRuO3、Nb−SrTiO3、La−SrTiO3、(La,Sr)MnO3、(La,Sr)CoO3のうちから選択された少なくとも一種が好適に用いられる。ここで、Nb−SrTiO3はSrTiO3にNbをドープしたものであり、La−SrTiO3はSrTiO3にLaをドープしたものである。これらの金属酸化物は、導電性や化学的安定性に優れているため、これらから形成される下部電極4も導電性や化学的安定性に優れたものとなる。特に、SrRuO3を用いた場合に、誘電体膜3を構成するビスマス層状化合物が良好に結晶成長することが本発明者らにより確認されている。さらに、上記ペロブスカイト型酸化物が(100)配向であるならば、ビスマス層状化合物のc軸配向度が高まり都合がよい。
Here, a case where a perovskite metal oxide is used for the
As the perovskite metal oxide, at least one selected from SrRuO 3 , Nb—SrTiO 3 , La—SrTiO 3 , (La, Sr) MnO 3 , (La, Sr) CoO 3 is preferably used. It is done. Here, Nb—SrTiO 3 is obtained by doping SrTiO 3 with Nb, and La—SrTiO 3 is obtained by doping SrTiO 3 with La. Since these metal oxides are excellent in conductivity and chemical stability, the lower electrode 4 formed from them is also excellent in conductivity and chemical stability. In particular, when SrRuO 3 is used, the present inventors have confirmed that the bismuth layered compound composing the
上述したように、半導体装置に実装するキャパシタにおいては、下側の第1電極2が形成される層間絶縁膜52の表面は、必ずしも結晶成長に都合の良い配向面を有するものではないため、誘電体膜3の結晶性を高めるべく第1電極2を金属酸化物により構成する場合、任意の表面上で第1電極2が良好な結晶性を有して形成されていることが好ましい。そこで、上記第1電極2の配向制御を行うべく、第1電極2の下側(基体側)に、バッファ層を設けることが好ましい。このバッファ層は、キャパシタのそれぞれについて設けられていてもよく、同層に形成される複数のキャパシタで単一のバッファ層を共有する構成としてもよい。
As described above, in a capacitor mounted on a semiconductor device, the surface of the
上記バッファ層としては、単一配向している(厚さ方向にのみ配向方位が揃っている)ものであればよいが、さらに面内配向している(三次元方向の全てに配向方位が揃っている)ものであるのが好ましい。このようなバッファ層を設けることにより、層間絶縁膜52と第1電極2との間で、優れた接合性(密着性)を得ることもできるからである。
The buffer layer may be a single orientation (alignment orientation is aligned only in the thickness direction), but is further in-plane orientation (alignment orientation is aligned in all three-dimensional directions). Are preferred). This is because by providing such a buffer layer, it is possible to obtain excellent bondability (adhesion) between the interlayer insulating
また、このバッファ層は、NaCl構造の金属酸化物、蛍石型構造の金属酸化物、ペロブスカイト構造の金属酸化物等のうちの少なくとも1種を含むものが好ましく、特に、NaCl構造の金属酸化物又は蛍石型構造の金属酸化物と、ペロブスカイト構造の金属酸化物とが積層された構造となっているの好ましい。NaCl構造の金属酸化物や蛍石型構造の金属酸化物は、ペロブスカイト構造を有する金属酸化物との格子不整合が小さいので、第1電極2として特にペロブスカイト構造のものを形成する場合に、その下地となるペロブスカイト構造の層を形成するうえで有利となるからである。
The buffer layer preferably includes at least one of a metal oxide having a NaCl structure, a metal oxide having a fluorite structure, a metal oxide having a perovskite structure, and the metal oxide having a NaCl structure. Alternatively, a structure in which a metal oxide having a fluorite structure and a metal oxide having a perovskite structure are stacked is preferable. A metal oxide having a NaCl structure or a metal oxide having a fluorite structure has a small lattice mismatch with a metal oxide having a perovskite structure. Therefore, when a
以上の理由により、第1電極2のバッファ層としては、例えば、層間絶縁膜52側から順に、NaCl構造の金属酸化物又は蛍石型構造の金属酸化物からなる第1バッファ層及び第2バッファ層と、この第2バッファ層の上に形成されたペロブスカイト構造を有する金属酸化物からなる第3バッファ層とが積層された構成とすることができる。
層間絶縁膜52上に形成される第1バッファ層は、立方晶(100)配向のイットリア安定化ジルコニア(以下、YSZ)からなり、厚さが例えば100nm程度に形成されたものが適用できる。ただし、YSZとしては、以下の式で表されるものが任意に用いられる。
Zr1−xLnxOy 0≦x≦1.0(Ln;Y,La,Ce,Pr,Nd,Sm,Eu,Gd,Tb,Dy,Ho,Er,Tm,Yb,Lu)
For the above reasons, as the buffer layer of the
The first buffer layer formed on the
Zr 1-x Ln x O y 0 ≦ x ≦ 1.0 (Ln; Y, La, Ce, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu)
ここで、この第1バッファ層は、前記層間絶縁膜52上に直接形成されるものであるが、先に記載のように層間絶縁膜52は、有機絶縁材料や酸化シリコン等により形成されるため、層間絶縁膜52上にYSZをエピタキシャル成長させることは一般的な成膜法では難しい。そこで、イオンビームアシスト法を用いてエピタキシャル成長させることにより、この第1バッファ層を形成するものとするならば、この第1バッファ層上に形成される第2バッファ層の結晶性をさらに高めることが可能である。本発明におけるイオンビームアシスト法とは、レーザーアブレーション法やスパッタ法等による成膜中に、基材表面に対して不活性イオン(Ar,He,Ne,Xe,Kr等のイオン)、あるいは不活性イオンと酸素イオンとの混合イオンをビーム照射する成膜方法である。
次に、第2バッファ層は、立方晶(100)配向のCeO2からなるものが適用でき、前記第1バッファ層上に厚さが例えば100nm程度にエピタキシャル成長したものを用いるのがよい。
Here, the first buffer layer is formed directly on the
Next, the second buffer layer can be made of cubic (100) oriented CeO 2, and it is preferable to use a layer epitaxially grown to a thickness of, for example, about 100 nm on the first buffer layer.
尚、これら第1バッファ層及び第2バッファ層としては、上に挙げたYSZやCeO2に限定されることなく、任意のNaCl構造の金属酸化物や蛍石型構造の金属酸化物を用いることができる。NaCl構造の金属酸化物としては、例えばMgO、CaO、SrO、BaO、MnO、FeO、CoO、NiO、またはこれらを含む固溶体等が挙げられるが、これらの中でも、特に、MgO、CaO、SrO、BaO、または、これらを含む固溶体のうちの少なくとも1種を用いるのが好ましい。このようなNaCl構造の金属酸化物は、ペロブスカイト構造を有する金属酸化物との格子不整合が特に小さいものとなる。尚、YSZに代えてMgOを用いた場合、この第1バッファ層の厚さは例えば20nm程度とする。 The first buffer layer and the second buffer layer are not limited to YSZ and CeO 2 listed above, and any metal oxide having a NaCl structure or metal oxide having a fluorite structure may be used. Can do. Examples of the metal oxide having a NaCl structure include MgO, CaO, SrO, BaO, MnO, FeO, CoO, NiO, or a solid solution containing these, and among these, MgO, CaO, SrO, BaO are particularly preferable. Alternatively, it is preferable to use at least one of solid solutions containing these. Such a metal oxide having a NaCl structure has a particularly small lattice mismatch with a metal oxide having a perovskite structure. When MgO is used instead of YSZ, the thickness of the first buffer layer is set to about 20 nm, for example.
一方、蛍石型構造の金属酸化物としては、例えば、YSZ(イットリア安定化ジルコニア)、CeO2、ZrO2、ThO2、UO2、またはこれらを含む固溶体等が挙げられるが、これらの中でも、YSZ、CeO2、ZrO2、またはこれらを含む固溶体のうちの少なくとも1種を用いるのが好ましい。このような蛍石型構造の金属酸化物も、ペロブスカイト構造を有する金属酸化物との格子不整合が特に小さいものとなる。 On the other hand, examples of the metal oxide having a fluorite structure include YSZ (yttria-stabilized zirconia), CeO 2 , ZrO 2 , ThO 2 , UO 2 , and solid solutions containing these, among these, It is preferable to use at least one of YSZ, CeO 2 , ZrO 2 , or a solid solution containing these. Such a metal oxide having a fluorite structure also has a particularly small lattice mismatch with a metal oxide having a perovskite structure.
第3バッファ層は、層状ペロブスカイト型酸化物であるYBa2Cu3Ox(xは例えば7)により形成することができ、第2バッファ層上に厚さが例えば30nm程度にエピタキシャル成長(斜方晶(001)配向)させたものを用いることができる。このようにペロブスカイト構造を有する金属酸化物からなるものとされたことで、第3バッファ層は、前述したように第2バッファ層との間で格子不整合が特に小さいものとなる。したがって、欠陥等がない良好な結晶構造を有するものとなるとともに、この第3バッファ層上に、ペロブスカイト型の第1電極2を良好にエピタキシャル成長させることができるものとなっている。
尚、第3バッファ層としては、YBa2Cu3Oxに限定されることなく、他のペロブスカイト型金属酸化物を用いることもできる。例えば、CaRuO3、SrRuO3、BaRuO3、SrVO3、(La,Sr)MnO3、(La,Sr)CrO3、(La,Sr)CoO3、または、これらを含む固溶体等を用いることもできる。
The third buffer layer can be formed of YBa 2 Cu 3 O x (x is, for example, 7), which is a layered perovskite oxide, and is epitaxially grown on the second buffer layer to have a thickness of, for example, about 30 nm (orthorhombic crystal). (001) oriented) can be used. Since the third buffer layer is made of the metal oxide having the perovskite structure as described above, the lattice mismatch between the third buffer layer and the second buffer layer is particularly small as described above. Therefore, it has a good crystal structure free from defects and the like, and the perovskite type
The third buffer layer is not limited to YBa 2 Cu 3 O x , and other perovskite metal oxides can also be used. For example, CaRuO 3 , SrRuO 3 , BaRuO 3 , SrVO 3 , (La, Sr) MnO 3 , (La, Sr) CrO 3 , (La, Sr) CoO 3 , or a solid solution containing these can be used. .
(キャパシタの製造方法)
次に、本発明のキャパシタの製造方法の一実施形態を、図3を参照して説明する。尚、この実施形態では、本発明のキャパシタの製造方法を、図2に示した半導体装置50におけるキャパシタ1(1a、1b)の製造に適用した場合の例として示す。
(Capacitor manufacturing method)
Next, an embodiment of a method for manufacturing a capacitor according to the present invention will be described with reference to FIG. In this embodiment, the capacitor manufacturing method of the present invention is shown as an example in the case of being applied to the manufacturing of the capacitor 1 (1a, 1b) in the
<第1導電膜(第1電極)の形成工程>
まず、図3(a)に示すように、層間絶縁膜52上に、第1電極2となるべき第1導電膜2Aを形成する。この第1導電膜2Aの形成に際しては、スパッタ法や蒸着法等の気相成膜法や、液滴吐出法やスピンコート法、印刷法等を用いた液相成膜法を用いることができる。以下に、第1導電膜2Aを液相成膜法により形成する場合について説明する。
尚、本発明において液滴吐出法とは、液状体からなる液滴を所望のパターンに吐出することにより、基体上に所望のパターンを形成する方法であり、インクジェット法などの総称である。但し、吐出する液状体(液滴)としては、印刷物に用いられる所謂インクではなく、デバイスを構成する各種材料物質を含む液状体であり、この材料物質として具体的には、導電物質または絶縁物質として機能し得る物質などが挙げられる。
<Process for Forming First Conductive Film (First Electrode)>
First, as shown in FIG. 3A, a first
In the present invention, the droplet discharge method is a method for forming a desired pattern on a substrate by discharging droplets made of a liquid material into a desired pattern, and is a general term for an inkjet method or the like. However, the liquid material (droplet) to be ejected is not a so-called ink used for printed matter, but a liquid material containing various material substances constituting the device. Specifically, the material substance is a conductive substance or an insulating substance. The substance etc. which can function as are mentioned.
液相成膜法により第1導電膜2Aを形成するには、金属微粒子を分散させた液状体を層間絶縁膜52上に塗布した後、焼成して形成する。第1導電膜2Aの形成材料となる金属微粒子は、白金、イリジウム、ルテニウム、金、銀等から選択された1種又は複数種とされ、これらの金属微粒子を分散媒に分散して調製した液状体の形態で層間絶縁膜52上に供給される。金属微粒子の粒径としては、50nm以上0.1μm以下とするのが好ましく、このような範囲とすることにより、分散媒に分散しやすくなり、絶縁膜52上における拡散性も良好になる。尚、金属微粒子については、その表面を有機物などでコーティングしておくことで、分散媒中への分散性を高めることができる。
In order to form the first
使用する溶媒としては、前記の金属微粒子を凝集を生じさせることなく良好に分散させることができるものであれば、特に限定されることはない。具体的には、水の他に、メタノール、エタノール、プロパノール、ブタノールなどのアルコール類、n−ヘプタン、n−オクタン、デカン、トルエン、キシレン、シメン、デュレン、インデン、ジペンテン、テトラヒドロナフタレン、デカヒドロナフタレン、シクロヘキシルベンゼンなどの炭化水素系溶媒、またエチレングリコールジメチルエーテル、エチレングリコールジエチルエーテル、エチレングリコールメチルエチルエーテル、ジエチレングリコールジメチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールメチルエチルエーテル、1,2−ジメトキシエタン、ビス(2−メトキシエチル)エーテル、p−ジオキサンなどのエーテル系溶媒、更にプロピレンカーボネート、γ−ブチロラクトン、N−メチル−2−ピロリドン、ジメチルホルムアミド、ジメチルスルホキシド、シクロヘキサノンなどの極性溶媒を挙げることができる。これらのうち、金属微粒子の分散性と分散液の安定性の点で、水、アルコール類、炭化水素系溶媒、エーテル系溶媒が好ましく、更に好ましい溶媒としては水、炭化水素系分散媒を挙げることができる。これらの分散媒は、単独でも、あるいは2種以上の混合物としても使用可能である。 The solvent to be used is not particularly limited as long as the metal fine particles can be dispersed well without causing aggregation. Specifically, in addition to water, alcohols such as methanol, ethanol, propanol, butanol, n-heptane, n-octane, decane, toluene, xylene, cymene, durene, indene, dipentene, tetrahydronaphthalene, decahydronaphthalene , Hydrocarbon solvents such as cyclohexylbenzene, ethylene glycol dimethyl ether, ethylene glycol diethyl ether, ethylene glycol methyl ethyl ether, diethylene glycol dimethyl ether, diethylene glycol diethyl ether, diethylene glycol methyl ethyl ether, 1,2-dimethoxyethane, bis (2-methoxy Ethyl) ether, ether solvents such as p-dioxane, propylene carbonate, γ-butyrolactone, N-methyl 2-pyrrolidone, dimethylformamide, dimethyl sulfoxide, can be mentioned polar solvents such as cyclohexanone. Of these, water, alcohols, hydrocarbon solvents, and ether solvents are preferred from the viewpoint of the dispersibility of the metal fine particles and the stability of the dispersion liquid, and more preferred solvents include water and hydrocarbon dispersion media. Can do. These dispersion media can be used alone or as a mixture of two or more.
前記金属微粒子を分散媒に分散させて分散液を形成する際の、分散液中の金属微粒子の濃度としては、1重量%以上80重量%以下とするのが好ましく、特にこの範囲において、形成する金属膜(第1電極2)の膜厚に応じて調整するのが望ましい。80重量%を越えると、金属微粒子の凝集が生じやすくなって均一な塗布膜が得にくくなるからであり、また、1重量%未満では分散媒を蒸発させるための乾燥に長時間を要することとなり、生産性が低下するからである。 When forming the dispersion by dispersing the metal fine particles in a dispersion medium, the concentration of the metal fine particles in the dispersion is preferably 1 wt% or more and 80 wt% or less, particularly in this range. It is desirable to adjust according to the film thickness of the metal film (first electrode 2). If it exceeds 80% by weight, aggregation of metal fine particles tends to occur and it becomes difficult to obtain a uniform coating film. If it is less than 1% by weight, it takes a long time for drying to evaporate the dispersion medium. This is because productivity decreases.
このような金属微粒子分散液(液状体)を層間絶縁膜52上に塗布したならば、基体53を加熱することによって金属微粒子分散液に熱処理を施す。すると、金属微粒子分散液中から分散媒が除去され、さらに金属微粒子が焼結されることにより、図3(a)に示すように微粒子間の電気的接触が十分良好となった第1導電膜2Aが形成される。
熱処理の条件としては、特に限定されることなく一般的な条件が採用可能である。例えば、熱処理雰囲気としては、大気中で行なってもよく、また、必要に応じて窒素、アルゴン、ヘリウムなどの不活性ガス雰囲気中で行ってもよい。熱処理温度としては、分散媒の沸点(蒸気圧)、圧力および金属微粒子の熱的挙動を考慮して適宜に決定されるが、特に400℃以下とするのが好ましい。400℃以下とすることにより、例えば基体53に他の半導体素子やAl配線、樹脂からなる保護層や絶縁層等を形成している場合に、これらへの熱的影響を十分に少なくすることができるからである。
When such a metal fine particle dispersion (liquid) is applied on the
The conditions for the heat treatment are not particularly limited, and general conditions can be adopted. For example, the heat treatment atmosphere may be performed in the air, or may be performed in an inert gas atmosphere such as nitrogen, argon, or helium as necessary. The heat treatment temperature is appropriately determined in consideration of the boiling point (vapor pressure) of the dispersion medium, the pressure, and the thermal behavior of the metal fine particles, but is preferably 400 ° C. or less. By setting the temperature to 400 ° C. or lower, for example, when another semiconductor element, Al wiring, a protective layer made of resin, an insulating layer, or the like is formed on the
熱処理における加熱方法としては、通常のホットプレート、電気炉などによる処理の他に、ランプアニールによっても行うこともできる。ホットプレートや電気炉などで熱処理を行う場合、その条件としては例えば熱処理温度が300℃とされ、処理時間が30分間とされる。このような条件で第1電極2を形成することにより、得られる第1導電膜2Aは例えばその厚さが0.1μm程度となる。
また、ランプアニールに使用する光の光源としては、特に限定されないものの、赤外線ランプ、キセノンランプ、YAGレーザー、アルゴンレーザー、炭酸ガスレーザー、XeF、XeCl、XeBr、KrF、KrCl、ArF、ArClなどのエキシマレーザーなどを光源として使用することができる。これらの光源は一般には、出力10W以上5000W以下の範囲のものが用いられるが、本実施形態では100W以上1000W以下の範囲で十分である。
As a heating method in the heat treatment, lamp annealing can be performed in addition to the treatment by a normal hot plate, electric furnace or the like. When heat treatment is performed with a hot plate or an electric furnace, the conditions are, for example, a heat treatment temperature of 300 ° C. and a treatment time of 30 minutes. By forming the
The light source used for lamp annealing is not particularly limited, but excimers such as infrared lamps, xenon lamps, YAG lasers, argon lasers, carbon dioxide lasers, XeF, XeCl, XeBr, KrF, KrCl, ArF, ArCl, etc. A laser or the like can be used as a light source. In general, these light sources have an output in the range of 10 W to 5000 W, but in the present embodiment, a range of 100 W to 1000 W is sufficient.
尚、第1電極2としてペロブスカイト型の金属酸化物(SrRuO3、Nb−SrTiO3、La−SrTiO3、(La,Sr)MnO3、(La,Sr)CoO3等)を形成する場合には、レーザーアブレーション法を好適な成膜方法として挙げることができる。また、上記金属酸化物の成膜に先立って、例えば3層構造のバッファ層を層間絶縁膜52上に形成しておくことが好ましい。このようにバッファ層を介して金属酸化物の第1導電膜2Aを形成することで、ポリイミドや酸化シリコン等のアモルファス絶縁材料からなる層間絶縁膜52上に良好な結晶性を有するペロブスカイト型金属酸化物の第1導電膜2A(第1電極2)を形成でき、これにより後続の工程で第1導電膜2A上に形成される金属酸化物膜の結晶性を良好なものとすることができるので、高誘電率の誘電体膜を得やすくなる。
In the case where a perovskite type metal oxide (SrRuO 3 , Nb—SrTiO 3 , La—SrTiO 3 , (La, Sr) MnO 3 , (La, Sr) CoO 3, etc.) is formed as the
<金属酸化物膜(誘電体膜)の形成工程>
第1導電膜2Aを形成したならば、次に、第1導電膜2上に誘電体膜3となるべき金属酸化物膜3Aを形成する。この金属酸化物膜3Aの形成に際しては、気相成膜法であるレーザーアブレーション法や、MOCVD法(有機金属を用いた化学的気相堆積法)、液相成膜法であるMOD法(金属有機酸塩を用いた塗布法)、ゾルゲル法(金属アルコキシドを用いた塗布法)、液滴吐出法等、任意の成膜方法を用いることができる。以下では、MOD法を用いた金属酸化物膜3Aの形成工程を例に挙げて説明する。
<Metal oxide film (dielectric film) formation process>
Once the first
誘電体膜3を構成するビスマス層状化合物の前駆体材料として、この酸化物の各構成金属、すなわちSr、Bi、Ti、Ta(又はNb)を含有する有機酸塩を、それぞれの金属元素ごとに用意する。また、これらとは別に、SiあるいはGeの少なくとも一種を含む酸化物等の化合物を用意する。
具体的例を挙げると、上記有機酸塩としては、2エチルヘキサン酸ストロンチウム(Sr)、2エチルヘキサン酸ビスマス(Bi)、2エチルヘキサン酸タンタル(Ta)、2エチルヘキサン酸ニオブ(Nb)、2エチルヘキサン酸チタン(Ti)等を用いることができ、いずれもオクタン、ブトキシエタノール、あるいはキシレン等の溶媒に溶解して用いる。またSiを添加するには、これらの溶液にテトラエトキシシラン(TEOS)を所定量添加すればよい。さらにGeを添加する場合、これらの溶液にテトラエトキシゲルマニウムを所定量添加すればよい。
As a precursor material of the bismuth layered compound constituting the
Specific examples of the organic acid salt include strontium 2-ethylhexanoate (Sr), bismuth ethylhexanoate (Bi), tantalum ethylhexanoate (Ta), niobium ethylhexanoate (Nb), Titanium 2-ethylhexanoate (Ti) or the like can be used, and all are used by dissolving in a solvent such as octane, butoxyethanol, or xylene. In order to add Si, a predetermined amount of tetraethoxysilane (TEOS) may be added to these solutions. In addition, when adding Ge, a predetermined amount of tetraethoxygermanium may be added to these solutions.
そして、これら金属化合物を、ビスマス層状化合物を構成する各元素のモル比(例えばm=2のビスマス層状化合物SrBi2(Ta,Nb)2O9の場合、Sr:Bi:(Ta,Nb)=1:2:2)となるように混合する。また、SiあるいはGeについても、これらの総添加量が、最終的に得られる誘電体膜中にて0.1モル%以上10.0モル%以下の範囲で含有されるように混合する。ここで、これらSi、Geの前駆体化合物として、Sr、Bi、Ti、Ta、あるいはNbを含有する金属化合物を用いた場合、これらの元素の含有量が前記条件、すなわちビスマス層状化合物の組成比条件を損なわないように添加する必要がある。尚、このようにして混合された前駆体化合物について塗布性を改善するべく、例えばアルコール類等の適宜な溶媒あるいは分散媒等を添加してゾル状の液状体に調製してもよい。 These metal compounds are converted into molar ratios of elements constituting the bismuth layered compound (for example, in the case of the bismuth layered compound SrBi 2 (Ta, Nb) 2 O 9 with m = 2), Sr: Bi: (Ta, Nb) = Mix 1: 2: 2). Further, Si or Ge is also mixed so that the total addition amount thereof is contained in the range of 0.1 mol% to 10.0 mol% in the finally obtained dielectric film. Here, when a metal compound containing Sr, Bi, Ti, Ta, or Nb is used as the precursor compound of Si and Ge, the content of these elements is the above-described condition, that is, the composition ratio of the bismuth layered compound. It is necessary to add so as not to impair the conditions. In order to improve the coatability of the precursor compound thus mixed, for example, an appropriate solvent such as alcohols or a dispersion medium may be added to prepare a sol-like liquid.
続いて、このように調製した液状体を、ディップコート法やスピンコート法、印刷法等を用いて前記第1導電膜2A上に均一な厚さとなるように塗布する。その後、所定温度で所定時間乾燥し、液状体中の液分を除去する。さらに、この乾燥後、大気雰囲気下において所定の高温(例えば450℃)で所定時間(例えば30分間)脱脂し、これによって金属に配位している有機成分を熱分解し、金属を酸化して金属酸化物にする。そして、このような塗布→乾燥→脱脂の各工程を所定回数繰り返し、金属酸化物を所望の厚さにする。
Subsequently, the liquid prepared as described above is applied on the first
その後、RTA(Rapid Thermal Annealing)炉で酸素フローしながら所定温度、例えば550℃以下、好ましくは450℃から550℃で熱処理を行い、前記金属酸化物を焼成して図3(b)に示すように第1導電膜2A上に金属酸化物膜3Aを厚さ0.2μm程度に形成する。450℃以下で熱処理を行うことにより、特に基体53に他の半導体素子や配線等を形成している場合に、これらへの熱的影響を少なくすることができる。尚、熱処理については、RTA炉に限るものではない。
Thereafter, heat treatment is performed at a predetermined temperature, for example, 550 ° C. or less, preferably 450 ° C. to 550 ° C. while oxygen flows in an RTA (Rapid Thermal Annealing) furnace, and the metal oxide is baked, as shown in FIG. A
<第2導電膜(第2電極)の形成工程>
このようにして金属酸化物膜3Aまでを形成したら、続いてこの金属酸化物膜3A上に、図3(c)に示すように第2導電膜4Aを形成する。この第2導電膜4Aの形成については、先の第1導電膜2Aの形成法とほぼ同一の形成法によって行うことができる。すなわち、金属微粒子を含む液状体を誘電体膜3上に塗布し、その後熱処理を施して金属微粒子を焼結することにより、第2導電膜4Aを形成する。液状体中に含有させられる金属微粒子、すなわち第2導電膜4Aの形成材料となる金属微粒子としては、第1電極2の場合と同様、白金、イリジウム、ルテニウム、金、銀等から選択された一種または複数種、あるいはペロブスカイト型の金属酸化物(SrRuO3等)が用いられる。また、熱処理についても、特に400℃以下で行うのが好ましい。また、第2導電膜4Aの形成に際して、スパッタ法や蒸着法等の気相成膜法や、液滴吐出法やスピンコート法等の液相法を用いても良いのは勿論である。
<Step of Forming Second Conductive Film (Second Electrode)>
When the
<積層膜のパターニング工程>
以上の工程により層間絶縁膜52上に、第1導電膜2Aと、金属酸化物膜3Aと、第2導電膜4Aとからなる積層膜を形成したならば、係る積層膜を所定平面形状にパターニングすることで、図3(d)に示す如く第1電極2と誘電体膜3と第2電極4とを積層した構造のキャパシタ1(1a、1b)を得ることができる。図示したように、第1電極2は、埋込配線5と当接して電気的に接続されている。そして、このようにしてキャパシタ1を形成したら、このキャパシタ1の第2電極4に接続する配線やこれらを覆う保護層、絶縁層を形成することにより、半導体装置50を得る。
尚、本工程における積層膜のパターニング手段としては、公知のフォトリソグラフィ技術を用いたエッチング法や、イオンミリング法等が適用できる。
<Layered film patterning process>
If the laminated film which consists of the 1st electrically
Incidentally, as a patterning means for the laminated film in this step, an etching method using a known photolithography technique, an ion milling method, or the like can be applied.
このようにして得られたキャパシタ1にあっては、誘電体膜3が一般式(Bi2O2)2+(Am−1BmO3m+1)2−(但し、m=2,4、AはBa,Ca,Sr,Biから選ばれる金属元素、BはFe,Ga,Ti,Ta,Nb,V,Mo,Wから選ばれる金属元素)で示されるビスマス層状化合物を主成分としていることによってその誘電率が高くなり、従ってこれを有したキャパシタ1は、従来のものに比べて高容量化が可能となり、また、従来のものと同等の容量に設計した場合にはその小型化が可能となっている。
In the
また、このようなキャパシタ1の製造方法にあっては、ゾル状の液状体を塗布して成膜する液相成膜法を適用でき、液状体による塗布膜を熱処理することで誘電体膜3を形成することができるので、大掛かりな成膜装置を必要とせず、また材料の使用効率や消費エネルギーの点でも有利になることなどから、コスト低減化を図ることができる。さらに、前記液状体にSi、Geが添加されていることから、焼成温度を550℃以下の低温とした場合にも良好な結晶性を有するビスマス層状化合物を得ることができ、基体53上に既設の半導体素子や配線等への熱的影響を少なくすることができる。特に、誘電体膜3が表面に形成される第1電極2についてペロブスカイト型の金属酸化物を用いるならば、さらに良好にビスマス層状化合物をc軸配向させることができ、より高い誘電率を有する誘電体膜3を得ることができる。そして、高誘電率の誘電体膜3を形成することができることから、キャパシタ1の高容量化、または小型化を可能にすることができる。
また、前記キャパシタ1を備えた半導体装置50にあっては、このキャパシタ1が高誘電率の誘電体膜3を有したことで小型化が可能になっていることから、半導体装置50自体も小型化が可能となる。
In addition, in such a method for manufacturing the
Further, in the
次に、実施例によって本発明をさらに具体的に説明する。本実施例では、図3(a)〜(d)に示した製造方法に基づき、図1に示したキャパシタ1を製造した。
まず、基体53上に設けられたポリイミドからなる層間絶縁膜52上の所定位置に、Ptの微粒子を分散させた液状体をスピンコート法によって吐出し、さらにホットプレートにより300℃で30分間加熱処理を行うことにより、第1電極2を形成するべき第1導電膜2Aを厚さ0.1μm程度に形成した。
Next, the present invention will be described more specifically with reference to examples. In this example, the
First, a liquid material in which fine particles of Pt are dispersed is ejected by a spin coating method to a predetermined position on an
次に、第1導電膜2A上に、スピンコート法により、SrBi4Ti4O15の前駆体化合物を含有する液状体を配した。この前駆体化合物としては、各金属、すなわちSr、Bi、Tiそれぞれの金属有機酸塩を用い、また、Siを添加する目的でテトラエトキシシラン(Si(OC2H5)4)を用意した。上記前駆体化合物をその金属のモル比が所定比となるようにして混合し、ゾル状の液状体に調製するとともに、テトラエトキシシランをSi成分が所定量(0〜3モル%)となるようにして前記液状体を調製した。
Next, a liquid material containing a precursor compound of SrBi 4 Ti 4 O 15 was disposed on the first
続いて、第1導電膜2A上に配した液状体に対し、乾燥・脱脂を行った。そして、液状体の塗布→乾燥→脱脂の各工程を所定回数繰り返した後、RTA炉で酸素フローしながら所定温度(例えば450℃)で熱処理を行い、前記金属酸化物を焼成して第1導電膜2A上に、誘電体膜3を形成するべき金属酸化物膜3Aを厚さ0.2μm程度に形成した。
次いで、金属酸化物膜3A上に、Ptの微粒子を分散させた液状体をスピンコート法で吐出し、さらに熱処理することにより、第1導電膜2Aと同様に、第2電極4を形成するべき第2導電膜4Aを、Ptを用いて厚さ0.1μm程度に形成した。
その後、所定平面形状にパターニングすることで、キャパシタ1を得た。
Subsequently, the liquid disposed on the first
Next, the second electrode 4 should be formed in the same manner as the first
Then, the
以上の工程により得られるキャパシタについて、Si又はGeの添加量(0〜3モル%)と、焼成温度(400〜900℃)とを異ならせて複数種類のサンプルを作製し、得られたキャパシタの誘電体膜の誘電率を測定した。この測定結果を以下の表1に示す。表1に示す「焼成温度」は、対応するSi又はGeの添加量において、1000以上の誘電率が得られる最低焼成温度を示しており、例えば、サンプル1(シリコン添加なし)では焼成温度を850℃以上とした場合に1000以上の誘電率を有する誘電体膜が得られ、サンプル2(1モル%Si添加)では焼成温度を650℃以上とした場合に1000以上の誘電率を有する誘電体膜が得られたことを示している。 With respect to the capacitor obtained by the above steps, a plurality of types of samples were prepared by varying the amount of addition of Si or Ge (0 to 3 mol%) and the firing temperature (400 to 900 ° C.). The dielectric constant of the dielectric film was measured. The measurement results are shown in Table 1 below. “Baking temperature” shown in Table 1 indicates the minimum baking temperature at which a dielectric constant of 1000 or more can be obtained with the corresponding addition amount of Si or Ge. For example, in Sample 1 (without addition of silicon), the baking temperature is 850. A dielectric film having a dielectric constant of 1000 or more is obtained when the temperature is higher than or equal to 1000 ° C., and in Sample 2 (1 mol% Si added), a dielectric film having a dielectric constant of 1000 or higher when the firing temperature is 650 ° C. or higher Is obtained.
表1に示すように、Si又はGeを添加することで、1000以上の高誘電率を得られる焼成温度を低下させることができ、これらの添加元素が焼成時に触媒として作用し、ビスマス層状化合物の結晶性を向上させることが確認された。従って本発明に係る製造方法では、Siを添加することで450℃の低温焼成条件でも高誘電率の誘電体膜を得られ、Geを添加すれば550℃の低温焼成条件で高誘電率の誘電体膜を得ることができる。そして、このような低温焼成が可能とされたことで、基材上に既設の半導体素子や配線等への影響を少なくでき、高歩留まりにてキャパシタを備えた半導体装置を製造することが可能になる。またキャパシタを備える半導体装置の設計自由度を高め、半導体装置の高集積化、高性能化にも寄与する。 As shown in Table 1, by adding Si or Ge, the firing temperature at which a high dielectric constant of 1000 or more can be lowered, these additive elements act as a catalyst during firing, and the bismuth layered compound It was confirmed that the crystallinity was improved. Therefore, in the manufacturing method according to the present invention, a dielectric film having a high dielectric constant can be obtained by adding Si even under a low-temperature firing condition of 450 ° C., and by adding Ge, a dielectric film having a high dielectric constant can be obtained under a low-temperature firing condition of 550 ° C. A body membrane can be obtained. And since such low-temperature firing is made possible, the influence on the existing semiconductor elements and wirings on the base material can be reduced, and a semiconductor device equipped with capacitors can be manufactured at a high yield. Become. In addition, it increases the degree of design freedom of a semiconductor device including a capacitor, contributing to higher integration and higher performance of the semiconductor device.
1、1a、1b…キャパシタ、2…第1電極、3…誘電体膜、4…第2電極、50…半導体装置、51…基板、52…層間絶縁膜、53…基体、2A…第1導電膜、3A…金属酸化物膜、4A…第2導電膜
DESCRIPTION OF
Claims (10)
前記誘電体膜が、一般式Bi2Am−1BmO3m+3(但し、m=2,4、AはBa,Ca,Sr,Biから選ばれる金属元素、BはFe,Ga,Ti,Ta,Nb,V,Mo,Wから選ばれる金属元素)で示されるビスマス層状化合物を主成分とするとともに、Si、Geのうち少なくとも1種を含んでおり、
前記ビスマス層状化合物が、前記誘電体膜の膜厚方向にc軸優先配向していることを特徴とするキャパシタ。 A capacitor having a structure in which a dielectric film is sandwiched between a first electrode and a second electrode,
The dielectric film has the general formula Bi 2 A m-1 B m O 3m + 3 ( where, m = 2, 4, A is Ba, Ca, Sr, metal element selected from Bi, B is Fe, Ga, Ti, A bismuth layered compound represented by a metal element selected from Ta, Nb, V, Mo, and W) and containing at least one of Si and Ge;
The capacitor, wherein the bismuth layered compound is preferentially c-axis oriented in the film thickness direction of the dielectric film.
一般式Bi2Am−1BmO3m+3(但し、m=2,4、AはBa,Ca,Sr,Biから選ばれる金属元素、BはFe,Ga,Ti,Ta,Nb,V,Mo,Wから選ばれる金属元素)で示されるビスマス層状化合物の前駆体化合物と、Si及びGeのうち少なくとも1種以上とを含有する液状体を基体上に配する工程と、
前記前駆体化合物を含有する液状体を熱処理することにより、前記ビスマス層状化合物を含む前記誘電体膜を形成する工程とを含み、
前記液状体を熱処理する工程において、熱処理温度を550℃以下とすることを特徴とするキャパシタの製造方法。 A method of manufacturing a capacitor having a structure in which a dielectric film is sandwiched between a first electrode and a second electrode,
Formula Bi 2 A m-1 B m O 3m + 3 ( where, m = 2,4, A is Ba, Ca, Sr, metal element selected from Bi, B is Fe, Ga, Ti, Ta, Nb, V, A step of disposing on a substrate a liquid material containing a precursor compound of a bismuth layered compound represented by (metal element selected from Mo and W) and at least one of Si and Ge;
Forming a dielectric film containing the bismuth layered compound by heat-treating a liquid containing the precursor compound,
A method of manufacturing a capacitor, wherein in the step of heat-treating the liquid, a heat treatment temperature is set to 550 ° C. or lower.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003428490A JP2005191153A (en) | 2003-12-25 | 2003-12-25 | Capacitor and its production process, and semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003428490A JP2005191153A (en) | 2003-12-25 | 2003-12-25 | Capacitor and its production process, and semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005191153A true JP2005191153A (en) | 2005-07-14 |
Family
ID=34787429
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003428490A Withdrawn JP2005191153A (en) | 2003-12-25 | 2003-12-25 | Capacitor and its production process, and semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005191153A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114400332A (en) * | 2022-01-11 | 2022-04-26 | 长春理工大学 | Electrode material of reversible solid oxide battery, composite material thereof, preparation method and application |
-
2003
- 2003-12-25 JP JP2003428490A patent/JP2005191153A/en not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114400332A (en) * | 2022-01-11 | 2022-04-26 | 长春理工大学 | Electrode material of reversible solid oxide battery, composite material thereof, preparation method and application |
CN114400332B (en) * | 2022-01-11 | 2024-01-23 | 长春理工大学 | Composite material of electrode material of reversible solid oxide battery and preparation method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4623005B2 (en) | Composition for thin film capacitor, high dielectric constant insulating film, thin film capacitor, thin film multilayer capacitor, and method for manufacturing thin film capacitor | |
EP1777203B1 (en) | Ferroelectric capacitor, semiconductor device, and other element | |
JP4561629B2 (en) | Thin film multilayer capacitor | |
KR20010031913A (en) | Dielectric element and manufacturing method therefor | |
JP2006523153A (en) | Multilayer structure containing barium strontium titanate on metal foil | |
US7742277B2 (en) | Dielectric film capacitor and method of manufacturing the same | |
US7176100B2 (en) | Capacitor and its manufacturing method, and semiconductor device | |
JP2002080220A (en) | Ceramic membrane, method of producing the same, semiconductor device and piezo-electric element | |
JP2007329460A (en) | Piezoelectric element, piezoelectric actuator, and ink-jet recording head | |
US7382013B2 (en) | Dielectric thin film, dielectric thin film device, and method of production thereof | |
JP4706479B2 (en) | Composition for thin film capacitor, high dielectric constant insulating film, thin film capacitor, thin film multilayer capacitor, and method for manufacturing thin film capacitor | |
JP4587310B2 (en) | Dielectric film capacitor and manufacturing method thereof | |
JP4852744B2 (en) | Dielectric film capacitor and manufacturing method thereof | |
JP4604939B2 (en) | Dielectric thin film, thin film dielectric element and manufacturing method thereof | |
JP2005191153A (en) | Capacitor and its production process, and semiconductor device | |
JP2009280416A (en) | Method for manufacturing dielectric thin film and thin film electronic component | |
JPH10214947A (en) | Thin film dielectric element | |
JP2011108886A (en) | Thin-film capacitor and method of manufacturing thin-film capacitor | |
JP2005191154A (en) | Capacitor and its production process, and semiconductor device | |
JP2005197501A (en) | Capacitor and semiconductor device | |
JP4479193B2 (en) | Semiconductor device | |
JP2005183862A (en) | Manufacturing method for capacitor, capacitor and semiconductor device | |
JP2005183850A (en) | Capacitor and its manufacturing method and semiconductor device | |
Liao et al. | Novel Integration of Metal–Insulator–Metal (MIM) Capacitors Comprising Perovskite-type Dielectric and Cu Bottom Electrode on Low-Temperature Packaging Substrates | |
JP5201111B2 (en) | Capacitor, manufacturing method thereof, and semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070306 |