JP2005191067A - Semiconductor device and method of managing manufacturing process using same - Google Patents

Semiconductor device and method of managing manufacturing process using same Download PDF

Info

Publication number
JP2005191067A
JP2005191067A JP2003427180A JP2003427180A JP2005191067A JP 2005191067 A JP2005191067 A JP 2005191067A JP 2003427180 A JP2003427180 A JP 2003427180A JP 2003427180 A JP2003427180 A JP 2003427180A JP 2005191067 A JP2005191067 A JP 2005191067A
Authority
JP
Japan
Prior art keywords
film
semiconductor device
foreign matter
insulating film
foreign
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003427180A
Other languages
Japanese (ja)
Inventor
Koji Yokoyama
幸二 横山
Toshimasa Miura
敏雅 三浦
Akinori Harasaki
昭徳 原崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2003427180A priority Critical patent/JP2005191067A/en
Publication of JP2005191067A publication Critical patent/JP2005191067A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device which can early detect contamination and to provide a method of managing a manufacturing process using the same. <P>SOLUTION: The semiconductor device includes a first film 2 which is considered to be anxious about the generation of minute contamination on a dummy wafer 1, a first insulating film 3 covered in a high step coverage with the minute contamination and displaying an image enlarged and projected on the front surface from the minute contamination, and a first metal film 4 formed to allow the enlarged and projected image to be easily reflected. Thus, the minute contamination is detected by irradiating the laser beam, etc, to the first metal film 4 by a contamination inspecting device 50 in an in-line inspection, thereby detecting the minute contamination, and managing the manufacturing process by this result. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、半導体装置およびそれを用いた製造工程管理方法に関し、特に、検査用の半導体基板上にパターンを形成した半導体装置およびそれを用いてインライン検査を行い、異物の発生数によって工程を管理する製造工程管理方法に適用して有効な技術に関するものである。   The present invention relates to a semiconductor device and a manufacturing process management method using the same, and in particular, a semiconductor device in which a pattern is formed on a semiconductor substrate for inspection and in-line inspection using the semiconductor device, and the process is managed by the number of foreign matters generated. The present invention relates to a technique effective when applied to a manufacturing process management method.

例えば、半導体装置の製造工程において、各種成膜工程後などに異物検査装置を用いたインライン検査が行われる。この異物検査装置は、例えば、パターン付きまたはパターン無しの検査用の半導体基板や、パターン付きまたはパターン無しの製品となる半導体基板の表面に対してレーザ光等を照射し、その散乱光を検出することで半導体基板表面の異物を検出する。   For example, in a semiconductor device manufacturing process, in-line inspection using a foreign substance inspection apparatus is performed after various film forming processes. This foreign matter inspection apparatus, for example, irradiates the surface of a semiconductor substrate for inspection with a pattern or without a pattern, or a semiconductor substrate that becomes a product with or without a pattern, and detects the scattered light. This detects foreign matter on the surface of the semiconductor substrate.

ところで、前記のような半導体装置の製造工程の技術について、本発明者が検討した結果、以下のようなことが明らかとなった。   By the way, as a result of the study of the technique of the semiconductor device manufacturing process as described above, the following has been clarified.

例えば、前記背景技術で述べたような異物検査装置では、絶縁膜形成後の検査を例とした場合、実用上、0.25μm以上の大きさを備えたものが異物として検出される。この検出する異物の大きさは、異物検査装置の検出感度やスループット、ならびに製品に対して致命的となり得る異物の大きさなどを総合的に判断して決められる。   For example, in the foreign matter inspection apparatus described in the background art, when the inspection after forming the insulating film is taken as an example, a device having a size of 0.25 μm or more is practically detected as a foreign matter. The size of the foreign matter to be detected is determined by comprehensively judging the detection sensitivity and throughput of the foreign matter inspection apparatus and the size of the foreign matter that can be fatal to the product.

しかしながら、本発明者の検討により、単体の膜では特に問題とならない0.1μmなどの異物であっても、膜を積み重ねる間に致命的な大きさの異物になってしまうことが有り得るということが判明した。この場合、その積み重ねた膜の工程が無駄となり、製造コストに多大な損失が生じてしまう。この対策として、異物検査装置の検出感度を高めることなども考えられる。ただし、そうすると、前述したようにスループットが低下したり、場合によっては必要以上に異物を検出したり、また、装置の検出感度が能力的に足りなければ投資コストが必要になったり等様々な問題が生じてくる。このようなことから、異物検査装置の検出感度を変えずに、前述したような異物を早期に検出する方法が望まれる。   However, according to the study of the present inventor, even a foreign matter such as 0.1 μm, which is not particularly problematic in a single film, can become a fatal foreign matter while the films are stacked. found. In this case, the stacked film processes are wasted, resulting in a significant loss in manufacturing cost. As a countermeasure, it may be possible to increase the detection sensitivity of the foreign substance inspection apparatus. However, in this case, various problems such as a decrease in throughput as described above, detection of foreign objects more than necessary in some cases, and investment costs are required if the detection sensitivity of the device is insufficient. Will arise. For this reason, there is a demand for a method for early detection of foreign matter as described above without changing the detection sensitivity of the foreign matter inspection apparatus.

そこで、本発明の目的は、異物の早期検出を可能にする半導体装置およびそれを用いた製造工程管理方法を提供することにある。   Accordingly, an object of the present invention is to provide a semiconductor device that enables early detection of foreign matter and a manufacturing process management method using the same.

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。   The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。   Of the inventions disclosed in the present application, the outline of typical ones will be briefly described as follows.

本発明による半導体装置は、検査用の半導体基板上に、第1の膜と、前記第1の膜上に形成する第1の絶縁膜と、前記第1の絶縁膜上に形成する第1の金属膜とを有するものである。そして、前記第1の膜は、その成膜工程に関連して発生する異物を検出したい膜であり、前記第1の絶縁膜は、前記第1の膜で前記異物が発生した場合に、前記異物を高いステップカバレージで被い、前記第1の絶縁膜上に、前記異物を拡大投影した像を表す膜であり、前記第1の金属膜は、光を反射することで、前記拡大投影した像を、異物検査装置によって検出し易くする膜である。   A semiconductor device according to the present invention includes a first film, a first insulating film formed on the first film, and a first film formed on the first insulating film on a semiconductor substrate for inspection. And a metal film. The first film is a film for detecting foreign matter generated in connection with the film forming process, and the first insulating film is formed when the foreign matter is generated in the first film. It is a film representing an image obtained by enlarging and projecting the foreign matter on the first insulating film by covering the foreign matter with high step coverage, and the first metal film reflects the light and projects the enlarged projection. It is a film that facilitates detection of an image by a foreign matter inspection apparatus.

これによって、例えば、前記第1の膜の成膜工程において微小な異物が発生した場合、前記第1の絶縁膜と前記第1の金属膜によって、この微小な異物を異物検査装置で確実に検出できるようになる。   Accordingly, for example, when a minute foreign matter is generated in the film forming process of the first film, the minute foreign matter is reliably detected by the foreign matter inspection device by the first insulating film and the first metal film. become able to.

ここで、前記第1の絶縁膜は、例えば、プラズマCVD法を用いたTEOS酸化膜とすることができる。これによって、高いステップカバレージが得られる。また、この場合、前記TEOS酸化膜の膜厚は、300nm〜800nmにするとよい。これによって、前記TEOS酸化膜上に表れた微小な異物の像を、異物検査装置で十分検出可能な大きさにすることができ、また、この像が平坦化されることを防止することができる。   Here, the first insulating film can be, for example, a TEOS oxide film using a plasma CVD method. This provides high step coverage. In this case, the thickness of the TEOS oxide film is preferably 300 nm to 800 nm. As a result, the image of the minute foreign matter appearing on the TEOS oxide film can be made a size that can be sufficiently detected by the foreign matter inspection apparatus, and the image can be prevented from being flattened. .

そして、このような半導体装置を製造し、それを異物検査装置によって検査し、その異物の発生数を見ることで製品となる半導体基板の着工可否を判断するような製造工程管理方法を構築すれば、製品における微小な異物の作り込みやそれに起因した不良の発生などを未然に防止することが可能になる。   And if such a semiconductor device is manufactured, it is inspected by a foreign substance inspection apparatus, and a manufacturing process management method is constructed so as to determine whether or not a semiconductor substrate as a product can be started by checking the number of occurrences of the foreign substance. Therefore, it is possible to prevent the creation of minute foreign matters in the product and the occurrence of defects due to the occurrence.

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。   Among the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.

(1)検査用の半導体基板上に、発生した異物を高いステップカバレージで被う絶縁膜と、その絶縁膜上に光を反射する金属膜とを設け、製品となる半導体基板の着工前にこの検査用の半導体基板に対して異物検査装置による試験を実施することで、異物の早期検出が可能になる。   (1) On a semiconductor substrate for inspection, an insulating film that covers the generated foreign matter with high step coverage and a metal film that reflects light are provided on the insulating film. By conducting a test using a foreign substance inspection apparatus on the semiconductor substrate for inspection, early detection of foreign substances becomes possible.

(2)前記(1)によって、製品における微小な異物の作り込みやそれに起因した不良の発生などを未然に防止することが可能になる。   (2) According to the above (1), it is possible to prevent the creation of minute foreign matters in the product and the occurrence of defects due to the occurrence.

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiment, and the repetitive description thereof will be omitted.

図1は、本発明の一実施の形態の半導体装置において、その構成の一例を示す断面図である。図1に示す半導体装置は、例えば、検査用の半導体基板(以下、ダミーウェハと称す)1上に、第1の膜2と、第1の絶縁膜3と、第1の金属膜4とを有している。第1の膜2は、異物発生の検査対象となる膜であり、その成膜工程に関連して微小な異物が懸念され、それを検出したい膜である。その一例としては、例えば、塗布工程による微小な異物が懸念されるSOG(Spin On Glass)膜や、CMP(Chemical Mechanical Polishing)工程による微小な異物が懸念されるTEOS(Tetra−Ethyl−Ortho−Silicate)酸化膜、ならびに減圧CVD(Chemical Vapor Deposition)装置を用いた成膜工程で微小な異物が懸念される酸化膜やポリシリコン膜などが挙げられる。   FIG. 1 is a cross-sectional view showing an example of the configuration of a semiconductor device according to an embodiment of the present invention. The semiconductor device shown in FIG. 1 has, for example, a first film 2, a first insulating film 3, and a first metal film 4 on a semiconductor substrate for inspection (hereinafter referred to as a dummy wafer) 1. doing. The first film 2 is a film to be inspected for the generation of foreign matter, and is a film for which a minute foreign matter is concerned in connection with the film forming process and it is desired to detect it. As an example thereof, for example, an SOG (Spin On Glass) film in which a minute foreign matter due to a coating process is a concern, or a TEOS (Tetra-Ethyl-Ortho-Siliconate) in which a minute foreign matter is feared by a CMP (Chemical Mechanical Polishing) process. ) An oxide film, and an oxide film or a polysilicon film in which a minute foreign matter is a concern in a film forming process using a low pressure CVD (Chemical Vapor Deposition) apparatus.

第1の絶縁膜3は、前記第1の膜2上に微小な異物が存在した場合、この微小な異物を高いステップカバレージで被うことによって、第1の絶縁膜3上に、この微小な異物を拡大投影する膜である。このような膜としては、例えば、CVD法を用いたTEOS酸化膜などが挙げられ、その中でも、プラズマCVD法を用いたTEOS酸化膜を用いるとよい。また、TEOS酸化膜を用いた場合、第1の絶縁膜3の膜厚h1は、後述するように300nm〜800nmにするとよい。   When there is a minute foreign matter on the first film 2, the first insulating film 3 covers this minute foreign matter on the first insulating film 3 by covering the minute foreign matter with high step coverage. It is a film that magnifies and projects foreign matter. Examples of such a film include a TEOS oxide film using a CVD method, and among them, a TEOS oxide film using a plasma CVD method is preferably used. When the TEOS oxide film is used, the film thickness h1 of the first insulating film 3 is preferably 300 nm to 800 nm as will be described later.

第1の金属膜4は、前記第1の絶縁膜3上に拡大投影された像を際立たせ、異物検査装置による入射光を十分反射することで、微小な異物(拡大投影された像)を容易に検出できるようにする膜である。このような膜としては、例えば、TiN(窒化チタン)膜や、Ti(チタン)−TiN(窒化チタン)の積層膜や、その他各種の金属材質の膜が挙げられる。   The first metal film 4 stands out from the enlarged projection image on the first insulating film 3 and sufficiently reflects the incident light from the foreign substance inspection apparatus, so that a minute foreign substance (enlarged projected image) can be obtained. It is a membrane that allows easy detection. Examples of such a film include a TiN (titanium nitride) film, a laminated film of Ti (titanium) -TiN (titanium nitride), and films of various other metal materials.

このような構成を有する半導体装置を用いることで、製品となる半導体基板(以下、製品ウェハと称す)上で発生し得る、例えば、図2に示すような異物を検出することが可能になる。図2は、本発明の一実施の形態の半導体装置において、図1の構成で検出する異物について説明するためのデバイス断面図の一例である。   By using the semiconductor device having such a configuration, it is possible to detect, for example, a foreign substance as shown in FIG. 2 that may occur on a semiconductor substrate (hereinafter referred to as a product wafer) as a product. FIG. 2 is an example of a device cross-sectional view for explaining the foreign matter detected by the configuration of FIG. 1 in the semiconductor device of one embodiment of the present invention.

図2に示すデバイスは、図示しない製品ウェハ上に形成された多層配線構造の一部の例を示すものであり、例えば、絶縁膜21上に、導電性バリア膜22a,22bとそれに挟まれた配線層23とからなる第1層目の金属膜と、その第1層目の金属膜を第2層目の金属膜に接続するための金属膜(コンタクトプラグ)24と、前記コンタクトプラグ24に接続され前記第2層目の金属膜の一部となる導電性バリア膜22cとが設けられている。そして、これらの金属膜は、前記絶縁膜21上に、例えば、TEOS酸化膜25a、SOG膜26、TEOS酸化膜25bの順で成膜された複数の絶縁膜によって被われている。   The device shown in FIG. 2 shows an example of a part of a multilayer wiring structure formed on a product wafer (not shown). For example, conductive barrier films 22a and 22b are sandwiched between the insulating film 21 and the device. A metal film (contact plug) 24 for connecting the first-layer metal film to the second-layer metal film, and a contact plug 24. A conductive barrier film 22c that is connected and becomes a part of the second-layer metal film is provided. These metal films are covered with a plurality of insulating films formed on the insulating film 21 in the order of, for example, a TEOS oxide film 25a, an SOG film 26, and a TEOS oxide film 25b.

なお、前記配線層23の素材は、例えばAl(アルミニウム)、Cu(銅)などであり、導電性バリア膜22a,22b,22cの素材は、例えば、TiN(窒化チタン)やTi(チタン)−TiN(窒化チタン)の積層膜などである。また、前記TEOS酸化膜25a,25bは、例えば、プラズマCVD法によって形成される。   The material of the wiring layer 23 is, for example, Al (aluminum), Cu (copper), and the material of the conductive barrier films 22a, 22b, 22c is, for example, TiN (titanium nitride) or Ti (titanium)- For example, a laminated film of TiN (titanium nitride). The TEOS oxide films 25a and 25b are formed by, for example, a plasma CVD method.

ここで、前記SOG膜26を成膜する塗布工程に着目すると、例えば、塗布後のアニール時などにおいて微小な異物27が付着する可能性が考えられる。この異物27の大きさが例えば0.2〜0.3μmとすると、このSOG膜26の塗布工程後の異物検査試験によって検出できる見込みはある。しかしながら、この異物27の大きさが微小で、例えば0.1μmとすると、この塗布工程後の異物検査試験による検出は困難と考えられる。   Here, when attention is paid to the coating process for forming the SOG film 26, for example, there is a possibility that a minute foreign material 27 may be adhered during annealing after coating. If the size of the foreign material 27 is 0.2 to 0.3 μm, for example, there is a possibility that it can be detected by a foreign material inspection test after the coating process of the SOG film 26. However, when the size of the foreign matter 27 is very small, for example, 0.1 μm, it is considered difficult to detect by the foreign matter inspection test after the coating process.

この場合、SOG膜26の塗布工程後に、この微小な異物27を作り込んだままプラズマCVD法などを用いたTEOS酸化膜25bの成膜が行われる。このTEOS酸化膜25bの膜厚h2を仮に300nmとすると、TEOS酸化膜25bのステップカバレージによって、TEOS酸化膜25b上に、前記0.1μmの異物27を拡大投影した像が表れる。そして、この像は、膜厚300nm(0.3μm)を半径r1とする円の形状となるため、この像の大きさは、円の直径w1である0.6μm程度となる。   In this case, after the coating process of the SOG film 26, the TEOS oxide film 25b is formed using a plasma CVD method or the like while the minute foreign matter 27 is formed. If the thickness h2 of the TEOS oxide film 25b is assumed to be 300 nm, an image obtained by enlarging and projecting the 0.1 μm foreign matter 27 appears on the TEOS oxide film 25b due to the step coverage of the TEOS oxide film 25b. Since this image has a circular shape with a thickness r of 300 nm (0.3 μm) and a radius r1, the size of this image is about 0.6 μm, which is the diameter w1 of the circle.

したがって、このTEOS酸化膜25bの成膜工程後に異物検査試験を行えば、前記0.1μmの異物を検出できる可能性は高い。しかしながら、TEOS酸化膜25bは、その材質上、異物検査装置からのレーザ光を十分に反射しないため、検出できない可能性も十分考えられる。そうすると、前記0.1μmの異物27を確実に検出できる段階は、前記TEOS酸化膜25bの成膜工程後に、コンタクトプラグ24のリソグラフィ工程と、コンタクトプラグ24の成膜工程と、導電性バリア膜22cの成膜工程が行われた後ということになる。したがって、微小な異物27が発生した後の工程が無駄になってしまうことになり、製造コストに多大な損失が生じることになる。   Therefore, if a foreign matter inspection test is performed after the film formation step of the TEOS oxide film 25b, there is a high possibility that the 0.1 μm foreign matter can be detected. However, because the TEOS oxide film 25b does not sufficiently reflect the laser beam from the foreign substance inspection device due to its material, there is a possibility that it cannot be detected. Then, the step of reliably detecting the 0.1 μm foreign matter 27 is performed after the TEOS oxide film 25b deposition process, the contact plug 24 lithography process, the contact plug 24 deposition process, and the conductive barrier film 22c. That is, after the film forming step is performed. Therefore, the process after the generation of the minute foreign matter 27 is wasted, resulting in a great loss in manufacturing cost.

なお、この異物を検出しなかった場合は、例えば図3に示すような不良が発生することが考えられる。図3は、本発明の一実施の形態の半導体装置において、微小な異物に起因した不良の一例を説明するための図であり、(a)は、デバイス上面図を示すものであり、(b)は、(a)のA−A’間におけるデバイス断面図を示すものである。   In addition, when this foreign material is not detected, it is possible that the defect as shown, for example in FIG. 3 generate | occur | produces. FIG. 3 is a diagram for explaining an example of a defect caused by a minute foreign substance in the semiconductor device according to the embodiment of the present invention. FIG. 3A is a top view of the device, and FIG. ) Shows a cross-sectional view of the device between AA 'in (a).

図3(b)は、第2層目の金属膜まで形成した後の断面図であり、前記図2における導電性バリア膜22cの形成後、第2層目の配線層28とその上部に導電性バリア膜22dが形成されている。そして、図3(b)においては、微小な異物27に起因して、導電性バリア膜22cや第2層目の配線層28にエッチング残りが発生している。そして、これによって、第2層目の金属膜がお互いにショートしている。これを上面から見ると図3(a)のようになり、第2層目の金属膜が、お互いにエッチング残りの金属膜によって接続されている。   FIG. 3B is a cross-sectional view after the formation of the second-layer metal film. After the formation of the conductive barrier film 22c in FIG. 2, the second-layer wiring layer 28 and the upper portion thereof are electrically conductive. A conductive barrier film 22d is formed. In FIG. 3B, the etching residue is generated in the conductive barrier film 22c and the second wiring layer 28 due to the minute foreign matter 27. As a result, the second-layer metal films are short-circuited with each other. When this is viewed from the top, it becomes as shown in FIG. 3A, and the second-layer metal films are connected to each other by the metal film remaining after etching.

このような不良を未然に防止し、なおかつ前記図2で説明したように不良を作り込むことによる製造コストの損失を防止するため、前記微小な異物27を早期に検出する必要がある。そこで、前記図2および図3で説明したSOG膜26での異物27を検出する場合には、前述した図1の半導体装置を用い、図1における前記第1の膜2をSOG膜、前記第1の絶縁膜3をTEOS酸化膜とし、前記第1の金属膜4を前記図2等のデバイス構造と同様にTi−TiNの積層膜として、例えば図4に示すようなフローを実施すればよい。   In order to prevent such a defect in advance and to prevent a loss of manufacturing cost due to the formation of the defect as described with reference to FIG. 2, it is necessary to detect the minute foreign matter 27 at an early stage. Therefore, when detecting the foreign matter 27 in the SOG film 26 described with reference to FIGS. 2 and 3, the semiconductor device of FIG. 1 is used, and the first film 2 in FIG. For example, the flow shown in FIG. 4 may be performed by using the TEOS oxide film 1 as the TEOS oxide film and the Ti-TiN laminated film as the first metal film 4 as in the device structure of FIG. .

図4は、本発明の一実施の形態の半導体装置の製造工程管理方法において、図1の半導体装置を用いた製造工程管理方法の一例を示すフロー図である。図4に示すフローは、例えば次のように行われる。   FIG. 4 is a flowchart showing an example of a manufacturing process management method using the semiconductor device of FIG. 1 in the manufacturing process management method of the semiconductor device according to the embodiment of the present invention. The flow shown in FIG. 4 is performed as follows, for example.

S401において、ダミーウェハ上にパターンを形成する。すなわち、図1の半導体装置を製造する。ここでは、前述したようにSOG膜での異物を検出する場合を想定し、ダミーウェハ1上に、前記第1の膜2としてSOG膜を塗布し、次いで前記第1の絶縁膜3としてプラズマCVD法などによってTEOS酸化膜を成膜し、次いで前記第1の金属膜4としてCVD法などによってTi−TiNの積層膜を成膜する。そして、このSOG膜の塗布工程において、微小な異物が発生したと仮定する。そして、S402へ移行する。   In S401, a pattern is formed on the dummy wafer. That is, the semiconductor device of FIG. 1 is manufactured. Here, as described above, assuming the case where foreign matter is detected in the SOG film, an SOG film is applied as the first film 2 on the dummy wafer 1, and then the plasma CVD method is used as the first insulating film 3. A TEOS oxide film is formed by, for example, and then a Ti—TiN laminated film is formed as the first metal film 4 by a CVD method or the like. It is assumed that minute foreign matters are generated in the coating process of the SOG film. Then, the process proceeds to S402.

S402において、S401で製造した半導体装置(パターン付きダミーウェハ)に対して異物検査装置を用いた試験を実施する。この異物検査試験は、例えば、図5のように行われる。図5は、本発明の一実施の形態の半導体装置の製造工程管理方法において、図1の半導体装置を用いた異物検査試験の一例を示す説明図である。   In S402, a test using a foreign substance inspection device is performed on the semiconductor device (patterned dummy wafer) manufactured in S401. This foreign matter inspection test is performed, for example, as shown in FIG. FIG. 5 is an explanatory view showing an example of a foreign matter inspection test using the semiconductor device of FIG. 1 in the manufacturing process management method of the semiconductor device of one embodiment of the present invention.

図5においては、前記S401で発生した微小な異物を含み、第1の膜(SOG膜)2、第1の絶縁膜(TEOS酸化膜)3および第1の金属膜(Ti−TiNの積層膜)4を備えた半導体装置に対し、異物検査装置50より例えばレーザ光等の光を照射している。異物検査装置50は、前記レーザ光等に対する散乱光などをセンサによって検出することで異物の有無を判断し、前記半導体装置上に存在する異物の数を集計する。   In FIG. 5, the first film (SOG film) 2, the first insulating film (TEOS oxide film) 3, and the first metal film (Ti-TiN laminated film) contain minute foreign matter generated in S401. ) The semiconductor device provided with 4 is irradiated with light such as laser light from the foreign matter inspection device 50. The foreign matter inspection apparatus 50 determines the presence or absence of foreign matter by detecting scattered light with respect to the laser beam or the like by a sensor, and counts the number of foreign matters existing on the semiconductor device.

ところで、図5において、前記TEOS酸化膜3の膜厚が300nm程度であると、図2で説明したように、0.1μmの異物がTi−TiNの積層膜上で0.6μm程度に拡大投影されるため、異物検査装置50によって確実に検出することができる。但し、前記TEOS酸化膜3の膜厚が800nmを超える辺りになると、このTi−TiNの積層膜上に拡大投影された像が、逆に平坦化され、検出が困難となってしまう可能性がある。したがって、TEOS酸化膜の膜厚は300nm〜800nmが望ましい。そして、S403へ移行する。   Incidentally, in FIG. 5, when the thickness of the TEOS oxide film 3 is about 300 nm, as described in FIG. 2, a 0.1 μm foreign matter is enlarged and projected to about 0.6 μm on the Ti—TiN laminated film. Therefore, it can be reliably detected by the foreign substance inspection device 50. However, when the film thickness of the TEOS oxide film 3 exceeds 800 nm, the image projected on the Ti—TiN laminated film is flattened on the contrary, and may be difficult to detect. is there. Therefore, the thickness of the TEOS oxide film is desirably 300 nm to 800 nm. Then, the process proceeds to S403.

S403において、前記S402で検出した半導体装置上の異物の数を判定する。この異物の数が、管理値以下であればS404へ移行し、管理値を超えた場合はS405へ移行する。   In S403, the number of foreign matters on the semiconductor device detected in S402 is determined. If the number of foreign objects is equal to or less than the management value, the process proceeds to S404, and if it exceeds the management value, the process proceeds to S405.

S404において、SOG膜の塗布工程は問題無しとして、製品ウェハに対しSOG膜の塗布工程の着工を行う。   In S404, assuming that there is no problem in the SOG film coating process, the SOG film coating process is started on the product wafer.

S405において、SOG膜の塗布工程は問題有りとして、製品ウェハに対するSOG膜の塗布工程の着工を保留し、塗布工程の詳細調査などを行う。   In S405, since there is a problem with the coating process of the SOG film, the construction of the coating process of the SOG film on the product wafer is suspended and a detailed investigation of the coating process is performed.

なお、これまでの説明では、SOG膜の塗布工程による異物を例に説明したが、勿論これに限定されるものではなく、例えば、CMP工程や、減圧CVD装置を用いた酸化膜やポリシリコン膜などの成膜工程などにおける微小な異物も同様に検出することができる。   In the above description, the foreign matter due to the coating process of the SOG film has been described as an example. However, the present invention is of course not limited to this. For example, an oxide film or a polysilicon film using a CMP process or a low pressure CVD apparatus is used. It is possible to detect minute foreign matters in the film forming process such as.

すなわち、例えば、TEOS酸化膜に対するCMP工程においては、洗浄不足などによるスラリー残りなどが懸念される。したがって、図4のフローにより、まず図1の半導体装置の製造を行う。つまり、ダミーウェハ1上に、プラズマCVD法などでTEOS酸化膜を成膜し、このTEOS酸化膜をCMP工程により研磨および洗浄し、この上にTEOS酸化膜を300nm〜800nmの膜厚で成膜し、次いで、TiN膜などといった金属膜を成膜する。そして、この半導体装置に対して異物検査試験を実施し、製品ウェハの着工を行うか否かを判断すればよい。   That is, for example, in the CMP process for the TEOS oxide film, there is a concern about residual slurry due to insufficient cleaning or the like. Therefore, first, the semiconductor device of FIG. 1 is manufactured according to the flow of FIG. That is, a TEOS oxide film is formed on the dummy wafer 1 by a plasma CVD method or the like, this TEOS oxide film is polished and washed by a CMP process, and a TEOS oxide film is formed thereon with a film thickness of 300 nm to 800 nm. Then, a metal film such as a TiN film is formed. Then, a foreign substance inspection test may be performed on the semiconductor device to determine whether or not to start a product wafer.

また、例えば、減圧CVD装置を用いた酸化膜の成膜工程においては、その工程における微小な異物の発生や、その後のエッチング工程でのエッチング残りの発生などが問題となり得る。したがって、図4のフローにより、まず図1の半導体装置の製造を行う。つまり、ダミーウェハ1上に、減圧CVD装置を用いて酸化膜を成膜し、この酸化膜をエッチング後、TEOS酸化膜を300nm〜800nmの膜厚で成膜し、次いで、TiN膜などといった金属膜を成膜する。そして、この半導体装置に対して異物検査試験を実施し、製品ウェハの着工を行うか否かを判断すればよい。   Further, for example, in the oxide film forming process using a low-pressure CVD apparatus, the generation of minute foreign matters in the process and the generation of etching residue in the subsequent etching process can cause problems. Therefore, first, the semiconductor device of FIG. 1 is manufactured according to the flow of FIG. That is, an oxide film is formed on the dummy wafer 1 by using a low pressure CVD apparatus, the oxide film is etched, a TEOS oxide film is formed with a film thickness of 300 nm to 800 nm, and then a metal film such as a TiN film is formed. Is deposited. Then, a foreign substance inspection test may be performed on the semiconductor device to determine whether or not to start a product wafer.

以上のように、図1に示したような半導体装置を用い、図4に示したような製造工程の管理を行うことで、製品ウェハを着工する前の早期の段階で、微小な異物を検出することが可能になる。これによって、前記図3で説明したような不良を未然に防止することができ、前記図2で説明したような無駄な工程の着工を阻止することができる。   As described above, by using the semiconductor device as shown in FIG. 1 and managing the manufacturing process as shown in FIG. 4, a minute foreign object is detected at an early stage before the production wafer is started. It becomes possible to do. As a result, it is possible to prevent defects such as those described with reference to FIG. 3 and prevent the start of useless processes as described with reference to FIG.

また、このような技術は、製品の微細化が進むにつれて益々重要になると考えられる。すなわち、製品の微細化が進む程、より微小な異物に起因した不良の発生が問題となってくるが、この微小な異物を異物検査装置により直接的に検出しようとすると、課題において前述したようにスループットの低下や検査装置のコストなどが問題となってくる。また、微小な異物が膜の堆積によってどの程度の影響をもたらすかは、その堆積する膜の構造および製造条件に依存する部分が多い。このため、異物検査装置により直接的に検出する場合、どの程度の大きさを異物とみなすかを決定することは容易とは言えない。   In addition, such a technology is considered to become increasingly important as product miniaturization progresses. In other words, as the product is further miniaturized, the occurrence of defects due to finer foreign matter becomes a problem. However, if this fine foreign matter is directly detected by the foreign matter inspection device, the problem is as described above. In addition, a decrease in throughput and the cost of the inspection apparatus become problems. In addition, how much a minute foreign matter affects the film deposition depends on the structure of the deposited film and the manufacturing conditions. For this reason, when detecting directly with a foreign material inspection apparatus, it cannot be said that it is easy to determine what size is regarded as a foreign material.

一方、本発明のように図1に示したような半導体装置を用い、図4に示したような製造工程管理を行う場合、高性能な異物検査装置は不要なため低コストで実現できる。また、製品と同様に実際に膜を堆積した上で影響を判断することができるため、より確実な異物を検出することができる。   On the other hand, when the semiconductor device as shown in FIG. 1 is used and the manufacturing process management as shown in FIG. 4 is performed as in the present invention, a high-performance foreign matter inspection device is unnecessary and can be realized at low cost. Further, since the influence can be determined after the film is actually deposited as in the case of the product, a more reliable foreign object can be detected.

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。   As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the present invention is not limited to the embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say.

例えば、エッチング工程や、リソグラフィ工程などによる異物の発生を見たい場合にも、それを図1の半導体装置の第1の膜2に反映させることで同様に評価することができる。   For example, when it is desired to see the generation of foreign matter due to an etching process or a lithography process, it can be similarly evaluated by reflecting it on the first film 2 of the semiconductor device of FIG.

本発明の半導体装置およびそれを用いた製造工程管理方法は、特に微小な異物が問題となるメモリ製品やシステムLSIなどを代表とする半導体製品全般に対し、その製造工程管理方法として適用可能であり、さらに半導体製品に限らず、磁性膜製品やハードディスクやコンパクトディスクといった膜を積層して作られる製品に対しても、その製造工程管理方法として適用可能である。   The semiconductor device and the manufacturing process management method using the semiconductor device of the present invention can be applied as a manufacturing process management method to general semiconductor products such as memory products and system LSIs in which minute foreign matters are particularly problematic. Furthermore, the present invention is not limited to semiconductor products, but can also be applied as a manufacturing process management method for products made by laminating films such as magnetic film products, hard disks, and compact disks.

本発明の一実施の形態の半導体装置において、その構成の一例を示す断面図である。In the semiconductor device of one embodiment of this invention, it is sectional drawing which shows an example of the structure. 本発明の一実施の形態の半導体装置において、図1の構成で検出する異物について説明するためのデバイス断面図の一例である。FIG. 2 is an example of a device cross-sectional view for explaining the foreign matter detected by the configuration of FIG. 1 in the semiconductor device of one embodiment of the present invention. 本発明の一実施の形態の半導体装置において、微小な異物に起因した不良の一例を説明するための図であり、(a)は、デバイス上面図を示すものであり、(b)は、(a)のA−A’間におけるデバイス断面図を示すものである。In the semiconductor device of one embodiment of the present invention, it is a diagram for explaining an example of a defect caused by a minute foreign matter, (a) is a device top view, (b) is ( The device sectional view between AA 'of a) is shown. 本発明の一実施の形態の半導体装置の製造工程管理方法において、図1の半導体装置を用いた製造工程管理方法の一例を示すフロー図である。FIG. 2 is a flowchart showing an example of a manufacturing process management method using the semiconductor device of FIG. 1 in the manufacturing process management method of the semiconductor device according to the embodiment of the present invention. 本発明の一実施の形態の半導体装置の製造工程管理方法において、図1の半導体装置を用いた異物検査試験の一例を示す説明図である。FIG. 3 is an explanatory diagram showing an example of a foreign matter inspection test using the semiconductor device of FIG. 1 in the semiconductor device manufacturing process management method according to the embodiment of the present invention.

符号の説明Explanation of symbols

1 ダミーウェハ
2 第1の膜
3 第1の絶縁膜
4 第1の金属膜
21 絶縁膜
22a,22b,22c,22d 導電性バリア膜
23,28 配線層
24 コンタクトプラグ
25a,25b TEOS酸化膜
26 SOG膜
27 異物
50 異物検査装置
DESCRIPTION OF SYMBOLS 1 Dummy wafer 2 1st film | membrane 3 1st insulating film 4 1st metal film 21 Insulating film 22a, 22b, 22c, 22d Conductive barrier film 23, 28 Wiring layer 24 Contact plug 25a, 25b TEOS oxide film 26 SOG film 27 Foreign matter 50 Foreign matter inspection device

Claims (5)

検査用の半導体基板上に、第1の膜と、前記第1の膜上に形成する第1の絶縁膜と、前記第1の絶縁膜上に形成する第1の金属膜とを有する半導体装置であって、
前記第1の膜は、その成膜工程に関連して発生する異物を検出したい膜であり、
前記第1の絶縁膜は、前記第1の膜で前記異物が発生した場合に、前記異物を高いステップカバレージで被い、前記第1の絶縁膜上に、前記異物を拡大投影した像を表す膜であり、
前記第1の金属膜は、光を反射することで、前記拡大投影した像を、異物検査装置によって検出し易くする膜であることを特徴とする半導体装置。
A semiconductor device having a first film, a first insulating film formed on the first film, and a first metal film formed on the first insulating film on a semiconductor substrate for inspection Because
The first film is a film for detecting foreign matter generated in connection with the film forming process,
The first insulating film represents an image obtained by enlarging and projecting the foreign matter on the first insulating film by covering the foreign matter with high step coverage when the foreign matter is generated in the first film. A membrane,
The semiconductor device according to claim 1, wherein the first metal film is a film that reflects light so that the enlarged projected image can be easily detected by a foreign substance inspection apparatus.
請求項1記載の半導体装置において、
前記第1の絶縁膜は、プラズマCVD法を用いたTEOS酸化膜であることを特徴とする半導体装置。
The semiconductor device according to claim 1,
The semiconductor device according to claim 1, wherein the first insulating film is a TEOS oxide film using a plasma CVD method.
請求項2記載の半導体装置において、
前記第1の絶縁膜の膜厚は、300nm〜800nmであることを特徴とする半導体装置。
The semiconductor device according to claim 2,
The semiconductor device is characterized in that the thickness of the first insulating film is 300 nm to 800 nm.
請求項1〜3のいずれか1項記載の半導体装置において、
前記異物の大きさは、0.1μm以下であることを特徴とする半導体装置。
The semiconductor device according to claim 1,
The size of the foreign matter is 0.1 μm or less.
請求項1〜4のいずれか1項記載の半導体装置を用いた製造工程管理方法であって、
前記半導体装置を製造する工程と、
前記製造された半導体装置に対して異物検査装置を用いて検査し、異物の発生数を取得する工程と、
前記異物の発生数と予め定めた管理値とを比較することで、製品となる半導体基板の着工可否を判断する工程とを有することを特徴とする製造工程管理方法。
A manufacturing process management method using the semiconductor device according to claim 1,
Manufacturing the semiconductor device;
Inspecting the manufactured semiconductor device using a foreign matter inspection device, obtaining the number of foreign matters generated,
And a step of judging whether or not to start a semiconductor substrate as a product by comparing the number of generated foreign substances with a predetermined management value.
JP2003427180A 2003-12-24 2003-12-24 Semiconductor device and method of managing manufacturing process using same Pending JP2005191067A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003427180A JP2005191067A (en) 2003-12-24 2003-12-24 Semiconductor device and method of managing manufacturing process using same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003427180A JP2005191067A (en) 2003-12-24 2003-12-24 Semiconductor device and method of managing manufacturing process using same

Publications (1)

Publication Number Publication Date
JP2005191067A true JP2005191067A (en) 2005-07-14

Family

ID=34786529

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003427180A Pending JP2005191067A (en) 2003-12-24 2003-12-24 Semiconductor device and method of managing manufacturing process using same

Country Status (1)

Country Link
JP (1) JP2005191067A (en)

Similar Documents

Publication Publication Date Title
JP5243699B2 (en) System and method for specimen edge inspection
TWI250601B (en) Method and apparatus employing integrated metrology for improved dielectric etch efficiency
JP2000349076A (en) Method and device for monitoring treatment condition of semiconductor device manufacturing process
WO2008018463A1 (en) Defect inspecting method and defect inspecting apparatus
US6636303B2 (en) Foreign substance inspecting method and apparatus, which detect a height of a foreign substance, and an exposure apparatus using this inspecting apparatus
WO2016009433A1 (en) Optical method and system for defects detection in three-dimensional structures
CN102539448A (en) Development residue detecting method
JPH10233374A (en) Method and system for manufacturing semiconductor devices
JP2001116529A (en) Foreign matter inspection device and manufacturing method of device using same
US6168960B1 (en) Backside device deprocessing of a flip-chip multi-layer integrated circuit
JP4346537B2 (en) Surface inspection apparatus and surface inspection method
JP2005191067A (en) Semiconductor device and method of managing manufacturing process using same
KR100638965B1 (en) Inspection apparatus and method of metal residue
US20070025609A1 (en) Method of detecting defect of a pattern in a semiconductor device
JP3927780B2 (en) Circuit board manufacturing method
KR20060002177A (en) Measuring apparatus of particle in semiconductor manufacturing equipment and measuring method thereof
JP2007036155A (en) Evaluation method for failure of opening and manufacturing method for semiconductor
KR20070016496A (en) Method of classifying defects and apparatus for performing the method
US20220244648A1 (en) Sensitivity improvement of optical and sem defection inspection
KR20090064121A (en) Detecting method of faulty via contact etch using optical instrument
JP2008294055A (en) Substrate inspecting system and substrate inspecting method
JP7197816B2 (en) Optoelectronic device manufacturing support equipment
TWI236724B (en) Method of wafer defect monitoring
TW527679B (en) Testing wafer and the method using it to inspect the metal defect of metallization process
JP2006170908A (en) Method and device for inspecting defect

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061102

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070315

A131 Notification of reasons for refusal

Effective date: 20090915

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100126