JP2005183852A - Capacitor and its manufacturing method and semiconductor device - Google Patents

Capacitor and its manufacturing method and semiconductor device Download PDF

Info

Publication number
JP2005183852A
JP2005183852A JP2003425990A JP2003425990A JP2005183852A JP 2005183852 A JP2005183852 A JP 2005183852A JP 2003425990 A JP2003425990 A JP 2003425990A JP 2003425990 A JP2003425990 A JP 2003425990A JP 2005183852 A JP2005183852 A JP 2005183852A
Authority
JP
Japan
Prior art keywords
capacitor
electrode
dielectric film
film
bifeo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003425990A
Other languages
Japanese (ja)
Inventor
Hiroshi Miyazawa
弘 宮澤
Setsuya Iwashita
節也 岩下
Motohisa Noguchi
元久 野口
Amamitsu Higuchi
天光 樋口
Junichi Karasawa
潤一 柄沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003425990A priority Critical patent/JP2005183852A/en
Publication of JP2005183852A publication Critical patent/JP2005183852A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a capacitor capable of miniaturizing a device with a dielectric film having a high dielectric constant by forming the dielectric film, a manufacturing method for the capacitor capable of manufacturing the capacitor at a low cost and a semiconductor device with such a capacitor. <P>SOLUTION: The capacitor has a structure in which a dielectric film 3 is held between a first electrode 2 and a second electrode 4. The dielectric film 3 mainly comprises BiFeO<SB>3</SB>while BiFeO<SB>3</SB>has a crystalline texture composed of an amorphous phase and a crystalline phase. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、キャパシタ及びその製造方法、並びに半導体装置に関するものである。   The present invention relates to a capacitor, a manufacturing method thereof, and a semiconductor device.

半導体装置においては、その構成素子として種々のキャパシタが用いられている(例えば、特許文献1、特許文献2、特許文献3、特許文献4参照)。例えば、半導体装置における発振回路や電源回路等には、オペアンプ発振防止用、安定化用、平滑用、昇圧回路用などの目的でキャパシタが用いられている。このようなキャパシタとしては、これを回路内部に作製する内付けの場合、酸化シリコン膜、窒化シリコン膜、あるいは酸化窒化シリコン膜等の誘電体膜を、シリコン、金属、あるいは窒化チタン、窒化アルミ等からなる上下電極膜の間に挟んだ構造が多く採用されている。また、回路等に対して外付けで用いるものとしては、チタン酸バリウム等のセラミックス製の誘電体膜を備えた積層コンデンサ等のキャパシタが知られている。
尚、このようなキャパシタを作製するにあたり、特にその誘電体膜を形成するには、通常、スパッタ法やCVD法、レーザーアブレーション法等が用いられている。
In a semiconductor device, various capacitors are used as its constituent elements (see, for example, Patent Document 1, Patent Document 2, Patent Document 3, and Patent Document 4). For example, capacitors are used in an oscillation circuit, a power supply circuit, and the like in a semiconductor device for the purpose of preventing operational amplifier oscillation, stabilizing, smoothing, and boosting circuits. As such a capacitor, in the case where the capacitor is built in a circuit, a dielectric film such as a silicon oxide film, a silicon nitride film, or a silicon oxynitride film is formed by using silicon, metal, titanium nitride, aluminum nitride, etc. A structure sandwiched between upper and lower electrode films is often used. In addition, capacitors that are externally attached to a circuit or the like are known, such as a multilayer capacitor provided with a ceramic dielectric film such as barium titanate.
In manufacturing such a capacitor, in particular, a sputtering method, a CVD method, a laser ablation method, or the like is used to form the dielectric film.

ところで、キャパシタの容量は、誘電体膜の誘電率、面積に比例し、厚さに反比例する。従って、回路内部に内付けで小型、高容量のキャパシタを形成したい場合には、リーク電流の観点から誘電体膜を誘電率の高い材料によって形成することにより、高容量化を図ることが望まれている。一方、外付けのキャパシタの場合には、組立コストを下げ、歩留まりを上げたいとの要望があり、薄膜で容易に作製できることが望まれている。
このような背景から、キャパシタの誘電体膜の誘電率については、その面積と膜厚とを考慮すると、内部回路の場合には300以上、外付けの場合には1000以上であるのが好ましいとされている。
特開平7−226485号公報 特開平9−139480号公報 特開平5−82801号公報 特開平5−47587号公報
By the way, the capacitance of the capacitor is proportional to the dielectric constant and area of the dielectric film and inversely proportional to the thickness. Therefore, when it is desired to form a small-sized and high-capacitance capacitor inside the circuit, it is desired to increase the capacity by forming the dielectric film from a material having a high dielectric constant from the viewpoint of leakage current. ing. On the other hand, in the case of an external capacitor, there is a demand for reducing the assembly cost and increasing the yield, and it is desired that the capacitor can be easily manufactured with a thin film.
From this background, the dielectric constant of the dielectric film of the capacitor is preferably 300 or more in the case of an internal circuit and 1000 or more in the case of an external connection in consideration of the area and film thickness. Has been.
JP-A-7-226485 JP-A-9-139480 JP-A-5-82801 Japanese Patent Laid-Open No. 5-47587

しかしながら、前記の回路内部に作製するキャパシタでは、酸化シリコン膜、窒化シリコン膜あるいは酸化窒化シリコン膜などを誘電体膜として用いているが、これら誘電体膜はその誘電率が10以下と低く、従って容量を上げるためには面積を増やす等の必要がある。このようにキャパシタの面積を増やすと、回路におけるキャパシタの占有面積が大きくなってしまい、回路の小型化が妨げられてしまう。   However, in the capacitor fabricated inside the circuit, a silicon oxide film, a silicon nitride film, a silicon oxynitride film, or the like is used as a dielectric film. However, these dielectric films have a low dielectric constant of 10 or less, and therefore In order to increase the capacity, it is necessary to increase the area. If the area of the capacitor is increased in this way, the area occupied by the capacitor in the circuit increases, which hinders downsizing of the circuit.

誘電率の高い材料としては、例えばチタン酸ジルコン酸鉛(PbTiO)やチタン酸バリウム(BaTiO)等の強誘電体材料が知られている。このような強誘電体材料からなる誘電体膜を形成するにあたっては、同じ半導体装置内に設けられている他の半導体素子や配線等への影響から、その成膜温度を450℃以下にする必要がある。しかしながら、このような低温では結晶化が起こりにくく、従って得られた誘電体膜は、酸化シリコン膜等に比べれば高い誘電率を有するものとなるものの、所望する高誘電率を有するまでには至らない。また、周波数や温度変化に対する誘電率の変化が大きく、このため酸化シリコン膜等に比べても劣ったものとなってしまう。 As materials having a high dielectric constant, for example, ferroelectric materials such as lead zirconate titanate (PbTiO 3 ) and barium titanate (BaTiO 3 ) are known. When forming a dielectric film made of such a ferroelectric material, the film forming temperature must be 450 ° C. or lower due to the influence on other semiconductor elements and wirings provided in the same semiconductor device. There is. However, crystallization hardly occurs at such a low temperature, and thus the obtained dielectric film has a higher dielectric constant than a silicon oxide film or the like, but does not have a desired high dielectric constant. Absent. In addition, the change in dielectric constant with respect to the change in frequency and temperature is large, so that it is inferior to a silicon oxide film or the like.

また、特に組成中にPbを含むPZT等の誘電体膜を有した圧電素子にあっては、Pbが有害物質であることから、これが環境汚染の一因となってしまうことが考えられ、したがって、この材料を用いた圧電素子の生産は今後見直す必要に迫られている。   In particular, in a piezoelectric element having a dielectric film such as PZT containing Pb in the composition, since Pb is a harmful substance, it is considered that this may contribute to environmental pollution. The production of piezoelectric elements using this material is urged to be reviewed in the future.

本発明は前記事情に鑑みてなされたもので、その目的とするところは、高誘電率の誘電体膜を有することでこれを備える装置の小型化を可能にしたキャパシタと、このキャパシタを低コストで製造することのできるキャパシタの製造方法と、このようなキャパシタを備えた半導体装置とを提供することにある。   The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a capacitor that has a dielectric film having a high dielectric constant, thereby enabling downsizing of a device including the dielectric film, and to reduce the cost of the capacitor. It is in providing the manufacturing method of the capacitor which can be manufactured by, and the semiconductor device provided with such a capacitor.

本発明は、上記課題を解決するために、誘電体膜を第1電極と第2電極との間に挟んだ構造を有するキャパシタであって、前記誘電体膜が、BiFeOを主成分として含み、前記BiFeOは、該BiFeOのアモルファス相と結晶相とからなることを特徴とするキャパシタを提供する。
このキャパシタによれば、上記誘電体膜がBiFeOを主成分とするとともに、このBiFeOがアモルファス相と結晶相とからなる結晶組織を有する構成となっていることで、従来に比して高い誘電率を得ることができ、小型高容量のキャパシタを得ることができる。従ってこれを備えた装置の小型化が可能になる。本発明に係る誘電体膜にあっては、上述の結晶組織を有していることで、本来強誘電体であるBiFeOの強誘電性(すなわち分極量と電圧との関係においてヒステリシスを有する。)を抑えつつ、高い誘電率を得ることが可能になっている。また、係る結晶組織は低温焼成によっても得ることができるため、キャパシタの作製に際して、装置に既設の半導体素子や配線等への熱的影響が少なく、本発明のキャパシタを採用することで、装置製造の容易性が向上し、装置設計の自由度が向上する。
In order to solve the above-described problem, the present invention provides a capacitor having a structure in which a dielectric film is sandwiched between a first electrode and a second electrode, and the dielectric film contains BiFeO 3 as a main component. The BiFeO 3 is provided with a capacitor comprising an amorphous phase and a crystalline phase of the BiFeO 3 .
According to this capacitor, the dielectric film is composed of BiFeO 3 as a main component and the BiFeO 3 has a crystal structure composed of an amorphous phase and a crystalline phase, which is higher than before. A dielectric constant can be obtained, and a small and high-capacitance capacitor can be obtained. Therefore, it is possible to reduce the size of the apparatus provided with this. Since the dielectric film according to the present invention has the above-described crystal structure, it has a ferroelectricity (that is, a relationship between the polarization amount and the voltage) of BiFeO 3 that is originally a ferroelectric substance. ), And a high dielectric constant can be obtained. In addition, since the crystal structure can be obtained by low-temperature firing, there is little thermal influence on the existing semiconductor elements and wirings in the device when the capacitor is manufactured. By using the capacitor of the present invention, the device is manufactured. And the degree of freedom in device design is improved.

本発明のキャパシタでは、前記結晶相が、前記第1電極と第2電極との間で不連続に形成されていることが好ましい。このような構成とすることで、前記誘電体膜における残留分極をより効果的に低減することができ、挙動制御性に優れたキャパシタとすることができる。   In the capacitor of the present invention, it is preferable that the crystal phase is formed discontinuously between the first electrode and the second electrode. With such a configuration, the residual polarization in the dielectric film can be more effectively reduced, and a capacitor having excellent behavior controllability can be obtained.

本発明のキャパシタでは、前記結晶相が、前記誘電体膜の膜厚方向と交差する方向の分極軸を有して配向していることが好ましく、前記分極軸は前記膜厚方向と略直交することがより好ましい。このような構成とすることで、誘電体膜の誘電率をさらに高めることができ、小型高容量のキャパシタを得ることができる。   In the capacitor of the present invention, it is preferable that the crystal phase is oriented with a polarization axis in a direction intersecting with the film thickness direction of the dielectric film, and the polarization axis is substantially orthogonal to the film thickness direction. It is more preferable. With such a configuration, the dielectric constant of the dielectric film can be further increased, and a small and high-capacitance capacitor can be obtained.

本発明のキャパシタでは、前記誘電体膜に、Si及び/又はGeが含まれていることが好ましい。このような構成とするならば、前記誘電体膜の形成に係る工程にて、前記SiないしGeがBiFeOの結晶化を促進する触媒として作用し、低温で焼成した場合にも、BiFeOの結晶相を生成でき、高誘電率のキャパシタを得やすくなるとともに、装置に既設の半導体素子や配線等への熱的影響を低減することができる。 In the capacitor of the present invention, it is preferable that the dielectric film contains Si and / or Ge. With such a configuration, the Si or Ge acts as a catalyst for promoting crystallization of BiFeO 3 in the step relating to the formation of the dielectric film, and even when baked at a low temperature, the BiFeO 3 A crystal phase can be generated, and a capacitor having a high dielectric constant can be easily obtained, and a thermal influence on an existing semiconductor element or wiring can be reduced.

本発明のキャパシタでは、前記Si及び/又はGeの含有量が、0.1モル%以上30.0モル%以下であることが好ましい。Si、Geの総添加量が0.1モル%未満になると、Si、Geの触媒としての作用が良好に発揮されなくなり、30.0モル%を越えると、主成分であるBiFeOの量が相対的に減ることで誘電率が低下するからである。 In the capacitor of the present invention, the content of Si and / or Ge is preferably 0.1 mol% or more and 30.0 mol% or less. When the total addition amount of Si and Ge is less than 0.1 mol%, the effect of Si and Ge as a catalyst is not satisfactorily exhibited. When the total addition amount exceeds 30.0 mol%, the amount of BiFeO 3 as a main component is increased. This is because the dielectric constant is decreased by relatively decreasing.

次に、本発明のキャパシタの製造方法は、誘電体膜を第1電極と第2電極との間に挟んだ構造を有するキャパシタの製造方法であって、基体上に第1電極を形成する工程と、BiFeOの前駆体化合物を前記第1電極上に配する工程と、前記前駆体化合物を熱処理することによりBiFeOを含む前記誘電体化合物を形成する工程とを含み、前記液状体を熱処理する工程における熱処理温度を、500℃以下とすることを特徴としている。
この製造方法によれば、前記BiFeOの前駆体化合物を450℃以下の低温で焼成し、もって前記誘電体膜中にアモルファス相と結晶相との混合相からなるBiFeOを生成するので、高い誘電率が得られ、かつBiFeOの強誘電性が効果的に抑制される(残留分極を小さくできる)ことによる良好な挙動制御性を備えた誘電体膜を前記第1、第2電極間に形成することができる。特に500℃以下という低温で焼成を行うので、基体上に既設の半導体素子や配線等への熱的影響が少なく、製造容易性及び設計自由度を向上させることができる。またさらに得られる誘電体膜はPbを含まないので、環境汚染に対しても有利なものとなる。
Next, a method for manufacturing a capacitor according to the present invention is a method for manufacturing a capacitor having a structure in which a dielectric film is sandwiched between a first electrode and a second electrode, and the step of forming the first electrode on a substrate. And a step of disposing a precursor compound of BiFeO 3 on the first electrode, and a step of forming the dielectric compound containing BiFeO 3 by heat-treating the precursor compound, and heat-treating the liquid material In this step, the heat treatment temperature is 500 ° C. or lower.
According to this manufacturing method, the BiFeO 3 precursor compound is baked at a low temperature of 450 ° C. or lower, and BiFeO 3 composed of a mixed phase of an amorphous phase and a crystalline phase is generated in the dielectric film. A dielectric film having a dielectric constant and good behavior controllability by effectively suppressing the ferroelectricity of BiFeO 3 (reducing residual polarization) is provided between the first and second electrodes. Can be formed. In particular, since the baking is performed at a low temperature of 500 ° C. or less, there is little thermal influence on the semiconductor elements, wirings, and the like that are already provided on the substrate, and the ease of manufacturing and the degree of design freedom can be improved. Furthermore, since the obtained dielectric film does not contain Pb, it is advantageous for environmental pollution.

本発明のキャパシタの製造方法では、前記第1電極上に、BiFeOの前駆体化合物を含む液状体を配した後、該液状体を熱処理してBiFeOを含む前記誘電体膜を形成することが好ましく、前記第1電極上に前記液状体を配するに際して、液滴吐出法を用いることがより好ましい。このような液相法により誘電体膜を形成することで、均一な結晶組織を有する誘電体膜を容易に形成できる。また液滴吐出法を用いることで、前記液状体を所定位置に必要量のみ配することが可能になり、材料の使用効率が極めて高い、製造コストの点で有利な製造方法となる。 In the method for manufacturing a capacitor of the present invention, a liquid material containing a BiFeO 3 precursor compound is disposed on the first electrode, and then the liquid material is heat-treated to form the dielectric film containing BiFeO 3. It is preferable to use a droplet discharge method when arranging the liquid material on the first electrode. By forming the dielectric film by such a liquid phase method, a dielectric film having a uniform crystal structure can be easily formed. In addition, by using the droplet discharge method, it is possible to dispose only a necessary amount of the liquid material at a predetermined position, which is an advantageous manufacturing method in terms of manufacturing cost with extremely high material use efficiency.

本発明のキャパシタの製造方法では、前記第1電極上に、BiとFeとの混合物を配した後、該混合物を熱処理してBiFeOを含む前記誘電体膜を形成することもできる。本発明に係るキャパシタの誘電体膜は、前記液相法に限らず、固体合成法によっても形成することが可能である。 In the capacitor manufacturing method of the present invention, a mixture of Bi 2 O 3 and Fe 2 O 3 is disposed on the first electrode, and then the dielectric film containing BiFeO 3 is formed by heat-treating the mixture. You can also. The dielectric film of the capacitor according to the present invention can be formed not only by the liquid phase method but also by a solid synthesis method.

次に、本発明の半導体装置は、先に記載の本発明のキャパシタ、あるいは先に記載の本発明に係る製造方法により得られたキャパシタを備えたことを特徴としている。
この構成によれば、高誘電率の誘電体膜を有したことで小型化されたキャパシタを備えたことにより、容易に小型化、高集積化を実現できる半導体装置を提供することができる。また特に前記誘電体膜が液滴吐出法を用いて形成されたものであるならば、製造コストの低減も実現することができる。
Next, a semiconductor device of the present invention is characterized by including the capacitor of the present invention described above or the capacitor obtained by the manufacturing method according to the present invention described above.
According to this configuration, it is possible to provide a semiconductor device that can be easily miniaturized and highly integrated by providing a capacitor that is miniaturized by having a dielectric film having a high dielectric constant. In particular, if the dielectric film is formed using a droplet discharge method, the manufacturing cost can be reduced.

(キャパシタ)
以下、本発明を詳しく説明する。図1は、本発明のキャパシタの一実施形態を示す図であり、図1中符号1はキャパシタである。このキャパシタ1は、例えば図2に示す本発明の半導体装置の一実施形態となる半導体装置50において、従来の回路内部キャパシタに置き換えられるキャパシタ1aとして、さらに回路に対して外付けのキャパシタに置き換えられるキャパシタ1bとして用いられるものである。
(Capacitor)
The present invention will be described in detail below. FIG. 1 is a diagram showing an embodiment of a capacitor according to the present invention, and reference numeral 1 in FIG. 1 denotes a capacitor. For example, in the semiconductor device 50 according to an embodiment of the semiconductor device of the present invention shown in FIG. 2, the capacitor 1 is further replaced with a capacitor external to the circuit as a capacitor 1a that is replaced with a conventional circuit internal capacitor. It is used as the capacitor 1b.

ここで、半導体装置50には、基板51上にCMOSトランジスタなどの各種トランジスタやメモリ素子が形成されており、また、これらの間や前記キャパシタ1a、1bとの間を電気的に接続する各種配線やプラグ等が、層間絶縁膜上あるいは層間絶縁膜中に形成されている。尚、キャパシタ1a、1bが形成される下地となる層間絶縁膜52までを、本発明においては基体53と称している。また、図示しないものの、キャパシタ1a、1bの上には保護層や配線等が形成され、さらにこれらを覆って絶縁層が形成されている。   Here, in the semiconductor device 50, various transistors such as CMOS transistors and memory elements are formed on the substrate 51, and various wirings that electrically connect between these and the capacitors 1a and 1b. A plug or the like is formed on or in the interlayer insulating film. Note that the layers up to the interlayer insulating film 52 on which the capacitors 1a and 1b are formed are referred to as a base 53 in the present invention. Although not shown, a protective layer, wiring, and the like are formed on the capacitors 1a and 1b, and an insulating layer is formed to cover them.

キャパシタ1a、1bとして用いられるキャパシタ1は、図1に示したように、例えばポリイミドからなる層間絶縁膜52上(基体53上)に形成されたもので、層間絶縁膜52上に形成された第1電極2と、第1電極2上に形成された誘電体膜3と、誘電体膜3上に形成された第2電極4とからなるものである。すなわち、このキャパシタ1は、第1電極2と第2電極4との間に誘電体膜3を挟んだ構造のもので、第1電極2には層間絶縁膜52中に形成された埋め込み配線5が接続されており、第2電極4にはさらに別の配線(図示せず)が接続されている。   As shown in FIG. 1, the capacitor 1 used as the capacitors 1 a and 1 b is formed on the interlayer insulating film 52 (on the base 53) made of, for example, polyimide, and is formed on the interlayer insulating film 52. The first electrode 2, the dielectric film 3 formed on the first electrode 2, and the second electrode 4 formed on the dielectric film 3. That is, the capacitor 1 has a structure in which the dielectric film 3 is sandwiched between the first electrode 2 and the second electrode 4, and the embedded wiring 5 formed in the interlayer insulating film 52 is formed on the first electrode 2. Are connected, and another wiring (not shown) is connected to the second electrode 4.

第1電極2、第2電極4は、本実施形態においては、いずれも金属微粒子が焼結されてなる金属焼結体によって形成されたものとなっている。具体的には、白金(Pt)、イリジウム(Ir)、ルテニウム(Ru)、金(Au)、または銀(Ag)のから選ばれる一種以上からなる微粒子が焼結されて形成されている。
誘電体膜3は、ビスマス鉄酸化物(BiFeO)を主成分として形成されたものである。この誘電体膜3は、その誘電率が例えば酸化シリコンや窒化シリコン、あるいは酸化窒化シリコン等に比べ極めて高くなっており、従ってこれを有したキャパシタ1は、従来のものに比べて高容量化が可能となっており、また、従来のものと同等の容量に設計した場合にはその小型化が可能となっている。
In the present embodiment, each of the first electrode 2 and the second electrode 4 is formed of a metal sintered body formed by sintering metal fine particles. Specifically, fine particles made of at least one selected from platinum (Pt), iridium (Ir), ruthenium (Ru), gold (Au), and silver (Ag) are sintered and formed.
The dielectric film 3 is formed using bismuth iron oxide (BiFeO 3 ) as a main component. The dielectric film 3 has an extremely high dielectric constant compared to, for example, silicon oxide, silicon nitride, or silicon oxynitride. Therefore, the capacitor 1 having the dielectric film 3 has a higher capacity than the conventional one. In addition, when the capacity is designed to be equal to that of the conventional one, the size can be reduced.

この誘電体膜3にあっては、主成分となる前記BiFeO以外の成分として、Si及び/又はGeが添加されていてもよい。前記Siについては、金属シリケートとして前記誘電体膜3中に添加されていても良い。このようにSiやGeを添加すると、後述するようにこの添加したSi、Geが、誘電体膜3の前駆体材料を焼成して前記BiFeOを主成分とする酸化物を形成する際に、触媒として作用するようになる。すなわち、この触媒作用により、焼成温度を低温にしてもBiFeOの結晶相が形成されるようになり、従って高い誘電率が得られるようになる。また、焼成温度を低温にできることにより、基体53上の他の半導体素子(CMOS等)や配線等への熱的影響を少なくすることもできるようになる。
尚、本実施形態に係る誘電体膜3において、BiFeOを「主成分とする」とは、BiFeO以外に、Si、Ge、あるいはその他の不純物成分をある程度含むことが許容されるとともに、BiFeOを50モル%以上含むことを意味している。
In the dielectric film 3, Si and / or Ge may be added as a component other than the BiFeO 3 serving as a main component. The Si may be added to the dielectric film 3 as a metal silicate. When Si or Ge is added in this way, the added Si and Ge, as will be described later, fire the precursor material of the dielectric film 3 to form an oxide containing BiFeO 3 as a main component. Acts as a catalyst. That is, due to this catalytic action, a crystal phase of BiFeO 3 is formed even at a low firing temperature, and thus a high dielectric constant can be obtained. In addition, since the firing temperature can be lowered, the thermal influence on other semiconductor elements (such as CMOS) and wiring on the base 53 can be reduced.
In the dielectric film 3 according to the present embodiment, “having BiFeO 3 as a main component” is allowed to contain Si, Ge, or other impurity components to some extent in addition to BiFeO 3 , and BiFeO 3. 3 is contained at 50 mol% or more.

前記Si、Geの合計添加量は、0.1モル%〜30モル%の範囲であることが好ましい。添加されているSi、Geの合計量が0.1モル%未満になると、Si及びGeの触媒としての作用が良好に発揮されなくなり、30.0モル%を越えると、主成分であるBiFeOの量が相対的に減ることで誘電率が低下する。また、このようなSi及びGeの触媒作用を良好に発揮させると同時に、誘電率低下を生じない添加量としては、0.5モル%以上8.0モル%以下とするのが好ましく、1.0モル%以上5.0モル%以下とするのがさらに好ましい。 The total amount of Si and Ge is preferably in the range of 0.1 mol% to 30 mol%. When the total amount of added Si and Ge is less than 0.1 mol%, the effect of Si and Ge as a catalyst is not exhibited satisfactorily, and when it exceeds 30.0 mol%, BiFeO 3 as a main component is not obtained. The dielectric constant is lowered by relatively reducing the amount of. Moreover, it is preferable that the amount of addition that does not cause a decrease in the dielectric constant at the same time that the catalytic action of Si and Ge is exhibited is preferably 0.5 mol% or more and 8.0 mol% or less. More preferably, it is 0 mol% or more and 5.0 mol% or less.

ここで、後述するように誘電体膜3の前駆体材料を焼成して前記BiFeOを主成分とする複合金属酸化物(誘電体膜3)を形成すると、得られた誘電体膜3は、アモルファス相と結晶相との混合相(混合状態)となり、特に前述したようにSi及び/又はGeを添加した場合には結晶相の生成が促進され、上記混合相を得やすくなる。
このように、アモルファス相を有する相となっていることで、前記誘電体膜3は、その挙動が制御し易く、従ってこれを組み込んだ回路の設計が容易になり、またエネルギー損失も少なくなっている。より詳細には、アモルファス相と結晶相との混合相となっていることで、BiFeOの強誘電性を発現させることなく高い誘電率を得られ、電圧と分極量との関係においてヒステリシスが現れず、ほぼ線形に電圧に対し分極量が変化する常誘電体として振る舞う誘電体膜となっている。
Here, as described later, when the precursor material of the dielectric film 3 is baked to form the composite metal oxide (dielectric film 3) containing BiFeO 3 as a main component, the obtained dielectric film 3 is obtained as follows. It becomes a mixed phase (mixed state) of an amorphous phase and a crystalline phase. In particular, when Si and / or Ge is added as described above, the generation of the crystalline phase is promoted and the mixed phase is easily obtained.
Thus, since the dielectric film 3 is a phase having an amorphous phase, the behavior of the dielectric film 3 is easy to control, and therefore, the design of a circuit incorporating the dielectric film 3 becomes easy, and energy loss is reduced. Yes. More specifically, since it is a mixed phase of an amorphous phase and a crystalline phase, a high dielectric constant can be obtained without exhibiting the ferroelectricity of BiFeO 3 , and hysteresis appears in the relationship between voltage and polarization amount. Instead, it is a dielectric film that behaves as a paraelectric material whose polarization changes with voltage almost linearly.

また、誘電体膜3に含まれるBiFeOの結晶相は、第1電極2と第2電極4との間に連続した状態でなく不連続な状態で形成されているのが好ましい。結晶相が第1電極2と第2電極4との間で不連続な状態に形成されていることで、より効果的に強誘電性を抑えることができ、その分極量と電圧との関係においてヒステリシスを持たなくなる。
また、このような混合相の誘電体膜は、比較的低温で焼成することで形成できるものとなっているので、基体53上の他の半導体素子(CMOS等)や配線等への熱的影響が、少ないものとなっている。
The crystal phase of BiFeO 3 contained in the dielectric film 3 is preferably formed in a discontinuous state instead of a continuous state between the first electrode 2 and the second electrode 4. Since the crystal phase is formed in a discontinuous state between the first electrode 2 and the second electrode 4, the ferroelectricity can be more effectively suppressed, and the relationship between the polarization amount and the voltage Has no hysteresis.
In addition, since such a mixed phase dielectric film can be formed by firing at a relatively low temperature, thermal influence on other semiconductor elements (such as CMOS) and wiring on the substrate 53 is achieved. However, there are few things.

さらに、誘電体膜3に含まれるBiFeOの結晶相は、誘電体膜3の膜厚方向に対して交差する向きの分極軸を有して配向していることが好ましく、望ましくは前記膜厚方向とほぼ直交する分極軸を有して配向していることが好ましい。すなわち、電界の印加方向に対して交差する分極軸を有する配向状態とされることが好ましく、前記電圧印加方向と略直交する分極軸を有して配向していることが望ましい。分極軸と電界印加方向とが直交している場合に、誘電体膜3において最大の誘電率を得ることができる。
尚、本発明のキャパシタでは、上記電極と誘電体膜とを交互に複数層積層することもでき、このような積層構造を採用することでキャパシタ容量をさらに増大させることができる。
Furthermore, the crystal phase of BiFeO 3 contained in the dielectric film 3 is preferably oriented with a polarization axis in a direction intersecting with the film thickness direction of the dielectric film 3, and desirably the film thickness It is preferable to have an orientation having a polarization axis substantially orthogonal to the direction. That is, it is preferable that the alignment state has a polarization axis that intersects the direction in which the electric field is applied, and that the alignment has a polarization axis that is substantially orthogonal to the voltage application direction. When the polarization axis and the electric field application direction are orthogonal to each other, the maximum dielectric constant can be obtained in the dielectric film 3.
In the capacitor of the present invention, a plurality of layers of the electrodes and dielectric films can be alternately laminated, and the capacitance of the capacitor can be further increased by adopting such a laminated structure.

(キャパシタの製造方法)
次に、このような構成のキャパシタ1の製造方法を基に、本発明のキャパシタの製造方法の一実施形態を説明する。尚、この実施形態では、本発明のキャパシタの製造方法を、図2に示した半導体装置50におけるキャパシタ1(1a、1b)の製造に適用した場合の例として示す。
また、本発明において液滴吐出法とは、液状体からなる液滴を所望のパターンに吐出することにより、基体上に所望のパターンを形成する方法であり、インクジェット法などの総称である。但し、吐出する液状体(液滴)としては、印刷物に用いられる所謂インクではなく、デバイスを構成する各種材料物質を含む液状体であり、この材料物質として具体的には、導電物質または絶縁物質として機能し得る物質などが挙げられる。
(Capacitor manufacturing method)
Next, an embodiment of a method for manufacturing a capacitor according to the present invention will be described based on the method for manufacturing the capacitor 1 having such a configuration. In this embodiment, the capacitor manufacturing method of the present invention is shown as an example in the case of being applied to the manufacturing of the capacitor 1 (1a, 1b) in the semiconductor device 50 shown in FIG.
In the present invention, the droplet discharge method is a method for forming a desired pattern on a substrate by discharging droplets made of a liquid material into a desired pattern, and is a generic term for an ink jet method. However, the liquid material (droplet) to be ejected is not a so-called ink used for printed matter, but a liquid material containing various material substances constituting the device. Specifically, the material substance is a conductive substance or an insulating substance. The substance etc. which can function as are mentioned.

まず、キャパシタ1の具体的な製造方法の説明に先立ち、液滴吐出法に用いられる吐出ヘッドの一例について説明する。図3(a)、(b)に示すように吐出ヘッド34は、例えばステンレス製のノズルプレート12と振動板13とを備え、両者を仕切部材(リザーバプレート)14を介して接合したものである。ノズルプレート12と振動板13との間には、仕切部材14によって複数のキャビティ15…とリザーバ16とが形成されており、これらキャビティ15…とリザーバ16とは流路17を介して連通している。   First, an example of an ejection head used for a droplet ejection method will be described prior to a description of a specific method for manufacturing the capacitor 1. As shown in FIGS. 3A and 3B, the discharge head 34 includes, for example, a stainless steel nozzle plate 12 and a diaphragm 13, and both are joined via a partition member (reservoir plate) 14. . A plurality of cavities 15 and reservoirs 16 are formed between the nozzle plate 12 and the diaphragm 13 by the partition member 14, and the cavities 15 and the reservoirs 16 communicate with each other via a flow path 17. Yes.

各キャビティ15とリザーバ16の内部とは液状体で満たされるようになっており、これらの間の流路17はリザーバ16からキャビティ15に液状体を供給する供給口として機能するようになっている。また、ノズルプレート12には、キャビティ15から液状体を噴射するための孔状のノズル18が縦横に整列した状態で複数形成されている。一方、振動板13には、リザーバ16内に開口する孔19が形成されており、この孔19には液状体タンク(図示せず)がチューブ(図示せず)を介して接続されている。   Each cavity 15 and the inside of the reservoir 16 are filled with a liquid material, and a flow path 17 between them functions as a supply port for supplying the liquid material from the reservoir 16 to the cavity 15. . In addition, a plurality of hole-shaped nozzles 18 for injecting a liquid material from the cavity 15 are formed in the nozzle plate 12 in a state of being aligned vertically and horizontally. On the other hand, a hole 19 that opens into the reservoir 16 is formed in the diaphragm 13, and a liquid tank (not shown) is connected to the hole 19 via a tube (not shown).

また、振動板13のキャビティ15に向く面と反対の側の面上には、図3(b)に示すように圧電素子(ピエゾ素子)20が接合されている。この圧電素子20は、一対の電極21、21間に挟持され、通電により外側に突出するようにして撓曲するよう構成されたものである。   Also, a piezoelectric element (piezo element) 20 is joined to the surface of the diaphragm 13 opposite to the surface facing the cavity 15 as shown in FIG. The piezoelectric element 20 is sandwiched between a pair of electrodes 21 and 21 and is configured to bend so as to protrude outward when energized.

このような構成のもとに圧電素子20が接合された振動板13は、圧電素子20と一体になって同時に外側へ撓曲し、これによりキャビティ15の容積を増大させる。すると、キャビティ15内とリザーバ16内とが連通しており、リザーバ16内に液状体が充填されている場合には、キャビティ15内に増大した容積分に相当する液状体が、リザーバ16から流路17を介して流入する。
そして、このような状態から圧電素子20への通電を解除すると、圧電素子20と振動板13はともに元の形状に戻る。よって、キャビティ15も元の容積に戻ることから、キャビティ15内部の液状体の圧力が上昇し、ノズル18から液状体の液滴22が吐出される。
The diaphragm 13 to which the piezoelectric element 20 is bonded in such a configuration is bent together with the piezoelectric element 20 at the same time, thereby increasing the volume of the cavity 15. Then, the cavity 15 and the reservoir 16 communicate with each other, and when the reservoir 16 is filled with the liquid material, the liquid material corresponding to the increased volume in the cavity 15 flows from the reservoir 16. It flows in through the path 17.
When the energization to the piezoelectric element 20 is released from such a state, both the piezoelectric element 20 and the diaphragm 13 return to their original shapes. Accordingly, since the cavity 15 also returns to its original volume, the pressure of the liquid material inside the cavity 15 rises, and the liquid droplet 22 is discharged from the nozzle 18.

尚、吐出ヘッドの吐出手段としては、前記の圧電素子(ピエゾ素子)20を用いた電気機械変換体以外でもよく、例えば、エネルギー発生素子として電気熱変換体を用いた方式や、帯電制御型、加圧振動型といった連続方式、静電吸引方式、さらにはレーザーなどの電磁波を照射して発熱させ、この発熱による作用で液状体を吐出させる方式を採用することもできる。   The discharge means of the discharge head may be other than the electromechanical transducer using the piezoelectric element (piezo element) 20, for example, a method using an electrothermal transducer as an energy generating element, a charge control type, It is also possible to employ a continuous method such as a pressure vibration type, an electrostatic suction method, or a method in which an electromagnetic wave such as a laser is irradiated to generate heat and a liquid material is discharged by the action of this heat generation.

<第1電極の形成工程>
まず、図4(a)に示すように、前述の吐出ヘッド34を用いた液滴吐出法(インクジェット法)により、金属微粒子を含む液状体を基体53上(層間絶縁膜52上)の所望位置、すなわち埋め込み配線5上に配する。液状体中に含有させられる金属微粒子、すなわち第1電極2の形成材料となる金属微粒子は、白金、イリジウム、ルテニウム、金、銀等から選択された一種または複数種とされ、これら金属微粒子は分散媒に分散させられて液状体に調整される。金属微粒子の粒径としては、50nm以上0.1μm以下とするのが好ましく、このような範囲とすることにより、分散媒に分散しやすくなり、また吐出ヘッド34からの吐出性も良好となる。尚、金属微粒子については、その表面を有機物などでコーティングしておくことにより、分散媒中への分散性を高めておいてもよい。
<First Electrode Formation Process>
First, as shown in FIG. 4A, a liquid material containing metal fine particles is placed on a substrate 53 (on the interlayer insulating film 52) by a droplet discharge method (inkjet method) using the discharge head 34 described above. That is, it is arranged on the embedded wiring 5. The metal fine particles contained in the liquid, that is, the metal fine particles used as the material for forming the first electrode 2 are one or more selected from platinum, iridium, ruthenium, gold, silver, etc., and these metal fine particles are dispersed. It is dispersed in a medium and adjusted to a liquid material. The particle diameter of the metal fine particles is preferably 50 nm or more and 0.1 μm or less. By setting the particle size within such a range, it is easy to disperse in the dispersion medium, and the ejection property from the ejection head 34 is improved. In addition, about the metal fine particle, the dispersibility in a dispersion medium may be improved by coating the surface with organic substance etc.

金属微粒子を分散させるための分散媒としては、室温での蒸気圧が0.001mmHg以上200mmHg以下であるものが好ましい。蒸気圧が200mmHgを越えると、吐出により塗布膜を形成した際に分散媒が先に蒸発してしまい、良好な塗布膜が形成し難くなるからである。一方、室温での蒸気圧が0.001mmHg未満であると、乾燥速度が遅くなって塗布膜中に分散媒が残留しやすくなり、後工程の熱光処理後に良質の導電膜が得られ難くなるからである。また、特に前記分散媒の蒸気圧が、50mmHg以下であれば、前記吐出ヘッド34から液滴を吐出する際に乾燥によるノズル詰まりが起こり難くなり、安定な吐出が可能となるためより好ましい。   As the dispersion medium for dispersing the metal fine particles, those having a vapor pressure at room temperature of 0.001 mmHg to 200 mmHg are preferable. This is because if the vapor pressure exceeds 200 mmHg, the dispersion medium evaporates first when a coating film is formed by discharge, and it becomes difficult to form a good coating film. On the other hand, when the vapor pressure at room temperature is less than 0.001 mmHg, the drying rate is slow, and the dispersion medium tends to remain in the coating film, making it difficult to obtain a high-quality conductive film after the subsequent heat-light treatment. Because. In particular, when the vapor pressure of the dispersion medium is 50 mmHg or less, nozzle clogging due to drying hardly occurs when droplets are ejected from the ejection head 34 and stable ejection is more preferable.

使用する溶媒としては、前記の金属微粒子を凝集を生じさせることなく良好に分散させることができるものであれば、特に限定されることはない。具体的には、水の他に、メタノール、エタノール、プロパノール、ブタノールなどのアルコール類、n−ヘプタン、n−オクタン、デカン、トルエン、キシレン、シメン、デュレン、インデン、ジペンテン、テトラヒドロナフタレン、デカヒドロナフタレン、シクロヘキシルベンゼンなどの炭化水素系溶媒、またエチレングリコールジメチルエーテル、エチレングリコールジエチルエーテル、エチレングリコールメチルエチルエーテル、ジエチレングリコールジメチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールメチルエチルエーテル、1,2−ジメトキシエタン、ビス(2−メトキシエチル)エーテル、p−ジオキサンなどのエーテル系溶媒、更にプロピレンカーボネート、γ−ブチロラクトン、N−メチル−2−ピロリドン、ジメチルホルムアミド、ジメチルスルホキシド、シクロヘキサノンなどの極性溶媒を挙げることができる。これらのうち、金属微粒子の分散性と分散液の安定性、またインクジェット法への適用のし易さの点で、水、アルコール類、炭化水素系溶媒、エーテル系溶媒が好ましく、更に好ましい溶媒としては水、炭化水素系分散媒を挙げることができる。これらの分散媒は、単独でも、あるいは2種以上の混合物としても使用可能である。   The solvent to be used is not particularly limited as long as the metal fine particles can be dispersed well without causing aggregation. Specifically, in addition to water, alcohols such as methanol, ethanol, propanol, butanol, n-heptane, n-octane, decane, toluene, xylene, cymene, durene, indene, dipentene, tetrahydronaphthalene, decahydronaphthalene , Hydrocarbon solvents such as cyclohexylbenzene, ethylene glycol dimethyl ether, ethylene glycol diethyl ether, ethylene glycol methyl ethyl ether, diethylene glycol dimethyl ether, diethylene glycol diethyl ether, diethylene glycol methyl ethyl ether, 1,2-dimethoxyethane, bis (2-methoxy Ethyl) ether, ether solvents such as p-dioxane, propylene carbonate, γ-butyrolactone, N-methyl 2-pyrrolidone, dimethylformamide, dimethyl sulfoxide, can be mentioned polar solvents such as cyclohexanone. Of these, water, alcohols, hydrocarbon solvents, ether solvents are preferred, and more preferred solvents are the dispersibility of the metal fine particles, the stability of the dispersion, and the ease of application to the ink jet method. Can include water and hydrocarbon-based dispersion media. These dispersion media can be used alone or as a mixture of two or more.

前記金属微粒子を分散媒に分散させて分散液を形成する際の、分散液中の金属微粒子の濃度としては、1重量%以上80重量%以下とするのが好ましく、特にこの範囲において、形成する金属膜(第1電極2)の膜厚に応じて調整するのが望ましい。80重量%を越えると、金属微粒子の凝集が生じやすくなって均一な塗布膜が得にくくなるからであり、また、1重量%未満では分散媒を蒸発させるための乾燥に長時間を要することとなり、生産性が低下するからである。   When forming the dispersion by dispersing the metal fine particles in a dispersion medium, the concentration of the metal fine particles in the dispersion is preferably 1 wt% or more and 80 wt% or less, particularly in this range. It is desirable to adjust according to the film thickness of the metal film (first electrode 2). If it exceeds 80% by weight, aggregation of metal fine particles tends to occur and it becomes difficult to obtain a uniform coating film. If it is less than 1% by weight, it takes a long time for drying to evaporate the dispersion medium. This is because productivity decreases.

尚、この金属微粒子分散液にあっては、目的の機能を損なわない範囲で、必要に応じてフッ素系、シリコン系、ノニオン系などの表面張力調節材を微量添加してもよい。
ノニオン系表面張力調節材は、分散液の塗布対象物への濡れ性を良好にし、塗布した膜のレベリング性を改良し、塗膜のぶつぶつの発生、ゆず肌の発生などの防止に役立つものとなる。このノニオン系表面張力調節材を添加して調製した金属微粒子分散液については、その粘度を1mPa・s以上50mPa・s以下にするのが好ましい。粘度が1mPa・s未満であると、液滴吐出ヘッド34のノズル周辺部が液状体の流出により汚れ易くなってしまい、また、粘度が50mPa・sを越えると、ノズル孔での目詰まり頻度が高くなってしまうからである。
In the metal fine particle dispersion, a trace amount of a surface tension adjusting material such as a fluorine-based material, a silicon-based material, or a non-ionic material may be added as necessary within a range not impairing the intended function.
Nonionic surface tension modifiers improve the wettability of the dispersion to the object to be applied, improve the leveling of the applied film, and help prevent the occurrence of coating crushing and distortion skin. Become. The metal fine particle dispersion prepared by adding this nonionic surface tension adjusting agent preferably has a viscosity of 1 mPa · s to 50 mPa · s. When the viscosity is less than 1 mPa · s, the peripheral portion of the nozzle of the droplet discharge head 34 is likely to become dirty due to the outflow of the liquid material, and when the viscosity exceeds 50 mPa · s, the clogging frequency in the nozzle holes is increased. It will be expensive.

さらに、このようにして調製した金属微粒子分散液としては、その表面張力が20dyn/cm以上70dyn/cm以下の範囲に入ることが望ましい。表面張力が20dyn/cm未満であると、インク組成物のノズル面に対する濡れ性が増大するため飛行曲りが生じ易くなり、70dyn/cmを越えるとノズル先端でのメニスカスの形状が安定しないため、インク組成物の吐出量、吐出タイミングの制御が困難になるからである。   Furthermore, it is desirable that the metal fine particle dispersion thus prepared has a surface tension in the range of 20 dyn / cm to 70 dyn / cm. When the surface tension is less than 20 dyn / cm, the wettability of the ink composition with respect to the nozzle surface increases, and thus flight bending easily occurs. When the surface tension exceeds 70 dyn / cm, the shape of the meniscus at the nozzle tip is not stable. This is because it becomes difficult to control the discharge amount and discharge timing of the composition.

このような金属微粒子分散液を前記の吐出ヘッド34によって層間絶縁膜52上の所望位置に配し、この金属微粒子分散液によって所定パターンに塗布したら、基体53を加熱することによって金属微粒子分散液に熱処理を施す。すると、金属微粒子分散液中から分散媒が除去され、さらに金属微粒子が焼結されることにより、図4(b)に示すように微粒子間の電気的接触が十分良好となった第1電極2が形成される。
熱処理の条件としては、特に限定されることなく一般的な条件が採用可能である。例えば、熱処理雰囲気としては、大気中で行なってもよく、また、必要に応じて窒素、アルゴン、ヘリウムなどの不活性ガス雰囲気中で行ってもよい。熱処理温度としては、分散媒の沸点(蒸気圧)、圧力および金属微粒子の熱的挙動を考慮して適宜に決定されるが、特に400℃以下とするのが好ましい。400℃以下とすることにより、例えば基体53に他の半導体素子やAl配線、樹脂からなる保護層や絶縁層等を形成している場合に、これらへの熱的影響を十分に少なくすることができるからである。
When such a metal fine particle dispersion is disposed at a desired position on the interlayer insulating film 52 by the ejection head 34 and applied in a predetermined pattern with the metal fine particle dispersion, the substrate 53 is heated to form the metal fine particle dispersion. Apply heat treatment. Then, the dispersion medium is removed from the metal fine particle dispersion, and further, the metal fine particles are sintered, so that the electrical contact between the fine particles is sufficiently good as shown in FIG. 4B. Is formed.
The conditions for the heat treatment are not particularly limited, and general conditions can be adopted. For example, the heat treatment atmosphere may be performed in the air, or may be performed in an inert gas atmosphere such as nitrogen, argon, or helium as necessary. The heat treatment temperature is appropriately determined in consideration of the boiling point (vapor pressure) of the dispersion medium, the pressure, and the thermal behavior of the metal fine particles, but is preferably 400 ° C. or less. By setting the temperature to 400 ° C. or lower, for example, when another semiconductor element, Al wiring, a protective layer made of resin, an insulating layer, or the like is formed on the base 53, the thermal influence on these may be sufficiently reduced. Because it can.

熱処理における加熱方法としては、通常のホットプレート、電気炉などによる処理の他に、ランプアニールによっても行うこともできる。ホットプレートや電気炉などで熱処理を行う場合、その条件としては例えば熱処理温度が300℃とされ、処理時間が30分間とされる。このような条件で第1電極2を形成することにより、得られる第1電極2は例えばその厚さが0.1μm程度となる。
また、ランプアニールに使用する光の光源としては、特に限定されないものの、赤外線ランプ、キセノンランプ、YAGレーザー、アルゴンレーザー、炭酸ガスレーザー、XeF、XeCl、XeBr、KrF、KrCl、ArF、ArClなどのエキシマレーザーなどを光源として使用することができる。これらの光源は一般には、出力10W以上5000W以下の範囲のものが用いられるが、本実施形態では100W以上1000W以下の範囲で十分である。
As a heating method in the heat treatment, lamp annealing can be performed in addition to the treatment by a normal hot plate, electric furnace or the like. When heat treatment is performed with a hot plate or an electric furnace, the conditions are, for example, a heat treatment temperature of 300 ° C. and a treatment time of 30 minutes. By forming the first electrode 2 under such conditions, the thickness of the obtained first electrode 2 is, for example, about 0.1 μm.
The light source used for lamp annealing is not particularly limited, but excimers such as infrared lamps, xenon lamps, YAG lasers, argon lasers, carbon dioxide lasers, XeF, XeCl, XeBr, KrF, KrCl, ArF, ArCl, etc. A laser or the like can be used as a light source. In general, these light sources have an output in the range of 10 W to 5000 W, but in the present embodiment, a range of 100 W to 1000 W is sufficient.

<誘電体膜の形成工程>
次に、前記第1電極2上にBiFeOを主成分とする誘電体膜3を形成する。BiFeOの前駆体材料として、この酸化物の各構成金属、すなわちBi、Feを含有する金属アルコキシドあるいは炭酸塩等の金属塩を、それぞれの金属元素ごとに用意する。また、これらとは別に、例えばSiの前駆体化合物を用意する。そして、これら金属化合物を、前記BiとFeの組成比が1:1となるように混合する。また、Siについても、BiとFeとの組成比が前記条件を損なわないようにして、Siが、最終的に得られる誘電体膜中にて0.1モル%以上30.0モル%以下の範囲で含有されるように、Siの前駆体化合物をBiFeOの前駆体材料に混合する。上記Bi及びFeの前駆体化合物としては、例えば、2エチルヘキサン酸ビスマス、及びトリイソプロポキシ鉄を用いることができる。また、Siの前駆体化合物以外にもGeの前駆体化合物も用いることができ、Si、Geの前駆体化合物としては、例えば、テトラエトキシシラン、テトラエトキシゲルマニウムを用いることができる。
尚、このようにして混合された前駆体化合物に対して、液滴吐出法による吐出に適した物性を付与するべく、例えばアルコール類等の適宜な溶媒あるいは分散媒等を添加することにより、ゾル状の液状体に調製するのが好ましい。
<Dielectric film formation process>
Next, a dielectric film 3 containing BiFeO 3 as a main component is formed on the first electrode 2. As a BiFeO 3 precursor material, each constituent metal of this oxide, that is, a metal salt such as a metal alkoxide or carbonate containing Bi or Fe, is prepared for each metal element. Apart from these, for example, a Si precursor compound is prepared. Then, these metal compounds are mixed so that the composition ratio of Bi and Fe is 1: 1. Further, for Si, the composition ratio of Bi and Fe does not impair the above conditions, so that Si is not less than 0.1 mol% and not more than 30.0 mol% in the finally obtained dielectric film. The Si precursor compound is mixed with the BiFeO 3 precursor material so that it is contained in the range. As the Bi and Fe precursor compounds, for example, bismuth 2-ethylhexanoate and triisopropoxy iron can be used. In addition to Si precursor compounds, Ge precursor compounds can also be used, and examples of Si and Ge precursor compounds include tetraethoxysilane and tetraethoxygermanium.
In order to give the precursor compound thus mixed with physical properties suitable for ejection by the droplet ejection method, for example, by adding an appropriate solvent or dispersion medium such as alcohols, the sol It is preferable to prepare it in the form of a liquid.

続いて、このようにして調製したゾル状の液状体を、前記吐出ヘッド34によって前記第1電極2上に均一な厚さとなるように配する(塗布する)。
次いで、所定温度で所定時間乾燥し、液状体中の液分を除去する。さらに、この乾燥後、大気雰囲気下において所定の高温(例えば400℃)で所定時間(例えば30分間)脱脂し、これによって金属に配位している有機成分を熱分解し、金属を酸化して金属酸化物にする。そして、このような塗布→乾燥→脱脂の各工程を所定回数繰り返し、金属酸化物を所望の厚さにする。
Subsequently, the sol-like liquid material thus prepared is arranged (applied) on the first electrode 2 by the discharge head 34 so as to have a uniform thickness.
Next, drying is performed at a predetermined temperature for a predetermined time, and the liquid content in the liquid is removed. Furthermore, after this drying, degreasing is performed at a predetermined high temperature (for example, 400 ° C.) for a predetermined time (for example, 30 minutes) in an air atmosphere, thereby thermally decomposing an organic component coordinated to the metal and oxidizing the metal. Metal oxide. And each process of such application | coating → drying → degreasing is repeated predetermined times, and a metal oxide is made into desired thickness.

その後、RTA(Rapid Thermal Annealing)炉で酸素フローしながら所定温度、例えば450℃以下、好ましくは400℃から450℃、さらに好ましくは450℃で熱処理を行い、前記金属酸化物を焼成して図4(c)に示すように第1電極2上に誘電体膜3を厚さ0.2μm程度に形成する。本発明に係る製造方法にあっては、この焼成工程において、焼成温度を低くした場合にも、前記Siの触媒作用によりBiFeOの結晶化が促進され、アモルファス相と結晶相とを含む混合相のBiFeOを主成分とする誘電体膜3を形成することが可能である。
また450℃以下で熱処理を行うので、特に基体53に他の半導体素子や配線等を形成している場合に、これらへの熱的影響を少なくすることができる。尚、熱処理については、RTA炉に限るものではない。
Thereafter, heat treatment is performed at a predetermined temperature, for example, 450 ° C. or less, preferably 400 ° C. to 450 ° C., more preferably 450 ° C. while oxygen flows in an RTA (Rapid Thermal Annealing) furnace, and the metal oxide is baked to obtain FIG. As shown in (c), a dielectric film 3 is formed on the first electrode 2 to a thickness of about 0.2 μm. In the production method according to the present invention, even when the firing temperature is lowered in this firing step, the crystallization of BiFeO 3 is promoted by the catalytic action of Si, and a mixed phase containing an amorphous phase and a crystalline phase. It is possible to form the dielectric film 3 mainly composed of BiFeO 3 .
In addition, since the heat treatment is performed at 450 ° C. or lower, the thermal influence on these can be reduced particularly when other semiconductor elements or wirings are formed on the base 53. The heat treatment is not limited to the RTA furnace.

<撥液部形成工程>
ここで、このようにゾル状の液状体によって誘電体膜3を形成する場合、この液状体を吐出した際にこれが濡れ広がってしまい、所望の形状、すなわち第1電極2の全面をほぼ覆うような形状になりにくくなっている。そこで、このような誘電体膜3の形成に先立ち、第1電極2を形成した基体53(層間絶縁膜52)の表面に例えばフルオロアルキルシランを用いた自己組織化膜を形成し、前記ゾル状の液状体に対する親和性が低い撥液部を形成しておいてもよい。
<Liquid repellent part forming step>
Here, when the dielectric film 3 is formed of the sol-like liquid material as described above, when the liquid material is discharged, the liquid material 3 wets and spreads, so that the desired shape, that is, the entire surface of the first electrode 2 is substantially covered. It becomes difficult to become a simple shape. Therefore, prior to the formation of the dielectric film 3, a self-assembled film using, for example, fluoroalkylsilane is formed on the surface of the base 53 (interlayer insulating film 52) on which the first electrode 2 is formed, and the sol-like film is formed. A liquid repellent portion having a low affinity for the liquid may be formed.

この撥液部を形成するには、例えば図5に示すように、基体53の表面、すなわち第1電極2の表面と露出した層間絶縁膜52の表面に、前記ゾル状の液状体に対して所定の接触角を持つようにしてフルオロアルキルシランなどからなる自己組織化膜1001を形成する。前記接触角は、20[deg]以上60[deg]以下であることが望ましい。
第1電極2および層間絶縁膜52の表面を処理するための有機分子膜は、これらに結合可能な第1の官能基と、その反対側に親液基あるいは撥液基等の基体の表面性を改質する、すなわち、表面エネルギーを制御する第2の官能基と、第1及び第2の官能基を互いに結ぶ炭素の直鎖あるいは一部分岐した炭素鎖を備えたもので、前記の各表面に結合して自己組織化して分子膜、例えば単分子膜を形成するものである。
For example, as shown in FIG. 5, the liquid-repellent portion is formed on the surface of the base 53, that is, on the surface of the first electrode 2 and the exposed surface of the interlayer insulating film 52 with respect to the sol-like liquid material. A self-assembled film 1001 made of fluoroalkylsilane or the like is formed so as to have a predetermined contact angle. The contact angle is preferably 20 [deg] or more and 60 [deg] or less.
The organic molecular film for treating the surfaces of the first electrode 2 and the interlayer insulating film 52 has a first functional group capable of binding to them and a surface property of a substrate such as a lyophilic group or a liquid repellent group on the opposite side. Each of the surfaces is provided with a second functional group that controls surface energy, and a linear or partially branched carbon chain that connects the first and second functional groups to each other. To form a molecular film, for example, a monomolecular film.

自己組織化膜1001とは、下地層となる第1電極2や層間絶縁膜52の構成原子に反応可能な結合性官能基と、それ以外の直鎖分子とからなり、該直鎖分子の相互作用により極めて高い配向性を有する化合物を配向させて形成された膜である。従って、この自己組織化膜1001は、単分子が配向して形成されていることによりその膜厚が極めて薄くなり、さらに分子レベルで均一な膜となる。また、膜の表面に同じ分子が位置していることから、膜の表面に均一でしかも優れた撥液性や親液性を付与するものとなる。   The self-assembled film 1001 is composed of a binding functional group capable of reacting with constituent atoms of the first electrode 2 and the interlayer insulating film 52 serving as an underlayer and other linear molecules, and the mutual relationship between the linear molecules. It is a film formed by orienting a compound having extremely high orientation by action. Therefore, the self-assembled film 1001 is formed by aligning single molecules, so that the film thickness becomes extremely thin, and the film becomes uniform at the molecular level. Further, since the same molecule is located on the surface of the film, the film surface is imparted with uniform and excellent liquid repellency and lyophilicity.

前記の高い配向性を有する化合物、すなわち自己組織化膜1001を形成する化合物としては、基体53側との密着性及び良好な撥液性を付与する等の理由により、フルオロアルキルシラン(FAS)が好適に用いられる。フルオロアルキルシランを用いれば、膜の表面にフルオロアルキル基が位置するように各化合物が配向されて自己組織化膜1001が形成されるので、膜の表面に均一な撥液性が付与される。
このようなフルオロアルキルシランとしては、例えばヘプタデカフルオロ−1,1,2,2テトラヒドロデシルトリエトキシシラン、ヘプタデカフルオロ−1,1,2,2テトラヒドロデシルトリメトキシシラン、ヘプタデカフルオロ−1,1,2,2テトラヒドロデシルトリクロロシラン、トリデカフルオロ−1,1,2,2テトラヒドロオクチルトリエトキシシラン、トリデカフルオロ−1,1,2,2テトラヒドロオクチルトリメトキシシラン、トリデカフルオロ−1,1,2,2テトラヒドロオクチルトリクロロシラン、トリフルオロプロピルトリメトキシシラン等が好適に用いられる。尚、使用に際しては、一つの化合物(FAS)を単独で用いてもよく、2種以上の化合物(FAS)を併用してもよい。
As the compound having high orientation, that is, the compound forming the self-assembled film 1001, fluoroalkylsilane (FAS) is used for the reason of providing adhesion to the base 53 side and good liquid repellency. Preferably used. When fluoroalkylsilane is used, each compound is oriented so that the fluoroalkyl group is located on the surface of the film and the self-assembled film 1001 is formed, so that uniform liquid repellency is imparted to the surface of the film.
Examples of such fluoroalkylsilanes include heptadecafluoro-1,1,2,2 tetrahydrodecyltriethoxysilane, heptadecafluoro-1,1,2,2 tetrahydrodecyltrimethoxysilane, heptadecafluoro-1, 1,2,2 tetrahydrodecyltrichlorosilane, tridecafluoro-1,1,2,2 tetrahydrooctyltriethoxysilane, tridecafluoro-1,1,2,2 tetrahydrooctyltrimethoxysilane, tridecafluoro-1, 1,2,2 tetrahydrooctyltrichlorosilane, trifluoropropyltrimethoxysilane and the like are preferably used. In use, one compound (FAS) may be used alone, or two or more compounds (FAS) may be used in combination.

このような自己組織化膜1001を形成するには、前記の原料化合物(FAS)と基体53とを同一の密閉容器中に入れておく。すると、室温の場合には2〜3日程度放置することで自己組織化膜1001が基体53上に形成される。また、密閉容器全体を100℃に保持しておけば、3時間程度で自己組織化膜1001が基体53上に形成される。
また、このような気相からの形成法に代えて、液相から自己組織化膜1001を形成することも可能である。例えば、原料化合物を含む溶液中に基体を浸積し、洗浄、乾燥することで基体上に自己組織化膜1001を形成することができる。
尚、自己組織化膜1001を形成する前に、基体表面に紫外光を照射したり、溶媒により洗浄したりして、前処理を施しておくのが望ましい。
In order to form such a self-assembled film 1001, the raw material compound (FAS) and the base 53 are placed in the same sealed container. Then, in the case of room temperature, the self-assembled film 1001 is formed on the substrate 53 by leaving it for about 2 to 3 days. Further, if the entire sealed container is kept at 100 ° C., the self-assembled film 1001 is formed on the substrate 53 in about 3 hours.
Further, instead of the formation method from the gas phase, the self-assembled film 1001 can be formed from the liquid phase. For example, the self-assembled film 1001 can be formed on the substrate by immersing the substrate in a solution containing the raw material compound, washing, and drying.
Note that before the self-assembled film 1001 is formed, it is desirable to perform pretreatment by irradiating the substrate surface with ultraviolet light or washing with a solvent.

このようにして、第1電極2の表面と層間絶縁膜52の表面とを撥液化し、特に第1電極2の表面に配した前記ゾル状の液状体を濡れ広がりにくくすることにより、これが層間絶縁膜52の表面にまで広がってここで成膜されてしまい、得られる誘電体膜3が所望形状から大きく異なってしまうのを防止することができる。
尚、誘電体膜3を所望形状、すなわち第1電極2のほぼ全面を覆うような形状にするためには、少なくとも前記第1電極2の周辺の層間絶縁膜52(基体53)表面に撥液部を形成しておけばよい。そして、第1電極2の表面については、必ずしもこれを撥液部とすることなく、例えば親液部(前記ゾル状の液状体に対する親和性が高い部分)にしてもよい。
In this way, the surface of the first electrode 2 and the surface of the interlayer insulating film 52 are made liquid repellent, and in particular, the sol-like liquid disposed on the surface of the first electrode 2 is made difficult to wet and spread. It is possible to prevent the dielectric film 3 obtained from spreading out to the surface of the insulating film 52 and greatly different from the desired shape.
In order to make the dielectric film 3 have a desired shape, that is, a shape that covers almost the entire surface of the first electrode 2, at least the surface of the interlayer insulating film 52 (base 53) around the first electrode 2 is liquid repellent. A part may be formed. The surface of the first electrode 2 may not necessarily be a liquid repellent part, but may be a lyophilic part (a part having a high affinity for the sol-like liquid material), for example.

第1電極2の表面を親液部にするためには、例えば所望のパターン、すなわち第1電極2の表面形状に対応する開口パターンが形成されたマスク(図示せず)を通して前記自己組織化膜1001に紫外光などを照射する。すると、紫外光が照射された領域は自己組織化膜1001が除去され、例えばヒドロキシル基が表面に露出する。これにより、FASの領域に比べて非常に濡れ易い性質を示す、親液部となる。   In order to make the surface of the first electrode 2 a lyophilic part, for example, the self-assembled film is passed through a mask (not shown) in which an opening pattern corresponding to a desired pattern, that is, the surface shape of the first electrode 2 is formed. 1001 is irradiated with ultraviolet light or the like. Then, in the region irradiated with ultraviolet light, the self-assembled film 1001 is removed, and, for example, a hydroxyl group is exposed on the surface. Thereby, it becomes a lyophilic part which shows the property which becomes very wet easily compared with the area | region of FAS.

また、前述したようなFASを除去した領域に第2の自己組織化膜を形成するようにしてもよい。この第2の自己組織化膜を形成する化合物としても、FASと同様に結合性官能基と表面を改質する官能基を有し、結合性官能基が基体表面のヒドロキシル基等と結合して自己組織化膜を形成するものとされる。但し、この第2の自己組織化膜の表面を改質する官能基としては、FASと異なり親液性を示すもの、あるいは金属微粒子との結合力の強いものとされ、具体的にはアミノ基やチオール基などとされる。このような第2の自己組織化膜を形成することにより、前記のゾル状の液状体をより確実に第1電極2上に配し、所望形状の誘電体膜3を形成することが可能になる。また、得られた誘電体膜3の第1電極2への密着力も高まる。このような第2の自己組織化膜を形成する化合物としては、3−メルカプトプロピルトリエトキシシラン、3−メルカプトプロピルトリメトキシシラン、3−アミノプロピルトリエトキシシラン、3−アミノプロピルトリメトキシシラン等が挙げられる。   Further, the second self-assembled film may be formed in the region where the FAS is removed as described above. The compound that forms this second self-assembled film also has a binding functional group and a functional group that modifies the surface in the same manner as FAS, and the binding functional group binds to a hydroxyl group or the like on the substrate surface. It is supposed to form a self-assembled film. However, the functional group for modifying the surface of the second self-assembled film is different from FAS in that it exhibits lyophilicity or has a strong binding force with metal fine particles. Or thiol group. By forming such a second self-assembled film, it is possible to more reliably distribute the sol-like liquid material on the first electrode 2 and form the dielectric film 3 having a desired shape. Become. In addition, the adhesion of the obtained dielectric film 3 to the first electrode 2 is also increased. Examples of the compound forming the second self-assembled film include 3-mercaptopropyltriethoxysilane, 3-mercaptopropyltrimethoxysilane, 3-aminopropyltriethoxysilane, and 3-aminopropyltrimethoxysilane. Can be mentioned.

<第2電極の形成工程>
このようにして誘電体膜3までを形成したら、続いてこの誘電体膜3上に、図4(d)に示すように第2電極4を形成する。この第2電極4の形成については、前記の第1電極2の形成法とほぼ同一の形成法によって行うことができる。すなわち、前記の吐出ヘッド34を用いた液滴吐出法(インクジェット法)により、金属微粒子を含む液状体を誘電体膜3上に配し、その後熱処理を施して金属微粒子を焼結することにより、第2電極4を形成する。そして、これによりキャパシタ1(1a、1b)を得る。
液状体中に含有させられる金属微粒子、すなわち第2電極4の形成材料となる金属微粒子としては、第1電極2の場合と同様、白金、イリジウム、ルテニウム、金、銀等から選択された一種または複数種が用いられる。また、熱処理についても、特に400℃以下で行うのが好ましい。
<Step of forming second electrode>
When the dielectric film 3 is formed in this way, the second electrode 4 is subsequently formed on the dielectric film 3 as shown in FIG. The formation of the second electrode 4 can be performed by substantially the same formation method as the formation method of the first electrode 2 described above. That is, a liquid material containing metal fine particles is disposed on the dielectric film 3 by a droplet discharge method (inkjet method) using the discharge head 34, and then heat treatment is performed to sinter the metal fine particles. The second electrode 4 is formed. As a result, the capacitor 1 (1a, 1b) is obtained.
As the metal fine particles contained in the liquid, that is, the metal fine particles used as the material for forming the second electrode 4, as in the case of the first electrode 2, one kind selected from platinum, iridium, ruthenium, gold, silver, etc. Multiple species are used. Further, the heat treatment is preferably performed at 400 ° C. or lower.

尚、この第2電極4の形成に先立ち、誘電体膜3の形成の前処理として行った撥液部形成工程を行ってもよい。すなわち、前述したフルオロアルキルシラン(FAS)等による撥液部を、誘電体膜3の表面および層間絶縁膜52の表面に形成し、液状体が濡れ広がることを防止して第2電極4が誘電体膜3上に選択的に形成されるようにしてもよい。また、前述した第1電極2の形成に際しても、その形成に先立ち、基体53(層間絶縁膜52)の表面に撥液部を形成してもよい。さらに、このように各電極2、4の形成の前処理として撥液部を形成する場合、特に液状体を直接配する箇所については、前述したように紫外光の照射等によって親液部にしてもよい。
また、第1電極2、第2電極4については、その形成法として液滴吐出法を採用することなく、蒸着法やスパッタ法等を採用してこれらを形成するようにしてもよい。
このようにして第2電極4を形成したら、この第2電極4に接続する配線やこれらを覆う保護層、絶縁層を形成することにより、半導体装置50を得る。
Prior to the formation of the second electrode 4, a liquid repellent part forming step performed as a pretreatment for forming the dielectric film 3 may be performed. That is, the above-described liquid repellent portion made of fluoroalkylsilane (FAS) or the like is formed on the surface of the dielectric film 3 and the surface of the interlayer insulating film 52 to prevent the liquid from spreading and preventing the second electrode 4 from becoming dielectric. It may be selectively formed on the body film 3. Also, when forming the first electrode 2 described above, a liquid repellent portion may be formed on the surface of the base 53 (interlayer insulating film 52) prior to the formation. Further, when the liquid repellent part is formed as a pretreatment for the formation of the electrodes 2 and 4 as described above, the part where the liquid material is directly arranged is made a lyophilic part by ultraviolet light irradiation or the like as described above. Also good.
Moreover, about the 1st electrode 2 and the 2nd electrode 4, you may make it employ | adopt a vapor deposition method, a sputtering method, etc., without employ | adopting the droplet discharge method as the formation method.
When the second electrode 4 is formed in this way, the semiconductor device 50 is obtained by forming the wiring connected to the second electrode 4, the protective layer covering them, and the insulating layer.

このようにして得られたキャパシタ1にあっては、誘電体膜3がBiFeOを主成分とし、かつアモルファス相と結晶相との混合相からなる結晶組織を有していることによって、強誘電性を発現させることなく高い誘電率を得ることができ、従ってこれを有したキャパシタ1は、従来のものに比べて高容量化が可能となり、また、従来のものと同等の容量に設計した場合にはその小型化が可能となっており、分極量のヒステリシスを持たないことから挙動制御性にも優れたものとなっている。 In the capacitor 1 thus obtained, the dielectric film 3 has a crystal structure composed mainly of BiFeO 3 and a mixed phase of an amorphous phase and a crystalline phase. Therefore, the capacitor 1 having the high dielectric constant can be increased in capacity compared to the conventional one, and the capacitance is designed to be equal to that of the conventional one. The size can be reduced, and since it has no polarization amount hysteresis, it has excellent behavior controllability.

また、このようなキャパシタ1の製造方法にあっては、ゾル状の液状体を液滴吐出法によって配し、これを熱処理することで誘電体膜3を形成しているので、大掛かりな成膜装置を必要とせず、また材料の使用効率や消費エネルギーの点でも有利になることなどから、コスト低減化を図ることができる。さらに、液状体を所望位置に配することでエッチングによるパターニングが不要になることから、エッチングに起因する誘電体膜のダメージをなくして特性向上を図ることができる。また、前述したように高誘電率の誘電体膜3を形成することができることから、キャパシタ1の高容量化、または小型化を可能にすることができる。   Further, in such a manufacturing method of the capacitor 1, since the dielectric film 3 is formed by arranging a sol-like liquid material by a droplet discharge method and heat-treating it, a large-scale film formation is performed. No device is required, and the cost can be reduced because it is advantageous in terms of material use efficiency and energy consumption. Furthermore, by disposing the liquid material at a desired position, patterning by etching becomes unnecessary, so that it is possible to improve the characteristics without damaging the dielectric film due to etching. In addition, since the dielectric film 3 having a high dielectric constant can be formed as described above, the capacity of the capacitor 1 can be increased or the size can be reduced.

また、前記キャパシタ1を備えた半導体装置50にあっては、このキャパシタ1が高誘電率の誘電体膜3を有したことで小型化が可能になっていることから、半導体装置50自体も小型化が可能となる。また、特に誘電体膜3が液滴吐出法を用いて形成されていることから、製造コストを低減することができる。さらには、キャパシタ1の誘電体膜3がPbを含有していないことから環境汚染に対して有利になっており、従ってこれを備えた半導体装置も環境上有利なものとなる。   Further, in the semiconductor device 50 including the capacitor 1, since the capacitor 1 includes the dielectric film 3 having a high dielectric constant, the semiconductor device 50 itself can be reduced in size. Can be realized. In particular, since the dielectric film 3 is formed using a droplet discharge method, the manufacturing cost can be reduced. Furthermore, since the dielectric film 3 of the capacitor 1 does not contain Pb, it is advantageous against environmental pollution. Therefore, the semiconductor device provided with this is also environmentally advantageous.

以上の実施形態に係る製造方法では、BiFeOの前駆体化合物として金属アルコキシドないし金属塩を用いるとともに、これを溶解した液状体を第1電極2上に配し、焼成して誘電体膜3を形成する方法を例示して説明したが、上記誘電体膜3を形成する方法は、このような液相法に限られるものではなく、例えば前駆体化合物としてBi及びFeを含む粉末を用い、これを焼成して形成する固体合成法も適用することができる。この場合、Bi粉末と、Fe粉末とを1:1で混合した粉末を前記第1電極2上に配して、450℃程度で焼成することにより、アモルファス相と結晶相との混合相からなるBiFeOを含んだ誘電体膜3を形成することができる。前記混合粉末を仮焼成した粉末を用いても良い。 In the manufacturing method according to the above embodiment, a metal alkoxide or metal salt is used as the BiFeO 3 precursor compound, and a liquid material in which the metal alkoxide or metal salt is dissolved is disposed on the first electrode 2 and baked to form the dielectric film 3. The method of forming the dielectric film 3 has been described by way of example. However, the method of forming the dielectric film 3 is not limited to such a liquid phase method. For example, a powder containing Bi and Fe is used as a precursor compound. A solid synthesis method in which sinter is formed can also be applied. In this case, a powder in which Bi 2 O 3 powder and Fe 2 O 3 powder are mixed at a ratio of 1: 1 is placed on the first electrode 2 and fired at about 450 ° C., whereby an amorphous phase and a crystalline phase are obtained. The dielectric film 3 containing BiFeO 3 made of a mixed phase with the above can be formed. You may use the powder which pre-baked the said mixed powder.

以下に、上記に実施の形態から導かれる技術的思想を列挙する。
本発明に係るキャパシタの製造方法においては、前記前駆体化合物を含有する液状体を、液滴吐出法によって前記第1電極上に配する工程の前に、前記基体及び前記第1電極の表面に自己組織化膜を形成する工程を含むことができる。
この製造方法によれば、上記自己組織化膜による表面改質作用を利用して前記液状体の配置状態を制御することができ、例えば所定領域に選択的に液状体を配置することも可能になる。
The technical ideas derived from the above embodiments are listed below.
In the method for manufacturing a capacitor according to the present invention, before the step of disposing the liquid material containing the precursor compound on the first electrode by a droplet discharge method, the surface of the substrate and the first electrode is provided. A step of forming a self-assembled film can be included.
According to this manufacturing method, it is possible to control the arrangement state of the liquid material by utilizing the surface modification action by the self-assembled film, and for example, it is possible to selectively arrange the liquid material in a predetermined region. Become.

さらに本発明のキャパシタの製造方法では、前記第1電極上に形成した自己組織化膜上に光を照射する工程を含むことが好ましい。この製造方法によれば、前記光照射により自己組織化膜と前記液状体との親和性を制御でき、光照射した領域に前記液状体を配置すれば、その外側の領域に液状体が濡れ広がるのを防止できる。従って本方法によれば、液状体の滴下位置制御を容易に行うことができる。   Furthermore, the method for manufacturing a capacitor of the present invention preferably includes a step of irradiating light on the self-assembled film formed on the first electrode. According to this manufacturing method, the affinity between the self-assembled film and the liquid material can be controlled by the light irradiation. If the liquid material is disposed in the light-irradiated region, the liquid material spreads in the outer region. Can be prevented. Therefore, according to the present method, the dropping position of the liquid can be easily controlled.

さらに本発明のキャパシタの製造方法では、前記自己組織化膜をフルオロアルキルシランを用いて形成することが好ましい。フルオロアルキルシランからなる自己組織化膜を用いた場合、自己組織化膜の形成領域は前記液状体に対する撥液部となり、光照射された領域は親液部となるので、光照射工程と組み合わせることで、第1電極上への液状体の選択配置を正確かつ容易に行うことができる。   Further, in the capacitor manufacturing method of the present invention, it is preferable that the self-assembled film is formed using fluoroalkylsilane. When a self-assembled film made of fluoroalkylsilane is used, the formation area of the self-assembled film becomes a liquid repellent part with respect to the liquid, and the light-irradiated area becomes a lyophilic part. Thus, the selective arrangement of the liquid material on the first electrode can be performed accurately and easily.

さらに本発明のキャパシタの製造方法では、前記第1電極を形成する工程が、第1金属微粒子を第1分散媒に分散させた第1液状体を液滴吐出法によって前記基体上に配する工程と、前記第1液状体を熱処理することで前記第1分散媒を除去する工程と、前記第1金属微粒子を焼結する工程とを含む製造方法とすることができる。
この製造方法では、第1電極についても液状体を液滴吐出法により選択的に配置し、これを熱処理することで形成するので、大掛かりな成膜装置を必要とせず、また材料の使用効率や消費エネルギーの点でも有利になることがから、製造コストの低減を実現できる。
Furthermore, in the method for manufacturing a capacitor of the present invention, the step of forming the first electrode includes a step of disposing a first liquid material in which first metal fine particles are dispersed in a first dispersion medium on the substrate by a droplet discharge method. And a step of removing the first dispersion medium by heat-treating the first liquid and a step of sintering the first metal fine particles.
In this manufacturing method, the liquid material is also selectively disposed by the droplet discharge method for the first electrode and is formed by heat treatment, so that a large-scale film forming apparatus is not required and the use efficiency of the material is reduced. Since this is advantageous also in terms of energy consumption, a reduction in manufacturing cost can be realized.

さらに本発明のキャパシタの製造方法では、前記第2電極を形成する工程が、第2金属微粒子を第2分散媒に分散させた第2液状体を液滴吐出法によって前記基体上に配する工程と、前記第2液状体を熱処理することで第2分散媒を除去する工程と、前記第2金属微粒子を焼結する工程とを含む製造方法とすることができる。
この製造方法では、第2電極についても液状体を液滴吐出法によって選択的に配置し、これを熱処理するので、大掛かりな成膜装置を必要とせず、また材料の使用効率や消費エネルギーの点でも有利になることから、製造コストの低減が可能である。
Furthermore, in the method for manufacturing a capacitor according to the present invention, the step of forming the second electrode includes a step of disposing a second liquid material in which the second metal fine particles are dispersed in the second dispersion medium on the substrate by a droplet discharge method. And a step of removing the second dispersion medium by heat-treating the second liquid and a step of sintering the second metal fine particles.
In this manufacturing method, the liquid material is also selectively disposed by the droplet discharge method for the second electrode, and this is heat-treated, so that a large-scale film forming apparatus is not required, and the use efficiency and energy consumption of the material are not required. However, since it becomes advantageous, the manufacturing cost can be reduced.

さらに本発明のキャパシタの製造方法では、前記第1金属粒子が、白金、イリジウム、ルテニウム、金、又は銀の少なくとも1種からなる微粒子であり、前記第1金属微粒子を焼結する際の熱処理温度を400℃以下とすることが好ましい。
さらにまた本発明のキャパシタの製造方法では、前記第2金属微粒子が、白金、イリジウム、ルテニウム、金、又は銀の少なくとも1種からなる微粒子であり、前記第2金属微粒子を焼結する際の熱処理温度を400℃以下とすることが好ましい。
これらの製造方法によれば、低抵抗で酸化しにくく、安定した金属膜からなる電極を形成することが可能になる。また熱処理温度を400℃以下としているので、例えば基体に他の半導体素子や配線等を形成している場合にこれらへの熱的影響を少なくすることが可能になる。
Furthermore, in the method for producing a capacitor according to the present invention, the first metal particles are fine particles made of at least one of platinum, iridium, ruthenium, gold, or silver, and a heat treatment temperature when the first metal fine particles are sintered. Is preferably 400 ° C. or lower.
Furthermore, in the method for producing a capacitor according to the present invention, the second metal fine particles are fine particles composed of at least one of platinum, iridium, ruthenium, gold, or silver, and heat treatment for sintering the second metal fine particles. The temperature is preferably 400 ° C. or lower.
According to these manufacturing methods, it is possible to form an electrode made of a stable metal film with low resistance and resistance to oxidation. Further, since the heat treatment temperature is set to 400 ° C. or lower, for example, when other semiconductor elements or wirings are formed on the base, it is possible to reduce the thermal influence on them.

次に、実施例によって本発明をさらに具体的に説明する。本実施例では、図4(a)〜(d)に示した製造方法に基づき、図1に示したキャパシタ1を製造した。
まず、基体53上に設けられたポリイミドからなる層間絶縁膜52上の所定位置に、Ptの微粒子を分散させた液状体を液滴吐出法によって吐出し、さらにホットプレートにより300℃で30分間加熱処理を行うことにより、第1電極2を形成するべき第1導電膜2Aを厚さ0.1μm程度に形成した。
Next, the present invention will be described more specifically with reference to examples. In this example, the capacitor 1 shown in FIG. 1 was manufactured based on the manufacturing method shown in FIGS.
First, a liquid material in which fine particles of Pt are dispersed is discharged to a predetermined position on an interlayer insulating film 52 made of polyimide provided on a substrate 53 by a droplet discharge method, and further heated at 300 ° C. for 30 minutes by a hot plate. By performing the treatment, the first conductive film 2A for forming the first electrode 2 was formed to a thickness of about 0.1 μm.

次に、第1導電膜2A上に、液滴吐出法により、BiFeOの前駆体化合物を含有する液状体を配した。この前駆体化合物としては、各金属、すなわちBi、Feそれぞれに、2エチルヘキサン酸ビスマス、及びテトライソプロポキシ鉄を用い、また、Siを添加する目的でテトラエトキシシラン(Si(OC)を用意した。上記前駆体化合物をその金属のモル比が所定比となるようにして混合し、ゾル状の液状体に調製するとともに、テトラエトキシシランをSi成分が所定量(1〜5モル%)となるようにして前記液状体を調製した。 Next, a liquid material containing a BiFeO 3 precursor compound was disposed on the first conductive film 2A by a droplet discharge method. As this precursor compound, bismuth 2-ethylhexanoate and tetraisopropoxy iron are used for each metal, that is, Bi and Fe, respectively, and tetraethoxysilane (Si (OC 2 H 5 ) for the purpose of adding Si. 4 ) was prepared. The precursor compound is mixed so that the molar ratio of the metal is a predetermined ratio to prepare a sol-like liquid, and tetraethoxysilane is added in a predetermined amount (1 to 5 mol%) of Si component. Thus, the liquid was prepared.

続いて、第1導電膜2A上に配した液状体に対し、乾燥・脱脂を行った。そして、液状体の塗布→乾燥→脱脂の各工程を所定回数繰り返した後、RTA炉で酸素フローしながら所定温度(例えば450℃)で熱処理を行い、前記金属酸化物を焼成して第1導電膜2A上に、誘電体膜3を形成するべき金属酸化物膜3Aを厚さ0.2μm程度に形成した。
次いで、金属酸化物膜3A上に、Ptの微粒子を分散させた液状体を液滴吐出法により誘電体膜上に配し、さらに熱処理することにより、第1導電膜2Aと同様に、第2電極4を形成するべき第2導電膜4Aを、Ptを用いて厚さ0.1μm程度に形成した。
以上の工程によりキャパシタ1を得た。
Subsequently, the liquid disposed on the first conductive film 2A was dried and degreased. Then, after repeating the steps of applying the liquid, drying, and degreasing a predetermined number of times, heat treatment is performed at a predetermined temperature (for example, 450 ° C.) while flowing oxygen in the RTA furnace, and the metal oxide is fired to form the first conductive material. On the film 2A, a metal oxide film 3A for forming the dielectric film 3 was formed to a thickness of about 0.2 μm.
Next, a liquid material in which fine particles of Pt are dispersed on the metal oxide film 3A is disposed on the dielectric film by a droplet discharge method, and is further heat-treated, whereby the second conductive film 2A is formed in the same manner as the first conductive film 2A. A second conductive film 4A for forming the electrode 4 was formed to a thickness of about 0.1 μm using Pt.
The capacitor 1 was obtained through the above steps.

以上の工程により得られるキャパシタについて、Si又はGeの添加量(1〜5モル%)と、焼成温度(300〜600℃)とを異ならせて複数種類のサンプルを作製し、得られたキャパシタの誘電体膜の誘電率を測定した。この測定結果を以下の表1に示す。表1に示す「焼成温度」は、対応するSi又はGeの添加量において、400以上の誘電率が得られる最低焼成温度を示しており、例えば、サンプル1(シリコン添加なし)では焼成温度を600℃以上とした場合に400以上の誘電率を有する誘電体膜が得られ、サンプル2(1モル%Si添加)では焼成温度を500℃以上とした場合に400以上の誘電率を有する誘電体膜が得られたことを示している。   With respect to the capacitor obtained by the above steps, a plurality of types of samples were prepared by varying the addition amount of Si or Ge (1 to 5 mol%) and the firing temperature (300 to 600 ° C.). The dielectric constant of the dielectric film was measured. The measurement results are shown in Table 1 below. “Baking temperature” shown in Table 1 indicates the minimum baking temperature at which a dielectric constant of 400 or more can be obtained with the corresponding addition amount of Si or Ge. For example, in sample 1 (without addition of silicon), the baking temperature is 600. A dielectric film having a dielectric constant of 400 or more can be obtained when the temperature is set to ℃ or higher, and in Sample 2 (1 mol% Si added), a dielectric film having a dielectric constant of 400 or more when the firing temperature is set to 500 ° C or higher. Is obtained.

Figure 2005183852
Figure 2005183852

表1に示すように、Si又はGeを添加することで、400以上の高誘電率を得られる焼成温度を低下させることができ、これらの添加元素が焼成時に触媒として作用し、BiFeOの結晶性を向上させることが確認された。従って本発明に係る製造方法では、Siを添加することで500℃以下の低温焼成条件でも高誘電率の誘電体膜を得られ、Geを添加すれば500℃の低温焼成条件で高誘電率の誘電体膜を得ることができる。そして、このような低温焼成が可能とされたことで、基材上に既設の半導体素子や配線等への影響を少なくでき、高歩留まりにてキャパシタを備えた半導体装置を製造することが可能になる。またキャパシタを備える半導体装置の設計自由度を高め、半導体装置の高集積化、高性能化にも寄与する。 As shown in Table 1, the addition of Si or Ge can lower the firing temperature at which a high dielectric constant of 400 or more can be obtained. These additive elements act as a catalyst during firing, and BiFeO 3 crystals. It was confirmed to improve the performance. Therefore, in the manufacturing method according to the present invention, a dielectric film having a high dielectric constant can be obtained even by low-temperature firing conditions of 500 ° C. or less by adding Si, and by adding Ge, a high dielectric constant can be obtained by low-temperature firing conditions of 500 ° C. A dielectric film can be obtained. And since such low-temperature firing is made possible, the influence on the existing semiconductor elements and wirings on the base material can be reduced, and a semiconductor device equipped with capacitors can be manufactured at a high yield. Become. In addition, it increases the degree of design freedom of a semiconductor device including a capacitor, contributing to higher integration and higher performance of the semiconductor device.

図1は、実施形態に係るキャパシタの側断面図。FIG. 1 is a side sectional view of a capacitor according to an embodiment. 図2は、同、半導体装置の側断面図。FIG. 2 is a side sectional view of the semiconductor device. 図3は、吐出ヘッドの要部斜視図(a)、及び要部側断面図(b)。FIG. 3 is a perspective view (a) of a main part of the ejection head and a side sectional view (b) of the main part. 図4は、実施形態に係るキャパシタの断面工程図。FIG. 4 is a sectional process diagram of the capacitor according to the embodiment. 図5は、撥液部を形成した場合の例を示す側断面図。FIG. 5 is a side sectional view showing an example where a liquid repellent portion is formed.

符号の説明Explanation of symbols

1、1a、1b…キャパシタ、2…第1電極、3…誘電体膜、4…第2電極、 50…半導体装置、51…基板、52…層間絶縁膜、53…基体   DESCRIPTION OF SYMBOLS 1, 1a, 1b ... Capacitor, 2 ... 1st electrode, 3 ... Dielectric film, 4 ... 2nd electrode, 50 ... Semiconductor device, 51 ... Substrate, 52 ... Interlayer insulation film, 53 ... Base | substrate

Claims (11)

誘電体膜を第1電極と第2電極との間に挟んだ構造を有するキャパシタであって、
前記誘電体膜が、BiFeOを主成分として含み、
前記BiFeOは、該BiFeOのアモルファス相と結晶相とからなることを特徴とするキャパシタ。
A capacitor having a structure in which a dielectric film is sandwiched between a first electrode and a second electrode,
The dielectric film includes BiFeO 3 as a main component,
The BiFeO 3 is composed of an amorphous phase and a crystalline phase of the BiFeO 3 .
前記結晶相が、前記第1電極と第2電極との間で不連続に形成されていることを特徴とする請求項1に記載のキャパシタ。   The capacitor according to claim 1, wherein the crystal phase is formed discontinuously between the first electrode and the second electrode. 前記結晶相が、前記誘電体膜の膜厚方向と交差する向きの分極軸を有して配向していることを特徴とする請求項1又は2に記載のキャパシタ。   3. The capacitor according to claim 1, wherein the crystal phase is oriented with a polarization axis in a direction intersecting with a film thickness direction of the dielectric film. 前記誘電体膜に、Si及び/又はGeが含まれていることを特徴とする請求項1から3のいずれか1項に記載のキャパシタ。   The capacitor according to claim 1, wherein the dielectric film contains Si and / or Ge. 前記Si及び/又はGeの含有量が、0.1モル%以上30.0モル%以下であることを特徴とする請求項4に記載のキャパシタ。   5. The capacitor according to claim 4, wherein the content of Si and / or Ge is not less than 0.1 mol% and not more than 30.0 mol%. 誘電体膜を第1電極と第2電極との間に挟んだ構造を有するキャパシタの製造方法であって、
基体上に第1電極を形成する工程と、
BiFeOの前駆体化合物を前記第1電極上に配する工程と、
前記前駆体化合物を熱処理することによりBiFeOを含む前記誘電体化合物を形成する工程とを含み、
前記液状体を熱処理する工程における熱処理温度を、500℃以下とすることを特徴とするキャパシタの製造方法。
A method of manufacturing a capacitor having a structure in which a dielectric film is sandwiched between a first electrode and a second electrode,
Forming a first electrode on a substrate;
Disposing a precursor compound of BiFeO 3 on the first electrode;
Forming the dielectric compound containing BiFeO 3 by heat-treating the precursor compound,
A method for manufacturing a capacitor, wherein a heat treatment temperature in the step of heat-treating the liquid is 500 ° C. or less.
前記第1電極上に、BiFeOの前駆体化合物を含む液状体を配した後、該液状体を熱処理してBiFeOを含む前記誘電体膜を形成することを特徴とする請求項6に記載のキャパシタの製造方法。 The liquid material containing a BiFeO 3 precursor compound is disposed on the first electrode, and then the liquid material is heat-treated to form the dielectric film containing BiFeO 3. Manufacturing method of capacitor. 前記第1電極上に前記液状体を配するに際して、液滴吐出法を用いることを特徴とする請求項7に記載のキャパシタの製造方法。   The method for manufacturing a capacitor according to claim 7, wherein a droplet discharge method is used when the liquid material is disposed on the first electrode. 前記第1電極上に、BiとFeとの混合物を配した後、該混合物を熱処理してBiFeOを含む前記誘電体膜を形成することを特徴とする請求項6に記載のキャパシタの製造方法。 7. The dielectric film containing BiFeO 3 is formed by arranging a mixture of Bi 2 O 3 and Fe 2 O 3 on the first electrode and then heat-treating the mixture. The manufacturing method of the capacitor of description. 前記前駆体化合物、前記前駆体化合物を含む液状体、又は前記混合物中にSi及び/又はGeの前駆体化合物が混合されていることを特徴とする請求項6から9のいずれか1項に記載のキャパシタの製造方法。   10. The precursor compound according to claim 6, wherein a precursor compound of Si and / or Ge is mixed in the precursor compound, a liquid containing the precursor compound, or the mixture. Manufacturing method of capacitor. 請求項1から5のいずれか1項に記載のキャパシタ、あるいは請求項6から10のいずれか1項に記載の製造方法により得られたキャパシタを備えたことを特徴とする半導体装置。   A semiconductor device comprising the capacitor according to any one of claims 1 to 5, or the capacitor obtained by the manufacturing method according to any one of claims 6 to 10.
JP2003425990A 2003-12-24 2003-12-24 Capacitor and its manufacturing method and semiconductor device Withdrawn JP2005183852A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003425990A JP2005183852A (en) 2003-12-24 2003-12-24 Capacitor and its manufacturing method and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003425990A JP2005183852A (en) 2003-12-24 2003-12-24 Capacitor and its manufacturing method and semiconductor device

Publications (1)

Publication Number Publication Date
JP2005183852A true JP2005183852A (en) 2005-07-07

Family

ID=34785638

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003425990A Withdrawn JP2005183852A (en) 2003-12-24 2003-12-24 Capacitor and its manufacturing method and semiconductor device

Country Status (1)

Country Link
JP (1) JP2005183852A (en)

Similar Documents

Publication Publication Date Title
JP2004006645A (en) Method of manufacturing piezoelectric element, piezoelectric element, and liquid droplet jetting recording head
US7356921B2 (en) Method for forming a conductive layer pattern
US7176100B2 (en) Capacitor and its manufacturing method, and semiconductor device
US6715871B2 (en) Method of forming film pattern, device for forming film pattern, conductive film wiring, electro-optical device, electronic device, and non-contact card medium
JP4059260B2 (en) Multilayer structure forming method, wiring board manufacturing method, and electronic device manufacturing method
JP2003311196A (en) Method and apparatus for forming film pattern, conductive film wiring, electrooptical apparatus, electronic device, non-contact type card medium, piezoelectric element, and ink-jet recording head
US8322033B2 (en) Method for forming a conductive post for a multilayered wiring substrate
US7484280B2 (en) Method for manufacturing a surface acoustic wave element having an interdigital transducer (IDT) electrode
KR20050027003A (en) Pattern forming method, conductive thin film, electro-optic device, and electronic equipment
US8197055B2 (en) Patterning method, droplet discharging device and circuit board
JP4479193B2 (en) Semiconductor device
JP2005057140A (en) Multilayer wiring board and its manufacturing method
JP4023422B2 (en) Pattern formation method
JP5201111B2 (en) Capacitor, manufacturing method thereof, and semiconductor device
JP2005167061A (en) Capacitor, its manufacturing method, and semiconductor device
JP2005183852A (en) Capacitor and its manufacturing method and semiconductor device
JP2005191154A (en) Capacitor and its production process, and semiconductor device
JP2005167060A (en) Capacitor, its manufacturing method, and semiconductor device
JP2005183851A (en) Manufacturing method for capacitor, capacitor and semiconductor device
JP2005166989A (en) Capacitor, its manufacturing method, and semiconductor device
JP2005197501A (en) Capacitor and semiconductor device
US7057877B2 (en) Capacitor, method of manufacture thereof and semiconductor device
JP2005166990A (en) Capacitor, its manufacturing method, and semiconductor device
JP2005072475A (en) Method for manufacturing capacitor, capacitor, and semiconductor device
JP2005183862A (en) Manufacturing method for capacitor, capacitor and semiconductor device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070306