JP2005183514A - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device Download PDF

Info

Publication number
JP2005183514A
JP2005183514A JP2003419290A JP2003419290A JP2005183514A JP 2005183514 A JP2005183514 A JP 2005183514A JP 2003419290 A JP2003419290 A JP 2003419290A JP 2003419290 A JP2003419290 A JP 2003419290A JP 2005183514 A JP2005183514 A JP 2005183514A
Authority
JP
Japan
Prior art keywords
gas
chlorine
supplying
silicon
reaction tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003419290A
Other languages
Japanese (ja)
Other versions
JP4366183B2 (en
Inventor
Arihito Ogawa
有人 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2003419290A priority Critical patent/JP4366183B2/en
Publication of JP2005183514A publication Critical patent/JP2005183514A/en
Application granted granted Critical
Publication of JP4366183B2 publication Critical patent/JP4366183B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To increase throughput while preventing a decline in selectivity of selective epitaxial growth. <P>SOLUTION: A wafer 200 which has an insulation layer 13 on part of the front surface and has an exposed silicon layer 11 is carried into a treatment chamber (step 101). Disilane gas is supplied into the treatment chamber (step 103). After supplying the disilane gas, chlorine-based gas is supplied into the treatment chamber (step 104). After supplying the chlorine-based gas, hydrogen gas is supplied into the treatment chamber (step 105). By repeating the steps 103, 104, and 105 in order several times, a silicon epitaxial film 12 is grown on the exposed silicon layer 11. The pressure inside the treatment chamber in the step 105 is made larger than that in the step 103 or step 104. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は半導体装置の製造方法に係り、特に基板上にエピタキシャル膜を選択成長させるために好適な方法である。   The present invention relates to a method for manufacturing a semiconductor device, and is particularly suitable for selectively growing an epitaxial film on a substrate.

MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)の高集積化および高性能化に伴い、MOSFETのソース/ドレインに、リーク電流の低減および低抵抗化などが要請されている。   With the high integration and high performance of MOSFETs (Metal-Oxide-Semiconductor Field-Effect Transistors), the source / drain of MOSFETs are required to reduce leakage current and reduce resistance.

これらの要請に応える方法の一つとして、ソース/ドレイン上にシリコンエピタキシャル膜を選択成長させる方法がある。表面の一部に絶縁層(シリコン窒化膜もしくはシリコン酸化膜)を有すると共にシリコン層が露出したウェハの前記シリコン層上にシリコンエピタキシャル膜を選択成長させる方法として、シラン系ガスまたはゲルマン系ガスの少なくとも一方のガスと、塩素ガスもしくはフッ素ガスとを交互に供給し、選択シリコンエピタキシャル成長を行うようにしたものが知られている(例えば、特許文献1参照)。   One method for meeting these requirements is to selectively grow a silicon epitaxial film on the source / drain. As a method for selectively growing a silicon epitaxial film on the silicon layer of a wafer having an insulating layer (silicon nitride film or silicon oxide film) on a part of the surface and exposing the silicon layer, at least one of a silane-based gas and a germane-based gas is used. One is known in which selective gas epitaxial growth is performed by alternately supplying one gas and chlorine gas or fluorine gas (see, for example, Patent Document 1).

しかし、特許文献1ものでは、塩素ガスまたはフッ素ガス供給後、基板上に露出しているシリコン層上に塩素もしくはフッ素が付着し、次ステップにおけるシラン系ガスまたはゲルマン系ガス供給時に、基板上に露出しているシリコン層上へのシリコン膜の成長を阻害する。
そのために特許文献1ではシリコン層上に付着した塩素もしくはフッ素を、ジシランもしくはモノゲルマンを使用して取り除いているが、このとき、シリコン窒化膜もしくはシリコン酸化膜上にも、ジシランもしくはモノゲルマンが供給される。シリコン窒化膜上もしくはシリコン酸化膜上では、シリコン膜の成長に対する塩素もしくはフッ素の影響がない。したがって、シリコン層上に付着した塩素もしくはフッ素を取り除いている間に、シリコン窒化膜上もしくはシリコン酸化膜上にもシリコン膜が成長するため、シリコン層上のみに選択成長させるという選択性が破れ易い。このため、特許文献1では選択性の低下を引き起こすという問題がある。
However, in Patent Document 1, after supplying chlorine gas or fluorine gas, chlorine or fluorine adheres to the silicon layer exposed on the substrate, and the silane-based gas or germane-based gas is supplied on the substrate in the next step. It inhibits the growth of the silicon film on the exposed silicon layer.
Therefore, in Patent Document 1, chlorine or fluorine adhering to the silicon layer is removed using disilane or monogermane. At this time, disilane or monogermane is also supplied onto the silicon nitride film or silicon oxide film. Is done. On the silicon nitride film or silicon oxide film, there is no influence of chlorine or fluorine on the growth of the silicon film. Therefore, since the silicon film grows on the silicon nitride film or the silicon oxide film while removing chlorine or fluorine adhering to the silicon layer, the selectivity of selectively growing only on the silicon layer is easily broken. . For this reason, Patent Document 1 has a problem of causing a decrease in selectivity.

これに対して、表面に絶縁層(Si34またはSiO2)を有し、シリコンが露出した基板に原料ガスを供給した後、選択性促進気体としてCl2ガスを供給し、その後選択性促進気体としてH2ガスを供給することにより、選択エピタキシャル成長を行う方法も知られている(例えば、特許文献2参照)。ここで、H2ガスを供給する目的は、絶縁層表面を非活性化させ、選択性を促進することにある。
これによれば、塩素ガスもしくはフッ素ガスの供給後に、H2ガスを供給して絶縁層表面を非活性化させることにより、選択性の低下を防止できる。したがって、特許文献1での選択性の低下を抑制することが可能である。
特開平04−139819号公報 特開2003−86511号公報
On the other hand, after supplying a source gas to a substrate having an insulating layer (Si 3 N 4 or SiO 2 ) on the surface and exposing silicon, Cl 2 gas is supplied as a selectivity promoting gas, and then the selectivity is selected. A method of performing selective epitaxial growth by supplying H 2 gas as a promoting gas is also known (see, for example, Patent Document 2). Here, the purpose of supplying H 2 gas is to deactivate the insulating layer surface and promote selectivity.
According to this, a decrease in selectivity can be prevented by supplying H 2 gas to deactivate the insulating layer surface after supplying chlorine gas or fluorine gas. Therefore, it is possible to suppress the decrease in selectivity in Patent Document 1.
Japanese Patent Laid-Open No. 04-139819 JP 2003-86511 A

しかしながら、特許文献2記載のものでは、半導体装置の製造方法において、水素ガスを供給するステップがあらたに加わり、スループットが低下するという問題があった。   However, the method described in Patent Document 2 has a problem in that the throughput of the semiconductor device manufacturing method is reduced due to an additional step of supplying hydrogen gas.

本発明の課題は、上述した従来技術の問題点を解消して、選択エピタキシャル成長の選択性の低下を防止しつつ、スループットを向上することが可能な半導体装置の製造方法を提供することにある。   An object of the present invention is to provide a method of manufacturing a semiconductor device that can improve the throughput while eliminating the above-described problems of the conventional technique and preventing the selectivity of selective epitaxial growth.

第1の発明は、表面の一部に絶縁層を有すると共にシリコン層が露出した基板を処理室内に搬入する第1ステップと、前記処理室内にシラン系ガスを含む原料ガスを供給する第2ステップと、前記処理室内に塩素系ガスもしくはフッ素系ガスを供給する第3ステップと、前記処理室内に水素系ガスを供給する第4ステップと、前記第2ステップと前記第3ステップと前記第4ステップとを順に複数回繰り返して前記露出したシリコン層上に膜を成長させる第5ステップとを有し、前記第4ステップでの処理室内の圧力を、前記第2ステップまたは前記第3ステップでの処理室内圧力よりも大きくすることを特徴とする半導体装置の製造方法である。   The first aspect of the present invention is a first step of carrying a substrate having an insulating layer on a part of the surface and having an exposed silicon layer into a processing chamber, and a second step of supplying a source gas containing a silane-based gas into the processing chamber. A third step of supplying a chlorine-based gas or a fluorine-based gas into the processing chamber, a fourth step of supplying a hydrogen-based gas into the processing chamber, the second step, the third step, and the fourth step. And a fifth step in which a film is grown on the exposed silicon layer by sequentially repeating a plurality of times, and the pressure in the processing chamber in the fourth step is changed to the processing in the second step or the third step. A method of manufacturing a semiconductor device, wherein the pressure is larger than the indoor pressure.

第2ステップでシラン系ガスを含む原料ガスを供給することにより、露出したシリコン層上に膜が成長する。このとき、絶縁層上にシリコン結晶核が形成される。このシリコン結晶核は、第3ステップで塩素系ガスもしくはフッ素系ガスを供給することにより、この塩素系ガスもしくはフッ素系ガスと反応して除去される。このときシリコン膜上および絶縁層上に塩素もしくはフッ素が付着する。このシリコン膜上および絶縁層上に付着した塩素もしくはフッ素は、第4ステップで水素系ガスを供給することにより、この水素系ガスと反応して除去される。したがって、シリコン層上への成長膜の選択性の低下を防止できる。また、1回のシラン系ガス供給による膜厚を厚くすることができ、スループットが向上する。   By supplying a source gas containing a silane-based gas in the second step, a film grows on the exposed silicon layer. At this time, silicon crystal nuclei are formed on the insulating layer. The silicon crystal nuclei are removed by reacting with the chlorine gas or fluorine gas by supplying chlorine gas or fluorine gas in the third step. At this time, chlorine or fluorine adheres to the silicon film and the insulating layer. Chlorine or fluorine adhering to the silicon film and the insulating layer is removed by reacting with the hydrogen gas by supplying a hydrogen gas in the fourth step. Therefore, it is possible to prevent the selectivity of the growth film on the silicon layer from being lowered. Further, the film thickness can be increased by supplying the silane gas once, and the throughput is improved.

また、水素系ガスを供給する第4ステップでの処理室内の圧力を、第2ステップまたは第3ステップでの処理室内圧力よりも大きくしたので、水素系ガスと塩素系ガスもしくはフッ素系ガスとの反応速度を増大させることができる。したがって、水素ガスを供給するステップがあらたに加わっても、スループットの低下を抑えることができる。   Further, since the pressure in the processing chamber in the fourth step for supplying the hydrogen-based gas is larger than the pressure in the processing chamber in the second step or the third step, the hydrogen-based gas and the chlorine-based gas or the fluorine-based gas The reaction rate can be increased. Therefore, even if a step of supplying hydrogen gas is newly added, a decrease in throughput can be suppressed.

第2の発明は、第1の発明において、前記第5ステップは成長温度を500〜700℃として行うことを特徴とする半導体装置の製造方法である。
第5ステップは成長温度を500℃より低くするとスループットが悪くなり実用的でない。また、成長温度を700℃より高い温度とすると、インキュベーションタイムが短くなり、選択性が悪くなる。したがって、スループットおよび選択性がともに良好になる500〜700℃がよく、好ましくは500〜650℃がよい。
A second invention is a method of manufacturing a semiconductor device according to the first invention, wherein the fifth step is performed at a growth temperature of 500 to 700 ° C.
In the fifth step, if the growth temperature is lower than 500 ° C., the throughput deteriorates and is not practical. Further, if the growth temperature is higher than 700 ° C., the incubation time is shortened and the selectivity is deteriorated. Therefore, 500-700 degreeC from which both a throughput and selectivity become favorable is good, Preferably 500-650 degreeC is good.

第3の発明は、第1の発明において、前記第2ステップで供給するガスは、モノシランSiH4、ジシランSi26、モノシランSiH4およびモノゲルマンGeH4、ジシランSi26およびモノゲルマンGeH4からなる群から選択される少なくとも一つのガスであり、前記第3ステップで供給するガスは塩素Cl2,塩化水素HCl、フッ素F2からなる群から選択される少なくとも一つのガスであり、前記第4ステップで供給するガスは水素H2であることを特徴とする半導体装置の製造方法である。 According to a third invention, in the first invention, the gas supplied in the second step is monosilane SiH 4 , disilane Si 2 H 6 , monosilane SiH 4 and monogermane GeH 4 , disilane Si 2 H 6 and monogermane GeH. at least one gas selected from the group consisting of 4, the third gas supplied in step is at least one gas selected from chlorine Cl 2, hydrogen chloride HCl, the group consisting of fluorine F 2, wherein A method for manufacturing a semiconductor device is characterized in that the gas supplied in the fourth step is hydrogen H 2 .

第2ステップで供給するシラン系ガスを含むガスは、SiH4、Si26、SiH4およびGeH4、Si26およびGeH4からなる群から選択される少なくとも一つのガスであることが好ましい。モノシランとジシランとを比べると、モノシランよりもジシランの方が低温で分解、成長しやすいので、低温化の更なる要請に応えるにはジシランの方が好ましい。また、MOSFET等の製造に当たっては、ソース/ドレイン上にエピタキシャル膜を成膜する場合、原料ガスとしてモノシラン又はジシランを用いる。また、SiGe−HBT(Hetero Bipolar Transistor)等の製造に当たっては、コレクタ上にベース層としてのSiGe膜を成膜する場合、原料ガスとしてモノシラン又はジシランとゲルマンとを一緒に用いる。 The gas containing the silane-based gas supplied in the second step is at least one gas selected from the group consisting of SiH 4 , Si 2 H 6 , SiH 4 and GeH 4 , Si 2 H 6 and GeH 4. preferable. When monosilane and disilane are compared, disilane is more easily decomposed and grown at a lower temperature than monosilane. Therefore, disilane is preferable to meet the further demand for lowering the temperature. In manufacturing a MOSFET or the like, when an epitaxial film is formed on the source / drain, monosilane or disilane is used as a source gas. In manufacturing SiGe-HBT (Hetero Bipolar Transistor) or the like, when a SiGe film as a base layer is formed on a collector, monosilane or disilane and germane are used together as a source gas.

また、第3ステップで供給する塩素系ガスもしくはフッ素系ガスは、塩素(Cl2),塩化水素(HCl),フッ素(F2)からなる群から選択される少なくとも一つのガスであることが好ましい。
第4ステップで供給するガスがH2であると、H2は、単独では成膜に寄与せず、成膜を生じないので最も好ましい。
In addition, the chlorine-based gas or fluorine-based gas supplied in the third step is preferably at least one gas selected from the group consisting of chlorine (Cl 2 ), hydrogen chloride (HCl), and fluorine (F 2 ). .
When the gas supplied in the fourth step is H 2 , H 2 is most preferable because it alone does not contribute to film formation and does not cause film formation.

第4の発明は、基板を処理する処理容器と、前記処理容器内で基板を支持する支持具と、処理容器内にシラン系ガスを含む原料ガス、塩素ガスもしくはフッ素ガス、および水素系ガスを供給する供給手段と、前記処理容器内の圧力を制御する圧力制御手段と、処理容器内の基板を加熱する加熱手段と、表面の一部に絶縁層を有すると共にシリコン層が露出した基板上の前記露出したシリコン層に膜を成長させる際に、処理容器内にシラン系ガスを含む原料ガス、塩素ガスもしくはフッ素ガス、および水素系ガスを順次供給するよう前記供給手段を制御するとともに、前記水素系ガス供給時での処理室内の圧力を、前記原料ガスまたは前記塩素ガスもしくはフッ素ガス供給時での処理室内圧力よりも大きくするよう前記圧力制御手段を制御する制御手段とを備えた基板処理装置である。これによれば、第1の発明を容易に実施できる。   According to a fourth aspect of the present invention, there is provided a processing container for processing a substrate, a support for supporting the substrate in the processing container, a source gas containing silane-based gas, chlorine gas or fluorine gas, and a hydrogen-based gas in the processing container. A supply means for supplying; a pressure control means for controlling the pressure in the processing container; a heating means for heating the substrate in the processing container; and a substrate having an insulating layer on a part of the surface and on which the silicon layer is exposed. When the film is grown on the exposed silicon layer, the supply means is controlled so as to sequentially supply a source gas containing silane-based gas, chlorine gas or fluorine gas, and hydrogen-based gas into the processing vessel, and the hydrogen The pressure control means is controlled so that the pressure in the processing chamber when supplying the system gas is larger than the pressure in the processing chamber when supplying the raw material gas or the chlorine gas or fluorine gas. A substrate processing apparatus and a control means. According to this, 1st invention can be implemented easily.

本発明によれば、選択エピタキシャル成長の選択性の低下を防止しつつ、スループットを向上することができる。   According to the present invention, it is possible to improve the throughput while preventing the selectivity of selective epitaxial growth from being lowered.

以下に本発明の実施の形態を図面を参照して説明する。
まず、図7を参照して、本発明の半導体装置の製造方法を実施するための二枚葉基板処理装置を構成する処理炉の概略を説明する。
Embodiments of the present invention will be described below with reference to the drawings.
First, with reference to FIG. 7, the outline of the processing furnace which comprises the two wafer processing apparatus for enforcing the manufacturing method of the semiconductor device of this invention is demonstrated.

石英製、炭化珪素製、又はアルミナ製の処理容器としての反応管203は、水平方向に処理室としての扁平な空間を有しており、その内部に基板としての半導体ウェハ200を収容する。反応管203内部には半導体ウェハ200を支持する基板保持手段としてのウェハ支持台217が設けられ、反応管203にはマニホールドとしてのガス導入フランジ209が気密に設けられ、ガス導入フランジ209には更に仕切弁としてのゲートバルブ244を介して搬送室(図示せず)が連接されている。ガス導入フランジ209には供給管としてのガス導入ライン232が接続されている。また、バックフランジ210には排気管としての排気ライン231が接続されている。この排気ライン231には反応管203内の圧力を所定の圧力に制御する圧力制御手段242が設けられている。また、排気ライン231には圧力ターボ分子ポンプ233が接続され、ターボ分子ポンプにより反応管203内を高真空に保つ。ガス導入ライン232には、反応管203内に導入するガスの流量を制御する流量制御手段241が設けられている。   The reaction tube 203 as a processing vessel made of quartz, silicon carbide, or alumina has a flat space as a processing chamber in the horizontal direction, and accommodates a semiconductor wafer 200 as a substrate therein. Inside the reaction tube 203, a wafer support 217 as a substrate holding means for supporting the semiconductor wafer 200 is provided. A gas introduction flange 209 as a manifold is provided in the reaction tube 203 in an airtight manner. A transfer chamber (not shown) is connected via a gate valve 244 as a gate valve. A gas introduction line 232 as a supply pipe is connected to the gas introduction flange 209. An exhaust line 231 as an exhaust pipe is connected to the back flange 210. The exhaust line 231 is provided with pressure control means 242 for controlling the pressure in the reaction tube 203 to a predetermined pressure. In addition, a pressure turbo molecular pump 233 is connected to the exhaust line 231, and the inside of the reaction tube 203 is kept at a high vacuum by the turbo molecular pump. The gas introduction line 232 is provided with a flow rate control means 241 for controlling the flow rate of the gas introduced into the reaction tube 203.

処理炉はホットウォールタイプであり、そのために反応管203の上下にはそれぞれ加熱手段としての上ヒータ207a、下ヒータ207bが設けられ、反応管203内部を均一にもしくは所定の温度勾配を生じさせて加熱するようになっている。また、上ヒータ207a、下ヒータ207bには、それぞれのヒータ温度を制御する温度制御手段247が接続されている。また上ヒータ207a、下ヒータ207bおよび反応管203を覆うように断熱部材としての断熱材208が設けられている。反応管203内の温度、反応管203内に供給するガスの流量、および反応管203内の圧力は、それぞれ温度制御手段247、流量制御手段241、および圧力制御手段242により、所定の温度、流量、圧力となるよう制御される。また、温度制御手段247、流量制御手段241、および圧力制御手段242は、主制御部249により制御される。   The processing furnace is a hot wall type. Therefore, an upper heater 207a and a lower heater 207b are provided above and below the reaction tube 203 as heating means, respectively, so that the inside of the reaction tube 203 is uniformly or has a predetermined temperature gradient. It comes to heat. The upper heater 207a and the lower heater 207b are connected to temperature control means 247 for controlling the respective heater temperatures. A heat insulating material 208 is provided as a heat insulating member so as to cover the upper heater 207a, the lower heater 207b, and the reaction tube 203. The temperature in the reaction tube 203, the flow rate of the gas supplied into the reaction tube 203, and the pressure in the reaction tube 203 are set to a predetermined temperature and flow rate by the temperature control means 247, flow rate control means 241, and pressure control means 242, respectively. , Controlled to be pressure. Further, the temperature control unit 247, the flow rate control unit 241, and the pressure control unit 242 are controlled by the main control unit 249.

次に、半導体デバイスの製造工程の一工程として、上述した枚葉ホットウォールタイプの処理炉を用いてウェハを処理する方法について説明する。ここでは、表面の一部に絶縁層、例えばシリコン窒化膜やシリコン酸化膜を有すると共に、シリコン層が露出した半導体ウェハの露出したシリコン層上に膜を選択成膜する。   Next, a method of processing a wafer using the above-described single wafer hot wall type processing furnace will be described as one step of a semiconductor device manufacturing process. Here, an insulating layer such as a silicon nitride film or a silicon oxide film is partially formed on the surface, and a film is selectively formed on the exposed silicon layer of the semiconductor wafer from which the silicon layer is exposed.

反応管203内の温度がヒータ207a,207bにより処理温度に維持された状態で、ゲートバルブ244が開かれ、図示しないウェハ搬送ロボットにより図中左方より反応管203内に半導体ウェハ200が搬入され、ウェハ支持台217に載置される(ウェハロード)。
ここではウェハ支持台217には2枚のウェハ200が載置され、2枚のウェハ200が同時に処理される。なお、同時に処理する2枚のウェハ200の熱履歴を等しくするためにウェハ200は2枚同時に反応管203内に搬送される。ウェハ200が反応管203内に搬入されると同時にウェハ200の処理温度までの昇温が開始される(プレヒート)。
With the temperature in the reaction tube 203 maintained at the processing temperature by the heaters 207a and 207b, the gate valve 244 is opened, and the semiconductor wafer 200 is loaded into the reaction tube 203 from the left in the drawing by a wafer transfer robot (not shown). The wafer is placed on the wafer support 217 (wafer load).
Here, two wafers 200 are placed on the wafer support 217, and the two wafers 200 are processed simultaneously. Note that two wafers 200 are simultaneously transferred into the reaction tube 203 in order to equalize the thermal history of the two wafers 200 to be processed simultaneously. At the same time when the wafer 200 is carried into the reaction tube 203, the temperature rise to the processing temperature of the wafer 200 is started (preheating).

ウェハ搬送ロボットが後退してゲートバルブ244が閉じられた後、反応管203内の温度はウェハ温度が処理温度となるよう温度制御手段247により制御される(温度安定化)。この反応管203内のウェハ200の温度安定化の際、反応管203内にはガス導入ライン232より不活性ガスが導入されつつ排気ライン231より排気され、反応管203内は、不活性ガス雰囲気とされる。   After the wafer transfer robot moves backward and the gate valve 244 is closed, the temperature in the reaction tube 203 is controlled by the temperature control means 247 so that the wafer temperature becomes the processing temperature (temperature stabilization). When the temperature of the wafer 200 in the reaction tube 203 is stabilized, the reaction tube 203 is exhausted from the exhaust line 231 while being introduced from the gas introduction line 232, and the reaction tube 203 has an inert gas atmosphere. It is said.

反応管203内のウェハ200の温度が処理温度に安定化した後、反応管203内にガス導入ライン232より、流量制御手段241により流量制御されたウェハ処理用のガスが導入され、排気ライン231より排気されることにより、ウェハ200が処理される。   After the temperature of the wafer 200 in the reaction tube 203 is stabilized at the processing temperature, a gas for wafer processing whose flow rate is controlled by the flow rate control means 241 is introduced into the reaction tube 203 from the gas introduction line 232, and the exhaust line 231. By being further evacuated, the wafer 200 is processed.

上述したウェハ処理用のガスの導入工程は、次の4つのステップから構成される。すなわち、反応管203内にシラン系ガスを含む原料ガスを供給する原料ガス供給ステップと、反応管203内に塩素系ガスもしくはフッ素系ガスを供給する塩素系ガス等供給ステップと、反応管203内に水素系ガスを供給する水素系ガス供給ステップと、原料ガス供給ステップと塩素系ガス等供給ステップと水素系ガス供給ステップとを順に複数回繰り返して露出したシリコン層上に膜を成長させる膜成長ステップとである。このとき、上述した原料ガス、塩素系ガス等、および水素系ガスは、流量制御手段241により流量制御されて反応管203内にそれぞれ供給される。
また、水素系ガス供給ステップでの反応管203内の圧力を、原料ガス供給ステップまたは塩素系ガス等供給ステップでの反応管203内圧力よりも大きくする。この圧力制御は圧力制御手段242によって行われる。
The wafer processing gas introduction process described above includes the following four steps. That is, a source gas supply step for supplying a source gas containing a silane-based gas into the reaction tube 203, a chlorine-based gas supply step for supplying a chlorine-based gas or a fluorine-based gas into the reaction tube 203, A film growth process for growing a film on the exposed silicon layer by repeating a hydrogen gas supply step, a source gas supply step, a chlorine gas supply step and a hydrogen gas supply step in order several times in order. Steps. At this time, the above-described raw material gas, chlorine-based gas, and the like, and hydrogen-based gas are supplied to the reaction tube 203 by controlling the flow rate by the flow rate control unit 241.
Further, the pressure in the reaction tube 203 in the hydrogen-based gas supply step is set to be larger than the pressure in the reaction tube 203 in the source gas supply step or the chlorine-based gas supply step. This pressure control is performed by the pressure control means 242.

ウェハ200の処理が完了すると、反応管203内の残留ガスを除去するために、反応管203内には、流量制御手段241により流量制御された不活性ガスがガス導入ライン232より導入されつつ、排気ライン231より排気され、反応管203内がパージされる。   When the processing of the wafer 200 is completed, an inert gas whose flow rate is controlled by the flow rate control unit 241 is introduced into the reaction tube 203 from the gas introduction line 232 in order to remove the residual gas in the reaction tube 203. The gas is exhausted from the exhaust line 231 and the inside of the reaction tube 203 is purged.

反応管203内のパージ後、ゲートバルブ244が開かれ、ウェハ200は、ウェハ搬送ロボットにより反応管203より搬送室へ搬出される(ウェハアンロード)。   After purging the reaction tube 203, the gate valve 244 is opened, and the wafer 200 is unloaded from the reaction tube 203 to the transfer chamber by the wafer transfer robot (wafer unload).

なお、上述の温度制御手段247による反応管203内の温度制御、圧力制御手段242による反応管203内へのウェハ処理時のガス流量制御、ウェハ処理前または後の不活性ガスのガス流量制御、および圧力制御手段242による反応管203内の圧力制御は、主制御部249が各制御手段を制御することにより行われる。   The temperature control in the reaction tube 203 by the temperature control means 247 described above, the gas flow rate control during wafer processing into the reaction tube 203 by the pressure control means 242, the inert gas gas flow control before or after wafer processing, The pressure control in the reaction tube 203 by the pressure control means 242 is performed by the main control unit 249 controlling each control means.

原料ガス供給ステップで、シラン系ガスを含む原料ガスを供給することにより、露出したシリコン層上に膜が成長する。このとき、絶縁層上にシリコン結晶核が形成される。このシリコン結晶核は、塩素系ガス等供給ステップで、塩素系ガスもしくはフッ素系ガスを供給することにより、塩素系ガスもしくはフッ素系ガスと反応して除去される。このときシリコン膜上および絶縁層上に塩素もしくはフッ素が付着する。このシリコン膜上および絶縁層上に付着した塩素もしくはフッ素は、水素系ガス供給ステップで水素系ガスを供給することにより、水素系ガスと反応して除去される。したがって、シリコン層上への成長膜の選択性の低下を防止できる。   By supplying a source gas containing a silane-based gas in the source gas supply step, a film grows on the exposed silicon layer. At this time, silicon crystal nuclei are formed on the insulating layer. The silicon crystal nucleus is removed by reacting with the chlorine-based gas or the fluorine-based gas by supplying the chlorine-based gas or the fluorine-based gas in the chlorine-based gas supply step. At this time, chlorine or fluorine adheres to the silicon film and the insulating layer. Chlorine or fluorine adhering to the silicon film and the insulating layer is removed by reacting with the hydrogen-based gas by supplying the hydrogen-based gas in the hydrogen-based gas supply step. Therefore, it is possible to prevent the selectivity of the growth film on the silicon layer from being lowered.

また、水素系ガスを供給する水素系ガス供給ステップでの反応管203内の圧力を、原料ガス供給ステップまたは塩素系ガス等供給ステップでの反応管203内圧力よりも大きくしたので、水素系ガスと、塩素系ガスもしくはフッ素系ガスとの反応速度を増大させることができる。したがって、水素ガスを供給するステップがあらたに加わっても、スループットの低下を抑えることができる。   Moreover, since the pressure in the reaction tube 203 in the hydrogen gas supply step for supplying the hydrogen gas is larger than the pressure in the reaction tube 203 in the raw material gas supply step or the chlorine gas supply step, the hydrogen gas And the reaction rate between the chlorine-based gas and the fluorine-based gas can be increased. Therefore, even if a step of supplying hydrogen gas is newly added, a decrease in throughput can be suppressed.

上述したように実施の形態では、表面の少なくとも一部にシリコン窒化膜もしくはシリコン酸化膜を有し、かつシリコン表面も露出したシリコンウェハにおいて、シリコンウェハを反応管内に挿入し、反応管内にシラン系のガスと塩素ガスもしくはフッ素ガス、水素ガスを順次に導入し、これらを繰返して選択エピタキシャル成長を行う。これにより、塩素もしくはフッ素ガス供給後にシリコン表面に付着した塩素もしくはフッ素を水素ガスで取り除くことができる。このため、実施の形態では、シラン系ガスおよび塩素ガスもしくはフッ素ガスを交互に導入した場合に比べ、シラン系ガス供給時には塩素ガスもしくはフッ素ガスが残留していないので、1回のシラン系ガス供給による膜厚を厚くすることができ、スループットを向上させることができる。また、塩素もしくはフッ素はシリコン窒化膜もしくはシリコン酸化膜上におけるインキュベーション時間には影響を及ぼさないため、シリコン層上に付着した塩素またはフッ素は選択性を悪化させる要因となるが、実施の形態によれば、シリコン層上に付着した塩素またはフッ素を除去するので、選択性も同時に向上させることができる。
したがって、実施形態をMOSFETに適用すれば、そのソース/ドレインのリーク電流の低減化、および低抵抗化を実現でき、半導体デバイス特性の向上と微細化を両立できる。
As described above, in the embodiment, in a silicon wafer having a silicon nitride film or a silicon oxide film on at least a part of the surface and exposing the silicon surface, the silicon wafer is inserted into the reaction tube, and the silane system is inserted into the reaction tube. These gases, chlorine gas, fluorine gas, and hydrogen gas are sequentially introduced, and these are repeated to perform selective epitaxial growth. Thereby, chlorine or fluorine adhering to the silicon surface after supplying chlorine or fluorine gas can be removed with hydrogen gas. For this reason, in the embodiment, as compared with the case where silane-based gas and chlorine gas or fluorine gas are alternately introduced, chlorine gas or fluorine gas does not remain at the time of supplying silane-based gas, so one-time silane-based gas supply Thus, the film thickness can be increased and the throughput can be improved. In addition, chlorine or fluorine does not affect the incubation time on the silicon nitride film or silicon oxide film, so chlorine or fluorine deposited on the silicon layer may cause the selectivity to deteriorate. For example, since chlorine or fluorine adhering to the silicon layer is removed, the selectivity can be improved at the same time.
Therefore, if the embodiment is applied to a MOSFET, it is possible to realize a reduction in source / drain leakage current and a reduction in resistance, and to achieve both improvement of semiconductor device characteristics and miniaturization.

なお、実施の形態では枚葉ホットウォールタイプの装置を用いる場合について説明したが、本発明はこれに限らず、基板処理装置全般、例えば枚葉コールドウォール装置やバッチタイプの縦型装置にも適用することができる。また、上記実施の形態では選択エピタキシャル成長時の塩素系ガスもしくはフッ素系ガス後の処理について説明したが、本発明はこれに限らない。基板処理室内のセルフクリーニング、例えば、三フッ化塩素や三フッ化窒素を用いて処理室内に堆積したシリコンまたはシリコン窒化膜などを除去した際に、残留したクリーニングガス成分を除去する場合にも適用することができる。除去するためのガスは水素を含んだガス、例えばモノシランやアンモニアなど水素と結合したものに対しても適用できる。除去効果は、水素と結合したものに限らず、シリコンや窒素との結合によるものも含む。また、堆積する膜はシリコン膜に限らず、シリコン窒化膜など、基板表面にて化学反応を用いて膜を堆積させるもの全般に適用できる。   In the embodiment, the case where a single-wafer hot wall type apparatus is used has been described. However, the present invention is not limited to this, and the present invention is not limited to this, and may be applied to a general substrate processing apparatus, for example, a single-wafer cold wall apparatus or a batch type vertical apparatus. can do. Moreover, although the said embodiment demonstrated the process after the chlorine-type gas or fluorine-type gas at the time of selective epitaxial growth, this invention is not limited to this. Also applicable to self-cleaning of substrate processing chambers, such as removing residual cleaning gas components when removing silicon or silicon nitride film deposited in the processing chamber using chlorine trifluoride or nitrogen trifluoride. can do. The gas for removal can be applied to a gas containing hydrogen, for example, a gas combined with hydrogen such as monosilane or ammonia. The removal effect is not limited to those bonded to hydrogen, but includes those due to bonding to silicon or nitrogen. Further, the deposited film is not limited to the silicon film, and can be applied to all films deposited using a chemical reaction on the substrate surface, such as a silicon nitride film.

図7の構成を備えた枚葉ホットウォールタイプの処理炉を用いて、露出したポリシリコン層上にシリコンエピタキシャル膜を成膜した。
この時のプロセスシーケンス例を図1に示す。表面の一部に絶縁層13を有すると共にポリシリコン層11が露出したシリコンウェハ200を、図示しないウェハ搬送ロボットにより反応管203内にロードする(ステップ101)。
シリコンウェハ200が反応管203内に搬入されると、主制御部249下で制御される温度制御手段247によって上ヒータ207a、下ヒータ207bが制御されて、搬入と同時にウェハ200の処理温度までプレヒートする(ステップ102)。
A silicon epitaxial film was formed on the exposed polysilicon layer using a single wafer hot wall type processing furnace having the configuration of FIG.
An example of the process sequence at this time is shown in FIG. The silicon wafer 200 having the insulating layer 13 on a part of the surface and exposing the polysilicon layer 11 is loaded into the reaction tube 203 by a wafer transfer robot (not shown) (step 101).
When the silicon wafer 200 is loaded into the reaction tube 203, the upper heater 207a and the lower heater 207b are controlled by the temperature control means 247 controlled under the main control unit 249, and preheated to the processing temperature of the wafer 200 simultaneously with the loading. (Step 102).

主制御部249で流量制御手段241を制御して、反応管203内に所定流量のジシランガスSi26を供給する(ステップ103)。
ジシランガス供給後、主制御部249で流量制御手段241を制御して、反応管203内に所定流量の塩素ガスCl2を供給する(ステップ104)。
塩素ガス供給後、主制御部249で流量制御手段241を制御して、反応管203内に所定流量の水素ガスH2を供給する(ステップ105)。
The main controller 249 controls the flow rate control means 241 to supply a predetermined flow rate of disilane gas Si 2 H 6 into the reaction tube 203 (step 103).
After supplying the disilane gas, the main control unit 249 controls the flow rate control means 241 to supply a predetermined flow rate of chlorine gas Cl 2 into the reaction tube 203 (step 104).
After supplying the chlorine gas, the main control unit 249 controls the flow rate control means 241 to supply a predetermined flow rate of hydrogen gas H 2 into the reaction tube 203 (step 105).

主制御部249によりステップ103とステップ104とステップ105とを順に複数回繰り返して、露出したポリシリコン層11にエピタキシャル膜12を成長させる。ここで、主制御部249で圧力制御手段242を制御することにより、ステップ105での反応管203内の圧力を、ステップ103またはステップ104での反応管203内圧力よりも大きくする。
図2に、上述した各種ガスの導入および圧力制御タイミング図を示す。
Step 103, step 104, and step 105 are sequentially repeated a plurality of times by main controller 249 to grow epitaxial film 12 on exposed polysilicon layer 11. Here, the pressure in the reaction tube 203 in step 105 is made larger than the pressure in the reaction tube 203 in step 103 or 104 by controlling the pressure control means 242 with the main control unit 249.
FIG. 2 shows a timing chart of introduction of various gases and pressure control described above.

ポリシリコン層11にエピタキシャル膜12を成長した後、図示しないウェハ搬送ロボットにより反応管203内からウェハをアンロードする(ステップ106)。   After the epitaxial film 12 is grown on the polysilicon layer 11, the wafer is unloaded from the reaction tube 203 by a wafer transfer robot (not shown) (step 106).

ここで、上述したSi26供給ステップ103、Cl2もしくはF2供給ステップ104、およびH2供給ステップ105において生じる現象は、図3を用いて説明すれば次の通りである。
(a)Si26供給ステップ
図3(a)に示すように、露出したシリコン層11の表面にエピタキシャル膜12が成長する。絶縁層13上には膜は形成されないが、Si結晶核14が形成される。
Here, the phenomenon that occurs in the Si 2 H 6 supply step 103, the Cl 2 or F 2 supply step 104, and the H 2 supply step 105 described above will be described with reference to FIG.
(A) Si 2 H 6 Supply Step As shown in FIG. 3A, an epitaxial film 12 grows on the exposed surface of the silicon layer 11. Although no film is formed on the insulating layer 13, Si crystal nuclei 14 are formed.

(b)Cl2もしくはF2供給ステップ
図3(b)に示すように、絶縁層13上のSi結晶核14がCl2もしくはF215と反応して除去される。反応式を示せば次の通りである。
2Cl2+Si→SiCl4
2F2+Si→SiF4
その際エピタキシャル膜12、絶縁層13上にClもしくはFが付着する。
(B) Cl 2 or F 2 supply step As shown in FIG. 3B, the Si crystal nuclei 14 on the insulating layer 13 react with Cl 2 or F 2 15 and are removed. The reaction formula is as follows.
2Cl 2 + Si → SiCl 4
2F 2 + Si → SiF 4
At this time, Cl or F adheres to the epitaxial film 12 and the insulating layer 13.

(c)H2供給ステップ
図3(c)に示すように、エピタキシャル膜12、絶縁層13上に付着したClもしくはFがH2と反応して除去される。反応式を示せば次の通りである。
2+2Cl→2HCl
2+2F→2HF
(C) H 2 supply step As shown in FIG. 3C, Cl or F adhering to the epitaxial film 12 and the insulating layer 13 reacts with H 2 and is removed. The reaction formula is as follows.
H 2 + 2Cl → 2HCl
H 2 + 2F → 2HF

上述したジシランガス供給→塩素ガス供給→水素ガス供給というサイクルをn回((Si26供給→Cl2供給→H2供給)×n)行なう。これによりポリシリコン層11上に成膜されたシリコンエピタキシャル膜厚を評価した。
図4に、ポリシリコン層上でのエピタキシャル膜厚と塩素ガス供給後における水素ガス供給時間の依存性を示している。水素ガス供給は塩素ガス供給後に行っている。縦軸にはシリコンエピタキシャル膜厚を、横軸には塩素ガス供給後における水素供給時間をそれぞれとっている。
The above cycle of disilane gas supply → chlorine gas supply → hydrogen gas supply is performed n times ((Si 2 H 6 supply → Cl 2 supply → H 2 supply) × n). Thereby, the silicon epitaxial film thickness formed on the polysilicon layer 11 was evaluated.
FIG. 4 shows the dependence of the epitaxial film thickness on the polysilicon layer and the hydrogen gas supply time after chlorine gas supply. Hydrogen gas is supplied after chlorine gas is supplied. The vertical axis represents the silicon epitaxial film thickness, and the horizontal axis represents the hydrogen supply time after chlorine gas supply.

この図4の特性を取得したときの条件は、成長温度625℃、ジシランガス流量20sccm、塩素ガス流量10sccmである。ジシラン、塩素ガス供給時の圧力は0.05Paとした。水素ガス流量は500sccmまたは1000sccmとした。また、水素ガス供給時の圧力は水素ガス流量が500sccmのときは1.1Paとし、1000sccmのときは8.7Paとした。上記サイクルはn=20回である。
同図に示すように、塩素ガス供給後、水素ガスを供給しない場合には(H2ガス供給時間が0sec時参照)、シリコンエピタキシャル膜厚は薄いが、塩素ガス導入後に水素ガスを導入するとシリコンエピタキシャル膜厚は厚くなり、水素ガス流量および供給時間を増加させると、より厚いシリコンエピタキシャル膜が得られることがわかる。
The conditions for obtaining the characteristics of FIG. 4 are a growth temperature of 625 ° C., a disilane gas flow rate of 20 sccm, and a chlorine gas flow rate of 10 sccm. The pressure when supplying disilane and chlorine gas was 0.05 Pa. The hydrogen gas flow rate was 500 sccm or 1000 sccm. The pressure at the time of hydrogen gas supply was 1.1 Pa when the hydrogen gas flow rate was 500 sccm, and 8.7 Pa when the hydrogen gas flow rate was 1000 sccm. The above cycle is n = 20 times.
As shown in the figure, when hydrogen gas is not supplied after supplying chlorine gas (refer to H 2 gas supply time at 0 sec), the silicon epitaxial film thickness is thin, but if hydrogen gas is introduced after introducing chlorine gas, It can be seen that a thicker silicon epitaxial film can be obtained by increasing the epitaxial film thickness and increasing the hydrogen gas flow rate and the supply time.

なお、塩素ガス供給後、真空引き(1×10-5Pa、240sec)を行っても、シリコンエピタキシャル膜厚は13.0nmとなり、真空引きでは十分に塩素Clを取り除くことができなかった。また、N2=2slm、120secのパージを行っても、真空引きと同等の膜厚しか得られなかった。シリコン表面に付着している塩素がエピタキシャル成長を阻害していると考えられる。そのため、実施例1では、水素ガスを供給することにより、シリコンエピタキシャル成長阻害要因であるClをH2+2Cl→2HClという形で取り除いている。 Even if evacuation (1 × 10 −5 Pa, 240 sec) was performed after supplying chlorine gas, the silicon epitaxial film thickness was 13.0 nm, and chlorination could not sufficiently remove chlorine Cl. Further, even when N 2 = 2 slm and a purge of 120 sec were performed, only a film thickness equivalent to that of evacuation was obtained. It is considered that chlorine adhering to the silicon surface inhibits epitaxial growth. Therefore, in Example 1, by supplying hydrogen gas, Cl which is a silicon epitaxial growth inhibiting factor is removed in the form of H 2 + 2Cl → 2HCl.

上述したように、シラン系ガスであるSi26を用いたシリコンエピタキシャル成長において、単独では成膜されないH2ガスを用いることにより、シリコン層上に付着した塩素Cl2もしくはフッ素F2を有効に取り除くことができる。したがって、スループットおよび選択性を向上させることができる。 As described above, in silicon epitaxial growth using Si 2 H 6 which is a silane-based gas, chlorine Cl 2 or fluorine F 2 deposited on the silicon layer is effectively used by using H 2 gas which is not formed alone. Can be removed. Therefore, throughput and selectivity can be improved.

実施例1において、好ましい処理条件は次の通りである。
(a)温度は、500〜700℃、好ましくは500〜650℃である。
500℃より低くするとスループットが悪くなり実用的ではない。
700℃より高い温度とするとインキュベーションタイムが短くなり、選択性が悪くなる。
In Example 1, preferable processing conditions are as follows.
(A) Temperature is 500-700 degreeC, Preferably it is 500-650 degreeC.
If the temperature is lower than 500 ° C., the throughput deteriorates and is not practical.
If the temperature is higher than 700 ° C., the incubation time is shortened and the selectivity is deteriorated.

(b)圧力は、Si26,Cl2供給時と、H2供給時とで異ならせる。Si26,Cl2供給時は、1×10-5〜1Paとする。H2供給時は、0.1〜l000Pa、好ましくは0.1〜100Paとする。
2供給時の圧力を0.1Paより低くするとH2とCl,Fとの反応速度が遅くなりスループットが低下する。安全性を考慮すると1000Pa以下とするのが好ましい。
実施例1では、H2供給時の圧力が、Si26,Cl2もしくはF2供給時の圧力よりも高くなるよう制御している。これは、H2供給時におけるH2と、ClもしくはFとの反応速度を上げるためであり、シリコン表面に付着したClもしくはFを素早く除去するためである。
特に近年、低温化の要請があるが、低温化に伴い絶縁層上でのインキュベーションタイムが長くなり選択性は向上するものの、成膜速度が低下する。その場合であっても、H2供給時の雰囲気を高圧にすることで、ClもしくはFの除去速度を上げることができ、その結果、スループットを向上させることができる。H2供給時の雰囲気を高圧にするには、例えば、大流量のH2を供給することにより行う。
(B) The pressure is different between when Si 2 H 6 and Cl 2 are supplied and when H 2 is supplied. When supplying Si 2 H 6 and Cl 2 , the pressure is set to 1 × 10 −5 to 1 Pa. When H 2 is supplied, the pressure is set to 0.1 to 1000 Pa, preferably 0.1 to 100 Pa.
If the pressure at the time of supplying H 2 is lower than 0.1 Pa, the reaction rate between H 2 , Cl, and F becomes slow and the throughput decreases. Considering safety, it is preferably set to 1000 Pa or less.
In Example 1, the pressure at the time of supplying H 2 is controlled to be higher than the pressure at the time of supplying Si 2 H 6 , Cl 2 or F 2 . This is to increase the reaction rate between H 2 and Cl or F when H 2 is supplied, and to remove Cl or F adhering to the silicon surface quickly.
In particular, in recent years, there has been a demand for lowering the temperature, but with the lowering of temperature, the incubation time on the insulating layer becomes longer and the selectivity is improved, but the deposition rate is lowered. Even in that case, the removal rate of Cl or F can be increased by increasing the atmosphere during the supply of H 2 , and as a result, the throughput can be improved. In order to increase the atmosphere during the supply of H 2 , for example, by supplying a large flow rate of H 2 .

(c)ガスは、シラン系ガスを含む原料ガスとして、MOSFETを製造する場合には、SiH4,Si26が良い。またシラン系ガスを含む原料ガスにゲルマニウム系ガスを含ませてSiGe−HBTを製造する場合には、SiH4+GeH4,Si26+GeH4が良い。塩素系ガス、フッ素系ガスとして、Cl2,HCl,F2が良い。水素系ガスとして、単独では成膜に寄与せず、成膜を生じないH2が最も好ましい。ガス流量例を挙げれば、ジシランガス流量5〜300sccm、塩素ガス流量1〜500sccm、水素ガス流量50〜50000sccmである。 (C) The gas is preferably SiH 4 or Si 2 H 6 when a MOSFET is manufactured as a source gas containing a silane-based gas. In addition, SiH 4 + GeH 4 , Si 2 H 6 + GeH 4 is preferable when SiGe-HBT is manufactured by including a germanium-based gas in a source gas including a silane-based gas. As the chlorine-based gas and fluorine-based gas, Cl 2 , HCl, and F 2 are preferable. As the hydrogen-based gas, H 2 that does not contribute to film formation alone and does not cause film formation is most preferable. For example, a gas flow rate of 5 to 300 sccm, a chlorine gas flow rate of 1 to 500 sccm, and a hydrogen gas flow rate of 50 to 50000 sccm.

なお、実施例1では、H2供給時圧力を、Si26,Cl2もしくはF2供給時の圧力よりも上昇させるようにしている。この点で、H2供給時、圧力を上昇させないようにすることも可能であるが、その場合、H2とClの反応速度が低下し、トータルで見るとスループットが低下すると考えられるので、好ましくない。 In the first embodiment, the H 2 supply pressure is set higher than the Si 2 H 6 , Cl 2 or F 2 supply pressure. In this respect, it is possible not to increase the pressure when supplying H 2 , but in this case, the reaction rate of H 2 and Cl is decreased, and it is considered that the throughput decreases when viewed in total. Absent.

また、実施例1では、(Si26供給→Cl2供給→H2供給)×nとして、H2供給を行なうようにしている。この点で、(Si26供給→Cl2供給)×nとして、H2供給を行なわないようにすることも考えられるが、その場合、Si26を供給しても、シリコン層上へのエピタキシャル成長が始まらない潜伏期間が生じるため、スループットが低下するというデメリットがあるので好ましくない。 In the first embodiment, H 2 is supplied as (Si 2 H 6 supply → Cl 2 supply → H 2 supply) × n. In this respect, it is conceivable that H 2 is not supplied as (Si 2 H 6 supply → Cl 2 supply) × n. In this case, even if Si 2 H 6 is supplied, Since there is a latent period in which the epitaxial growth does not start, there is a disadvantage that the throughput is lowered, which is not preferable.

実施例1では、Si26とCl2とを順に供給するようにしている。しかし、本発明はこれに限定されない。例えば、Si26とCl2とを同時に供給するようにしてもよい。図5に示すように、(Si26+Cl2供給→H2供給)×nとする。ただし、Cl2はSi26の分解を邪魔する可能性があり、また選択性が破れ易くなる可能性もあるため、Cl2とSi26は実施例1のように別々に供給する方が好ましい。 In Example 1, Si 2 H 6 and Cl 2 are sequentially supplied. However, the present invention is not limited to this. For example, Si 2 H 6 and Cl 2 may be supplied simultaneously. As shown in FIG. 5, (Si 2 H 6 + Cl 2 supply → H 2 supply) × n. However, since Cl 2 may interfere with the decomposition of Si 2 H 6 and the selectivity may be easily broken, Cl 2 and Si 2 H 6 are supplied separately as in the first embodiment. Is preferred.

また、実施例1では、シリコン層上への選択エピタキシャル成長させる場合について説明したが、シリコン層上へのエピタキシャル成長と同時に、絶縁層上へ多結晶シリコン膜を成長させることも可能である。この場合、絶縁層としては、シリコン窒化膜、シリコン酸化膜がある。
具体的には、Si26ガスの供給時間を長くしたり、処理温度を高くしたりすることで、図6に示すように、シリコン層11上にエピタキシャル膜12を成長させると同時に、絶縁層13上にポリシリコン膜16を成長させることができる。
In the first embodiment, the case of selective epitaxial growth on the silicon layer has been described. However, it is also possible to grow a polycrystalline silicon film on the insulating layer simultaneously with the epitaxial growth on the silicon layer. In this case, the insulating layer includes a silicon nitride film and a silicon oxide film.
Specifically, by increasing the supply time of the Si 2 H 6 gas or increasing the processing temperature, the epitaxial film 12 is grown on the silicon layer 11 as shown in FIG. A polysilicon film 16 can be grown on the layer 13.

実施例1による表面の一部に絶縁層を有すると共にシリコン層が露出した基板を処理するプロセスシーケンス例を示すフロー図である。It is a flowchart which shows the process sequence example which processes the board | substrate which has an insulating layer in a part of surface by Example 1, and the silicon layer exposed. 実施例1による各種ガスの導入および圧力制御タイミング図である。FIG. 6 is a timing chart of various gas introduction and pressure control according to the first embodiment. 実施例1による各ステップにおいて生じる現象の説明図である。It is explanatory drawing of the phenomenon which arises in each step by Example 1. FIG. 実施例1によるエピタキシャル膜厚の水素ガス供給時間依存性を示す図である。It is a figure which shows the hydrogen gas supply time dependence of the epitaxial film thickness by Example 1. FIG. 実施例2による各種ガスの導入および圧力制御タイミング図である。FIG. 6 is a timing chart of various gas introduction and pressure control according to the second embodiment. 実施例3によるシリコン層上にエピタキシャル膜を、絶縁層上にポリシリコン膜を同時に成長させる説明図である。It is explanatory drawing which grows simultaneously an epitaxial film on the silicon layer by Example 3, and a polysilicon film on an insulating layer. 実施の形態の基板処理装置としての二枚葉装置の処理炉の概略説明図である。It is a schematic explanatory drawing of the processing furnace of the 2 sheet | seat apparatus as a substrate processing apparatus of embodiment.

符号の説明Explanation of symbols

11 露出したシリコン層
12 エピタキシャル膜
13 絶縁層
200 ウェハ
11 Exposed silicon layer 12 Epitaxial film 13 Insulating layer 200 Wafer

Claims (3)

表面の一部に絶縁層を有すると共にシリコン層が露出した基板を処理室内に搬入する第1ステップと、
前記処理室内にシラン系ガスを含む原料ガスを供給する第2ステップと、
前記処理室内に塩素系ガスもしくはフッ素系ガスを供給する第3ステップと、
前記処理室内に水素系ガスを供給する第4ステップと、
前記第2ステップと前記第3ステップと前記第4ステップとを順に複数回繰り返して前記露出したシリコン層上に膜を成長させる第5ステップとを有し、
前記第4ステップでの処理室内の圧力を、前記第2ステップまたは前記第3ステップでの処理室内圧力よりも大きくすることを特徴とする半導体装置の製造方法。
A first step of carrying a substrate having an insulating layer on a part of the surface and having an exposed silicon layer into a processing chamber;
A second step of supplying a source gas containing a silane-based gas into the processing chamber;
A third step of supplying chlorine-based gas or fluorine-based gas into the processing chamber;
A fourth step of supplying a hydrogen-based gas into the processing chamber;
A fifth step of growing a film on the exposed silicon layer by repeating the second step, the third step, and the fourth step a plurality of times in order,
A method for manufacturing a semiconductor device, wherein the pressure in the processing chamber in the fourth step is made larger than the pressure in the processing chamber in the second step or the third step.
前記第5ステップは成長温度を500〜700℃として行うことを特徴とする請求項第1に記載の半導体装置の製造方法。   2. The method of manufacturing a semiconductor device according to claim 1, wherein the fifth step is performed at a growth temperature of 500 to 700 ° C. 3. 前記第2ステップで供給するガスはSiH4、Si26,SiH4およびGeH4、Si26およびGeH4からなる群から選択される少なくとも一つのガスであり、前記第3ステップで供給するガスはCl2,HCl,F2からなる群から選択される少なくとも一つのガスであり、前記第4ステップで供給するガスはH2であることを特徴とする請求項1に記載の半導体装置の製造方法。 The gas supplied in the second step is at least one gas selected from the group consisting of SiH 4 , Si 2 H 6 , SiH 4 and GeH 4 , Si 2 H 6 and GeH 4 , and supplied in the third step. 2. The semiconductor device according to claim 1, wherein the gas to be supplied is at least one gas selected from the group consisting of Cl 2 , HCl, and F 2 , and the gas supplied in the fourth step is H 2. Manufacturing method.
JP2003419290A 2003-12-17 2003-12-17 Manufacturing method of semiconductor device Expired - Lifetime JP4366183B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003419290A JP4366183B2 (en) 2003-12-17 2003-12-17 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003419290A JP4366183B2 (en) 2003-12-17 2003-12-17 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2005183514A true JP2005183514A (en) 2005-07-07
JP4366183B2 JP4366183B2 (en) 2009-11-18

Family

ID=34781228

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003419290A Expired - Lifetime JP4366183B2 (en) 2003-12-17 2003-12-17 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP4366183B2 (en)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007013464A1 (en) * 2005-07-29 2007-02-01 Hitachi Kokusai Electric Inc. Method for manufacturing semiconductor device
JP2007042671A (en) * 2005-07-29 2007-02-15 Hitachi Kokusai Electric Inc Substrate treatment device
JP2008034462A (en) * 2006-07-26 2008-02-14 Hitachi Kokusai Electric Inc Substrate processing apparatus
KR100850120B1 (en) 2006-12-26 2008-08-04 동부일렉트로닉스 주식회사 Soi sunstrate and method of manufacturong thereof
JP2008205454A (en) * 2007-01-31 2008-09-04 Applied Materials Inc Selective epitaxy process control
JP2009505419A (en) * 2005-08-18 2009-02-05 東京エレクトロン株式会社 Continuous film forming method for forming Si-containing film
JP2009088501A (en) * 2007-09-14 2009-04-23 Semiconductor Energy Lab Co Ltd Thin film transistor and method of manufacturing display device having thin film transistor
JP2010092979A (en) * 2008-10-06 2010-04-22 Hitachi Kokusai Electric Inc Method of manufacturing semiconductor device
WO2012029661A1 (en) * 2010-09-01 2012-03-08 株式会社日立国際電気 Method for manufacturing semiconductor device and substrate treatment device
JP2013524516A (en) * 2010-03-31 2013-06-17 東京エレクトロン株式会社 Atomic layer deposition of silicon and silicon-containing films.
KR20170113273A (en) * 2016-03-30 2017-10-12 도쿄엘렉트론가부시키가이샤 Method and apparatus for forming silicon film, and storage medium
JP2019129161A (en) * 2018-01-19 2019-08-01 東京エレクトロン株式会社 Substrate processing method and substrate processing system
CN112735939A (en) * 2019-10-28 2021-04-30 株式会社国际电气 Method for manufacturing semiconductor device, substrate processing apparatus, and recording medium
KR20230002048A (en) 2021-06-29 2023-01-05 가부시키가이샤 코쿠사이 엘렉트릭 Method of processing substrate, substrate processing apparatus, program, and method of manufacturing semiconductor device

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8466049B2 (en) 2005-07-29 2013-06-18 Hitachi Kokusai Electric Inc. Semiconductor device producing method with selective epitaxial growth
JP2007042671A (en) * 2005-07-29 2007-02-15 Hitachi Kokusai Electric Inc Substrate treatment device
JPWO2007013464A1 (en) * 2005-07-29 2009-02-05 株式会社日立国際電気 Manufacturing method of semiconductor device
WO2007013464A1 (en) * 2005-07-29 2007-02-01 Hitachi Kokusai Electric Inc. Method for manufacturing semiconductor device
JP4635051B2 (en) * 2005-07-29 2011-02-16 株式会社日立国際電気 Semiconductor device manufacturing method and substrate processing apparatus
TWI424496B (en) * 2005-07-29 2014-01-21 Hitachi Int Electric Inc Method of fabrication semiconductor device
JP2009505419A (en) * 2005-08-18 2009-02-05 東京エレクトロン株式会社 Continuous film forming method for forming Si-containing film
JP2008034462A (en) * 2006-07-26 2008-02-14 Hitachi Kokusai Electric Inc Substrate processing apparatus
KR100850120B1 (en) 2006-12-26 2008-08-04 동부일렉트로닉스 주식회사 Soi sunstrate and method of manufacturong thereof
JP2008205454A (en) * 2007-01-31 2008-09-04 Applied Materials Inc Selective epitaxy process control
US9064960B2 (en) 2007-01-31 2015-06-23 Applied Materials, Inc. Selective epitaxy process control
TWI400745B (en) * 2007-01-31 2013-07-01 Applied Materials Inc Selective epitaxy process control
JP2009088501A (en) * 2007-09-14 2009-04-23 Semiconductor Energy Lab Co Ltd Thin film transistor and method of manufacturing display device having thin film transistor
JP2010092979A (en) * 2008-10-06 2010-04-22 Hitachi Kokusai Electric Inc Method of manufacturing semiconductor device
JP2013524516A (en) * 2010-03-31 2013-06-17 東京エレクトロン株式会社 Atomic layer deposition of silicon and silicon-containing films.
WO2012029661A1 (en) * 2010-09-01 2012-03-08 株式会社日立国際電気 Method for manufacturing semiconductor device and substrate treatment device
JP5393895B2 (en) * 2010-09-01 2014-01-22 株式会社日立国際電気 Semiconductor device manufacturing method and substrate processing apparatus
US9666430B2 (en) 2010-09-01 2017-05-30 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device and substrate processing apparatus
KR102158406B1 (en) 2016-03-30 2020-09-22 도쿄엘렉트론가부시키가이샤 Method and apparatus for forming silicon film, and storage medium
KR20170113273A (en) * 2016-03-30 2017-10-12 도쿄엘렉트론가부시키가이샤 Method and apparatus for forming silicon film, and storage medium
JP2019129161A (en) * 2018-01-19 2019-08-01 東京エレクトロン株式会社 Substrate processing method and substrate processing system
CN112735939A (en) * 2019-10-28 2021-04-30 株式会社国际电气 Method for manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP2021068864A (en) * 2019-10-28 2021-04-30 株式会社Kokusai Electric Method of manufacturing semiconductor device, substrate processing apparatus, and program
KR20210050445A (en) * 2019-10-28 2021-05-07 가부시키가이샤 코쿠사이 엘렉트릭 Method of manufacturing semiconductor device, substrate processing apparatus, and program
JP7065818B2 (en) 2019-10-28 2022-05-12 株式会社Kokusai Electric Semiconductor device manufacturing methods, substrate processing methods, substrate processing equipment, and programs
KR102482477B1 (en) * 2019-10-28 2022-12-29 가부시키가이샤 코쿠사이 엘렉트릭 Substrate processing method, method of manufacturing semiconductor device, substrate processing apparatus, and program
US11587788B2 (en) 2019-10-28 2023-02-21 Kokusai Electric Corporation Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
KR20230002048A (en) 2021-06-29 2023-01-05 가부시키가이샤 코쿠사이 엘렉트릭 Method of processing substrate, substrate processing apparatus, program, and method of manufacturing semiconductor device

Also Published As

Publication number Publication date
JP4366183B2 (en) 2009-11-18

Similar Documents

Publication Publication Date Title
US9666430B2 (en) Method of manufacturing semiconductor device and substrate processing apparatus
US20170372919A1 (en) Flowable Amorphous Silicon Films For Gapfill Applications
JP5317956B2 (en) Method for forming epitaxial film and cluster tool for use in forming epitaxial film
JP4366183B2 (en) Manufacturing method of semiconductor device
US10580642B2 (en) Two-step process for silicon gapfill
WO2006049225A1 (en) Semiconductor device manufacturing method and substrate treating apparatus
US20120312235A1 (en) Manufacturing method of semiconductor apparatus
KR100996689B1 (en) Manufacturing method of semiconductor apparatus, film forming method and substrate processing apparatus
WO2014192870A1 (en) Substrate processing apparatus, semiconductor device manufacturing method, and substrate processing method
US8790463B2 (en) Substrate processing apparatus and semiconductor device producing method
JP2007305730A (en) Manufacturing method for semiconductor device
JP4490760B2 (en) Semiconductor device manufacturing method and substrate processing apparatus
US11788185B2 (en) Film formation method and film formation device
JP2006351582A (en) Manufacturing method of semiconductor device, and substrate treatment device
JP3806410B2 (en) Semiconductor device manufacturing method and semiconductor manufacturing apparatus
CN109891555B (en) Low temperature epitaxial layer forming method
JP7398493B2 (en) Substrate processing method, semiconductor device manufacturing method, program, and substrate processing device
US20090286406A1 (en) Process and apparatus for treating wafers
TWI837765B (en) Substrate processing method, semiconductor device manufacturing method, program and substrate processing device
US11114297B2 (en) Method for forming semiconductor film and film forming device
US20230141501A1 (en) Method for forming polycrystalline silicon film
JP2005294690A (en) Method for manufacturing semiconductor device and substrate processing apparatus
JP2007234891A (en) Substrate processor
JP2006294953A (en) Method and apparatus for manufacturing semiconductor device
JPH06302566A (en) Method and apparatus for manufacturing semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090331

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090811

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090824

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120828

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4366183

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130828

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140828

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term