JP2005175157A - Manufacturing method of organic thin film integrated circuit, and of field effect transistor - Google Patents

Manufacturing method of organic thin film integrated circuit, and of field effect transistor Download PDF

Info

Publication number
JP2005175157A
JP2005175157A JP2003412154A JP2003412154A JP2005175157A JP 2005175157 A JP2005175157 A JP 2005175157A JP 2003412154 A JP2003412154 A JP 2003412154A JP 2003412154 A JP2003412154 A JP 2003412154A JP 2005175157 A JP2005175157 A JP 2005175157A
Authority
JP
Japan
Prior art keywords
thin film
organic semiconductor
semiconductor thin
organic
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003412154A
Other languages
Japanese (ja)
Other versions
JP4779296B2 (en
Inventor
Tsutomu Imoto
努 井本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2003412154A priority Critical patent/JP4779296B2/en
Publication of JP2005175157A publication Critical patent/JP2005175157A/en
Application granted granted Critical
Publication of JP4779296B2 publication Critical patent/JP4779296B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a manufacturing method of an FET which does not need to use a resist material for forming a desired shape, and which does not require a mask for passing through organic thin film material etc. <P>SOLUTION: The manufacturing method of the FET is provided with steps of: forming a gate electrode 12 on a base body 11, a step of thereafter forming a gate insulation film 13 on the base body 11 and the gate electrode 12; next forming source/drain electrodes 14 on the gate insulation film 13; thereafter forming an organic semiconductor thin film 15 on the whole surface; and next removing a part of the thin film 15 irradiated with energy beams only by irradiating the thin film 15 with the energy beams. Accordingly, the thin film 15 remains at the gate insulation film 13 between the source/drain electrodes 14 and on the source/drain electrodes 14, and a channel forming area 16 consisting of the thin film is formed. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、有機薄膜集積回路の製造方法、及び、電界効果型トランジスタの製造方法に関する。   The present invention relates to a method for manufacturing an organic thin film integrated circuit and a method for manufacturing a field effect transistor.

従来のシリコン半導体基板等から半導体装置を製造する場合、フォトリソグラフィ技術や各種の薄膜形成技術が用いられている。ところが、これらの生産技術は複雑であり、半導体装置の製造に長時間を必要とし、半導体装置の製造コストの低減に対する大きな障害となっている。また、従来の半導体装置は所謂バルクであり、可撓性や柔軟性が要求される分野への応用が困難である。更には、ムーアの法則に象徴されるように、高速化(集積)の限界が見えつつある。   When manufacturing a semiconductor device from a conventional silicon semiconductor substrate or the like, a photolithography technique and various thin film forming techniques are used. However, these production techniques are complicated, require a long time for manufacturing the semiconductor device, and are a great obstacle to reducing the manufacturing cost of the semiconductor device. Further, the conventional semiconductor device is so-called bulk, and it is difficult to apply it to a field where flexibility and flexibility are required. Furthermore, as symbolized by Moore's Law, the limits of speeding up (accumulation) are becoming visible.

このような従来のシリコン半導体基板等に基づく半導体装置に代わる電子素子、例えば、電界効果型トランジスタ(FET)として、導電性高分子材料を用いた素子の研究、開発が鋭意進められており、柔軟、且つ、安価なプラスチック・エレクトロニクスという新しい分野が拓かれつつある。   Research and development of an electronic element that replaces a semiconductor device based on such a conventional silicon semiconductor substrate, such as a field effect transistor (FET), using an electroconductive polymer material has been eagerly advanced. In addition, a new field of inexpensive plastic electronics is being developed.

チャネル形成領域が有機半導体層から構成された所謂有機電界効果型トランジスタが、例えば、特開平10−270712や特開2000−269515から周知である。   So-called organic field effect transistors in which a channel formation region is composed of an organic semiconductor layer are well known from, for example, Japanese Patent Laid-Open Nos. 10-270712 and 2000-269515.

従来の有機電界効果型トランジスタ(有機TFT)の製造方法の一例の概要を、以下、図7の(A)〜(C)及び図8の(A)〜(C)を参照して説明する。   An outline of an example of a method for manufacturing a conventional organic field effect transistor (organic TFT) will be described below with reference to FIGS. 7A to 7C and FIGS. 8A to 8C.

[工程−10A]
先ず、支持体10上に設けられた基体11上にゲート電極12を形成した後、基体11及びゲート電極12上にゲート絶縁膜13を形成する。次いで、ゲート絶縁膜13上にソース/ドレイン電極14を形成する。こうして、図7の(A)に示す構造を得ることができる。
[Step-10A]
First, after the gate electrode 12 is formed on the base 11 provided on the support 10, the gate insulating film 13 is formed on the base 11 and the gate electrode 12. Next, source / drain electrodes 14 are formed on the gate insulating film 13. In this way, the structure shown in FIG. 7A can be obtained.

[工程−20A]
その後、全面に有機半導体薄膜115を形成する(図7の(B)参照)。有機半導体薄膜115をペンタセンから構成する場合、真空蒸着法にて有機半導体薄膜115を形成することができる。
[Step-20A]
Thereafter, an organic semiconductor thin film 115 is formed on the entire surface (see FIG. 7B). When the organic semiconductor thin film 115 is made of pentacene, the organic semiconductor thin film 115 can be formed by a vacuum evaporation method.

[工程−30A]
次いで、有機半導体薄膜115をパターニングするために、有機半導体薄膜115上にレジスト層131を形成する(図7の(C)参照)。ポリビニルアルコール(PVA)から成るレジスト層131を、例えば、スピンコーティング法にて形成することができる。次いで、リソグラフィ技術に基づきレジスト層131をパターニングする(図8の(A)参照)。具体的には、PVAから成るレジスト層131の露光には紫外線を用いればよいし、レジスト層131の現像には純水を用いればよい。
[Step-30A]
Next, a resist layer 131 is formed on the organic semiconductor thin film 115 in order to pattern the organic semiconductor thin film 115 (see FIG. 7C). The resist layer 131 made of polyvinyl alcohol (PVA) can be formed by, for example, a spin coating method. Next, the resist layer 131 is patterned based on the lithography technique (see FIG. 8A). Specifically, ultraviolet light may be used for the exposure of the resist layer 131 made of PVA, and pure water may be used for the development of the resist layer 131.

[工程−40A]
そして、このパターニングされたレジスト層131をエッチング用マスクとして、酸素プラズマを用いたアッシング処理によって有機半導体薄膜115をパターニングすることで、ソース/ドレイン電極14の間のゲート絶縁膜13の部分、及び、ソース/ドレイン電極14の上に有機半導体薄膜115を残し、以て、有機半導体薄膜115から成るチャネル形成領域116を形成する(図8の(B)参照)。
[Step-40A]
Then, by patterning the organic semiconductor thin film 115 by an ashing process using oxygen plasma using the patterned resist layer 131 as an etching mask, a portion of the gate insulating film 13 between the source / drain electrodes 14, and The organic semiconductor thin film 115 is left on the source / drain electrode 14 to form a channel formation region 116 made of the organic semiconductor thin film 115 (see FIG. 8B).

[工程−50A]
その後、有機溶剤あるいは水系溶剤にレジスト層131を浸漬することで、レジスト層131を除去する。こうして、図8の(C)に示す有機電界効果型トランジスタ(有機TFT)を得ることができる。
[Step-50A]
Thereafter, the resist layer 131 is removed by immersing the resist layer 131 in an organic solvent or an aqueous solvent. Thus, an organic field effect transistor (organic TFT) shown in FIG. 8C can be obtained.

あるいは又、図9の(A)及び(B)を参照して以下に説明する製造方法で、有機電界効果型トランジスタ(有機TFT)を製造することもできる。   Alternatively, an organic field effect transistor (organic TFT) can be manufactured by a manufacturing method described below with reference to FIGS. 9A and 9B.

[工程−10B]
先ず、支持体10上に設けられた基体11上にゲート電極12を形成した後、基体11及びゲート電極12上にゲート絶縁膜13を形成する。次いで、ゲート絶縁膜13上にソース/ドレイン電極14を形成する。こうして、図7の(A)に示したと同様の構造を得ることができる。
[Step-10B]
First, after the gate electrode 12 is formed on the base 11 provided on the support 10, the gate insulating film 13 is formed on the base 11 and the gate electrode 12. Next, source / drain electrodes 14 are formed on the gate insulating film 13. Thus, a structure similar to that shown in FIG. 7A can be obtained.

[工程−20B]
次いで、形成すべき有機半導体薄膜のパターンを転写したマスク133を、基体の有機半導体薄膜を形成すべき領域(具体的にはチャネル形成領域を形成すべき部分)の上方に機械的に固定する(図9の(A)参照)。尚、マスク133は、金属板やシリコン半導体基板等に貫通孔133Aを形成することで製造することができる。
[Step-20B]
Next, the mask 133 to which the pattern of the organic semiconductor thin film to be formed is transferred is mechanically fixed above the region where the organic semiconductor thin film is to be formed (specifically, the portion where the channel forming region is to be formed). (See FIG. 9A). The mask 133 can be manufactured by forming a through hole 133A in a metal plate, a silicon semiconductor substrate, or the like.

[工程−30B]
そして、例えば真空蒸着法に基づき、マスク133を介してゲート絶縁膜13及びソース/ドレイン電極14上に有機薄膜材料を成膜して有機半導体薄膜215を形成した後(図9の(B)参照)、マスク133を取り去る。
[Step-30B]
Then, for example, based on a vacuum deposition method, an organic thin film material is formed on the gate insulating film 13 and the source / drain electrodes 14 through the mask 133 to form the organic semiconductor thin film 215 (see FIG. 9B). ), The mask 133 is removed.

特開平10−270712JP 10-270712 A 特開2000−269515JP 2000-269515 A

しかしながら、上記の[工程−30A]において、有機半導体薄膜115上にレジスト層131を形成したとき、レジスト層131を構成するレジスト材料に含まれる溶剤である有機溶剤や水によって有機半導体薄膜115が劣化してしまう。また、レジスト層131を感光させるために照射する紫外線が有機半導体薄膜115に到達して、有機半導体薄膜115を劣化させてしまう。更には、上記の[工程−50A]において、レジスト層131の除去のために有機溶剤あるいは水系溶剤にレジスト層131を浸漬するが、これによっても有機半導体薄膜115が劣化してしまう。   However, when the resist layer 131 is formed on the organic semiconductor thin film 115 in [Step-30A], the organic semiconductor thin film 115 is deteriorated by the organic solvent or water that is a solvent contained in the resist material constituting the resist layer 131. Resulting in. In addition, the ultraviolet light irradiated to sensitize the resist layer 131 reaches the organic semiconductor thin film 115 and degrades the organic semiconductor thin film 115. Furthermore, in the above [Step-50A], the resist layer 131 is immersed in an organic solvent or an aqueous solvent in order to remove the resist layer 131, but this also deteriorates the organic semiconductor thin film 115.

また、[工程−20B]においてマスク133を機械的に固定するが、有機薄膜材料を蒸着する前や蒸着中の振動によって、マスク133に位置ずれが生じ易い。そのため、パターン設計上、位置ずれを見越した大きな位置合わせ余裕を確保する必要がある。それ故、パターンの集積度を高めることが難しい。また、マスク133と基体11との間に大きな間隙があると、有機薄膜材料がマスク133の下に回り込むため、得られた有機半導体薄膜215のパターンの輪郭がぼけてしまう。尚、マスク133と基体11との間の間隙を狭めるためにマスク133を基体11に機械的に接触させると、マスク133が基体等を傷付ける虞がある。更には、使用を重ねるうちに、マスク133の貫通孔内面に有機薄膜材料が付着してしまい、貫通孔の開口寸法が変化したり、貫通孔が埋まり、微細なパターンほど、精度を保つことが難しくなる。   Further, although the mask 133 is mechanically fixed in [Step-20B], the mask 133 is liable to be displaced due to vibrations before or during the deposition of the organic thin film material. For this reason, it is necessary to secure a large alignment margin in anticipation of positional deviation in pattern design. Therefore, it is difficult to increase the degree of pattern integration. Also, if there is a large gap between the mask 133 and the substrate 11, the organic thin film material wraps under the mask 133, so that the pattern outline of the obtained organic semiconductor thin film 215 is blurred. If the mask 133 is brought into mechanical contact with the substrate 11 in order to narrow the gap between the mask 133 and the substrate 11, the mask 133 may damage the substrate. Furthermore, the organic thin film material adheres to the inner surface of the through-hole of the mask 133 with repeated use, and the opening size of the through-hole changes or the through-hole is buried, so that a fine pattern can maintain accuracy. It becomes difficult.

従って、本発明の目的は、所望の形状を形成するために、レジスト材料を用いる必要が無く、且つ、有機薄膜材料等を通過させるためのマスクを用いる必要も無い、有機薄膜集積回路の製造方法、及び、電界効果型トランジスタの製造方法を提供することにある。   Accordingly, an object of the present invention is to provide an organic thin film integrated circuit manufacturing method that does not require the use of a resist material to form a desired shape and does not require the use of a mask for allowing the organic thin film material or the like to pass therethrough. And a method of manufacturing a field effect transistor.

上記の目的を達成するための本発明の有機薄膜集積回路の製造方法は、有機薄膜集積回路を構成する有機薄膜にエネルギー線を照射することで、エネルギー線に照射された該有機薄膜の部分を除去することを特徴とする。   In order to achieve the above object, the organic thin film integrated circuit manufacturing method of the present invention irradiates the organic thin film constituting the organic thin film integrated circuit with an energy beam, thereby irradiating the portion of the organic thin film irradiated with the energy beam. It is characterized by removing.

上記の目的を達成するための本発明の第1の態様に係る電界効果型トランジスタの製造方法は、所謂ボトムゲート型であってボトムコンタクト型の薄膜トランジスタの製造方法であり、
(A)基体上にゲート電極を形成する工程、
(B)基体及びゲート電極上にゲート絶縁膜を形成する工程、
(C)ゲート絶縁膜上にソース/ドレイン電極を形成する工程、及び、
(D)全面に有機半導体薄膜を形成した後、有機半導体薄膜にエネルギー線を照射することでエネルギー線に照射された該有機半導体薄膜の部分を除去することによって、ソース/ドレイン電極間のゲート絶縁膜の部分、及び、ソース/ドレイン電極上に有機半導体薄膜を残し、有機半導体薄膜から成るチャネル形成領域を得る工程、
を具備すること特徴とする。
The method for producing a field effect transistor according to the first aspect of the present invention for achieving the above object is a so-called bottom gate type and bottom contact type thin film transistor production method,
(A) forming a gate electrode on the substrate;
(B) forming a gate insulating film on the substrate and the gate electrode;
(C) forming a source / drain electrode on the gate insulating film; and
(D) After forming an organic semiconductor thin film on the entire surface, the organic semiconductor thin film is irradiated with energy rays to remove the portion of the organic semiconductor thin film irradiated with the energy rays, thereby insulating the gate between the source / drain electrodes. Leaving a portion of the film and the organic semiconductor thin film on the source / drain electrodes to obtain a channel forming region made of the organic semiconductor thin film;
It is characterized by comprising.

上記の目的を達成するための本発明の第2の態様に係る電界効果型トランジスタの製造方法は、所謂ボトムゲート型であってトップコンタクト型の薄膜トランジスタの製造方法であり、
(A)基体上にゲート電極を形成する工程、
(B)基体及びゲート電極上にゲート絶縁膜を形成する工程、
(C)全面に有機半導体薄膜を形成した後、有機半導体薄膜にエネルギー線を照射することでエネルギー線に照射された該有機半導体薄膜の部分を除去することによって、有機半導体薄膜から成るチャネル形成領域を得る工程、及び、
(D)有機半導体薄膜上にソース/ドレイン電極を形成する工程、
を具備することを特徴とする。
The method for producing a field effect transistor according to the second aspect of the present invention for achieving the above object is a so-called bottom gate type and top contact type thin film transistor production method,
(A) forming a gate electrode on the substrate;
(B) forming a gate insulating film on the substrate and the gate electrode;
(C) After forming the organic semiconductor thin film on the entire surface, irradiating the organic semiconductor thin film with energy rays to remove the portion of the organic semiconductor thin film irradiated with the energy rays, thereby forming a channel forming region comprising the organic semiconductor thin film And obtaining
(D) forming a source / drain electrode on the organic semiconductor thin film;
It is characterized by comprising.

上記の目的を達成するための本発明の第3の態様に係る電界効果型トランジスタの製造方法は、所謂トップゲート型であってトップコンタクト型の薄膜トランジスタの製造方法であり、
(A)基体上に有機半導体薄膜を形成した後、有機半導体薄膜にエネルギー線を照射することでエネルギー線に照射された該有機半導体薄膜の部分を除去することによって、有機半導体薄膜から成るチャネル形成領域を得る工程、
(B)有機半導体薄膜上にソース/ドレイン電極を形成する工程、
(C)全面にゲート絶縁膜を形成する工程、及び、
(D)ゲート絶縁膜上にゲート電極を形成する工程、
を具備することを特徴とする。
The method for producing a field effect transistor according to the third aspect of the present invention for achieving the above object is a so-called top gate type and top contact type thin film transistor production method,
(A) Forming an organic semiconductor thin film on a substrate, and then irradiating the organic semiconductor thin film with energy rays to remove portions of the organic semiconductor thin film irradiated with the energy rays, thereby forming a channel composed of the organic semiconductor thin film. Obtaining a region;
(B) forming a source / drain electrode on the organic semiconductor thin film;
(C) forming a gate insulating film on the entire surface; and
(D) forming a gate electrode on the gate insulating film;
It is characterized by comprising.

上記の目的を達成するための本発明の第4の態様に係る電界効果型トランジスタの製造方法は、所謂トップゲート型であってボトムコンタクト型の薄膜トランジスタの製造方法であり、
(A)基体上にソース/ドレイン電極を形成する工程、
(B)全面に有機半導体薄膜を形成した後、有機半導体薄膜にエネルギー線を照射することでエネルギー線に照射された該有機半導体薄膜の部分を除去することによって、有機半導体薄膜から成るチャネル形成領域を得る工程、
(C)全面にゲート絶縁膜を形成する工程、及び、
(D)ゲート絶縁膜上にゲート電極を形成する工程、
を具備することを特徴とする。
The method for producing a field effect transistor according to the fourth aspect of the present invention for achieving the above object is a so-called top gate type and bottom contact type thin film transistor production method,
(A) forming source / drain electrodes on the substrate;
(B) After forming the organic semiconductor thin film on the entire surface, irradiating the organic semiconductor thin film with energy rays to remove the portion of the organic semiconductor thin film irradiated with the energy rays, thereby forming a channel forming region made of the organic semiconductor thin film Obtaining a step,
(C) forming a gate insulating film on the entire surface; and
(D) forming a gate electrode on the gate insulating film;
It is characterized by comprising.

本発明の有機薄膜集積回路の製造方法、あるいは、本発明の第1の態様〜第4の態様に係る電界効果型トランジスタの製造方法(以下、これらを総称して、単に本発明と呼ぶ場合がある)にあっては、有機薄膜あるいは有機半導体薄膜にエネルギー線を照射することで、エネルギー線に照射された有機薄膜あるいは有機半導体薄膜の部分を除去するが、ここで、「エネルギー線を照射すること」には、例えば、エネルギー線を遮蔽するためのレジスト材料等から成るマスク層を有機薄膜あるいは有機半導体薄膜上に形成すること無く、有機薄膜あるいは有機半導体薄膜にエネルギー線を照射する形態が含まれる。また、有機薄膜あるいは有機半導体薄膜の部分を除去するが、この除去は、好ましくは、エネルギー線の照射のみによって行われ、その他の操作は不要である。エネルギー線に照射された有機薄膜あるいは有機半導体薄膜の部分の除去の形態として、有機薄膜あるいは有機半導体薄膜を昇華させる形態、有機薄膜あるいは有機半導体薄膜を分解する形態、有機薄膜あるいは有機半導体薄膜を蒸発させる形態、有機薄膜あるいは有機半導体薄膜を反応させる形態を例示することができる。   The organic thin film integrated circuit manufacturing method of the present invention, or the field effect transistor manufacturing methods according to the first to fourth aspects of the present invention (hereinafter, these may be collectively referred to simply as the present invention). In that case, by irradiating the organic thin film or organic semiconductor thin film with energy rays, the portion of the organic thin film or organic semiconductor thin film irradiated with the energy rays is removed. "Things include, for example, a mode in which an organic thin film or an organic semiconductor thin film is irradiated with energy rays without forming a mask layer made of a resist material or the like for shielding energy rays on the organic thin film or the organic semiconductor thin film. It is. Further, the organic thin film or the organic semiconductor thin film is removed, but this removal is preferably performed only by irradiation with energy rays, and other operations are unnecessary. As a form of removal of the organic thin film or organic semiconductor thin film portion irradiated with the energy beam, a form of sublimating the organic thin film or the organic semiconductor thin film, a form of decomposing the organic thin film or the organic semiconductor thin film, a vaporization of the organic thin film or the organic semiconductor thin film Examples include a form in which the organic thin film or the organic semiconductor thin film is reacted.

本発明におけるエネルギー線の照射方法として、有機薄膜あるいは有機半導体薄膜の上方に配設されたエネルギー線遮蔽マスクを介してエネルギー線を一括して有機薄膜あるいは有機半導体薄膜に照射する方法、あるいは又、例えばチャネル形成領域のパターンに合わせてエネルギー線を、順次、有機薄膜あるいは有機半導体薄膜に照射する方法を例示することができる。これらの方法を採用することで、エネルギー線に照射された有機薄膜あるいは有機半導体薄膜の部分を選択的に除去することができる。尚、前者の方法にあっては、エネルギー線遮蔽マスクとして、例えば、ガラス板や石英板、プラスチック・フィルム、プラスチック板、金属板等にエネルギー線を透過する領域とエネルギー線を遮蔽する領域が形成されたマスクを用いればよい。また、後者の方法として、具体的には、エネルギー線ビームを、順次、ステップ移動させながら有機薄膜あるいは有機半導体薄膜に照射する方法(より具体的には、基体を載置したステージが所定の距離の移動と停止を繰り返し、所謂ラスタ走査方式あるいは所謂ベクタ走査方式と組み合わせて2次元的走査によってエネルギー線ビームを有機薄膜あるいは有機半導体薄膜に照射する方法)を挙げることができる。エネルギー線として、レーザを含む紫外線、レーザを含む可視光線、電子線、X線といった、広くは電磁波を挙げることができる。   As an energy ray irradiation method in the present invention, a method of irradiating an organic thin film or an organic semiconductor thin film collectively with an energy ray through an energy ray shielding mask disposed above the organic thin film or the organic semiconductor thin film, or For example, a method of sequentially irradiating an organic thin film or an organic semiconductor thin film with energy rays according to the pattern of the channel formation region can be exemplified. By adopting these methods, the portion of the organic thin film or organic semiconductor thin film irradiated with the energy beam can be selectively removed. In the former method, as an energy ray shielding mask, for example, a glass plate, a quartz plate, a plastic film, a plastic plate, a metal plate, etc. are formed with a region that transmits energy rays and a region that shields energy rays. What is necessary is just to use the made mask. Further, as the latter method, specifically, a method of irradiating an organic thin film or an organic semiconductor thin film while sequentially stepping an energy beam (more specifically, a stage on which a substrate is placed is a predetermined distance). And a method of irradiating an organic thin film or an organic semiconductor thin film by two-dimensional scanning in combination with a so-called raster scanning method or a so-called vector scanning method. Examples of energy rays include electromagnetic waves such as ultraviolet rays including laser, visible light including laser, electron beam, and X-ray.

尚、本発明の第1の態様に係る電界効果型トランジスタの製造方法にあっては前記工程(D)において、本発明の第2の態様に係る電界効果型トランジスタの製造方法にあっては前記工程(C)において、本発明の第3の態様に係る電界効果型トランジスタの製造方法にあっては前記工程(A)において、本発明の第4の態様に係る電界効果型トランジスタの製造方法にあっては前記工程(B)において、あるいは又、本発明の有機薄膜集積回路の製造方法においては、有機半導体薄膜あるいは有機薄膜に、エネルギー線として紫外線を照射することで、昇華によって紫外線に照射された有機半導体薄膜あるいは有機薄膜の部分を除去することが好ましい。そして、これらの構成を含む本発明にあっては、有機半導体薄膜あるいは有機薄膜を構成する材料として、ペンタセン、ナフタレン、アントラセン、ナフタセン、コロネン、ベンゾピレン、トリフェニレンを挙げることができる。   In the field effect transistor manufacturing method according to the first aspect of the present invention, in the step (D), the field effect transistor manufacturing method according to the second aspect of the present invention is described above. In the step (C), the method for producing a field effect transistor according to the third aspect of the present invention includes the method for producing the field effect transistor according to the fourth aspect of the present invention in the step (A). In the step (B) or in the method for producing an organic thin film integrated circuit of the present invention, the organic semiconductor thin film or the organic thin film is irradiated with ultraviolet rays as energy rays, and is irradiated with ultraviolet rays by sublimation. It is preferable to remove the organic semiconductor thin film or the organic thin film portion. And in this invention containing these structures, pentacene, naphthalene, anthracene, naphthacene, coronene, benzopyrene, and triphenylene can be mentioned as an organic semiconductor thin film or the material which comprises an organic thin film.

有機半導体薄膜あるいは有機薄膜の形成方法として、有機半導体薄膜あるいは有機薄膜を構成する材料にも依るが、真空蒸着法に例示される物理的気相成長法(PVD法);各種の化学的気相成長法(CVD法);スピンコート法;スクリーン印刷法やインクジェット印刷法といった印刷法;ナノインプリント法、浸漬法といった各種コーティング法;及びスプレー法の内のいずれかを挙げることができる。   Depending on the organic semiconductor thin film or the material constituting the organic thin film as a method for forming the organic semiconductor thin film or the organic thin film, a physical vapor deposition method (PVD method) exemplified by a vacuum deposition method; Examples thereof include a growth method (CVD method); a spin coating method; a printing method such as a screen printing method and an ink jet printing method; various coating methods such as a nanoimprint method and an immersion method; and a spray method.

また、本発明の電界効果型トランジスタの製造方法において、ゲート電極やソース/ドレイン電極を構成する材料として、白金(Pt)、金(Au)、パラジウム(Pd)、クロム(Cr)、ニッケル(Ni)、アルミニウム(Al)、銀(Ag)、タンタル(Ta)、タングステン(W)、チタン(Ti)、銅(Cu)、インジウム(In)、錫(Sn)等の金属、あるいは、これらの金属元素を含む合金、これらの金属から成る導電性粒子、これらの金属を含む合金の導電性粒子を挙げることができるし、これらの元素を含む層の積層構造とすることもできる。更には、ゲート電極やソース/ドレイン電極を構成する材料として、ポリ(3,4−エチレンジオキシチオフェン)/ポリスチレンスルホン酸[PEDOT/PSS]といった有機材料を挙げることもできる。ゲート電極やソース/ドレイン電極、配線の形成方法として、これらの電極を構成する材料にも依るが、真空蒸着法やスパッタリング法に例示されるPVD法とエッチング技術との組合せ;各種のCVD法とエッチング技術との組合せ;スピンコート法とエッチング技術との組合せ;スクリーン印刷法やインクジェット印刷法といった印刷法;上述した各種コーティング法とエッチング技術との組合せ;リフトオフ法;シャドウマスク法;及びスプレー法とエッチング技術との組合せを挙げることができる。   In the method of manufacturing a field effect transistor according to the present invention, platinum (Pt), gold (Au), palladium (Pd), chromium (Cr), nickel (Ni) are used as materials constituting the gate electrode and the source / drain electrode. ), Aluminum (Al), silver (Ag), tantalum (Ta), tungsten (W), titanium (Ti), copper (Cu), indium (In), tin (Sn), etc., or these metals Examples include alloys containing elements, conductive particles made of these metals, and conductive particles of alloys containing these metals, and a layered structure of layers containing these elements can also be used. Furthermore, an organic material such as poly (3,4-ethylenedioxythiophene) / polystyrene sulfonic acid [PEDOT / PSS] can also be used as a material constituting the gate electrode and the source / drain electrode. As a method of forming the gate electrode, source / drain electrode, and wiring, depending on the material constituting these electrodes, a combination of PVD method and etching technology exemplified by vacuum deposition method and sputtering method; Combination of etching technology; Combination of spin coating method and etching technology; Printing method such as screen printing method and inkjet printing method; Combination of various coating methods and etching technology described above; Lift-off method; Shadow mask method; A combination with an etching technique can be mentioned.

ゲート絶縁膜を構成する材料として、SiO2、SiN、スピン・オン・グラス(SOG)、金属酸化物高誘電絶縁膜にて例示される無機系絶縁材料だけでなく、ポリメチルメタクリレート(PMMA)やポリビニルフェノール(PVP)、ポリビニルアルコール(PVA)にて例示される有機系絶縁材料を挙げることができるし、これらの組み合わせを用いることもできる。ゲート絶縁膜の形成方法として、真空蒸着法やスパッタリング法に例示されるPVD法;各種のCVD法;スピンコート法;スクリーン印刷法やインクジェット印刷法といった印刷法;上述した各種コーティング法;浸漬法;キャスティング法;及びスプレー法の内のいずれかを挙げることができる。また、場合によっては、ゲート電極の表面を酸化あるいは窒化することによって形成することもできる。ゲート電極の表面を酸化する方法として、ゲート電極を構成する材料にも依るが、O2プラズマを用いた酸化法、陽極酸化法を例示することができる。また、ゲート電極の表面を窒化する方法として、ゲート電極を構成する材料にも依るが、N2プラズマを用いた窒化法を例示することができる。あるいは又、例えば、Auから成るゲート電極に対しては、一端をメルカプト基で修飾された直鎖状炭化水素のように、ゲート電極と化学的に結合を形成し得る官能基を有する絶縁性分子によって、浸漬法等の方法で自己組織的にゲート電極表面を被覆することで、ゲート電極の表面にゲート絶縁膜を形成することもできる。 As materials constituting the gate insulating film, not only inorganic insulating materials exemplified by SiO 2 , SiN, spin-on-glass (SOG), metal oxide high dielectric insulating film, but also polymethyl methacrylate (PMMA), Organic insulating materials exemplified by polyvinyl phenol (PVP) and polyvinyl alcohol (PVA) can be mentioned, and combinations thereof can also be used. As a method for forming a gate insulating film, PVD method exemplified by vacuum deposition method and sputtering method; various CVD methods; spin coating method; printing method such as screen printing method and inkjet printing method; various coating methods described above; dipping method; Any of a casting method and a spray method can be mentioned. In some cases, the surface of the gate electrode can be formed by oxidation or nitridation. As a method for oxidizing the surface of the gate electrode, although depending on the material constituting the gate electrode, an oxidation method using O 2 plasma and an anodic oxidation method can be exemplified. Further, as a method of nitriding the surface of the gate electrode, although it depends on the material constituting the gate electrode, a nitriding method using N 2 plasma can be exemplified. Alternatively, for example, for a gate electrode made of Au, an insulating molecule having a functional group capable of forming a chemical bond with the gate electrode, such as a linear hydrocarbon modified at one end with a mercapto group Thus, the gate insulating film can be formed on the surface of the gate electrode by coating the surface of the gate electrode in a self-organized manner by a method such as immersion.

また、基体として、各種ガラス基板や、表面に絶縁層が形成された各種ガラス基板、石英基板、表面に絶縁層が形成された石英基板、表面に絶縁層が形成されたシリコン基板を挙げることができる。更には、基体として、ポリエーテルスルホン(PES)やポリイミド、ポリカーボネート、ポリエチレンテレフタレート(PET)に例示される高分子材料から構成されたプラスチック・フィルムやプラスチック・シート、プラスチック基板を挙げることができ、このような可撓性を有する高分子材料から構成された基体を使用すれば、例えば曲面形状を有するディスプレイ装置や電子機器への電界効果型トランジスタの組込みあるいは一体化が可能となる。   Examples of the substrate include various glass substrates, various glass substrates having an insulating layer formed on the surface, a quartz substrate, a quartz substrate having an insulating layer formed on the surface, and a silicon substrate having an insulating layer formed on the surface. it can. Furthermore, examples of the substrate include a plastic film, a plastic sheet, and a plastic substrate made of a polymer material exemplified by polyethersulfone (PES), polyimide, polycarbonate, and polyethylene terephthalate (PET). If a substrate made of such a flexible polymer material is used, for example, a field effect transistor can be incorporated or integrated into a display device or electronic device having a curved shape.

本発明の有機薄膜集積回路の製造方法においては、有機薄膜集積回路を構成する有機薄膜にエネルギー線を照射することで、エネルギー線に照射された有機薄膜の部分を除去する。また、本発明の第1の態様〜第4の態様に係る電界効果型トランジスタの製造方法においては、有機半導体薄膜にエネルギー線を照射することで、エネルギー線に照射された有機半導体薄膜の部分を除去する。従って、有機半導体薄膜や有機薄膜の選択的な除去、あるいは又、有機半導体薄膜から成るチャネル形成領域の形成にあっては、エネルギー線を遮蔽するためのレジスト材料から成るマスク層を有機半導体薄膜や有機薄膜上に形成する必要が全く無い。それ故、レジスト材料から成るマスク層の形成や除去に起因した有機半導体薄膜や有機薄膜の特性劣化、あるいは又、有機半導体薄膜から成るチャネル形成領域の特性劣化が生じることを確実に抑制することができる。   In the method for manufacturing an organic thin film integrated circuit of the present invention, the organic thin film constituting the organic thin film integrated circuit is irradiated with energy rays, thereby removing the portion of the organic thin film irradiated with the energy rays. Moreover, in the manufacturing method of the field effect transistor which concerns on the 1st aspect-4th aspect of this invention, the part of the organic-semiconductor thin film irradiated to the energy ray is irradiated by irradiating an energy ray to an organic-semiconductor thin film. Remove. Therefore, in the selective removal of the organic semiconductor thin film and the organic thin film, or in the formation of the channel forming region made of the organic semiconductor thin film, a mask layer made of a resist material for shielding energy rays is used as the organic semiconductor thin film or There is no need to form it on an organic thin film. Therefore, it is possible to reliably suppress the deterioration of the characteristics of the organic semiconductor thin film and the organic thin film due to the formation and removal of the mask layer made of the resist material, or the deterioration of the characteristics of the channel formation region made of the organic semiconductor thin film. it can.

しかも、有機半導体薄膜や有機薄膜を構成する材料を通過させるためのマスクを用いる必要も無い。たとえマスクを用いたとしても、エネルギー線を選択的に通過させるためのマスクである。それ故、基板とマスクとの間隔を十分広くとったとしても、有機薄膜材料がマスクの下に回り込むことを抑えることができる。更には、使用を重ねるうちに、マスクの貫通孔内面に有機薄膜材料が付着してしまい、貫通孔の開口寸法が変化したり、貫通孔が埋まり、微細なパターンほど、精度を保つことが難しくなるといったことも無い。   In addition, it is not necessary to use a mask for allowing the organic semiconductor thin film or the material constituting the organic thin film to pass therethrough. Even if a mask is used, it is a mask for selectively passing energy rays. Therefore, even if the distance between the substrate and the mask is sufficiently wide, the organic thin film material can be prevented from flowing under the mask. Furthermore, the organic thin film material adheres to the inner surface of the through-hole of the mask with repeated use, and the opening size of the through-hole changes or the through-hole is buried, and it is difficult to maintain accuracy as the pattern becomes finer. There is no such thing as.

以上の結果として、少ない工程で、高密度にて有機薄膜集積回路あるいは電界効果型トランジスタを高い歩留りにて集積、製造することが可能となる。   As a result, organic thin film integrated circuits or field-effect transistors can be integrated and manufactured with high yield at a high density with a small number of processes.

以下、図面を参照して、実施例に基づき本発明を説明する。   Hereinafter, the present invention will be described based on examples with reference to the drawings.

実施例1は、本発明の有機薄膜集積回路の製造方法、及び、本発明の第1の態様に係る電界効果型トランジスタ(以下、FETと略称する)の製造方法に関する。ゲート電極の延びる方向と直角の仮想垂直面で実施例1のFETの製造方法によって得られたFETを切断したときの模式的な一部断面図を図3の(B)に示す。   Example 1 relates to a method for manufacturing an organic thin film integrated circuit according to the present invention and a method for manufacturing a field effect transistor (hereinafter abbreviated as FET) according to the first aspect of the present invention. FIG. 3B shows a schematic partial cross-sectional view of the FET obtained by cutting the FET obtained by the FET manufacturing method of Example 1 on a virtual vertical plane perpendicular to the extending direction of the gate electrode.

実施例1のFETの製造方法によって得られたFETは、所謂、ボトムゲート型であり、且つ、ボトムコンタクト型のTFTであり、
(A)基体11上に形成されたゲート電極12、
(B)ゲート電極12上に形成されたゲート絶縁膜13、
(C)ゲート絶縁膜13上に形成されたソース/ドレイン電極14、並びに、
(D)ソース/ドレイン電極14の間であってゲート絶縁膜13上に形成された、有機半導体薄膜15から成るチャネル形成領域16、
を備えている。
The FET obtained by the FET manufacturing method of Example 1 is a so-called bottom gate type and bottom contact type TFT,
(A) a gate electrode 12 formed on the substrate 11;
(B) a gate insulating film 13 formed on the gate electrode 12;
(C) a source / drain electrode 14 formed on the gate insulating film 13, and
(D) a channel forming region 16 made of an organic semiconductor thin film 15 formed between the source / drain electrodes 14 and on the gate insulating film 13;
It has.

尚、有機半導体薄膜15は、ソース/ドレイン電極14上にも延在している。また、有機半導体薄膜15をペンタセンから構成した。更には、支持体10をシリコン基板から構成し、基体11をポリエーテルスルホン(PES)から構成し、ゲート電極12及びソース/ドレイン電極14を金(Au)層から構成し、ゲート絶縁膜13をSiO2から構成した。 The organic semiconductor thin film 15 extends also on the source / drain electrode 14. Further, the organic semiconductor thin film 15 was made of pentacene. Furthermore, the support 10 is made of a silicon substrate, the base 11 is made of polyethersulfone (PES), the gate electrode 12 and the source / drain electrodes 14 are made of a gold (Au) layer, and the gate insulating film 13 is formed. It was composed of SiO 2 .

以下、支持体等の模式的な一部断面図である図1の(A)〜(D)、図2の(A)〜(C)、並びに、図3の(A)〜(B)を参照して、実施例1のFETの製造方法の概要を説明する。   Hereinafter, (A) to (D) in FIGS. 1A and 1B which are schematic partial sectional views of the support and the like, (A) to (C) in FIG. 2, and (A) to (B) in FIG. The outline of the manufacturing method of the FET of Example 1 will be described with reference to FIG.

[工程−100]
先ず、基体11上にゲート電極12を形成する。具体的には、シリコン基板から成る支持体10に接着されたポリエーテルスルホン(PES)から成る基体11上に、レジスト層31に基づきゲート電極形成用のパターンを形成する(図1の(A)参照)。
[Step-100]
First, the gate electrode 12 is formed on the substrate 11. Specifically, a pattern for forming a gate electrode is formed on a base 11 made of polyethersulfone (PES) bonded to a support 10 made of a silicon substrate based on a resist layer 31 ((A) in FIG. 1). reference).

次いで、密着層としてのTi層、及び、オーミック電極としてのAu層を、順次、基体11及びレジスト層31上に真空蒸着法によって形成する(図1の(B)参照)。図面においては、密着層の図示を省略した。蒸着を行う際、基体11が接着されている支持体10は温度を調整することができる支持体ホルダー(図示せず)に載置されており、蒸着中の支持体温度の上昇を抑制することができるので、基体11の変形を最小限に抑えた成膜を行うことができる。   Next, a Ti layer as an adhesion layer and an Au layer as an ohmic electrode are sequentially formed on the substrate 11 and the resist layer 31 by a vacuum deposition method (see FIG. 1B). In the drawings, the adhesion layer is not shown. When vapor deposition is performed, the support 10 to which the substrate 11 is bonded is placed on a support holder (not shown) whose temperature can be adjusted, thereby suppressing an increase in the temperature of the support during vapor deposition. Therefore, film formation with minimal deformation of the substrate 11 can be performed.

その後、リフトオフ法によりレジスト層31を除去することで、Au層から成るゲート電極12を得ることができる(図1の(C)参照)。   Thereafter, the resist layer 31 is removed by a lift-off method, whereby the gate electrode 12 made of an Au layer can be obtained (see FIG. 1C).

[工程−110]
次に、ゲート電極12上を含む基体11上にゲート絶縁膜13を形成する。具体的には、SiO2から成るゲート絶縁膜13を、スパッタリング法に基づき、ゲート電極12及び基体11上に形成する。ゲート絶縁膜13の成膜を行う際、ゲート電極12の一部をハードマスクで覆うことによって、ゲート電極の取出部(図示せず)をフォトリソグラフィ・プロセス無しで形成することができる。また、ゲート絶縁膜13の成膜時、基体11が接着されている支持体10は温度を調整することができる支持体ホルダー(図示せず)に載置されており、SiO2の成膜中の支持体温度の上昇を抑制することができるので、基体11の変形を最小限に抑えた成膜を行うことができる。
[Step-110]
Next, the gate insulating film 13 is formed on the base 11 including the gate electrode 12. Specifically, the gate insulating film 13 made of SiO 2 is formed on the gate electrode 12 and the substrate 11 based on the sputtering method. When forming the gate insulating film 13, by covering a part of the gate electrode 12 with a hard mask, a gate electrode extraction portion (not shown) can be formed without a photolithography process. Further, during the formation of the gate insulating film 13, the support 10 the base 11 is bonded are placed on the support body holder can adjust the temperature (not shown), during the deposition of SiO 2 Therefore, it is possible to perform film formation with minimal deformation of the substrate 11.

[工程−120]
その後、ゲート絶縁膜13上にソース/ドレイン電極14を形成する。具体的には、全面に、レジスト層32に基づきソース/ドレイン電極形成用のパターンを形成する(図1の(D)参照)。
[Step-120]
Thereafter, source / drain electrodes 14 are formed on the gate insulating film 13. Specifically, a pattern for forming source / drain electrodes is formed on the entire surface based on the resist layer 32 (see FIG. 1D).

次いで、密着層としてのTi層、及び、オーミック電極としてのAu層を、順次、ゲート絶縁膜13及びレジスト層32上に真空蒸着法によって形成する(図2の(A)参照)。図面においては、密着層の図示を省略した。蒸着を行う際、基体11が接着されている支持体10は温度を調整することができる支持体ホルダー(図示せず)に載置されており、蒸着中の支持体温度の上昇を抑制することができるので、基体11の変形を最小限に抑えた成膜を行うことができる。   Next, a Ti layer as an adhesion layer and an Au layer as an ohmic electrode are sequentially formed on the gate insulating film 13 and the resist layer 32 by a vacuum deposition method (see FIG. 2A). In the drawings, the adhesion layer is not shown. When vapor deposition is performed, the support 10 to which the substrate 11 is bonded is placed on a support holder (not shown) whose temperature can be adjusted, thereby suppressing an increase in the temperature of the support during vapor deposition. Therefore, film formation with minimal deformation of the substrate 11 can be performed.

その後、リフトオフ法によりレジスト層32を除去することで、Au層から成るソース/ドレイン電極14を得ることができる(図2の(B)参照)。   Thereafter, the resist layer 32 is removed by a lift-off method, whereby the source / drain electrode 14 made of an Au layer can be obtained (see FIG. 2B).

[工程−130]
次に、全面に有機半導体薄膜15を形成する(図2の(C)参照)。具体的には、以下の表1に例示する真空蒸着法に基づき、ペンタセンから成る有機半導体薄膜15をソース/ドレイン電極14及びゲート絶縁膜13の上に形成する。
[Step-130]
Next, the organic semiconductor thin film 15 is formed on the entire surface (see FIG. 2C). Specifically, an organic semiconductor thin film 15 made of pentacene is formed on the source / drain electrode 14 and the gate insulating film 13 based on the vacuum deposition method illustrated in Table 1 below.

[表1]
支持体温度:60゜C
成膜速度 :3nm/分
圧力 :5×10-4Pa
[Table 1]
Support temperature: 60 ° C
Deposition rate: 3 nm / min Pressure: 5 × 10 −4 Pa

[工程−140]
その後、エネルギー線として紫外線を有機半導体薄膜15に照射することで(より具体的には、エネルギー線として紫外線を有機半導体薄膜15に照射することのみで)、エネルギー線に照射された有機半導体薄膜15の部分を昇華に基づき除去することによって、ソース/ドレイン電極14間のゲート絶縁膜13の部分、及び、ソース/ドレイン電極14上に有機半導体薄膜15を残す(図3の(A)参照)。これによって、有機半導体薄膜15から成るチャネル形成領域16を得ることができる。あるいは又、有機薄膜集積回路を構成する有機薄膜15にエネルギー線を照射することで(より具体的には、有機薄膜集積回路を構成する有機薄膜15にエネルギー線を照射することのみで)、エネルギー線に照射された有機薄膜15の部分を除去する。
[Step-140]
Thereafter, the organic semiconductor thin film 15 irradiated with the energy rays is irradiated with ultraviolet rays as energy rays (more specifically, only by irradiating the organic semiconductor thin film 15 with ultraviolet rays as energy rays). This portion is removed based on sublimation, thereby leaving the organic semiconductor thin film 15 on the portion of the gate insulating film 13 between the source / drain electrodes 14 and on the source / drain electrodes 14 (see FIG. 3A). Thereby, a channel forming region 16 made of the organic semiconductor thin film 15 can be obtained. Alternatively, by irradiating the organic thin film 15 constituting the organic thin film integrated circuit with energy rays (more specifically, by irradiating the organic thin film 15 constituting the organic thin film integrated circuit only with energy rays), energy is obtained. The portion of the organic thin film 15 irradiated to the line is removed.

具体的には、ゲート絶縁膜13及びソース/ドレイン電極14の上方にマスク(フォトマスク)33を配置する。このマスク33は、残すべき有機半導体薄膜15の部分には紫外線が照射されないような構造を有する。即ち、このマスク33は、紫外線透過領域と紫外線遮蔽領域を有し、昇華させるべき有機半導体薄膜15の部分の上方に紫外線透過領域が位置し、残すべき有機半導体薄膜15の部分の上方に紫外線遮蔽領域が位置する。紫外線の波長は、有機薄膜あるいは有機半導体薄膜15の吸収波長にあわせて選択する。また、照射強度(照射エネルギー)及び照射時間は、下地に相当するゲート絶縁膜13やソース/ドレイン電極14が損傷を受けない範囲であって、有機薄膜あるいは有機半導体薄膜15が紫外線のエネルギーを吸収して昇華するように選定する。   Specifically, a mask (photomask) 33 is disposed above the gate insulating film 13 and the source / drain electrodes 14. This mask 33 has a structure in which the portion of the organic semiconductor thin film 15 to be left is not irradiated with ultraviolet rays. That is, this mask 33 has an ultraviolet transmissive region and an ultraviolet shielding region, the ultraviolet transmissive region is located above the portion of the organic semiconductor thin film 15 to be sublimated, and the ultraviolet shielding is above the portion of the organic semiconductor thin film 15 to be left. The area is located. The wavelength of the ultraviolet light is selected according to the absorption wavelength of the organic thin film or the organic semiconductor thin film 15. The irradiation intensity (irradiation energy) and irradiation time are within a range in which the gate insulating film 13 and the source / drain electrode 14 corresponding to the base are not damaged, and the organic thin film or the organic semiconductor thin film 15 absorbs ultraviolet energy. And choose to sublimate.

[工程−150]
次いで、全面にSiO2から成る絶縁層20を形成した後、ゲート電極12及びソース/ドレイン電極14の上方の絶縁層20の部分に開口部を形成し、これらの開口部内を含む絶縁層20上に配線材料層を形成し、この配線材料層をパターニングすることで、ゲート電極12に接続された配線(図示せず)、及び、ソース/ドレイン電極14に接続された配線21を形成することができる(図3の(B)参照)。こうして、実施例1のFETを得ることができる。
[Step-150]
Next, after an insulating layer 20 made of SiO 2 is formed on the entire surface, an opening is formed in the portion of the insulating layer 20 above the gate electrode 12 and the source / drain electrode 14, and the insulating layer 20 including the inside of these openings is formed. A wiring material layer is formed on this, and this wiring material layer is patterned to form a wiring (not shown) connected to the gate electrode 12 and a wiring 21 connected to the source / drain electrode 14. Yes (see FIG. 3B). Thus, the FET of Example 1 can be obtained.

実施例2は、本発明の有機薄膜集積回路の製造方法、及び、本発明の第2の態様に係るFETの製造方法に関する。ゲート電極の延びる方向と直角の仮想垂直面で実施例2のFETの製造方法によって得られたFETを切断したときの模式的な一部断面図を図4の(C)に示す。   Example 2 relates to a method for manufacturing an organic thin film integrated circuit according to the present invention, and a method for manufacturing an FET according to the second aspect of the present invention. FIG. 4C shows a schematic partial cross-sectional view of the FET obtained by cutting the FET obtained by the FET manufacturing method of Example 2 on a virtual vertical plane perpendicular to the extending direction of the gate electrode.

実施例2のFETは、所謂、ボトムゲート型であり、且つ、トップコンタクト型のTFTであり、
(A)基体11上に形成されたゲート電極12、
(B)ゲート電極12上に形成されたゲート絶縁膜13、
(C)ゲート絶縁膜13上に形成された、有機半導体薄膜15から成るチャネル形成領域16、並びに、
(D)有機半導体薄膜15上に形成されたソース/ドレイン電極14、
を備えている。
The FET of Example 2 is a so-called bottom gate type and top contact type TFT,
(A) a gate electrode 12 formed on the substrate 11;
(B) a gate insulating film 13 formed on the gate electrode 12;
(C) a channel forming region 16 made of an organic semiconductor thin film 15 formed on the gate insulating film 13, and
(D) source / drain electrodes 14 formed on the organic semiconductor thin film 15;
It has.

実施例2のFETは、このように、ソース/ドレイン電極14及び有機半導体薄膜15の垂直方向の配置状態が実施例1のFETと逆になっているが、その他の点は実施例1のFETと同じとすることができる。それ故、実施例2のFETの詳細な説明は省略する。   In the FET according to the second embodiment, the source / drain electrodes 14 and the organic semiconductor thin film 15 are arranged in the vertical direction in the reverse direction as in the FET according to the first embodiment. Can be the same. Therefore, detailed description of the FET of Example 2 is omitted.

以下、支持体等の模式的な一部断面図である図4の(A)〜(C)を参照して、実施例2のFETの製造方法の概要を説明する。   Hereinafter, an outline of a method for manufacturing the FET of Example 2 will be described with reference to FIGS. 4A to 4C which are schematic partial cross-sectional views of a support and the like.

[工程−200]
先ず、実施例1の[工程−100]と同様にして、基体11上にゲート電極12を形成する。
[Step-200]
First, the gate electrode 12 is formed on the substrate 11 in the same manner as in [Step-100] of the first embodiment.

[工程−210]
次に、実施例1の[工程−110]と同様にして、ゲート電極12上を含む基体11上にゲート絶縁膜13を形成する。
[Step-210]
Next, a gate insulating film 13 is formed on the substrate 11 including the gate electrode 12 in the same manner as in [Step-110] in Example 1.

[工程−220]
その後、実施例1の[工程−130]と同様にして、全面に有機半導体薄膜15を形成する。具体的には、表1に例示した真空蒸着法に基づき、ペンタセンから成る有機半導体薄膜15をゲート絶縁膜13の上に形成する(図4の(A)参照)。
[Step-220]
Thereafter, the organic semiconductor thin film 15 is formed on the entire surface in the same manner as in [Step-130] of Example 1. Specifically, an organic semiconductor thin film 15 made of pentacene is formed on the gate insulating film 13 based on the vacuum deposition method illustrated in Table 1 (see FIG. 4A).

[工程−230]
次いで、実施例1の[工程−140]と同様にして、エネルギー線として紫外線を有機半導体薄膜15に照射することで(より具体的には、エネルギー線として紫外線を有機半導体薄膜15に照射することのみで)、エネルギー線に照射された有機半導体薄膜15の部分を昇華に基づき除去することによって、有機半導体薄膜15を残し、有機半導体薄膜15から成るチャネル形成領域16を得る(図4の(B)参照)。あるいは又、有機薄膜集積回路を構成する有機薄膜15にエネルギー線を照射することで(より具体的には、有機薄膜集積回路を構成する有機薄膜15にエネルギー線を照射することのみで)、エネルギー線に照射された有機薄膜15の部分を除去する。
[Step-230]
Next, in the same manner as in [Step-140] of Example 1, the organic semiconductor thin film 15 is irradiated with ultraviolet rays as energy rays (more specifically, the organic semiconductor thin film 15 is irradiated with energy rays. 4), the portion of the organic semiconductor thin film 15 irradiated with the energy rays is removed based on sublimation, thereby leaving the organic semiconductor thin film 15 and obtaining the channel forming region 16 composed of the organic semiconductor thin film 15 ((B in FIG. 4). )reference). Alternatively, by irradiating the organic thin film 15 constituting the organic thin film integrated circuit with energy rays (more specifically, by irradiating the organic thin film 15 constituting the organic thin film integrated circuit only with energy rays), energy is obtained. The portion of the organic thin film 15 irradiated to the line is removed.

[工程−240]
その後、有機半導体薄膜15上にAu層から成るソース/ドレイン電極14を形成する。具体的には、有機半導体薄膜15の一部及びゲート絶縁膜13をハードマスクで覆った状態で、密着層としてのTi層、及び、オーミック電極としてのAu層を、順次、有機半導体薄膜15上に真空蒸着法によって形成する。図面においては、密着層の図示を省略した。こうして、Au層から成るソース/ドレイン電極14をフォトリソグラフィ・プロセス無しで形成することができる。
[Step-240]
Thereafter, source / drain electrodes 14 made of an Au layer are formed on the organic semiconductor thin film 15. Specifically, with a portion of the organic semiconductor thin film 15 and the gate insulating film 13 covered with a hard mask, a Ti layer as an adhesion layer and an Au layer as an ohmic electrode are sequentially formed on the organic semiconductor thin film 15. It is formed by vacuum evaporation. In the drawings, the adhesion layer is not shown. Thus, the source / drain electrode 14 made of the Au layer can be formed without a photolithography process.

[工程−250]
次いで、実施例1の[工程−150]と同様にして、全面にSiO2から成る絶縁層20を形成した後、ゲート電極12及びソース/ドレイン電極14の上方の絶縁層20の部分に開口部を形成し、これらの開口部内を含む絶縁層20上に配線材料層を形成し、この配線材料層をパターニングすることで、ゲート電極12に接続された配線(図示せず)、及び、ソース/ドレイン電極14に接続された配線21を形成することができる(図4の(C)参照)。こうして、実施例2のFETを得ることができる。
[Step-250]
Next, in the same manner as in [Step-150] in Example 1, an insulating layer 20 made of SiO 2 is formed on the entire surface, and then an opening is formed in the insulating layer 20 above the gate electrode 12 and the source / drain electrode 14. , Forming a wiring material layer on the insulating layer 20 including the inside of these openings, and patterning the wiring material layer, thereby connecting a wiring (not shown) connected to the gate electrode 12 and a source / A wiring 21 connected to the drain electrode 14 can be formed (see FIG. 4C). Thus, the FET of Example 2 can be obtained.

実施例3は、本発明の有機薄膜集積回路の製造方法、及び、本発明の第3の態様に係るFETの製造方法に関する。ゲート電極の延びる方向と直角の仮想垂直面で実施例3のFETの製造方法によって得られたFETを切断したときの模式的な一部断面図を図5の(C)に示す。   Example 3 relates to a method for manufacturing an organic thin film integrated circuit according to the present invention and a method for manufacturing an FET according to the third aspect of the present invention. FIG. 5C shows a schematic partial cross-sectional view of the FET obtained by cutting the FET obtained by the FET manufacturing method of Example 3 on a virtual vertical plane perpendicular to the extending direction of the gate electrode.

実施例3のFETは、所謂、トップゲート型であり、且つ、トップコンタクト型のTFTであり、
(A)基体11上に形成された、有機半導体薄膜15から成るチャネル形成領域16、
(B)有機半導体薄膜15上に形成されたソース/ドレイン電極14、
(C)ソース/ドレイン電極14及び有機半導体薄膜15上に形成されたゲート絶縁膜13、並びに、
(D)ゲート絶縁膜13上に形成されたゲート電極12、
を備えている。
The FET of Example 3 is a so-called top gate type and top contact type TFT,
(A) a channel forming region 16 made of an organic semiconductor thin film 15 formed on the substrate 11;
(B) a source / drain electrode 14 formed on the organic semiconductor thin film 15;
(C) a gate insulating film 13 formed on the source / drain electrode 14 and the organic semiconductor thin film 15, and
(D) a gate electrode 12 formed on the gate insulating film 13,
It has.

尚、実施例3のFETは、このように、構造上、実施例1のFETと異なっているが、各構成要素を構成する材料等は実施例1のFETと同じとすることができる。それ故、実施例3のFETの詳細な説明は省略する。以下、実施例3のFETの製造方法の概要を、支持体等の模式的な一部断面図である図5の(A)〜(C)を参照して説明する。   The FET of the third embodiment is thus different in structure from the FET of the first embodiment, but the materials constituting each component can be the same as the FET of the first embodiment. Therefore, detailed description of the FET of Example 3 is omitted. Hereinafter, the outline of the manufacturing method of the FET of Example 3 will be described with reference to FIGS.

[工程−300]
先ず、基体11上に有機半導体薄膜15を形成する。具体的には、実施例1の[工程−130]と同様にして、全面に有機半導体薄膜15を形成する(図5の(A)参照)。具体的には、表1に例示した真空蒸着法に基づき、ペンタセンから成る有機半導体薄膜15を基体11上に形成する。
[Step-300]
First, the organic semiconductor thin film 15 is formed on the substrate 11. Specifically, the organic semiconductor thin film 15 is formed on the entire surface in the same manner as in [Step-130] of Example 1 (see FIG. 5A). Specifically, an organic semiconductor thin film 15 made of pentacene is formed on the base 11 based on the vacuum deposition method illustrated in Table 1.

[工程−310]
次いで、実施例1の[工程−140]と同様にして、エネルギー線として紫外線を有機半導体薄膜15に照射することで(より具体的には、エネルギー線として紫外線を有機半導体薄膜15に照射することのみで)、エネルギー線に照射された有機半導体薄膜15の部分を昇華に基づき除去することによって、有機半導体薄膜15を残す(図5の(B)参照)。これによって、有機半導体薄膜15から成るチャネル形成領域16を得ることができる。あるいは又、有機薄膜集積回路を構成する有機薄膜15にエネルギー線を照射することで(より具体的には、有機薄膜集積回路を構成する有機薄膜15にエネルギー線を照射することのみで)、エネルギー線に照射された有機薄膜15の部分を除去する。
[Step-310]
Next, in the same manner as in [Step-140] of Example 1, the organic semiconductor thin film 15 is irradiated with ultraviolet rays as energy rays (more specifically, the organic semiconductor thin film 15 is irradiated with energy rays. The organic semiconductor thin film 15 is left by removing the portion of the organic semiconductor thin film 15 irradiated with the energy rays based on sublimation (see FIG. 5B). Thereby, a channel forming region 16 made of the organic semiconductor thin film 15 can be obtained. Alternatively, by irradiating the organic thin film 15 constituting the organic thin film integrated circuit with energy rays (more specifically, by irradiating the organic thin film 15 constituting the organic thin film integrated circuit only with energy rays), energy is obtained. The portion of the organic thin film 15 irradiated to the line is removed.

[工程−320]
その後、有機半導体薄膜15上にAu層から成るソース/ドレイン電極14を形成する。具体的には、有機半導体薄膜15の一部及び基体11をハードマスクで覆った状態で、密着層としてのTi層、及び、オーミック電極としてのAu層を、順次、有機半導体薄膜15上に真空蒸着法によって形成する。図面においては、密着層の図示を省略した。こうして、Au層から成るソース/ドレイン電極14をフォトリソグラフィ・プロセス無しで形成することができる。
[Step-320]
Thereafter, source / drain electrodes 14 made of an Au layer are formed on the organic semiconductor thin film 15. Specifically, in a state where a part of the organic semiconductor thin film 15 and the substrate 11 are covered with a hard mask, a Ti layer as an adhesion layer and an Au layer as an ohmic electrode are sequentially vacuumed on the organic semiconductor thin film 15. It is formed by vapor deposition. In the drawings, the adhesion layer is not shown. Thus, the source / drain electrode 14 made of the Au layer can be formed without a photolithography process.

[工程−330]
次に、実施例1の[工程−110]と同様にして、全面にゲート絶縁膜13を形成する。
[Step-330]
Next, a gate insulating film 13 is formed on the entire surface in the same manner as in [Step-110] of the first embodiment.

[工程−340]
その後、実施例1の[工程−100]と同様にして、ゲート絶縁膜13上にAu層から成るゲート電極12を形成する。図面においては、密着層の図示を省略した。あるいは又、ゲート絶縁膜13の一部をハードマスクで覆った状態で、密着層としてのTi層、及び、オーミック電極としてのAu層を、順次、ゲート絶縁膜13上に真空蒸着法によって形成してもよく、これによって、ゲート電極12をフォトリソグラフィ・プロセス無しで形成することができる。
[Step-340]
Thereafter, a gate electrode 12 made of an Au layer is formed on the gate insulating film 13 in the same manner as in [Step-100] of the first embodiment. In the drawings, the adhesion layer is not shown. Alternatively, a Ti layer as an adhesion layer and an Au layer as an ohmic electrode are sequentially formed on the gate insulating film 13 by a vacuum deposition method with a part of the gate insulating film 13 covered with a hard mask. As a result, the gate electrode 12 can be formed without a photolithography process.

[工程−350]
次いで、実施例1の[工程−150]と同様にして、全面にSiO2から成る絶縁層20を形成した後、ゲート電極12及びソース/ドレイン電極14の上方の絶縁層20の部分に開口部を形成し、これらの開口部内を含む絶縁層20上に配線材料層を形成し、この配線材料層をパターニングすることで、ゲート電極12に接続された配線(図示せず)、及び、ソース/ドレイン電極14に接続された配線21を形成することができる(図5の(C)参照)。こうして、実施例3のFETを得ることができる。
[Step-350]
Next, in the same manner as in [Step-150] in Example 1, an insulating layer 20 made of SiO 2 is formed on the entire surface, and then an opening is formed in the insulating layer 20 above the gate electrode 12 and the source / drain electrode 14. , Forming a wiring material layer on the insulating layer 20 including the inside of these openings, and patterning the wiring material layer, thereby connecting a wiring (not shown) connected to the gate electrode 12 and a source / A wiring 21 connected to the drain electrode 14 can be formed (see FIG. 5C). Thus, the FET of Example 3 can be obtained.

実施例4は、本発明の有機薄膜集積回路の製造方法、及び、本発明の第4の態様に係るFETの製造方法に関する。ゲート電極の延びる方向と直角の仮想垂直面で実施例4のFETの製造方法によって得られたFETを切断したときの模式的な一部断面図を図6の(C)に示す。   Example 4 relates to a method for manufacturing an organic thin film integrated circuit according to the present invention and a method for manufacturing an FET according to the fourth aspect of the present invention. FIG. 6C shows a schematic partial cross-sectional view when the FET obtained by the FET manufacturing method of Example 4 is cut along a virtual vertical plane perpendicular to the extending direction of the gate electrode.

実施例4のFETは、所謂、トップゲート型であり、且つ、ボトムコンタクト型のTFTであり、
(A)基体11上に形成されたソース/ドレイン電極14、
(B)ソース/ドレイン電極14及び基体11上に形成された、有機半導体薄膜15から成るチャネル形成領域16、
(C)有機半導体薄膜15上に形成されたゲート絶縁膜13、並びに、
(D)ゲート絶縁膜13上に形成されたゲート電極12、
を備えている。
The FET of Example 4 is a so-called top gate type and bottom contact type TFT,
(A) source / drain electrodes 14 formed on the substrate 11;
(B) a channel forming region 16 made of an organic semiconductor thin film 15 formed on the source / drain electrode 14 and the substrate 11;
(C) a gate insulating film 13 formed on the organic semiconductor thin film 15, and
(D) a gate electrode 12 formed on the gate insulating film 13,
It has.

実施例4のFETは、このように、ソース/ドレイン電極14及び有機半導体薄膜15の垂直方向の配置状態が実施例3のFETと逆になっているが、その他の点は実施例3のFETと同じとすることができる。それ故、実施例4のFETの詳細な説明は省略する。   In the FET of the fourth embodiment, the arrangement state of the source / drain electrodes 14 and the organic semiconductor thin film 15 in the vertical direction is opposite to that of the FET of the third embodiment. Can be the same. Therefore, detailed description of the FET of Example 4 is omitted.

以下、支持体等の模式的な一部断面図である図6の(A)〜(C)を参照して、実施例4のFETの製造方法の概要を説明する。   The outline of the method for manufacturing the FET of Example 4 will be described below with reference to FIGS. 6A to 6C which are schematic partial cross-sectional views of the support and the like.

[工程−400]
先ず、実施例1の[工程−120]あるいは実施例3の[工程−320]と同様にして、基体11上にソース/ドレイン電極14を形成する。
[Step-400]
First, the source / drain electrodes 14 are formed on the substrate 11 in the same manner as in [Step-120] in Example 1 or [Step-320] in Example 3.

[工程−410]
次に、全面に有機半導体薄膜15を形成する。具体的には、実施例1の[工程−130]と同様にして、基体11及びソース/ドレイン電極14上に有機半導体薄膜15を形成する(図6の(A)参照)。具体的には、表1に例示した真空蒸着法に基づき、ペンタセンから成る有機半導体薄膜15を基体11及びソース/ドレイン電極14上に形成する。
[Step-410]
Next, the organic semiconductor thin film 15 is formed on the entire surface. Specifically, the organic semiconductor thin film 15 is formed on the substrate 11 and the source / drain electrodes 14 in the same manner as in [Step-130] of Example 1 (see FIG. 6A). Specifically, an organic semiconductor thin film 15 made of pentacene is formed on the substrate 11 and the source / drain electrodes 14 based on the vacuum deposition method exemplified in Table 1.

[工程−420]
その後、実施例1の[工程−140]と同様にして、エネルギー線として紫外線を有機半導体薄膜15に照射することで(より具体的には、エネルギー線として紫外線を有機半導体薄膜15に照射することのみで)、エネルギー線に照射された有機半導体薄膜15の部分を昇華に基づき除去することによって、有機半導体薄膜15を残す(図6の(B)参照)。これによって、有機半導体薄膜15から成るチャネル形成領域16を得ることができる。あるいは又、有機薄膜集積回路を構成する有機薄膜15にエネルギー線を照射することで(より具体的には、有機薄膜集積回路を構成する有機薄膜15にエネルギー線を照射することのみで)、エネルギー線に照射された有機薄膜15の部分を除去する。
[Step-420]
Thereafter, as in [Step-140] of Example 1, the organic semiconductor thin film 15 is irradiated with ultraviolet rays as energy rays (more specifically, the organic semiconductor thin film 15 is irradiated with energy rays. The organic semiconductor thin film 15 is left by removing the portion of the organic semiconductor thin film 15 irradiated with the energy rays based on sublimation (see FIG. 6B). Thereby, a channel forming region 16 made of the organic semiconductor thin film 15 can be obtained. Alternatively, by irradiating the organic thin film 15 constituting the organic thin film integrated circuit with energy rays (more specifically, by irradiating the organic thin film 15 constituting the organic thin film integrated circuit only with energy rays), energy is obtained. The portion of the organic thin film 15 irradiated to the line is removed.

[工程−430]
次いで、実施例1の[工程−110]と同様にして、全面にゲート絶縁膜13を形成する。
[Step-430]
Next, a gate insulating film 13 is formed on the entire surface in the same manner as in [Step-110] in Example 1.

[工程−440]
その後、実施例1の[工程−100]と同様にして、ゲート絶縁膜13上にAu層から成るゲート電極12を形成する。図面においては、密着層の図示を省略した。あるいは又、ゲート絶縁膜13の一部をハードマスクで覆った状態で、密着層としてのTi層、及び、オーミック電極としてのAu層を、順次、ゲート絶縁膜13上に真空蒸着法によって形成してもよく、これによって、ゲート電極12をフォトリソグラフィ・プロセス無しで形成することができる。
[Step-440]
Thereafter, a gate electrode 12 made of an Au layer is formed on the gate insulating film 13 in the same manner as in [Step-100] of the first embodiment. In the drawings, the adhesion layer is not shown. Alternatively, a Ti layer as an adhesion layer and an Au layer as an ohmic electrode are sequentially formed on the gate insulating film 13 by a vacuum deposition method with a part of the gate insulating film 13 covered with a hard mask. As a result, the gate electrode 12 can be formed without a photolithography process.

[工程−450]
次いで、実施例1の[工程−150]と同様にして、全面にSiO2から成る絶縁層20を形成した後、ゲート電極12及びソース/ドレイン電極14の上方の絶縁層20の部分に開口部を形成し、これらの開口部内を含む絶縁層20上に配線材料層を形成し、この配線材料層をパターニングすることで、ゲート電極12に接続された配線(図示せず)、及び、ソース/ドレイン電極14に接続された配線21を形成することができる(図6の(C)参照)。こうして、実施例4のFETを得ることができる。
[Step-450]
Next, in the same manner as in [Step-150] in Example 1, an insulating layer 20 made of SiO 2 is formed on the entire surface, and then an opening is formed in the insulating layer 20 above the gate electrode 12 and the source / drain electrode 14. , Forming a wiring material layer on the insulating layer 20 including the inside of these openings, and patterning the wiring material layer, thereby connecting a wiring (not shown) connected to the gate electrode 12 and a source / A wiring 21 connected to the drain electrode 14 can be formed (see FIG. 6C). Thus, the FET of Example 4 can be obtained.

以上、本発明を好ましい実施例に基づき説明したが、本発明はこれらの実施例に限定されるものではない。電界効果型トランジスタの構造、製造条件は例示であり、適宜変更することができる。尚、本発明のFETを、ディスプレイ装置や各種の電子機器に適用、使用する場合、基体に多数のFETを集積したモノリシック集積回路としてもよいし、各FETを切断して個別化し、ディスクリート部品として使用してもよい。   As mentioned above, although this invention was demonstrated based on the preferable Example, this invention is not limited to these Examples. The structure and manufacturing conditions of the field effect transistor are illustrative and can be changed as appropriate. When the FET of the present invention is applied to and used in display devices and various electronic devices, it may be a monolithic integrated circuit in which a large number of FETs are integrated on a substrate, or individualized by cutting each FET into discrete components. May be used.

実施例においては、紫外線の一括照射で選択的に有機薄膜あるいは有機半導体薄膜を昇華させることにより、有機薄膜や有機半導体薄膜にダメージを与えることなく、有機薄膜あるいは有機半導体薄膜を高精度にてパターンニングし、例えばチャネル形成領域を得ることが可能となる。尚、紫外線の照射は一括照射に限定するものではなく、チャネル形成領域のパターンに合わせて成形した紫外線成形ビームを、順次、ステップ移動させながら有機薄膜あるいは有機半導体薄膜に照射してもよい。あるいは、紫外線成形ビームの代わりに、絞ったレーザ光の照射点をチャネル形成領域以外の領域で走査させて、有機薄膜あるいは有機半導体薄膜を分解あるいは蒸発させてもよい。   In the embodiment, the organic thin film or the organic semiconductor thin film is selectively sublimated by the batch irradiation of ultraviolet rays so that the organic thin film or the organic semiconductor thin film is patterned with high accuracy without damaging the organic thin film or the organic semiconductor thin film. For example, a channel formation region can be obtained. Irradiation of ultraviolet rays is not limited to collective irradiation, and an organic thin film or an organic semiconductor thin film may be irradiated while sequentially moving an ultraviolet shaped beam shaped in accordance with a pattern of a channel forming region. Alternatively, the organic thin film or the organic semiconductor thin film may be decomposed or evaporated by scanning the irradiation point of the focused laser beam in a region other than the channel formation region instead of the ultraviolet shaped beam.

本発明の有機薄膜集積回路の製造方法は、実施例にて説明したような、有機薄膜トランジスタにおける有機半導体薄膜から成るチャネル形成領域の形成への適用に限定されない。即ち、本発明の有機薄膜集積回路の製造方法は、例えば、
(1)有機薄膜集積回路(具体的には、ゲート電極)を構成する有機薄膜にエネルギー線を照射することで(より好ましくは、照射することのみで)、エネルギー線に照射された有機薄膜の部分を除去することによって、有機薄膜から成るゲート電極を形成する方法
(2)有機薄膜集積回路(具体的には、ソース/ドレイン電極)を構成する有機薄膜にエネルギー線を照射することで(より好ましくは、照射することのみで)、エネルギー線に照射された有機薄膜の部分を除去することによって、有機薄膜から成るソース/ドレイン電極を形成する方法
(3)有機薄膜集積回路(具体的には、各種の配線)を構成する有機薄膜にエネルギー線を照射することで(より好ましくは、照射することのみで)、エネルギー線に照射された有機薄膜の部分を除去することによって、有機薄膜から成る配線を形成する方法
(4)有機薄膜集積回路(具体的には、絶縁膜、層間絶縁層、パッシベーション膜等の各種絶縁層)を構成する有機薄膜にエネルギー線を照射することで(より好ましくは、照射することのみで)、エネルギー線に照射された有機薄膜の部分を除去することによって、有機薄膜から成り、パターニングされた絶縁層を得る方法
(5)有機薄膜集積回路(具体的には、絶縁膜、層間絶縁層、パッシベーション膜等の各種絶縁層)を構成する有機薄膜にエネルギー線を照射することで(より好ましくは、照射することのみで)、エネルギー線に照射された有機薄膜の部分を除去することによって、コンタクトホールやビヤホールといった接続孔を設けるための開口部やコネクターとの接続部を設けるための開口部を有機薄膜から成る絶縁層に形成する方法
に適用することができる。
The manufacturing method of the organic thin film integrated circuit of the present invention is not limited to the application to the formation of the channel forming region composed of the organic semiconductor thin film in the organic thin film transistor as described in the embodiments. That is, the manufacturing method of the organic thin film integrated circuit of the present invention is, for example,
(1) By irradiating the organic thin film constituting the organic thin film integrated circuit (specifically, the gate electrode) with energy rays (more preferably, only by irradiating), the organic thin film irradiated to the energy rays (2) By irradiating the organic thin film constituting the organic thin film integrated circuit (specifically, the source / drain electrode) with energy rays (more) A method of forming source / drain electrodes made of an organic thin film by removing a portion of the organic thin film irradiated with energy rays (preferably only by irradiation) (3) Organic thin film integrated circuit (specifically, By irradiating energy rays to the organic thin film constituting the various wirings (more preferably, only by irradiating), the organic thin film irradiated to the energy rays (4) Organic thin film integrated circuit (specifically, various insulating layers such as an insulating film, an interlayer insulating layer, a passivation film, etc.) A method of obtaining a patterned insulating layer made of an organic thin film by removing a portion of the organic thin film irradiated with the energy rays by irradiating the energy rays (more preferably, only by irradiating) (5 ) By irradiating the organic thin film constituting the organic thin film integrated circuit (specifically, various insulating layers such as insulating films, interlayer insulating layers, and passivation films) with energy rays (more preferably, only by irradiating) , Openings and connectors for forming contact holes such as contact holes and via holes by removing portions of the organic thin film irradiated with energy rays An opening for providing a connection between can be applied to a method of forming the insulating layer comprising an organic thin film.

尚、上記(1)〜(5)の場合にあっては、ゲート電極、ソース/ドレイン電極、各種の配線、絶縁膜、層間絶縁層、パッシベーション膜等の各種絶縁層(これらを総称して、有機薄膜集積回路構成要素)を構成する有機薄膜として、有機薄膜集積回路構成要素に最適な材料を選択すればよいし、係る有機薄膜に照射すべきエネルギー線も、有機薄膜集積回路構成要素を構成する材料に対して最適なエネルギー線であって下地等に損傷を発生させないエネルギー線を選択すればよい。また、エネルギー線の照射方法や照射条件、有機薄膜の除去の形態も、有機薄膜集積回路構成要素、あるいは、有機薄膜集積回路構成要素を構成する有機薄膜に基づき適宜選択、設定、決定すればよい。   In the above cases (1) to (5), various insulating layers such as gate electrodes, source / drain electrodes, various wirings, insulating films, interlayer insulating layers, and passivation films (collectively, As the organic thin film constituting the organic thin film integrated circuit component), an optimal material may be selected for the organic thin film integrated circuit component, and the energy rays to be irradiated to the organic thin film also constitute the organic thin film integrated circuit component It is only necessary to select an energy beam that is optimal for the material to be used and that does not cause damage to the ground or the like. In addition, the irradiation method and irradiation conditions of the energy beam, and the form of removal of the organic thin film may be appropriately selected, set, and determined based on the organic thin film integrated circuit component or the organic thin film constituting the organic thin film integrated circuit component. .

図1の(A)〜(D)は、実施例1の電界効果型トランジスタの製造方法を説明するための支持体等の模式的な一部断面図である。1A to 1D are schematic partial cross-sectional views of a support and the like for explaining the method for manufacturing the field-effect transistor of Example 1. FIG. 図2の(A)〜(C)は、図1の(D)に引き続き、実施例1の電界効果型トランジスタの製造方法を説明するための支持体等の模式的な一部断面図である。2A to 2C are schematic partial cross-sectional views of a support and the like for explaining the method for manufacturing the field-effect transistor of Example 1 following FIG. 1D. . 図3の(A)〜(B)は、図2の(C)に引き続き、実施例1の電界効果型トランジスタの製造方法を説明するための支持体等の模式的な一部断面図である。3A to 3B are schematic partial cross-sectional views of a support and the like for explaining the method for manufacturing the field-effect transistor of Example 1 following FIG. 2C. . 図4の(A)〜(C)は、実施例2の電界効果型トランジスタの製造方法を説明するための支持体等の模式的な一部断面図である。4A to 4C are schematic partial cross-sectional views of a support and the like for explaining the method for producing the field effect transistor of Example 2. FIG. 図5の(A)〜(C)は、実施例3の電界効果型トランジスタの製造方法を説明するための支持体等の模式的な一部断面図である。5A to 5C are schematic partial cross-sectional views of a support and the like for explaining the method for manufacturing the field-effect transistor of Example 3. FIG. 図6の(A)〜(C)は、実施例4の電界効果型トランジスタの製造方法を説明するための支持体等の模式的な一部断面図である。6A to 6C are schematic partial cross-sectional views of a support and the like for explaining the method for manufacturing the field effect transistor of Example 4. FIG. 図7の(A)〜(C)は、従来の有機電界効果型トランジスタの製造方法の一例の概要を説明するための、基体等の模式的な一部断面図である。FIGS. 7A to 7C are schematic partial cross-sectional views of a substrate and the like for explaining an outline of an example of a conventional method for producing an organic field effect transistor. 図8の(A)〜(C)は、図7の(C)に引き続き、従来の有機電界効果型トランジスタの製造方法の一例の概要を説明するための、基体等の模式的な一部断面図である。FIGS. 8A to 8C are schematic partial cross-sectional views of a substrate and the like for explaining an outline of an example of a conventional method for manufacturing an organic field effect transistor, following FIG. 7C. FIG. 図9の(A)及び(B)は、従来の有機電界効果型トランジスタの製造方法の別の例の概要を説明するための、基体等の模式的な一部断面図である。FIGS. 9A and 9B are schematic partial cross-sectional views of a substrate and the like for explaining the outline of another example of the conventional method of manufacturing an organic field effect transistor.

符号の説明Explanation of symbols

10・・・支持体、11・・・基体、12・・・ゲート電極、13・・・ゲート絶縁膜、14・・・ソース/ドレイン電極、15・・・有機半導体薄膜あるいは有機薄膜、16・・・チャネル形成領域、20・・・絶縁層、21・・・配線、31,32・・・レジスト層、33・・・マスク
DESCRIPTION OF SYMBOLS 10 ... Support body, 11 ... Base | substrate, 12 ... Gate electrode, 13 ... Gate insulating film, 14 ... Source / drain electrode, 15 ... Organic-semiconductor thin film or organic thin film, 16 * ..Channel formation region, 20 ... insulating layer, 21 ... wiring, 31, 32 ... resist layer, 33 ... mask

Claims (10)

有機薄膜集積回路の製造方法であって、
該有機薄膜集積回路を構成する有機薄膜にエネルギー線を照射することで、エネルギー線に照射された該有機薄膜の部分を除去することを特徴とする有機薄膜集積回路の製造方法。
An organic thin film integrated circuit manufacturing method comprising:
A method for producing an organic thin film integrated circuit, comprising: irradiating an organic thin film constituting the organic thin film integrated circuit with an energy beam to remove a portion of the organic thin film irradiated with the energy beam.
(A)基体上にゲート電極を形成する工程、
(B)基体及びゲート電極上にゲート絶縁膜を形成する工程、
(C)ゲート絶縁膜上にソース/ドレイン電極を形成する工程、及び、
(D)全面に有機半導体薄膜を形成した後、有機半導体薄膜にエネルギー線を照射することでエネルギー線に照射された該有機半導体薄膜の部分を除去することによって、ソース/ドレイン電極間のゲート絶縁膜の部分、及び、ソース/ドレイン電極上に有機半導体薄膜を残し、有機半導体薄膜から成るチャネル形成領域を得る工程、
を具備すること特徴とする電界効果型トランジスタの製造方法。
(A) forming a gate electrode on the substrate;
(B) forming a gate insulating film on the substrate and the gate electrode;
(C) forming a source / drain electrode on the gate insulating film; and
(D) After forming an organic semiconductor thin film on the entire surface, the organic semiconductor thin film is irradiated with energy rays to remove the portion of the organic semiconductor thin film irradiated with the energy rays, thereby insulating the gate between the source / drain electrodes. Leaving a portion of the film and the organic semiconductor thin film on the source / drain electrodes to obtain a channel forming region made of the organic semiconductor thin film;
A method of manufacturing a field effect transistor.
前記工程(D)において、有機半導体薄膜に紫外線を照射することで、昇華によって紫外線に照射された該有機半導体薄膜の部分を除去することを特徴とする請求項2に記載の電界効果型トランジスタの製造方法。 3. The field effect transistor according to claim 2, wherein, in the step (D), the portion of the organic semiconductor thin film irradiated with ultraviolet rays is removed by sublimation by irradiating the organic semiconductor thin film with ultraviolet rays. Production method. (A)基体上にゲート電極を形成する工程、
(B)基体及びゲート電極上にゲート絶縁膜を形成する工程、
(C)全面に有機半導体薄膜を形成した後、有機半導体薄膜にエネルギー線を照射することでエネルギー線に照射された該有機半導体薄膜の部分を除去することによって、有機半導体薄膜から成るチャネル形成領域を得る工程、及び、
(D)有機半導体薄膜上にソース/ドレイン電極を形成する工程、
を具備することを特徴とする電界効果型トランジスタの製造方法。
(A) forming a gate electrode on the substrate;
(B) forming a gate insulating film on the substrate and the gate electrode;
(C) After forming the organic semiconductor thin film on the entire surface, irradiating the organic semiconductor thin film with energy rays to remove the portion of the organic semiconductor thin film irradiated with the energy rays, thereby forming a channel forming region comprising the organic semiconductor thin film And obtaining
(D) forming a source / drain electrode on the organic semiconductor thin film;
A method for producing a field effect transistor, comprising:
前記工程(C)において、有機半導体薄膜に紫外線を照射することで、昇華によって紫外線に照射された該有機半導体薄膜の部分を除去することを特徴とする請求項4に記載の電界効果型トランジスタの製造方法。 5. The field effect transistor according to claim 4, wherein, in the step (C), the portion of the organic semiconductor thin film irradiated with ultraviolet rays is removed by sublimation by irradiating the organic semiconductor thin film with ultraviolet rays. Production method. (A)基体上に有機半導体薄膜を形成した後、有機半導体薄膜にエネルギー線を照射することでエネルギー線に照射された該有機半導体薄膜の部分を除去することによって、有機半導体薄膜から成るチャネル形成領域を得る工程、
(B)有機半導体薄膜上にソース/ドレイン電極を形成する工程、
(C)全面にゲート絶縁膜を形成する工程、及び、
(D)ゲート絶縁膜上にゲート電極を形成する工程、
を具備することを特徴とする電界効果型トランジスタの製造方法。
(A) Forming an organic semiconductor thin film on a substrate, and then irradiating the organic semiconductor thin film with energy rays to remove portions of the organic semiconductor thin film irradiated with the energy rays, thereby forming a channel composed of the organic semiconductor thin film. Obtaining a region;
(B) forming a source / drain electrode on the organic semiconductor thin film;
(C) forming a gate insulating film on the entire surface; and
(D) forming a gate electrode on the gate insulating film;
A method for producing a field effect transistor, comprising:
前記工程(A)において、有機半導体薄膜に紫外線を照射することで、昇華によって紫外線に照射された該有機半導体薄膜の部分を除去することを特徴とする請求項6に記載の電界効果型トランジスタの製造方法。 7. The field effect transistor according to claim 6, wherein, in the step (A), the portion of the organic semiconductor thin film irradiated with ultraviolet rays is removed by sublimation by irradiating the organic semiconductor thin film with ultraviolet rays. Production method. (A)基体上にソース/ドレイン電極を形成する工程、
(B)全面に有機半導体薄膜を形成した後、有機半導体薄膜にエネルギー線を照射することでエネルギー線に照射された該有機半導体薄膜の部分を除去することによって、有機半導体薄膜から成るチャネル形成領域を得る工程、
(C)全面にゲート絶縁膜を形成する工程、及び、
(D)ゲート絶縁膜上にゲート電極を形成する工程、
を具備することを特徴とする電界効果型トランジスタの製造方法。
(A) forming source / drain electrodes on the substrate;
(B) After forming the organic semiconductor thin film on the entire surface, irradiating the organic semiconductor thin film with energy rays to remove the portion of the organic semiconductor thin film irradiated with the energy rays, thereby forming a channel forming region made of the organic semiconductor thin film Obtaining a step,
(C) forming a gate insulating film on the entire surface; and
(D) forming a gate electrode on the gate insulating film;
A method for producing a field effect transistor, comprising:
前記工程(B)において、有機半導体薄膜に紫外線を照射することで、昇華によって紫外線に照射された該有機半導体薄膜の部分を除去することを特徴とする請求項8に記載の電界効果型トランジスタの製造方法。 9. The field effect transistor according to claim 8, wherein in the step (B), the portion of the organic semiconductor thin film irradiated with the ultraviolet rays is removed by sublimation by irradiating the organic semiconductor thin film with ultraviolet rays. Production method. 前記有機半導体薄膜はペンタセンから成ることを特徴とする請求項2乃至請求項9のいずれか1項に記載の電界効果型トランジスタの製造方法。
10. The method of manufacturing a field effect transistor according to claim 2, wherein the organic semiconductor thin film is made of pentacene.
JP2003412154A 2003-12-10 2003-12-10 Manufacturing method of organic thin film integrated circuit and manufacturing method of field effect transistor Expired - Fee Related JP4779296B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003412154A JP4779296B2 (en) 2003-12-10 2003-12-10 Manufacturing method of organic thin film integrated circuit and manufacturing method of field effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003412154A JP4779296B2 (en) 2003-12-10 2003-12-10 Manufacturing method of organic thin film integrated circuit and manufacturing method of field effect transistor

Publications (2)

Publication Number Publication Date
JP2005175157A true JP2005175157A (en) 2005-06-30
JP4779296B2 JP4779296B2 (en) 2011-09-28

Family

ID=34732689

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003412154A Expired - Fee Related JP4779296B2 (en) 2003-12-10 2003-12-10 Manufacturing method of organic thin film integrated circuit and manufacturing method of field effect transistor

Country Status (1)

Country Link
JP (1) JP4779296B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007243133A (en) * 2006-02-10 2007-09-20 Konica Minolta Holdings Inc Thin-film transistor and method of manufacturing the same
JP2008244262A (en) * 2007-03-28 2008-10-09 Dainippon Printing Co Ltd Method for manufacturing organic semiconductor element
JP2010212343A (en) * 2009-03-09 2010-09-24 Konica Minolta Holdings Inc Method of manufacturing thin film transistor array, and thin film transistor array
JP2011077470A (en) * 2009-10-02 2011-04-14 Sony Corp Method for manufacturing semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0818125A (en) * 1994-06-28 1996-01-19 Hitachi Ltd Field-effect transistor, manufacture thereof and liquid crystal display device using transistor thereof
JP2002229041A (en) * 2001-02-06 2002-08-14 Sony Corp Method for manufacturing liquid crystal display device, and liquid crystal display device
JP2003347624A (en) * 2002-05-27 2003-12-05 Konica Minolta Holdings Inc Method of refining organic semiconductor material, organic semiconductor material obtained by this refining method, and semiconductor device using the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0818125A (en) * 1994-06-28 1996-01-19 Hitachi Ltd Field-effect transistor, manufacture thereof and liquid crystal display device using transistor thereof
JP2002229041A (en) * 2001-02-06 2002-08-14 Sony Corp Method for manufacturing liquid crystal display device, and liquid crystal display device
JP2003347624A (en) * 2002-05-27 2003-12-05 Konica Minolta Holdings Inc Method of refining organic semiconductor material, organic semiconductor material obtained by this refining method, and semiconductor device using the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007243133A (en) * 2006-02-10 2007-09-20 Konica Minolta Holdings Inc Thin-film transistor and method of manufacturing the same
US7776666B2 (en) * 2006-02-10 2010-08-17 Konica Minolta Holdings, Inc. Thin film transistor and method of manufacturing thin film transistor
JP2008244262A (en) * 2007-03-28 2008-10-09 Dainippon Printing Co Ltd Method for manufacturing organic semiconductor element
JP2010212343A (en) * 2009-03-09 2010-09-24 Konica Minolta Holdings Inc Method of manufacturing thin film transistor array, and thin film transistor array
JP2011077470A (en) * 2009-10-02 2011-04-14 Sony Corp Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
JP4779296B2 (en) 2011-09-28

Similar Documents

Publication Publication Date Title
KR100972920B1 (en) Laser ablation method for fabricating high performance organic device
US8987808B2 (en) Thin film transistor with accurately aligned electrode patterns and electronic device(s) that include same
JP5438273B2 (en) Electronic device array
EP1944775B1 (en) Production of electronic devices
US7615483B2 (en) Printed metal mask for UV, e-beam, ion-beam and X-ray patterning
JP4951878B2 (en) Method for manufacturing field effect transistor
KR100803426B1 (en) Substrate and process for producing the same
EP2166543B1 (en) Production of electronic devices
KR20040068572A (en) Method for defining a source and a drain and a gap inbetween
US20080296562A1 (en) Methods and apparatus for fabricating carbon nanotubes and carbon nanotube devices
JP4779296B2 (en) Manufacturing method of organic thin film integrated circuit and manufacturing method of field effect transistor
US8153512B2 (en) Patterning techniques
JP2005093633A (en) Field effect transistor
US20110294296A1 (en) Using edges of self-assembled monolayers to form narrow features
US20080153285A1 (en) Patterning Metal Layers
JP2006114581A (en) Organic field effect transistor and manufacturing method therefor
US20080230771A1 (en) Thin film transistor and method for manufacturing the same
JP2013045836A (en) Semiconductor device, manufacturing method of the same, image display device and substrate constituting image display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100427

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100623

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110607

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110620

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140715

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140715

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees