JP2005172733A

JP2005172733A - 半導体素子の検査装置及び検査方法

Info

Publication number: JP2005172733A
Application number: JP2003416212A
Authority: JP
Inventors: Hiroyuki Ichikawa; 浩幸市川; Masanori Tokunaga; 政則徳永; Eiji Arakawa; 英詞荒川; Akio Tazaki; 秋生田崎
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2003-12-15
Filing date: 2003-12-15
Publication date: 2005-06-30

Abstract

【課題】被測定物である半導体素子の外部リードと測定回路基板のダメージを防止し、半導体素子と測定回路基板の長期間安定した電気的接触性を維持すること。
【解決手段】被測定用半導体素子１の位置規制ガイド３と、半導体素子の外部リード１ａに整合した異方性導電金属を埋設した電極を持つ導電ゴムマット５と、被測定用半導体素子１の電気的測定を行なう測定回路基板２と、被測定用半導体素子１を上方より下方へ押圧する半導体素子押圧装置４を備え、前記押圧手段で被測定用半導体素子１を下方へ押圧したとき、導電ゴムマット５が、半導体素子の外部リード１ａと測定回路基板２に挟持された状態で、半導体素子の外部リード１ａと測定回路基板上の電極２ａが電気的に接触されて、かつ、緩衝材の役割を担い、半導体素子の外部リード１ａと測定回路基板２のダメージを抑えて、長期間安定した電気的接触性を維持し、検査を実行できる。
【選択図】図１

Description

本発明は、被測定物である半導体素子の外部リードと測定回路基板上の電極の間に、導電ゴムマットを介在接触させて、半導体素子の電気的測定を行なう半導体素子の検査装置及び検査方法に関するものである。

従来、この種の半導体素子の検査装置は、被測定物である半導体素子の上方より下方へ半導体素子押圧装置により半導体素子を押圧することで、半導体素子の各外部リードと測定回路基板上の各電極とを直に接触させて、半導体素子の電気的測定を実施していた。

以下に従来の半導体素子の検査装置及び検査方法について図３を参照して説明する。

図３は従来の半導体素子の検査装置の全体図を示すものである。図３において、１は被測定用半導体素子、１ａは被測定用半導体素子の外部リード、２は測定回路基板、２ａは測定回路基板上の電極、３は被測定用半導体素子の外部リード１ａと測定回路基板上の電極２ａの整合をとる位置規制ガイド、４は被測定用半導体素子の外部リード１ａを測定回路基板上の電極２ａに接触させる半導体素子押圧装置である。

以上のように構成された半導体素子の検査装置を用いた、半導体素子の検査方法について説明する。

まず、図３において、位置規制ガイド３によって位置決めされた被測定用半導体素子１に、半導体素子押圧装置４の押圧動作により、被測定用半導体素子の外部リード１ａが測定回路基板上の電極２ａに直に接触される。このとき、被測定用半導体素子の外部リード１ａと測定回路基板上の電極２ａは電気的に導通され、電気信号の授受が被測定用半導体素子１と測定回路基板２との間で可能となる。これにより、被測定用半導体素子１の電気的検査が実現できる。

しかしながら、前記従来の構成では、被測定用半導体素子１を複数回の着脱を行なうとき、被測定用半導体素子の外部リード１ａと測定回路基板上の電極２ａが直に接触する構成のため、被測定用半導体素子の外部リード１ａと測定回路基板上の電極２ａが金属材料同士でできていることで起こる被測定用半導体素子の外部リード１ａのキズの発生、金属同士の摩擦によって起こる測定回路基板上の電極２ａの磨耗劣化で接触性が悪化するという欠点を有していた。さらに、測定回路基板上の電極２ａが磨耗することで発生する金属屑が、被測定用半導体素子１の隣接する外部リード１ａ同士をショートさせるため、正確な測定を実現するために、測定回路基板上の電極２ａ周りの頻繁な清掃が必要になったり、測定回路基板上の電極２ａの測定回路基板２からの剥離や消滅が起きたときには、測定回路基板２自体の交換をしなければならないという課題を有していた。

本発明は、前記従来の課題を解決するもので、被測定用半導体素子の外部リード１ａのキズの防止や、被測定用半導体素子１と測定回路基板２の長期間安定した電気的接触性を維持することのできる半導体素子の検査装置及び検査方法を提供することを目的とする。

前記従来の課題を解決するために、本発明の半導体素子の検査装置は、被測定物である半導体素子の位置を規制するガイドと、前記半導体素子の下方に前記半導体素子の外部リードに整合した異方性導電金属を埋設した電極を持つ導電ゴムマットと、前記半導体素子の電気的測定を行なうための測定回路基板と、前記半導体素子を上方より下方へ押圧する押圧手段を備え、前記押圧手段により、前記半導体素子を下方へ押圧したとき、前記導電ゴムマットが前記半導体素子の外部リードと前記測定回路基板に挟持された状態で、前記半導体素子の外部リードと前記測定回路基板上の電極が電気的に接触されるように構成したものである。

本構成によって、被測定物である半導体素子の上方より下方へ半導体素子を押圧したとき、半導体素子の外部リードと測定回路基板上の電極の間にある導電ゴムマットが緩衝材の役割を果たすことになるので、測定回路基板上の電極の劣化が少なく、長期間安定した被測定用半導体素子と測定回路基板の電気的接触性を維持することを実現できる。

以上のように本発明によれば、被測定用半導体素子と測定回路基板の間に導電ゴムマットを挟持しているので、長期間安定した電気的接触性を維持することのできる優れた半導体素子の検査装置及び検査方法を実現できる。

以下本発明の実施の形態について、図面を参照しながら説明する。

図１は本発明の実施の形態における半導体素子の検査装置の全体図を示すものである。図１において、１は被測定用半導体素子、１ａは被測定用半導体素子の外部リード、２は測定回路基板、２ａは測定回路基板上の電極、３は被測定用半導体素子の外部リード１ａと測定回路基板上の電極２ａの整合をとる位置規制ガイド、４は被測定用半導体素子の外部リード１ａを測定回路基板上の電極２ａに接触させる半導体素子押圧装置であり、これらは図３に示す従来例の構成と同じである。５は導電ゴムマット、５ａは導電ゴムマットに埋設されている電極、６は導電ゴムマット５を測定回路基板２に固着させる導電ゴムマットの固定穴、７は受能動電子部品実装エリアである。

図２は本発明の実施の形態における半導体素子の検査装置のコンタクト部分の上面図を示すものである。図２において、１〜７は前記図１と同じである。特に、導電ゴムマットの固定穴６は、受能動電子部品実装エリア７を確保するために、導電ゴムマット５の対角上遠方に引き出した２ヶ所に設けてある。

以上のように構成された本発明の実施の形態における半導体素子の検査装置を用いた、半導体素子の検査方法について説明する。

まず、図１において、位置規制ガイド３によって位置決めされた被測定用半導体素子１に、半導体素子押圧装置４の押圧動作により、被測定用半導体素子１の外部リード１ａが測定回路基板上の電極２ａに、導電ゴムマット５を介し、導電ゴムマット５に埋設されている電極５ａを介在して接触される。このとき、被測定用半導体素子１の外部リード１ａと測定回路基板上の電極２ａは電気的に導通され、電気信号の授受が被測定用半導体素子１と測定回路基板２との間で可能となる。これにより、被測定用半導体素子１の電気的検査が実現できる。

また、図２において、導電ゴムマットの固定穴６を設けることで、導電ゴムマット５と測定回路基板２の着脱固着が容易にできる。

かかる構成によれば、導電ゴムマット５が緩衝材の役割を担うことで、被測定用半導体素子の外部リード１ａのキズの防止と測定回路基板上の電極２ａの磨耗を防止することができ、さらに、従来例で被測定用半導体素子の外部リード１ａと測定回路基板上の電極２ａを直に接触させることで生ずる金属同士の摩擦によって発生する金属屑を抑えることができ、金属屑による被測定用半導体素子１の隣接する外部リード１ａ同士をショートさせることがなくなり、測定回路基板上の電極２ａ周りの頻繁な清掃も必要なくなり、測定回路基板上の電極２ａの測定回路基板２からの剥離や消滅もなくなり、被測定用半導体素子１と測定回路基板２の長期間安定した電気的接触性を維持することができる。また、被測定用半導体素子の外部リード１ａと導電ゴムマット５に埋設されている電極５ａの摩擦による導電ゴムマット５の劣化時にも、導電ゴムマットの固定穴６を設けて導電ゴムマット５と測定回路基板２の着脱固着が容易にできる構成とすることで、測定回路基板２の交換をすることなしに、導電ゴムマット５を交換するだけで、メインテナンスが容易となる。さらに、導電ゴムマットの固定穴６を導電ゴムマット５の対角上遠方に引き出した２ヶ所に設ける構成とすることで、受能動電子部品実装エリア７を確保でき、かつ、導電ゴムマットの固定穴６を含めた大きさの四角形状の導電ゴムマットを使用したときと比較して、導電ゴムマット５の面積を小さくすることができ、材料費用の削減と、受能動電子部品実装エリア７に被測定用半導体素子の外部リード１ａの近接で、測定回路基板上の電極２ａにチップ型の受能動電子部品の取り付けが可能となり、導電路の持つ不要インピーダンス、発振や波形の歪等の測定精度低下要因を除去することができる。

なお、本発明の実施の形態においては、被測定用半導体素子をインリード型パッケージを用いて説明したが、アウトリード型パッケージを用いても効果が同じであることは言うまでもない。

本発明の実施の形態における半導体素子の検査装置の全体図本発明の実施の形態における半導体素子の検査装置のコンタクト部分の上面図従来例の実施の形態における半導体素子の検査装置の全体図

符号の説明

１被測定用半導体素子
１ａ被測定用半導体素子の外部リード
２測定回路基板
２ａ測定回路基板上の電極
３位置規制ガイド
４半導体素子押圧装置
５導電ゴムマット
５ａ導電ゴムマットに埋設されている電極
６導電ゴムマットの固定穴
７受能動電子部品実装エリア

Claims

半導体素子の電気的測定を行なう検査装置において、被測定物である半導体素子の位置を規制するガイドと、前記半導体素子の下方に前記半導体素子の外部リードに整合した異方性導電金属を埋設した電極を持つシリコンゴムマット（以下導電ゴムマットと記す）と、前記半導体素子の電気的測定を行なうための受能動電子部品を搭載し前記半導体素子の外部リードに整合した電極を形成した測定回路基板（以下測定回路基板と記す）と、前記半導体素子を上方より下方へ押圧する押圧手段を備え、前記押圧手段により、前記半導体素子を下方へ押圧したとき、前記導電ゴムマットが前記半導体素子の外部リードと前記測定回路基板に挟持された状態で、前記半導体素子の外部リードと前記測定回路基板上の電極が電気的に接触されるように構成した半導体素子の検査装置。
請求項１に記載の前記導電ゴムマットを、請求項１に記載の前記測定回路基板に固着するとき、四角形状の前記導電ゴムマットの対角上遠方に引き出した２ヶ所に固定穴を備え、前記固定穴を固定することで前記導電ゴムマットを前記測定回路基板に固着させるように構成した半導体素子の検査装置。
被測定物である半導体素子の位置を規制するガイドと、前記半導体素子の下方に前記半導体素子の外部リードに整合した異方性導電金属を埋設した電極を持つ請求項１に記載の前記導電ゴムマットと、前記半導体素子の電気的測定を行なうための請求項１に記載の前記測定回路基板と、前記半導体素子を上方より下方へ押圧する請求項１に記載の前記押圧手段を備え、前記押圧手段により、前記半導体素子を下方へ押圧したとき、前記導電ゴムマットが前記半導体素子の外部リードと前記測定回路基板に挟持された状態で、前記半導体素子の外部リードと前記測定回路基板上の電極が電気的に接触されて前記半導体素子の測定を行なうようにした半導体素子の検査方法。