JP2005158787A - Manufacturing method for semiconductor device - Google Patents

Manufacturing method for semiconductor device Download PDF

Info

Publication number
JP2005158787A
JP2005158787A JP2003390690A JP2003390690A JP2005158787A JP 2005158787 A JP2005158787 A JP 2005158787A JP 2003390690 A JP2003390690 A JP 2003390690A JP 2003390690 A JP2003390690 A JP 2003390690A JP 2005158787 A JP2005158787 A JP 2005158787A
Authority
JP
Japan
Prior art keywords
layer
semiconductor element
substrate
semiconductor
intermediate layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003390690A
Other languages
Japanese (ja)
Inventor
Takaaki Akoin
高明 安居院
Tatsuya Takamoto
達也 高本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2003390690A priority Critical patent/JP2005158787A/en
Publication of JP2005158787A publication Critical patent/JP2005158787A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To improve a throughput of manufacturing devices by increasing the number of manufacture of semiconductor devices manufactured per one substrate used for the epitaxial growth of the compound semiconductor devices. <P>SOLUTION: A manufacturing method for a semiconductor device has a step for forming a first intermediate layer 2 for isolating the semiconductor substrate 1 and a semiconductor device layer 3 on the semiconductor substrate 1, and the step for forming the semiconductor device layer 3 epitaxial-growing a semiconductor structure on the layer 2. The manufacturing method further has the step for forming a second intermediate layer 4 for isolating the layer 3 and the semiconductor device layer 5 on the layer 3, and the step for forming the layer 5 epitaxial-growing the semiconductor structure on the layer 4. The manufacturing method further has the step for carrying out the step for forming the layer 4, the step for forming the layer 5 on the layer 4 at least once or more, and the step for isolating the layer 3 and the layer 5 through the layer 4 for isolating a plurality of the semiconductor devices. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、エピタキシャル成長された半導体素子を薄膜化する技術において、スループットの向上、コスト低減となる製造方法に関するもので、特に、キャリアの流れが縦方向で動作する発光素子、受光素子および太陽電池を低コスト化するための薄膜半導体素子製造方法に関する。   The present invention relates to a manufacturing method that improves throughput and reduces cost in a technique for thinning an epitaxially grown semiconductor device, and particularly relates to a light emitting device, a light receiving device, and a solar cell in which carrier flow operates in a vertical direction. The present invention relates to a method for manufacturing a thin film semiconductor device for cost reduction.

太陽電池のようにエピタキシャル膜を大量に必要とする素子の場合、材料コストや素子作製時間が可能な限り小さいことが要求される。このうち、材料コストにおいては、基板のコスト割合が大きいので、素子形成後に基板を薄くしたり、素子から基板を剥離して再利用するなどの手法により、材料コストを低減させるような開発が行なわれている。その中で、最もコスト低減に繋がる方法は基板を素子から剥離して再利用する手法である。   In the case of an element that requires a large amount of an epitaxial film such as a solar cell, the material cost and the element manufacturing time are required to be as small as possible. Of these, the cost of the substrate is large in terms of material cost. Therefore, development is made to reduce the material cost by methods such as thinning the substrate after element formation or peeling the substrate from the element and reusing it. It is. Among them, the method that leads to the most cost reduction is a method of separating the substrate from the element and reusing it.

具体的には、下記非特許文献1に記載されているように、基板上に中間層と素子とを1つ形成し、中間層を溶かせて素子を剥離させる技術がある。しかし、この方法では、剥離後の基板を再利用する場合、基板表面をラッピングや、エッチングなどで洗浄化し、その基板を再利用して中間層と素子とを成長させることを繰り返す必要がある。したがって、この手法では、中間層および素子を1回成長させるのに、1回の基板表面処理を行う必要がある。   Specifically, as described in Non-Patent Document 1 below, there is a technique in which one intermediate layer and an element are formed on a substrate, and the intermediate layer is melted to peel the element. However, in this method, when the substrate after peeling is reused, it is necessary to repeat the steps of cleaning the surface of the substrate by lapping, etching, or the like, and reusing the substrate to grow the intermediate layer and the element. Therefore, in this method, in order to grow the intermediate layer and the element once, it is necessary to perform one substrate surface treatment.

また、エピタキシャル成長で素子を作製する場合、従来は、1回の素子成長に基板成長温度までの昇温、降温、および基板の搬出などの工程を必ず1回必要としている。このように中間層および素子を1回成長させるのに、1回の基板表面処理を必要としたり、1回の素子成長に昇温等の工程を必要とすると、半導体素子を作製するのに多大な時間を要し、素子1つあたりのコストが非常に高価になってしまう。
「High rate epitaxial lift−off of InGaP films from GaAs substrate」,J.J.Schermer,et al,Appl.Phys.Lett.Vol76,No.15,2131頁。
Further, when an element is manufactured by epitaxial growth, conventionally, a process such as a temperature rise to a substrate growth temperature, a temperature drop, and a substrate unloading are always required for one element growth. As described above, in order to grow the intermediate layer and the element once, if one surface treatment of the substrate is required or a step such as a temperature rise is required for the single element growth, it is very difficult to manufacture a semiconductor element. It takes a long time, and the cost per element becomes very expensive.
“High rate epitaxial lift-off of InGaP films from GaAs substrate”, J. MoI. J. et al. Schermer, et al, Appl. Phys. Lett. Vol. 15, page 2131.

本発明は、化合物半導体素子のエピタキシャル成長に用いる基板1つあたりに製造可能な半導体素子製造数を増加させて、素子を製造するスループットを向上させる方法、また、基板上に成長された複数の半導体素子を薄膜化する方法を提供する。具体的には、素子を成長する毎に必要とされる基板表面のラッピングやエッチングなどの清浄、それに起因する基板の再利用回数の制限によるコストの増加、ならびに素子を成長するのに必要とされる工程である基板成長温度までの昇温、降温および基板の搬入搬出の工程の高効率化を図るものである。   The present invention relates to a method of increasing the number of semiconductor elements that can be manufactured per substrate used for epitaxial growth of compound semiconductor elements to improve the throughput of manufacturing the elements, and a plurality of semiconductor elements grown on the substrate A method of thinning the film is provided. Specifically, it is necessary to clean the substrate surface, such as lapping and etching, which is required every time the device is grown, and to increase costs by limiting the number of times the substrate can be reused, and to grow the device. It is intended to increase the efficiency of the steps of raising and lowering the temperature to the substrate growth temperature and carrying the substrate in and out.

本発明の半導体素子の製造方法によれば、半導体基板上に、該半導体基板と半導体素子層とを分離するための第一中間層を形成する工程と、該第一中間層上に、半導体構造をエピタキシャル成長させて形成された半導体素子層を形成する工程と、該半導体素子層の上に、半導体素子層と半導体素子層を分離するための第二中間層を形成する工程と、該第二中間層上に、半導体構造をエピタキシャル成長させて形成された半導体素子層を形成する工程と、前記第二中間層を形成する工程および前記第二中間層上に半導体素子層を形成する工程を少なくとも1回以上実行する工程と、前記半導体素子と半導体素子とを分離するための第二中間層を介して半導体素子層と半導体素子層とを分離する工程と、を包含する。   According to the method for manufacturing a semiconductor element of the present invention, a step of forming a first intermediate layer for separating the semiconductor substrate and the semiconductor element layer on a semiconductor substrate, and a semiconductor structure on the first intermediate layer. Forming a semiconductor element layer formed by epitaxially growing the semiconductor element, forming a second intermediate layer on the semiconductor element layer for separating the semiconductor element layer and the semiconductor element layer, and the second intermediate Forming a semiconductor element layer formed by epitaxially growing a semiconductor structure on the layer; forming the second intermediate layer; and forming the semiconductor element layer on the second intermediate layer at least once. And a step of separating the semiconductor element layer and the semiconductor element layer through a second intermediate layer for separating the semiconductor element and the semiconductor element.

好ましくは、半導体素子が、化合物半導体素子であるかまたは太陽電池である。   Preferably, the semiconductor element is a compound semiconductor element or a solar cell.

好ましくは、中間層のエッチングに基板を侵食しないエッチング液を用いることで、基板を支持基板として使用して、エピタキシャル表面方向の素子から剥がすか、または、中間層のエッチングに基板を侵食するエッチング液を用いて基板を侵食させ、エピタキシャル表面に支持基板を張り合わせ、基板方向の素子から剥がす。   Preferably, an etching solution that does not erode the substrate is used for etching the intermediate layer, so that the substrate is used as a supporting substrate and is peeled off from the element in the epitaxial surface direction, or an etching solution that erodes the substrate for etching the intermediate layer. Is used to erode the substrate, attach the supporting substrate to the epitaxial surface, and peel the substrate from the device.

好ましくは、上記中間層のエッチングに使用するエッチング液で侵食しないバリア層を中間層と接する層に形成する。   Preferably, a barrier layer that does not erode with the etching solution used for etching the intermediate layer is formed in a layer in contact with the intermediate layer.

本発明の半導体素子の製造方法によれば、基板1つあたりに製造可能な半導体素子を増加することができるので、素子を成長する毎に必要とされる基板表面のラッピングやエッチングなどの清浄の回数を減少することができ時間的効率が上昇する。また、上記基板の処理に起因する基板の再利用回数の制限によるコストの増加を抑えることができ、さらに、素子を成長するのに必要とされる工程である基板成長温度までの昇温、降温および基板の搬入搬出の工程も高効率化することができる。   According to the method for manufacturing a semiconductor device of the present invention, the number of semiconductor devices that can be manufactured per substrate can be increased. Therefore, cleaning of the substrate surface, such as lapping and etching, required for each device growth is possible. The number of times can be reduced and the time efficiency is increased. In addition, it is possible to suppress an increase in cost due to the limitation on the number of times the substrate is reused due to the processing of the substrate. In addition, the process of carrying in / out the substrate can be made highly efficient.

本発明の半導体素子の製造方法は、半導体基板上に、該半導体基板と半導体素子層とを分離するための第一中間層を形成する工程と、該第一中間層上に、半導体構造をエピタキシャル成長させて形成された半導体素子層を形成する工程と、該半導体素子層の上に、半導体素子層と半導体素子層を分離するための第二中間層を形成する工程と、該第二中間層上に、半導体構造をエピタキシャル成長させて形成された半導体素子層を形成する工程と、前記第二中間層を形成する工程および前記第二中間層上に半導体素子層を形成する工程を少なくとも1回以上実行する工程と、前記半導体素子と半導体素子とを分離するための第二中間層を介して半導体素子層と半導体素子層とを分離する工程と、を包含する。ここで、半導体素子とは、化合物半導体素子を含み、具体的には、太陽電池(GaAs太陽電池、InGaAs太陽電池、InGaP太陽電池、AlInGaP太陽電池、InGaNAs太陽電池等の単一または複数の太陽電池をトンネル接合で繋げた多接合太陽電池)などが挙げられる。また、本発明において、第一中間層とは、半導体基板と半導体素子層とを分離するための中間層をいい、第二中間層とは、半導体素子層と半導体素子層とを分離するための中間層をいう。また、半導体基板および中間層は、製造する半導体素子に応じて、その材料を適宜選択することができる。   A method of manufacturing a semiconductor device of the present invention includes a step of forming a first intermediate layer for separating a semiconductor substrate and a semiconductor device layer on a semiconductor substrate, and epitaxially growing a semiconductor structure on the first intermediate layer. Forming a semiconductor element layer formed thereon, forming a second intermediate layer for separating the semiconductor element layer and the semiconductor element layer on the semiconductor element layer, and on the second intermediate layer In addition, a step of forming a semiconductor element layer formed by epitaxially growing a semiconductor structure, a step of forming the second intermediate layer, and a step of forming a semiconductor element layer on the second intermediate layer are executed at least once. And a step of separating the semiconductor element layer and the semiconductor element layer through a second intermediate layer for separating the semiconductor element and the semiconductor element. Here, the semiconductor element includes a compound semiconductor element, specifically, a single or plural solar cells such as a solar cell (GaAs solar cell, InGaAs solar cell, InGaP solar cell, AlInGaP solar cell, InGaNAs solar cell). Multi-junction solar cells connected by tunnel junctions). In the present invention, the first intermediate layer is an intermediate layer for separating the semiconductor substrate and the semiconductor element layer, and the second intermediate layer is for separating the semiconductor element layer and the semiconductor element layer. Refers to the middle layer. The materials for the semiconductor substrate and the intermediate layer can be appropriately selected according to the semiconductor element to be manufactured.

図1は、本発明の半導体素子の製造方法において、半導体基板上に半導体素子が2つ形成された構造の断面図を表わす。図1において、半導体基板1上に、当該半導体基板1と半導体素子層3とを分離するための第一中間層2が形成され、当該第一中間層2上に半導体素子層3が形成され、当該半導体素子層3上に、半導体素子と半導体素子とを分離するための第二中間層5が形成された構造である。上記第一および第二中間層ならびに半導体素子層3は、当該分野で公知の方法を用いて形成することができ、具体的には、エピタキシャル成長法であるMOCVD法、MBE法などを用いることができる。   FIG. 1 shows a cross-sectional view of a structure in which two semiconductor elements are formed on a semiconductor substrate in the method for manufacturing a semiconductor element of the present invention. In FIG. 1, a first intermediate layer 2 for separating the semiconductor substrate 1 and the semiconductor element layer 3 is formed on the semiconductor substrate 1, and the semiconductor element layer 3 is formed on the first intermediate layer 2. The second intermediate layer 5 for separating the semiconductor element and the semiconductor element is formed on the semiconductor element layer 3. The first and second intermediate layers and the semiconductor element layer 3 can be formed using a method known in the art, and specifically, an epitaxial growth method such as MOCVD method, MBE method, or the like can be used. .

図1の構造において、必要に応じて側面部分をワックスなどで覆い、第二中間層4をエッチングして、半導体素子層5を剥離することができる。次いで、第一中間層2をエッチングして、半導体基板1と半導体素子層3とを分離することができる。   In the structure of FIG. 1, the semiconductor element layer 5 can be peeled off by covering the side surface portion with wax or the like, etching the second intermediate layer 4 as necessary. Next, the first intermediate layer 2 can be etched to separate the semiconductor substrate 1 and the semiconductor element layer 3.

本発明において、第二中間層およびその上に形成された半導体素子層は、半導体基板の上に少なくとも1つ以上形成することができる。このように1つ以上形成することで、半導体素子層を剥離中に、他の半導体素子層を成長させることができ、製造時間効率が大幅に向上し、また、半導体基板1枚あたりの製造可能な半導体素子層の数が上昇し、半導体基板1枚あたりの半導体素子の製造効率は大幅に向上する。   In the present invention, at least one or more of the second intermediate layer and the semiconductor element layer formed thereon can be formed on the semiconductor substrate. By forming one or more in this way, other semiconductor element layers can be grown while the semiconductor element layer is being peeled off, the manufacturing time efficiency is greatly improved, and the manufacturing per semiconductor substrate is possible. As the number of semiconductor element layers increases, the manufacturing efficiency of semiconductor elements per semiconductor substrate is greatly improved.

以下、本発明を、半導体素子の例として太陽電池を例にとって具体的に説明するが、これに限定されるわけではない。   Hereinafter, the present invention will be specifically described by taking a solar cell as an example of a semiconductor element, but is not limited thereto.

図2は、2層に形成された太陽電池素子の断面図である。図2において、GaAs材料を用いた半導体基板21上に、AlAs材料を用いて第一中間層22形成し、当該第一中間層22上に半導体素子層としてInGaP材料を用いた太陽電池23を逆に形成する。さらに、当該太陽電池23上に、AlAs材料を用いた第二中間層24を形成し、当該第二中間層24上に半導体素子層としてInGaP材料を用いた太陽電池25を形成する。太陽電池23および25の構成は、n−GaAs層6,11の上にn−AlInP層7,12がそれぞれ形成され、当該n−AlInP層7,12上にn−InGaP層8,13がそれぞれ形成され、当該n−InGaP層8,13上にp−InGaP層9,14がそれぞれ形成され、当該p−InGaP層9,14上にp+−InGaP層10,15がそれぞれ形成された構造である。   FIG. 2 is a cross-sectional view of a solar cell element formed in two layers. In FIG. 2, a first intermediate layer 22 is formed using an AlAs material on a semiconductor substrate 21 using a GaAs material, and a solar cell 23 using an InGaP material as a semiconductor element layer is reversed on the first intermediate layer 22. To form. Further, a second intermediate layer 24 using an AlAs material is formed on the solar cell 23, and a solar cell 25 using an InGaP material as a semiconductor element layer is formed on the second intermediate layer 24. The solar cells 23 and 25 are configured such that n-AlInP layers 7 and 12 are formed on n-GaAs layers 6 and 11, respectively, and n-InGaP layers 8 and 13 are formed on the n-AlInP layers 7 and 12, respectively. The p-InGaP layers 9 and 14 are formed on the n-InGaP layers 8 and 13, respectively, and the p + -InGaP layers 10 and 15 are formed on the p-InGaP layers 9 and 14, respectively. .

上記太陽電池を形成するに際して、エピタキシャル成長する際には有機金属気相成長(MOCVD)法を用い、成長温度は700℃とすることができる。GaAs層6,11の成長には、原料としてトリメチルガリウム(TMG)とアルシン(AsH)を用いることができる。InGaP層8,9,13,14の成長には、原料としてトリメチルインジウム(TMI)、TMGおよびホスフィン(PH)を用いることができる。AlInP層7,12の成長には、原料としてトリメチルアルミニウム(TMA)、TMIおよびPHを用いることができる。第一および第二中間層22,24の成長には、原料としてTMAとAsHとを用いることができる。GaAs、InGaPおよびAlInP層のすべての成長において、n型層形成のための不純物としては、SiH(モノシラン)を用い、p型層形成のための不純物としてDEZnを用いることができる。 When forming the solar cell, the epitaxial growth can be performed using a metal organic chemical vapor deposition (MOCVD) method, and the growth temperature can be set to 700 ° C. For the growth of the GaAs layers 6 and 11, trimethyl gallium (TMG) and arsine (AsH 3 ) can be used as raw materials. For the growth of the InGaP layers 8, 9, 13, and 14, trimethylindium (TMI), TMG, and phosphine (PH 3 ) can be used as raw materials. The growth of the AlInP layer 7, 12, trimethyl aluminum as a raw material (TMA), can be used TMI and PH 3. For the growth of the first and second intermediate layers 22 and 24, TMA and AsH 3 can be used as raw materials. In all the growth of GaAs, InGaP and AlInP layers, SiH 4 (monosilane) can be used as an impurity for forming an n-type layer, and DEZn can be used as an impurity for forming a p-type layer.

図2のように形成したエピタキシャル膜の側面部分をワックス18で覆い、フォトリソグラフィー法により所定のパターンを形成した後、上部太陽電池25のGaAs層11をアルカリ溶液を用いてエッチングし、InGaP層13〜15およびAlInP層12を酸溶液でエッチングして、第二中間層24の面を露出させる。当該ワックスとしては、アピエゾンワックスを用いることができる。   The side surface portion of the epitaxial film formed as shown in FIG. 2 is covered with wax 18 and a predetermined pattern is formed by photolithography. Then, the GaAs layer 11 of the upper solar cell 25 is etched using an alkaline solution, and the InGaP layer 13 is etched. ˜15 and the AlInP layer 12 are etched with an acid solution to expose the surface of the second intermediate layer 24. As the wax, Apiezon wax can be used.

次いで、半導体素子25としての上部InGaP太陽電池に裏面電極16を形成し、ワックスで支持基板17を張り合わせて図3の構造のようにすることができる。図3は、上部太陽電池に支持基板が取りつけられた太陽電池素子の断面図である。   Next, the back electrode 16 is formed on the upper InGaP solar cell as the semiconductor element 25, and the support substrate 17 is bonded with wax so as to have the structure of FIG. FIG. 3 is a cross-sectional view of a solar cell element in which a support substrate is attached to the upper solar cell.

次いで、10%HF溶液を用いて、第二中間層24を側面からエッチングすることにより、半導体素子25としての上部InGaP太陽電池を剥離して、図4の構造にすることができる。図4は、剥離された上部太陽電池素子の断面図である。   Next, by etching the second intermediate layer 24 from the side surface using a 10% HF solution, the upper InGaP solar cell as the semiconductor element 25 can be peeled, and the structure of FIG. 4 can be obtained. FIG. 4 is a cross-sectional view of the peeled upper solar cell element.

また同様に、半導体素子23として下部InGaP太陽電池についても同様にして、GaAs材料からなる半導体基板21から剥離する。   Similarly, the lower InGaP solar cell as the semiconductor element 23 is also peeled off from the semiconductor substrate 21 made of a GaAs material.

上記のようにして、半導体素子23および25としての太陽電池をそれぞれ剥離した後、当該それぞれの太陽電池についてフォトリソグラフィー法によりパターニングを行い、Au−Ge/Ni/Au電極を形成する。さらに、EB蒸着法により表面に反射防止膜として、TiO膜およびMgF膜を連続して形成する。当該TiO膜およびMgF膜の膜厚は、たとえばそれぞれ55nmおよび100nmとすることができる。 After the solar cells as the semiconductor elements 23 and 25 are peeled off as described above, the respective solar cells are patterned by a photolithography method to form Au—Ge / Ni / Au electrodes. Further, a TiO 2 film and an MgF 2 film are continuously formed on the surface as an antireflection film by EB vapor deposition. The film thicknesses of the TiO 2 film and the MgF 2 film can be set to, for example, 55 nm and 100 nm, respectively.

このようにして得られたInGaP太陽電池について、1×1cmの寸法に調製したものを評価した結果を図5に示す。図5は、本発明における太陽電池のI−V特性を、グラフを用いて表わす図である。ここで、横軸Xは、電圧(V)を示し、縦軸Yは、電流(A)である。図5からわかるように、本発明に従うInGaP太陽電池は、従来のp型GaAs基板上に作製したInGaP太陽電池とほぼ同等の特性を示す。   FIG. 5 shows the results of evaluation of the InGaP solar cell thus obtained, which was prepared to have a size of 1 × 1 cm. FIG. 5 is a graph showing the IV characteristics of the solar cell in the present invention. Here, the horizontal axis X represents voltage (V), and the vertical axis Y represents current (A). As can be seen from FIG. 5, the InGaP solar cell according to the present invention exhibits almost the same characteristics as an InGaP solar cell fabricated on a conventional p-type GaAs substrate.

本発明において、素子最上層または素子最下層の材料にAlAsを含む化合物を用いる場合、中間層の材料がAlAsであるために、中間層をエッチングする際に中間層を選択的にエッチングすることができず、上記AlAsを含む化合物からなる素子層をもエッチングしてしまう。したがって、このような場合には、素子とAlAs材料からなる中間層との間にInGaPなどの層を挿入することで、当該InGaP層がストッパー層の役割を果たし、中間層をエッチングするとき、素子の侵食を防止することができる。   In the present invention, when a compound containing AlAs is used as the material of the element uppermost layer or the element lowermost layer, since the material of the intermediate layer is AlAs, the intermediate layer can be selectively etched when the intermediate layer is etched. However, the device layer made of the compound containing AlAs cannot be etched. Therefore, in such a case, by inserting a layer such as InGaP between the element and the intermediate layer made of the AlAs material, the InGaP layer serves as a stopper layer, and when the intermediate layer is etched, Erosion can be prevented.

(効率)
通常、InGaP太陽電池をエピタキシャル成長させるMOCVD装置は、2インチφ×1枚炉を有する。当該装置を用いてエピタキシャル成長させた場合、InGaP太陽電池を1枚作製するために必要な時間は3時間である。この時間は、実際の成長時間が約30分、基板を装置に設置して、搬送、真空引き、成長温度までの昇温などの成長以外に必要な時間が約2.5時間であり、これらの時間を合計したものである。
(efficiency)
Usually, an MOCVD apparatus for epitaxially growing an InGaP solar cell has a 2 inch φ × 1 piece furnace. When epitaxial growth is performed using this apparatus, the time required for producing one InGaP solar cell is 3 hours. The actual growth time is about 30 minutes, and the time required for growth other than growth, such as transfer, vacuuming, and heating up to the growth temperature when the substrate is installed in the apparatus, is about 2.5 hours. It is the total of the time.

本発明において、基板から太陽電池を剥離する時間は、AlAs中間層を溶解させる速度が約1cm/時であるので、半径2.5cmの2インチφ基板を剥がす場合、基板の端から中央までの距離が2.5cmで約2.5時間必要とする。また、裏面電極形成には約0.5時間かかる。したがって、本発明において、裏面電極を形成する時間および基板から剥離する時間を合わせた時間(約3時間)が、エピタキシャル成長する時間と略同一であるので、エピタキシャル成長中に1つの太陽電池を剥離することができる。   In the present invention, the time for peeling the solar cell from the substrate is about 1 cm / hour at which the AlAs intermediate layer is dissolved. The distance is 2.5 cm and it takes about 2.5 hours. Further, it takes about 0.5 hour to form the back electrode. Therefore, in the present invention, the time (about 3 hours) that combines the time for forming the back electrode and the time for peeling from the substrate is substantially the same as the time for epitaxial growth, so that one solar cell is peeled off during the epitaxial growth. Can do.

具体的には、InGaP太陽電池10枚をエピタキシャル成長する場合において、通常の成長方法では、上述したとおり1枚の成長時間が3時間であるので10枚分の成長に要する時間は30時間であり、当該成長後の太陽電池10枚のそれぞれについて、一緒に裏面電極を形成して基板から剥がすと、図3に示される構造を作製するのに要する時間は約33時間であり、この際に使用する基板は約10枚である。   Specifically, in the case of epitaxially growing 10 InGaP solar cells, in the normal growth method, as described above, since the growth time of 1 sheet is 3 hours, the time required for the growth of 10 sheets is 30 hours. For each of the 10 solar cells after growth, when the back electrode is formed and peeled off from the substrate, the time required to produce the structure shown in FIG. 3 is about 33 hours. There are about 10 substrates.

本発明においては、たとえば、InGaP太陽電池10枚をエピタキシャル成長させる場合、まず、1つの基板上にInGaP太陽電池を4層成長させる。この成長に要する時間は4.5時間であり、この時間は、実際の成長時間が0.5時間×4層で2時間であり、成長以外に要する時間が2.5時間であり、これらを合計した時間である。次に、別の基板を用いてInGaP太陽電池を3層成長させる。この成長に要する時間は、成長時間が0.5時間×3層で1.5時間であり、成長以外に要する時間が2.5時間で、合計すると4時間である。この太陽電池3層を成長させている間に、すでに太陽電池を4層成長させたInGaP太陽電池のうち1層の太陽電池に裏面電極を形成しかつ基板から剥離する。太陽電池1層についての裏面電極形成時間および剥離時間の合計は上述したように3時間であるので、別の太陽電池3層を成長させている間に、裏面電極形成および基板からの剥離を行なうことができるからである。   In the present invention, for example, when 10 InGaP solar cells are epitaxially grown, four InGaP solar cells are first grown on one substrate. The time required for this growth is 4.5 hours, and this time is 2 hours for the actual growth time of 0.5 hours × 4 layers, and the time required for other than the growth is 2.5 hours. It is the total time. Next, three layers of InGaP solar cells are grown using another substrate. The time required for this growth is 1.5 hours for a growth time of 0.5 hours × 3 layers, and the time required for other than the growth is 2.5 hours, for a total of 4 hours. While the three layers of solar cells are being grown, a back electrode is formed on one layer of the InGaP solar cells on which four layers of solar cells have already been grown and peeled off from the substrate. Since the total of the back electrode formation time and the peeling time for one solar cell layer is 3 hours as described above, the back electrode formation and peeling from the substrate are performed while another solar cell three layers are grown. Because it can.

次に、別の基板を用いてInGaP太陽電池2層を成長させる。この成長に要する時間は、0.5時間×2層で1時間と、成長以外に要する時間が2.5時間で3.5時間である。当該成長中に、上述と同様にして、3層のInGaP太陽電池のうち1層をそれぞれ裏面電極形成および基板からの剥離を行う。ここで、当該3層のInGaP太陽電池には、4層に形成したInGaP太陽電池のうち1層が剥離されて3層になったものと、3層に形成したInGaP太陽電池との2つの太陽電池を含むものである。   Next, two layers of InGaP solar cells are grown using another substrate. The time required for this growth is 0.5 hour × 1 hour for two layers, and the time required for other than growth is 2.5 hours and 3.5 hours. During the growth, in the same manner as described above, one of the three layers of InGaP solar cells is subjected to back electrode formation and peeling from the substrate. Here, the three-layer InGaP solar cell includes two solar cells, one of which is a three-layered InGaP solar cell formed in four layers and the other of an InGaP solar cell formed in three layers. Includes batteries.

次いで、また別の基板上にInGaP太陽電池1層を成長させる。当該成長に要する時間は、成長時間が0.5時間×1層で0.5時間であり、その他に要する時間が2.5時間で合計3時間である。当該成長中に、2層のInGaP太陽電池の1層をそれぞれ剥離する。ここで、2層のInGaP太陽電池には、4層に形成したInGaP太陽電池のうち2層が剥離されて2層になったものと、3層に形成されたInGaP太陽電池のうち1層が剥離されて2層になったものと、2層に形成されたInGaP太陽電池とが含まれるものである。   Next, an InGaP solar cell layer is grown on another substrate. The time required for the growth is 0.5 hour × 0.5 hour for one layer, and the other time is 2.5 hours for a total of 3 hours. During the growth, one layer of each of the two InGaP solar cells is peeled off. Here, in the two-layer InGaP solar cell, two layers of the InGaP solar cell formed in four layers are peeled to become two layers, and one layer in the three-layered InGaP solar cells is formed. It includes a layer that has been peeled to form two layers and an InGaP solar cell that has been formed to have two layers.

最後に、1層のInGaP太陽電池を基板からそれぞれ剥離する。当該剥離に要する時間は、上述したように3時間である。当該1層のInGaP太陽電池には、4層に形成されたInGaP太陽電池のうち3層が剥離されて1層になたものと、3層に形成されたInGaP太陽電池のうち2層が剥離されて1層になったものと、2層に形成されたInGaP太陽電池のうち1層が剥離されて1層になったものとの、1層に形成されたInGaP太陽電池の4つのInGaP太陽電池が含まれる。   Finally, the one-layer InGaP solar cell is peeled off from the substrate. The time required for the peeling is 3 hours as described above. In the one-layer InGaP solar cell, three of the InGaP solar cells formed in four layers are peeled to become one layer, and two of the InGaP solar cells formed in three layers are peeled off. The four InGaP solar cells of the InGaP solar cell formed in one layer, that is, one layer formed by peeling one layer out of the InGaP solar cells formed in two layers. A battery is included.

このようにして形成されたInGaP太陽電池は、10枚であり、必要とした時間は18時間である。したがって、本発明の薄膜半導体素子の製造方法を用いることにより、通常の太陽電池の製造方法より時間を約半分に短縮することができる。また、使用した基板を4枚であり、通常の半導体素子の製造方法は10枚であることから、約半分以下まで低減することができる。今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。   The number of InGaP solar cells thus formed is 10 and the required time is 18 hours. Therefore, by using the method for manufacturing a thin film semiconductor element of the present invention, the time can be shortened to about half that of a normal method for manufacturing a solar cell. Further, since the number of used substrates is four and the number of normal semiconductor element manufacturing methods is ten, it can be reduced to about half or less. The embodiment disclosed this time should be considered as illustrative in all points and not restrictive.

本発明の範囲は添付の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。   The scope of the present invention is defined by the terms of the claims, rather than the appended description, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.

本発明の半導体素子の製造方法において、半導体基板上に半導体素子が2つ形成された構造の断面図である。In the manufacturing method of the semiconductor device of the present invention, it is a sectional view of the structure where two semiconductor devices were formed on the semiconductor substrate. 2層に形成された太陽電池素子の断面図である。It is sectional drawing of the solar cell element formed in two layers. 上部InGaP太陽電池に支持基板が取りつけられた太陽電池素子の断面図である。It is sectional drawing of the solar cell element with which the support substrate was attached to the upper InGaP solar cell. 剥離された上部太陽電池素子の断面図である。It is sectional drawing of the peeled upper solar cell element. 本発明における太陽電池のI−V特性を、グラフを用いて表わす図である。It is a figure showing the IV characteristic of the solar cell in this invention using a graph.

符号の説明Explanation of symbols

1 半導体基板、2 第一中間層、3,5,23,25 半導体素子、4 第二中間層、6,11 n−GaAs層、7,12 n−AlInP層、8,13 n−InGaP層、9,14 p−InGaP層、10,15 p+−InGaP層、16 裏面電極、17 支持基板、18 ワックス。   DESCRIPTION OF SYMBOLS 1 Semiconductor substrate, 2 1st intermediate | middle layer, 3, 5, 23, 25 Semiconductor element, 4 2nd intermediate | middle layer, 6,11 n-GaAs layer, 7,12 n-AlInP layer, 8,13 n-InGaP layer, 9,14 p-InGaP layer, 10,15 p + -InGaP layer, 16 back electrode, 17 support substrate, 18 wax.

Claims (6)

半導体基板上に、該半導体基板と半導体素子層とを分離するための第一中間層を形成する工程と、
該第一中間層上に、半導体構造をエピタキシャル成長させて形成された半導体素子層を形成する工程と、
該半導体素子層の上に、半導体素子層と半導体素子層を分離するための第二中間層を形成する工程と、
該第二中間層上に、半導体構造をエピタキシャル成長させて形成された半導体素子層を形成する工程と、
前記第二中間層を形成する工程および前記第二中間層上に半導体素子層を形成する工程を少なくとも1回以上実行する工程と、
前記半導体素子と半導体素子とを分離するための第二中間層を介して半導体素子層と半導体素子層とを分離する工程と、
を包含する半導体素子の製造方法。
Forming a first intermediate layer on the semiconductor substrate for separating the semiconductor substrate and the semiconductor element layer;
Forming a semiconductor element layer formed by epitaxially growing a semiconductor structure on the first intermediate layer;
Forming a second intermediate layer for separating the semiconductor element layer and the semiconductor element layer on the semiconductor element layer;
Forming a semiconductor element layer formed by epitaxially growing a semiconductor structure on the second intermediate layer;
Executing the step of forming the second intermediate layer and the step of forming a semiconductor element layer on the second intermediate layer at least once;
Separating the semiconductor element layer and the semiconductor element layer through a second intermediate layer for separating the semiconductor element and the semiconductor element;
A method for manufacturing a semiconductor device comprising:
半導体素子が、化合物半導体素子であることを特徴とする、請求項1に記載の半導体素子の製造方法。   The method of manufacturing a semiconductor element according to claim 1, wherein the semiconductor element is a compound semiconductor element. 半導体素子が、太陽電池であることを特徴とする、請求項1に記載の半導体素子の製造方法。   The method of manufacturing a semiconductor element according to claim 1, wherein the semiconductor element is a solar cell. 前記第一中間層のエッチングに半導体基板を侵食しないエッチング液を用いることで、基板を支持基板として用い、半導体素子層を該第一中間層のエピタキシャル成長面方向の素子から剥がすことを特徴とする、請求項1〜3のいずれかに記載の半導体素子の製造方法。   By using an etchant that does not erode the semiconductor substrate for etching the first intermediate layer, the substrate is used as a support substrate, and the semiconductor element layer is peeled off from the element in the epitaxial growth plane direction of the first intermediate layer, The manufacturing method of the semiconductor element in any one of Claims 1-3. 前記第一中間層のエッチングに半導体基板を侵食するエッチング液を用いて該基板を侵食させ、該第一中間層のエピタキシャル成長面に支持基板を張り合わせ、基板方向の素子から剥がすことを特徴とする、請求項1〜4のいずれかに記載の半導体素子の製造方法。   Etching the first intermediate layer using an etching solution that erodes the semiconductor substrate, eroding the substrate, laminating a support substrate on the epitaxial growth surface of the first intermediate layer, and peeling from the element in the substrate direction, The manufacturing method of the semiconductor element in any one of Claims 1-4. 請求項4および請求項5の中間層のエッチングに使用するエッチング液で侵食しないバリア層を中間層と接する層に形成することを特徴とする、半導体素子の製造方法。   6. A method of manufacturing a semiconductor device, comprising: forming a barrier layer that does not erode with an etching solution used for etching the intermediate layer according to claim 4 in a layer in contact with the intermediate layer.
JP2003390690A 2003-11-20 2003-11-20 Manufacturing method for semiconductor device Withdrawn JP2005158787A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003390690A JP2005158787A (en) 2003-11-20 2003-11-20 Manufacturing method for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003390690A JP2005158787A (en) 2003-11-20 2003-11-20 Manufacturing method for semiconductor device

Publications (1)

Publication Number Publication Date
JP2005158787A true JP2005158787A (en) 2005-06-16

Family

ID=34717987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003390690A Withdrawn JP2005158787A (en) 2003-11-20 2003-11-20 Manufacturing method for semiconductor device

Country Status (1)

Country Link
JP (1) JP2005158787A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017222549A (en) * 2016-06-17 2017-12-21 国立研究開発法人物質・材料研究機構 N-type semiconductor material, p-type semiconductor material, and semiconductor element

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017222549A (en) * 2016-06-17 2017-12-21 国立研究開発法人物質・材料研究機構 N-type semiconductor material, p-type semiconductor material, and semiconductor element

Similar Documents

Publication Publication Date Title
US9054254B2 (en) Solar cell and method of manufacturing solar cell
US7635638B2 (en) Compound semiconductor device epitaxial growth substrate, semiconductor device, and manufacturing method thereof
JP6194283B2 (en) Multi-junction solar cell and method for forming the same
TW201041175A (en) Inverted multijunction solar cells with group IV/III-V hybrid alloys
JP2007324563A (en) Metamorphic layers in multijunction solar cells
US10388814B2 (en) III-V solar cell structure with multi-layer back surface field
US10873001B2 (en) Methods of manufacturing optoelectronic devices using different growth substrates
US11075313B2 (en) Optoelectronic devices manufactured using different growth substrates
US20170069782A1 (en) Four-Junction Solar Cell and Fabrication Method
JP2009141135A (en) Layered compound semiconductor solar cell
JP2007227786A (en) Solar cell string and solar cell module
JP2006216896A (en) Solar cell manufacturing method
TWI496314B (en) Compound semiconductor solar cell manufacturing laminated body, compound semiconductor solar cell and manufacturing method thereof
JPWO2017057029A1 (en) Thin film compound solar cell, thin film compound solar cell manufacturing method, thin film compound solar cell array, and thin film compound solar cell array manufacturing method
JP2004319934A (en) Multi-junction type solar cell and its manufacturing method
WO2017084492A1 (en) Dual-junction thin film solar cell assembly, and manufacturing method thereof
JP2005158787A (en) Manufacturing method for semiconductor device
JP5231142B2 (en) Manufacturing method of multi-junction solar cell
US8853529B2 (en) Flexible III-V solar cell structure
JP2013183125A (en) Compound semiconductor device epitaxial growth substrate
CN112349796A (en) Gallium arsenide battery and preparation method thereof
JPH10270726A (en) Solar battery
Tsai et al. Transfer of GaAs-based solar cells onto molybdenum and silicon substrates
KR101294368B1 (en) Method for creating tandem solar cell with high efficiency using si substrate

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070206