JP2005158498A - Flat panel display device - Google Patents

Flat panel display device Download PDF

Info

Publication number
JP2005158498A
JP2005158498A JP2003395707A JP2003395707A JP2005158498A JP 2005158498 A JP2005158498 A JP 2005158498A JP 2003395707 A JP2003395707 A JP 2003395707A JP 2003395707 A JP2003395707 A JP 2003395707A JP 2005158498 A JP2005158498 A JP 2005158498A
Authority
JP
Japan
Prior art keywords
substrate
grid
layer
phosphor
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003395707A
Other languages
Japanese (ja)
Inventor
Sachiko Hirahara
祥子 平原
Yuji Haraguchi
雄次 原口
Masaru Nikaido
勝 二階堂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2003395707A priority Critical patent/JP2005158498A/en
Publication of JP2005158498A publication Critical patent/JP2005158498A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a flat panel display device for improving reliability and visual quality by suppressing generation of discharge and applying a predetermined voltage stably to a metal back layer. <P>SOLUTION: A first substrate 10 and a second substrate 12 are oppositely arranged with a clearance. A phosphor layer is formed on an inner surface of the first substrate, and the metal back layer 17 is superimposed on the phosphor layer. The metal back layer includes a plurality of partitioned layers 17a electrically independent and divided. The second substrate is provided with an electron emission element 18 for exciting the phosphor layer. A plurality of opening holes respectively facing to the electron emission element are formed on a grid 24 provided between the first substrate and the second substrate, and a plurality of conductive members 30a respectively abutting on the partitioned layer of the metal back layer are vertically arranged. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

この発明は、対向配置された基板と、基板間に配設された電子放出素子とを備えた平面表示装置に関する。   The present invention relates to a flat panel display device including substrates disposed opposite to each other and electron-emitting devices disposed between the substrates.

近年、次世代の平面表示装置として、電子放出素子を多数並べ、蛍光面と対向配置させた平面型平面表示装置の開発が進められている。電子放出素子には様々な種類があるが、いずれも基本的には電界放出を用いており、これらの電子放出素子を用いた表示装置は、一般に、フィールド・エミッション・ディスプレイ(以下、FEDと称する)と呼ばれている。FEDの内、表面伝導型電子放出素子を用いた表示装置は、表面伝導型電子放出ディスプレイ(以下、SEDと称する)とも呼ばれている。   In recent years, as a next-generation flat display device, development of a flat-type flat display device in which a large number of electron-emitting devices are arranged and opposed to a phosphor screen has been advanced. There are various types of electron-emitting devices, all of which basically use field emission, and display devices using these electron-emitting devices are generally called field emission displays (hereinafter referred to as FED). )is called. A display device using a surface conduction electron-emitting device among FEDs is also called a surface conduction electron-emitting display (hereinafter referred to as SED).

FEDは、一般に、所定のギャップを置いて対向配置された第1基板および第2基板を有し、これらの基板は、矩形枠状の側壁を介して周縁部同士を互いに接合することにより真空外囲器を構成している。真空容器の内部は、真空度が10−4Pa程度以下の高真空に維持されている。また、第1および第2基板に加わる大気圧荷重を支えるために、これらの基板の間には複数の支持部材が配設されている。 The FED generally has a first substrate and a second substrate that are arranged to face each other with a predetermined gap, and these substrates are connected to each other through a rectangular frame-shaped side wall and bonded to each other in a vacuum outside. It constitutes an envelope. The inside of the vacuum vessel is maintained at a high vacuum with a degree of vacuum of about 10 −4 Pa or less. Further, in order to support an atmospheric pressure load applied to the first and second substrates, a plurality of support members are disposed between these substrates.

第1基板の内面には赤、緑、青の蛍光体層を含む蛍光面が形成され、第2基板の内面には、蛍光体を励起して発光させる電子を放出する多数の電子放出素子が設けられている。また、第2基板の内面には、多数の走査線および信号線がマトリックス状に形成され、各電子放出素子に接続されている。蛍光面にはアノード電圧が印加され、電子放出素子から出た電子ビームがアノード電圧により加速されて蛍光面に衝突することにより、蛍光体が発光し映像が表示される。   A phosphor surface including red, green, and blue phosphor layers is formed on the inner surface of the first substrate, and a plurality of electron-emitting devices that emit electrons that excite the phosphor to emit light are formed on the inner surface of the second substrate. Is provided. In addition, a large number of scanning lines and signal lines are formed in a matrix on the inner surface of the second substrate and connected to each electron-emitting device. An anode voltage is applied to the phosphor screen, and the electron beam emitted from the electron-emitting device is accelerated by the anode voltage and collides with the phosphor screen, whereby the phosphor emits light and an image is displayed.

このようなFEDでは、第1基板と第2基板とのギャップを数mm以下に設定することができ、現在のテレビやコンピュータのディスプレイとして使用されている陰極線管(CRT)と比較して、軽量化、薄型化を達成することができる。   In such an FED, the gap between the first substrate and the second substrate can be set to several mm or less, and it is lighter than a cathode ray tube (CRT) used as a display of a current television or computer. And thickness reduction can be achieved.

上記のように構成されたFEDにおいて、実用的な表示特性を得るためには、通常の陰極線管と同様の蛍光体を用い、更に、蛍光体の上にメタルバック層と呼ばれるアルミ薄膜を形成した蛍光面を用いることが必要となる。この場合、メタルバック層を通して蛍光面に印加するアノード電圧は最低でも数kV、できれば10kV以上にすることが望まれる。   In order to obtain practical display characteristics in the FED configured as described above, a phosphor similar to a normal cathode ray tube was used, and an aluminum thin film called a metal back layer was formed on the phosphor. It is necessary to use a fluorescent screen. In this case, it is desirable that the anode voltage applied to the phosphor screen through the metal back layer is at least several kV, preferably 10 kV or more.

しかし、第1基板と第2基板との間のギャップは、解像度やスペーサの特性などの観点からあまり大きくすることはできず、1〜2mm程度に設定する必要がある。したがって、FEDでは、第1基板と第2基板との小さいギャップに強電界が形成されることを避けられず、両基板間の放電が問題となる。   However, the gap between the first substrate and the second substrate cannot be made too large from the viewpoint of resolution, spacer characteristics, etc., and needs to be set to about 1 to 2 mm. Therefore, in the FED, it is inevitable that a strong electric field is formed in a small gap between the first substrate and the second substrate, and discharge between the two substrates becomes a problem.

放電ダメージ抑制に関して何の対策も導入しないと、放電により電子放出素子、それにつながる薄膜電極、蛍光面、ドライバIC、駆動回路の破壊や劣化が引き起こされる。これらをまとめて放電ダメージと呼ぶことにする。このようなダメージが起こる状況では、FEDを実用化するためには、長期間に渡り、放電が絶対に発生しないようにしなければならない。しかし、これを実現するのは非常に難しい。   If no measures are taken for suppressing discharge damage, the discharge causes destruction or deterioration of the electron-emitting device, the thin film electrode connected thereto, the phosphor screen, the driver IC, and the drive circuit. These are collectively called discharge damage. In a situation where such damage occurs, in order to put the FED into practical use, it is necessary to prevent discharge from occurring for a long period of time. However, this is very difficult to achieve.

そこで、放電が起きても放電ダメージが発生しないか無視できるレベルに抑制できるように、放電電流を低減する対策が重要となる。このための技術として、蛍光面に設けられたメタルバック層に切り欠きを入れてジグザグなどのパターンを形成し、蛍光面の実効的なインピーダンスを高める技術が開示されている(例えば、特許文献1)。また、メタルバック層を分割し、抵抗部材を介して共通電極と接続することで高電圧を印加する技術が開示されている(例えば、特許文献2)。更に、メタルバック層を分割あるいはパターン化し、さらにメタルバック層に抵抗性の材料を用いる技術が開示されている(例えば、特許文献3)。
特開2000−311642号公報 特開平10−326583号公報 特開2003−242911号公報
Therefore, it is important to take measures to reduce the discharge current so that even if discharge occurs, discharge damage does not occur or can be suppressed to a negligible level. As a technique for this purpose, a technique is disclosed in which a notch is formed in a metal back layer provided on the phosphor screen to form a zigzag pattern or the like to increase the effective impedance of the phosphor screen (for example, Patent Document 1). ). Moreover, the technique which applies a high voltage by dividing | segmenting a metal back layer and connecting with a common electrode through a resistance member is disclosed (for example, patent document 2). Furthermore, a technique is disclosed in which the metal back layer is divided or patterned and a resistive material is used for the metal back layer (for example, Patent Document 3).
JP 2000-31642 A Japanese Patent Laid-Open No. 10-326583 JP 2003-242911 A

上記のように、メタルバック層を複数の領域に分断し容量分割することにより、放電による電子放出素子やメタルバック層の損傷を低減することできる。しかしながら、容量分割されたメタルバック層にアノード電圧を印加するためには、メタルバック層の容量分割が保持された状態でアノード電圧を供給する手段を設ける必要がある。また、メタルバック層自体は非常に薄い金属膜であり、メタルバック層により電圧制御することが難しいとともに、メタルバック層の分割層が損傷した場合、この分割層に十分な電圧を印加できなくなる虞がある。   As described above, by dividing the metal back layer into a plurality of regions and dividing the capacitance, damage to the electron-emitting device and the metal back layer due to discharge can be reduced. However, in order to apply the anode voltage to the capacity-divided metal back layer, it is necessary to provide means for supplying the anode voltage in a state where the capacity division of the metal back layer is maintained. In addition, the metal back layer itself is a very thin metal film, and it is difficult to control the voltage with the metal back layer, and if the divided layer of the metal back layer is damaged, a sufficient voltage may not be applied to the divided layer. There is.

メタルバック層の分割層に電圧を供給するための配線を第1基板上に設けた場合、この配線により蛍光体層の形成された有効表示領域が小さくなる、配線の抵抗値を含めた装置全体の設計が煩雑となる、配線を形成する工程が必要となり製造工程が増加するとともに製造歩留まりが低下する等の問題がある。   When wiring for supplying voltage to the division layer of the metal back layer is provided on the first substrate, the effective display area in which the phosphor layer is formed is reduced by this wiring, and the entire device including the resistance value of the wiring There are problems such as complicated design, a step of forming a wiring, and an increase in manufacturing steps and a decrease in manufacturing yield.

この発明は、以上の点に鑑みなされたもので、その目的は、放電の発生を抑制することができるとともにメタルバック層に所望の電圧を安定して印加することができ、信頼性および表示品位の向上した平面表示装置を提供することにある。   The present invention has been made in view of the above points, and an object of the present invention is to suppress the occurrence of discharge and to stably apply a desired voltage to the metal back layer, thereby improving reliability and display quality. An object of the present invention is to provide a flat display device with improved performance.

上記目的を達成するため、この発明の態様に係る平面表示装置は、蛍光体層を含む蛍光面と、この蛍光面に重ねて設けられているとともに、電気的に独立して分断された複数の分割層を有したメタルバック層と、が形成された第1基板と、前記第1基板と所定の隙間を置いて対向配置されているとともに前記蛍光体層を励起する蛍光体励起手段が設けられた第2基板と、前記第1基板と第2基板との間に設けられているとともに、それぞれ上記蛍光体励起手段に対向した複数の開孔を有した板状のグリッドと、前記グリッドに立設されているとともに前記メタルバック層の分割層にそれぞれ当接し複数の導電部材と、を備えたことを特徴としている。   In order to achieve the above object, a flat display device according to an aspect of the present invention includes a phosphor screen including a phosphor layer, a plurality of layers that are provided on the phosphor screen in an overlapping manner, and are electrically separated. A first substrate on which a metal back layer having a divided layer is formed; and a phosphor excitation means for exciting the phosphor layer while being disposed opposite to the first substrate with a predetermined gap. A plate-like grid provided between the first substrate and the second substrate, and having a plurality of apertures facing the phosphor excitation means, and standing on the grid. And a plurality of conductive members in contact with the divided layers of the metal back layer.

この発明によれば、メタルバック層を複数の分割層に分断し容量分割することにより、放電規模を抑制することができるとともに、導電部材を介して各分割層に所望の電圧を安定して印加することができる。これにより、信頼性および表示品位の向上した平面表示装置が得られる。   According to the present invention, by dividing the metal back layer into a plurality of divided layers and dividing the capacitance, the discharge scale can be suppressed, and a desired voltage can be stably applied to each divided layer via the conductive member. can do. Thereby, a flat display device with improved reliability and display quality can be obtained.

以下図面を参照しながら、この発明を、平面表示装置としてFEDの一種であるSEDに適用した実施の形態について詳細に説明する。
図1ないし図3に示すように、SEDは、それぞれ矩形状のガラス板からなる第1基板10および第2基板12を備え、これらの基板は約1.0〜2.0mmの隙間をおいて対応配置されている。第1基板10および第2基板12は、ガラスからなる矩形枠状の側壁14を介して周縁部同士が接合され、内部が10−4Pa程度以下の高真空に維持された偏平な矩形状の真空外囲器15を構成している。接合部材として機能する側壁14は、例えば、低融点ガラス、低融点金属等の封着材20により、第1基板10の周縁部および第2基板12の周縁部に封着され、これらの基板同士を接合している。
Hereinafter, embodiments in which the present invention is applied to an SED which is a kind of FED as a flat display device will be described in detail with reference to the drawings.
As shown in FIGS. 1 to 3, the SED includes a first substrate 10 and a second substrate 12 each made of a rectangular glass plate, and these substrates have a gap of about 1.0 to 2.0 mm. Corresponding arrangement. The first substrate 10 and the second substrate 12 have a flat rectangular shape in which peripheral portions are bonded to each other through a rectangular frame-shaped side wall 14 made of glass, and the inside is maintained at a high vacuum of about 10 −4 Pa or less. A vacuum envelope 15 is configured. The side wall 14 functioning as a bonding member is sealed to the peripheral edge of the first substrate 10 and the peripheral edge of the second substrate 12 by, for example, a sealing material 20 such as low-melting glass or low-melting metal. Are joined.

第1基板10の内面には蛍光面として機能する蛍光体スクリーン16が形成されている。この蛍光体スクリーン16は、後述するように、赤、緑、青に発光する蛍光体層R、G、Bとマトリックス状の遮光層とを備えている。蛍光体スクリーン16上には、例えば、アルミニウムを主成分とするメタルバック層17が形成されている。   A phosphor screen 16 that functions as a phosphor screen is formed on the inner surface of the first substrate 10. As will be described later, the phosphor screen 16 includes phosphor layers R, G, and B that emit red, green, and blue light and a matrix-shaped light shielding layer. On the phosphor screen 16, for example, a metal back layer 17 mainly composed of aluminum is formed.

第2基板12の内面には、蛍光体スクリーン16の蛍光体層R、G、Bを励起する電子源として、それぞれ電子ビームを放出する多数の表面伝導型の電子放出素子18が設けられている。これらの電子放出素子18は、画素毎に対応して複数列および複数行に配列されている。各電子放出素子18は、図示しない電子放出部、この電子放出部に電圧を印加する一対の素子電極等で構成されている。第2基板12の内面上には、電子放出素子18に電位を供給する多数本の配線21がマトリック状に設けられ、その端部は真空外囲器15の外部に引出されている。第1基板10の長手方向を第1方向X、これと直交する幅方向を第2方向Yとした場合、配線21は、それぞれ第1方向Xに沿って互いに平行に延びた複数本の走査配線と、それぞれ第2方向Yに沿って互いに平行に延びた信号配線とを含んでいる。   On the inner surface of the second substrate 12, a number of surface conduction electron-emitting elements 18 that emit electron beams are provided as electron sources for exciting the phosphor layers R, G, and B of the phosphor screen 16. . These electron-emitting devices 18 are arranged in a plurality of columns and a plurality of rows corresponding to each pixel. Each electron-emitting device 18 includes an electron emitting portion (not shown) and a pair of device electrodes for applying a voltage to the electron emitting portion. On the inner surface of the second substrate 12, a large number of wirings 21 for supplying a potential to the electron-emitting devices 18 are provided in a matrix shape, and end portions thereof are drawn out of the vacuum envelope 15. When the longitudinal direction of the first substrate 10 is the first direction X and the width direction orthogonal thereto is the second direction Y, the wiring 21 is a plurality of scanning wirings extending in parallel with each other along the first direction X. And signal wirings extending in parallel with each other along the second direction Y.

図3および図4に示すように、第1基板10の内面に設けられた蛍光体スクリーン16において、蛍光体層R、G、Bはそれぞれ矩形状に形成されている。蛍光体層R、G、Bは、第1方向Xに所定の隙間をおいて交互に配列され、第2方向に同一色の蛍光体層が所定の隙間をおいて配列されている。蛍光体層R、G、Bは、第1方向Xおよび第2方向Yについて、電子放出素子18と同一のピッチで配列されている。蛍光体スクリーン16は黒色の遮光層11を有し、この遮光層は、第1基板10の周縁部に沿って延びた矩形状の枠部11a、および枠部の内側で蛍光体層R、G、Bの間をマトリックス状に延びたマトリックス部11bを有している。   As shown in FIGS. 3 and 4, in the phosphor screen 16 provided on the inner surface of the first substrate 10, the phosphor layers R, G, and B are each formed in a rectangular shape. The phosphor layers R, G, and B are alternately arranged with a predetermined gap in the first direction X, and the phosphor layers of the same color are arranged with a predetermined gap in the second direction. The phosphor layers R, G, and B are arranged at the same pitch as the electron-emitting devices 18 in the first direction X and the second direction Y. The phosphor screen 16 has a black light shielding layer 11, which is a rectangular frame portion 11 a extending along the peripheral edge of the first substrate 10, and phosphor layers R and G inside the frame portion. , B has a matrix portion 11b extending in a matrix.

メタルバック層17は蛍光体層R、G、Bに重ねて形成されている。メタルバック層17は、互いに分断され電気的に独立した複数の分割層17aを有している。分割層17aはそれぞれ帯状に形成され、第1方向Xに延びている。各分割層17aは、例えば、第1方向Xに延びた隣合う2行の蛍光体層列およびこれらの蛍光体層列間に位置した1行のマトリックス部11bに重ねて設けられている。また、分割層17aは、1行分のマトリックス部11bの隙間をおいて、第2方向Yに並んでいる。   The metal back layer 17 is formed so as to overlap the phosphor layers R, G, and B. The metal back layer 17 has a plurality of divided layers 17a that are separated from each other and electrically independent. The divided layers 17a are each formed in a band shape and extend in the first direction X. Each divided layer 17a is provided, for example, so as to overlap two adjacent phosphor layer columns extending in the first direction X and one row of matrix portions 11b located between these phosphor layer columns. The divided layers 17a are arranged in the second direction Y with a gap between the matrix portions 11b for one row.

遮光層11の枠部11aに重ねて共通配線23が形成され、第2方向Yに沿って延びている。共通配線23は例えば銀ペーストをスクリーン印刷することにより形成されている。共通配線23は分割層17aの一端に隣接して設けられている。各分割層17aの一端は接続抵抗25を介して共通配線23に接続されている。接続抵抗25は、分割層17aよりも高い抵抗値を有している。   A common wiring 23 is formed so as to overlap the frame portion 11 a of the light shielding layer 11, and extends along the second direction Y. The common wiring 23 is formed, for example, by screen printing silver paste. The common wiring 23 is provided adjacent to one end of the divided layer 17a. One end of each divided layer 17 a is connected to the common wiring 23 via the connection resistor 25. The connection resistance 25 has a higher resistance value than the divided layer 17a.

なお、本発明ではメタルバック層という用語を用いているが、この層は、金属(メタル)に限定されるものではなく、種々の材料を使うことが可能である。しかし、本願においては、便宜上、メタルバック層という用語を用いる。   In the present invention, the term “metal back layer” is used. However, this layer is not limited to metal, and various materials can be used. However, in this application, the term metal back layer is used for convenience.

図2および図3に示すように、SEDは、第1基板10および第2基板12の間に配設されたスペーサ構体22を備えている。本実施の形態において、スペーサ構体22は、矩形状の金属板からなるグリッド24と、グリッドの両面に一体的に立設された多数の柱状のスペーサと、を備えている。   As shown in FIGS. 2 and 3, the SED includes a spacer structure 22 disposed between the first substrate 10 and the second substrate 12. In the present embodiment, the spacer structure 22 includes a grid 24 made of a rectangular metal plate, and a large number of columnar spacers standing upright on both sides of the grid.

詳細に述べると、グリッド24は第1基板10の内面と対向した第1表面24aおよび第2基板12の内面と対向した第2表面24bを有し、これらの基板と平行に配置されている。グリッド24には、エッチング等により多数の電子ビーム通過孔26が形成されている。電子ビーム通過孔26は、第1方向Xおよび第2方向Yについて、電子放出素子18と同一のピッチで配列され、それぞれ電子放出素子18と対向している。これにより、各電子ビーム通過孔26は、対応する電子放出素子18から放出された電子ビームを透過する。なお、各電子ビーム通過孔26は、例えば、0.22×0.18mmの矩形状に形成されている。グリッド24は、例えば鉄−ニッケル系の金属板により厚さ0.12mmに形成されている。グリッド24の第2表面24bは、絶縁材料として、例えばフリットガラスからなる厚さ30μmの絶縁層32によって被覆されている。   More specifically, the grid 24 has a first surface 24a facing the inner surface of the first substrate 10 and a second surface 24b facing the inner surface of the second substrate 12, and is arranged in parallel to these substrates. A large number of electron beam passage holes 26 are formed in the grid 24 by etching or the like. The electron beam passage holes 26 are arranged at the same pitch as the electron-emitting devices 18 in the first direction X and the second direction Y, and face the electron-emitting devices 18 respectively. Thereby, each electron beam passage hole 26 transmits the electron beam emitted from the corresponding electron emitting element 18. Each electron beam passage hole 26 is formed in a rectangular shape of 0.22 × 0.18 mm, for example. The grid 24 is formed to a thickness of 0.12 mm by, for example, an iron-nickel metal plate. The second surface 24b of the grid 24 is covered with an insulating layer 32 made of, for example, frit glass and having a thickness of 30 μm as an insulating material.

グリッド24の第1表面24a上には複数の第1スペーサ30aが一体的に立設され、それぞれ隣合う電子ビーム通過孔26間に位置している。第1スペーサ30aの先端は、メタルバック層の分割層17a、および遮光層11のマトリックス部11bを介して第1基板10の内面に当接している。一本の分割層17aに対し、第1方向Xに隙間をおいて並んだ複数本の第1スペーサ30aが当接している。   A plurality of first spacers 30 a are integrally provided on the first surface 24 a of the grid 24, and are positioned between adjacent electron beam passage holes 26. The tip of the first spacer 30 a is in contact with the inner surface of the first substrate 10 via the divided layer 17 a of the metal back layer and the matrix portion 11 b of the light shielding layer 11. A plurality of first spacers 30a aligned with a gap in the first direction X are in contact with one divided layer 17a.

グリッド24の第2表面24b上には複数の第2スペーサ30bが一体的に立設され、それぞれ隣合う電子ビーム通過孔26間に位置している。第2スペーサ30bの先端は配線21を介して第2基板12の内面に当接している。各第1および第2スペーサ30a、30bは互いに整列して位置し、グリッド24を両面から挟み込んだ状態でグリッド24と一体に形成されている。   A plurality of second spacers 30 b are integrally provided on the second surface 24 b of the grid 24, and are positioned between adjacent electron beam passage holes 26. The tip of the second spacer 30 b is in contact with the inner surface of the second substrate 12 via the wiring 21. The first and second spacers 30a and 30b are aligned with each other, and are formed integrally with the grid 24 with the grid 24 sandwiched from both sides.

第1方向Xおよび第2方向Yについて、第1および第2スペーサ30a、30bは、電子放出素子18の数倍のピッチで配列されている。第1および第2スペーサ30a、30bの各々は、グリッド24側から延出端に向かって径が小さくなった先細テーパ状に形成されている。第1スペーサ30aは、ほぼ楕円状の横断面形状を有し、高さが約0.6mmに形成されている。各第2スペーサ30bはほぼ楕円状の横断面形状を有し、高さが約0.8mmに形成されている。   In the first direction X and the second direction Y, the first and second spacers 30 a and 30 b are arranged at a pitch several times that of the electron-emitting devices 18. Each of the first and second spacers 30a and 30b is formed in a tapered shape with a diameter decreasing from the grid 24 side toward the extending end. The first spacer 30a has a substantially elliptical cross-sectional shape and a height of about 0.6 mm. Each second spacer 30b has a substantially elliptical cross-sectional shape and a height of about 0.8 mm.

第1スペーサ30aの内、少なくとも複数本は、ここでは、一本の分割層17aに当接している第1スペーサ30aの内の少なくとも複数本は、ガラスを主成分とし酸化金属、例えば、酸化ルテニウムを含有した材料により形成され、導電性を有した導電部材を構成している。他の第1スペーサ30aは、ガラスを主成分とし酸化金属を含まない材料により形成されている。導電部材を構成した第1スペーサ30aの第1基板10に当接した端とグリッド側端との間の抵抗値は1×10E11Ω以下であり、他の第1スペーサの第1基板10に当接した端とグリッド側端との間の抵抗値は1×10E13Ω以上となっている。このように、複数の第1スペーサ30aは、抵抗の異なる少なくとも2種類のスペーサを含んでいる。
各第2スペーサ30bは、ガラスを主成分として酸化金属を含まない材料により形成され、第2基板12に当接した端とグリッド側端との間の抵抗値は1×10E13Ω以上となっている。
At least a plurality of the first spacers 30a are here, and at least a plurality of the first spacers 30a that are in contact with one divided layer 17a are mainly composed of glass, and a metal oxide such as ruthenium oxide. The electroconductive member which is formed with the material containing this and has electroconductivity is comprised. The other first spacers 30a are made of a material mainly containing glass and not containing metal oxide. The resistance value between the end of the first spacer 30a constituting the conductive member that is in contact with the first substrate 10 and the end on the grid side is 1 × 10E11Ω or less, and is in contact with the first substrate 10 of the other first spacer. The resistance value between the end and the grid side end is 1 × 10E13Ω or more. Thus, the plurality of first spacers 30a include at least two types of spacers having different resistances.
Each of the second spacers 30b is made of a material containing glass as a main component and not containing metal oxide, and the resistance value between the end in contact with the second substrate 12 and the grid side end is 1 × 10E13Ω or more. .

上記のように構成されたスペーサ構体22は第1基板10および第2基板12間に配設されている。グリッド24は、第1基板12の角部に立設された金属製の支持部材42に溶接されている。そして、第1および第2スペーサ30a、30bは、第1基板10および第2基板12の内面に当接することにより、これらの基板に作用する大気圧荷重を支持し、基板間の間隔を所定値に維持している。また、第1スペーサ30aの内、導電部材を構成した第1スペーサは、金属板からなるグリッド24の第1表面24a上に立設され、その延出端は、メタルバック層17の分割層17aに当接している。これにより、これらの第1スペーサ30aは、グリッド24と各分割層17aとを電気的に接続している。   The spacer structure 22 configured as described above is disposed between the first substrate 10 and the second substrate 12. The grid 24 is welded to a metal support member 42 erected at the corner of the first substrate 12. The first and second spacers 30a and 30b are in contact with the inner surfaces of the first substrate 10 and the second substrate 12, thereby supporting the atmospheric pressure load acting on these substrates, and the interval between the substrates being a predetermined value. To maintain. The first spacer constituting the conductive member among the first spacers 30 a is erected on the first surface 24 a of the grid 24 made of a metal plate, and the extending end thereof is the divided layer 17 a of the metal back layer 17. Abut. Thereby, these 1st spacers 30a have electrically connected the grid 24 and each division | segmentation layer 17a.

SEDは電圧供給部として機能する電源部44を備えている。この電源部44はグリッド24に接続されている。電源部44は、グリッド24および第1スペーサ30aを通して所望の電圧をメタルバック層17の各分割層17aに印加する。SEDにおいて、画像を表示する場合、蛍光体スクリーン16およびメタルバック層17に例えば10kVのアノード電圧が印加され、電子放出素子18から放出された電子ビームをアノード電圧により加速して蛍光体スクリーン16へ衝突させる。これにより、蛍光体スクリーン16の蛍光体層が励起されて発光し、画像を表示する。   The SED includes a power supply unit 44 that functions as a voltage supply unit. The power supply unit 44 is connected to the grid 24. The power supply unit 44 applies a desired voltage to each divided layer 17a of the metal back layer 17 through the grid 24 and the first spacer 30a. When displaying an image in the SED, an anode voltage of, for example, 10 kV is applied to the phosphor screen 16 and the metal back layer 17, and the electron beam emitted from the electron-emitting device 18 is accelerated by the anode voltage to the phosphor screen 16. Collide. As a result, the phosphor layer of the phosphor screen 16 is excited to emit light and display an image.

以上のように構成されたSEDによれば、メタルバック層17を複数の分割層17aに分断し容量分割することにより、第1および第2基板間で放電が発生した場合でも、放電規模を抑制することができる。また、グリッド24、および第1スペーサ30aにより形成された導電部材を通してメタルバック層17の各分割層17aへアノード電圧を印加することにより、各分割層17aに安定して電圧を印加することができる。この際、各分割層17aには導電部材として機能する複数本の第1スペーサが当接しているため、分割層17aに小さな損傷が生じた場合でも、分割層17aに確実にアノード電圧を印加可能となる。また、蛍光体スクリーン上にアノード電圧印加用の配線を形成する必要がなく、これらの配線に起因する有効表示領域の減少、および、製造工程の増加を防止することができる。以上のことから、信頼性および表示品位の向上したSEDが得られる。   According to the SED configured as described above, by dividing the metal back layer 17 into a plurality of divided layers 17a and dividing the capacitance, the discharge scale is suppressed even when a discharge occurs between the first and second substrates. can do. Further, by applying an anode voltage to each divided layer 17a of the metal back layer 17 through the conductive member formed by the grid 24 and the first spacer 30a, a voltage can be stably applied to each divided layer 17a. . At this time, since a plurality of first spacers functioning as conductive members are in contact with each divided layer 17a, an anode voltage can be reliably applied to the divided layer 17a even if the divided layer 17a is slightly damaged. It becomes. Further, it is not necessary to form wiring for applying an anode voltage on the phosphor screen, and it is possible to prevent a decrease in the effective display area and an increase in the manufacturing process due to these wirings. From the above, an SED with improved reliability and display quality can be obtained.

本発明者等は、上記構成のSEDについて種々の実験を行った。メタルバック層の容量分割により、構成部材にダメージを与えるような大規模の放電が抑制され、メタルバック層に径0.05mm以上の大きさの損傷が生じることがなく、また、第2基板駆動用のドライバが損傷することも無かった。更に、2個以上連続した第2基板の配線ショートが無くなった。第1スペーサを通してアノード電圧を供給するため、メタルバック層の分割層に分断箇所が存在しても、安定してアノード電圧を印加することができた。また、分割層に当接している第1スペーサの本数あるいは抵抗値の少なくとも一方を調整することにより、放電規模を最適とする設計が容易に行えるようになった。   The present inventors conducted various experiments on the SED having the above configuration. Due to the capacity division of the metal back layer, large-scale discharge that damages the constituent members is suppressed, the metal back layer is not damaged by a diameter of 0.05 mm or more, and the second substrate is driven. The driver was not damaged. Furthermore, the wiring short circuit of the 2nd board | substrate which 2 or more continued was lost. Since the anode voltage is supplied through the first spacer, the anode voltage can be stably applied even if there is a split portion in the divided layer of the metal back layer. In addition, by adjusting at least one of the number of first spacers or the resistance value that is in contact with the divided layer, a design that optimizes the discharge scale can be easily performed.

次に、この発明の第2の実施形態に係るSEDについて説明する。本実施の形態によれば、図5および図6に示すように、グリッド24の第1および第2表面24a、24b、各電子ビーム通過孔26の内面は、例えばフリットガラスからなる絶縁層32によって被覆されている。グリッド24の第1表面24a上には、それぞれ第1方向Xに延びた複数本の配線50が形成されている。また、グリッド24の第1表面24a上には、第2方向Yに延びた共通配線52が形成され、各配線50の一端に接続されている。これら配線50および共通配線52は、例えば、銀ペーストを塗布した後、焼成することにより形成されている。   Next explained is an SED according to the second embodiment of the invention. According to the present embodiment, as shown in FIGS. 5 and 6, the first and second surfaces 24 a and 24 b of the grid 24 and the inner surfaces of the electron beam passage holes 26 are formed by the insulating layer 32 made of, for example, frit glass. It is covered. A plurality of wirings 50 each extending in the first direction X are formed on the first surface 24 a of the grid 24. Further, a common wiring 52 extending in the second direction Y is formed on the first surface 24 a of the grid 24 and connected to one end of each wiring 50. The wiring 50 and the common wiring 52 are formed, for example, by applying a silver paste and baking it.

スペーサ構体22を構成する複数の第1スペーサ30aは、それぞれ配線50上に重ねてグリッド24の第1表面上に一体的に形成されている。第1スペーサ30aの内、導電部材を構成する第1スペーサは、ガラスを主成分とし酸化金属、例えば、酸化ルテニウムを含有した材料により形成されている。他の第1スペーサ30aは、ガラスを主成分とし酸化金属を含まない材料により形成されている。導電部材を構成している第1スペーサ30aの第1基板10に当接した端とグリッド側端との間の抵抗値は1×10E11Ω以下であり、他の第1スペーサの第1基板10に当接した端とグリッド側端との間の抵抗値は1×10E13Ω以上となっている。そして、導電部材を構成した第1スペーサ30aは、配線50上に立設され配線50と電気的に接続されているとともに、その延出端は、メタルバック層17の分割層17aに当接している。これにより、これらの第1スペーサ30aは、配線50と各分割層17aとを電気的に接続している。   The plurality of first spacers 30 a constituting the spacer structure 22 are integrally formed on the first surface of the grid 24 so as to overlap each other on the wiring 50. Of the first spacers 30a, the first spacers constituting the conductive member are made of a material containing glass as a main component and containing a metal oxide such as ruthenium oxide. The other first spacers 30a are made of a material containing glass as a main component and not containing metal oxide. The resistance value between the end of the first spacer 30a constituting the conductive member that is in contact with the first substrate 10 and the grid-side end is 1 × 10E11Ω or less, and the first spacer 10 of the other first spacer The resistance value between the abutted end and the grid side end is 1 × 10E13Ω or more. The first spacer 30a constituting the conductive member is erected on the wiring 50 and is electrically connected to the wiring 50, and its extended end is in contact with the divided layer 17a of the metal back layer 17. Yes. Thereby, these first spacers 30a electrically connect the wiring 50 and each divided layer 17a.

第2スペーサ30bは、グリッド24の第2表面24b上に一体的に立設されている。各第2スペーサ30bは、ガラスを主成分として酸化金属を含まない材料により形成され、第2基板12に当接した端とグリッド側端との間の抵抗値は1×10E13Ω以上となっている。   The second spacer 30 b is erected integrally on the second surface 24 b of the grid 24. Each of the second spacers 30b is made of a material containing glass as a main component and not containing metal oxide, and the resistance value between the end in contact with the second substrate 12 and the grid side end is 1 × 10E13Ω or more. .

電圧供給部として機能する電源部44はグリッド24上の共通配線52に接続されている。電源部44は、共通配線52、配線50、および第1スペーサ30aを通して所望の電圧をメタルバック層17の各分割層17aに印加する。そして、SEDにおいて、画像を表示する場合、蛍光体スクリーン16およびメタルバック層17に例えば10kVのアノード電圧が印加され、電子放出素子18から放出された電子ビームをアノード電圧により加速して蛍光体スクリーン16へ衝突させる。これにより、蛍光体スクリーン16の蛍光体層が励起されて発光し、画像を表示する。
他の構成は前述した第1の実施形態と同一であり、同一の部分には同一の参照符号を付してその詳細な説明は省略する。
A power supply unit 44 that functions as a voltage supply unit is connected to a common wiring 52 on the grid 24. The power supply unit 44 applies a desired voltage to each divided layer 17a of the metal back layer 17 through the common wiring 52, the wiring 50, and the first spacer 30a. When displaying an image in the SED, an anode voltage of, for example, 10 kV is applied to the phosphor screen 16 and the metal back layer 17, and the electron beam emitted from the electron emitter 18 is accelerated by the anode voltage to accelerate the phosphor screen. Collide with 16 As a result, the phosphor layer of the phosphor screen 16 is excited to emit light and display an image.
Other configurations are the same as those of the first embodiment described above, and the same portions are denoted by the same reference numerals and detailed description thereof is omitted.

このように構成された第2の実施形態においても、メタルバック層17を複数の分割層17aに分断し容量分割することにより、第1および第2基板間で放電が発生した場合でも、放電規模を抑制することができる。また、グリッド24上の配線50、および第1スペーサ30aにより形成された導電部材を通してメタルバック層17の各分割層17aへアノード電圧を印加することにより、各分割層17aに安定して電圧を印加することができる。各分割層17aには導電部材として機能する複数本の第1スペーサが当接しているため、分割層17aに小さな損傷が生じた場合でも、分割層17aに確実にアノード電圧を印加可能となる。また、蛍光体スクリーン上にアノード電圧印加用の配線を形成する必要がなく、これらの配線に起因する有効表示領域の減少、および、製造工程の増加を防止することができる。以上のことから、信頼性および表示品位の向上したSEDが得られる。   Even in the second embodiment configured as described above, even if a discharge occurs between the first and second substrates by dividing the metal back layer 17 into a plurality of divided layers 17a and dividing the capacitance, the discharge scale is reduced. Can be suppressed. Further, by applying an anode voltage to each divided layer 17a of the metal back layer 17 through the wiring member 50 on the grid 24 and the conductive member formed by the first spacer 30a, a voltage is stably applied to each divided layer 17a. can do. Since each of the divided layers 17a is in contact with a plurality of first spacers that function as conductive members, it is possible to reliably apply an anode voltage to the divided layers 17a even when the divided layers 17a are slightly damaged. Further, it is not necessary to form wiring for applying an anode voltage on the phosphor screen, and it is possible to prevent a decrease in the effective display area and an increase in the manufacturing process due to these wirings. From the above, an SED with improved reliability and display quality can be obtained.

なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。   Note that the present invention is not limited to the above-described embodiment as it is, and can be embodied by modifying the constituent elements without departing from the scope of the invention in the implementation stage. In addition, various inventions can be formed by appropriately combining a plurality of components disclosed in the embodiment. For example, some components may be deleted from all the components shown in the embodiment. Furthermore, constituent elements over different embodiments may be appropriately combined.

上述した実施形態において、スペーサ構体は、第1および第2スペーサおよびグリッドを一体的に備えた構成としたが、第2スペーサは第2基板12上に形成する構成としてもよい。スペーサの径や高さ、その他の構成要素の寸法、材質等は上述した実施形態に限定されることなく、必要に応じて適宜選択可能である。この発明は、電子源として表面伝導型電子放出素子を用いたものに限らず、電界放出型、カーボンナノチューブ等の他の電子源を用いた平面表示装置にも適用可能である。   In the embodiment described above, the spacer structure is configured to integrally include the first and second spacers and the grid, but the second spacer may be formed on the second substrate 12. The diameter and height of the spacer, the dimensions and materials of the other components are not limited to the above-described embodiment, and can be appropriately selected as necessary. The present invention is not limited to the use of a surface conduction electron-emitting device as an electron source, but can also be applied to a flat panel display using other electron sources such as a field emission type and a carbon nanotube.

この発明の第1の実施形態に係るSEDを示す斜視図。The perspective view which shows SED which concerns on 1st Embodiment of this invention. 図1の線A−Aに沿って破断した上記SEDの斜視図。The perspective view of said SED fractured | ruptured along line AA of FIG. 上記SEDを拡大して示す断面図。Sectional drawing which expands and shows said SED. 上記SEDの蛍光体層およびメタルバック層を示す平面図。The top view which shows the fluorescent substance layer and metal back layer of said SED. この発明の第2の実施形態に係るSEDを破断して示す斜視図。The perspective view which fractures | ruptures and shows SED which concerns on 2nd Embodiment of this invention. 第2の実施形態に係るSEDを拡大して示す断面図。Sectional drawing which expands and shows SED which concerns on 2nd Embodiment.

符号の説明Explanation of symbols

10…第1基板、 12…第2基板、 14…側壁、 15…真空外囲器、
16…蛍光体スクリーン、 17…メタルバック層、 17a…分割層、
18…電子放出素子、 22…スペーサ構体、 24…グリッド、
26…電子ビーム通過孔、 30a…第1スペーサ、 30b…第2スペーサ、
50…配線、 52…共通配線。
DESCRIPTION OF SYMBOLS 10 ... 1st board | substrate, 12 ... 2nd board | substrate, 14 ... Side wall, 15 ... Vacuum envelope,
16 ... phosphor screen, 17 ... metal back layer, 17a ... divided layer,
18 ... Electron emitting device, 22 ... Spacer structure, 24 ... Grid,
26 ... Electron beam passage hole, 30a ... First spacer, 30b ... Second spacer,
50 ... wiring, 52 ... common wiring.

Claims (10)

蛍光体層を含む蛍光面と、この蛍光面に重ねて設けられているとともに、電気的に独立して分断された複数の分割層を有したメタルバック層と、が形成された第1基板と、
前記第1基板と所定の隙間を置いて対向配置されているとともに前記蛍光体層を励起する蛍光体励起手段が設けられた第2基板と、
前記第1基板と第2基板との間に設けられているとともに、それぞれ上記蛍光体励起手段に対向した複数の開孔を有した板状のグリッドと、
前記グリッドに立設されているとともに前記メタルバック層の分割層にそれぞれ当接し複数の導電部材と、
を備えた平面表示装置。
A first substrate on which a phosphor screen including a phosphor layer and a metal back layer provided on the phosphor screen and having a plurality of divided layers electrically separated are formed; ,
A second substrate disposed opposite to the first substrate with a predetermined gap and provided with phosphor excitation means for exciting the phosphor layer;
A plate-like grid provided between the first substrate and the second substrate and having a plurality of apertures respectively facing the phosphor excitation means;
A plurality of conductive members that are erected on the grid and are in contact with the divided layers of the metal back layer,
A flat display device.
前記グリッドは金属板により形成され、前記第1基板に対向した第1表面と、前記第2基板に対向しているとともに絶縁層により被覆された第2表面と、を有し、
それぞれ前記グリッドの第1表面に立設され前記第1基板に当接した複数の第1スペーサと、それぞれ前記グリッドの第2表面に立設され前記第2基板に当接した複数の第2スペーサと、を更に備え、前記第1スペーサの内の少なくとも複数は前記導電部材を構成している請求項1に記載の平面表示装置。
The grid is formed of a metal plate, and has a first surface facing the first substrate, and a second surface facing the second substrate and covered with an insulating layer,
A plurality of first spacers standing on the first surface of the grid and contacting the first substrate, and a plurality of second spacers standing on the second surface of the grid and contacting the second substrate, respectively. The flat display device according to claim 1, wherein at least a plurality of the first spacers constitute the conductive member.
前記グリッドから前記導電部材を通して前記第1基板にアノード電圧を供給する電圧供給部を備えている請求項1又は2に記載の平面表示装置。   The flat display device according to claim 1, further comprising a voltage supply unit that supplies an anode voltage from the grid to the first substrate through the conductive member. 前記グリッドは金属板により形成され、前記第1基板に対向しているとともに絶縁層により被覆された第1表面と、前記第2基板に対向しているとともに絶縁層により被覆された第2表面と、前記第1表面上に形成された複数の配線と、を有し、
それぞれ前記グリッドの第1表面に立設され前記第1基板に当接しているとともに前記配線に電気的に接続された複数の第1スペーサと、それぞれ前記グリッドの第2表面に立設され前記第2基板に当接した複数の第2スペーサと、を更に備え、前記第1スペーサの内の少なくとも複数は前記導電部材を構成している請求項1に記載の平面表示装置。
The grid is formed of a metal plate and is opposed to the first substrate and covered with an insulating layer, and the second surface is opposed to the second substrate and covered with an insulating layer. A plurality of wirings formed on the first surface,
A plurality of first spacers each standing on the first surface of the grid and in contact with the first substrate and electrically connected to the wiring, and each of the first spacers standing on the second surface of the grid. The flat display device according to claim 1, further comprising a plurality of second spacers in contact with the two substrates, wherein at least a plurality of the first spacers constitute the conductive member.
前記配線から前記導電部材を通して前記第1基板にアノード電圧を供給する電圧供給部を備えている請求項1又は4に記載の平面表示装置。   5. The flat display device according to claim 1, further comprising a voltage supply unit configured to supply an anode voltage from the wiring to the first substrate through the conductive member. 前記導電部材を構成した第1スペーサの前記第1基板に当接した端とグリッド側端間の抵抗値は1×10E11Ω以下であり、前記第2スペーサの第2基板に当接した端とグリッド側端との間の抵抗値は1×10E13Ω以上である請求項2ないし5のいずれか1項に記載の平面表示装置。   The resistance value between the end of the first spacer constituting the conductive member in contact with the first substrate and the grid side end is 1 × 10E11Ω or less, and the end of the second spacer in contact with the second substrate and the grid The flat display device according to claim 2, wherein a resistance value between the side ends is 1 × 10E13Ω or more. 前記第1スペーサは、前記第1基板に当接した端とグリッド側端との間の抵抗値が1×10E11Ω以下のスペーサと1×10E13Ω以上のスペーサとの少なくとも2種類のスペーサを含んでいる請求項6に記載の平面表示装置。   The first spacer includes at least two types of spacers, a spacer having a resistance value of 1 × 10E11Ω or less and a spacer having a resistance of 1 × 10E13Ω or more between an end in contact with the first substrate and a grid side end. The flat display device according to claim 6. 前記蛍光面は、第1方向およびこの第1方向と直交する第1方向に沿ってそれぞれ隙間をおいて並んだ複数色の蛍光体層と、隣合う前記蛍光体層間に形成された遮光層と、を含み、
前記メタルバック層の分割層は、それぞれ帯状に形成され互いに隙間をおいて並んでいるとともに、複数の蛍光体層および蛍光体層間に位置した遮光層に重ねて設けられている請求項1ないし7のいずれか1項に記載の平面表示装置。
The phosphor screen includes a plurality of color phosphor layers arranged with a gap along a first direction and a first direction orthogonal to the first direction, and a light shielding layer formed between the adjacent phosphor layers. Including,
The divided layers of the metal back layer are each formed in a strip shape and are arranged with a gap therebetween, and are provided so as to overlap a plurality of phosphor layers and a light shielding layer positioned between the phosphor layers. The flat display device according to any one of the above.
前記導電部材は、前記遮光層と対向する位置で前記分割層に当接している請求項8に記載の平面表示装置。   The flat display device according to claim 8, wherein the conductive member is in contact with the divided layer at a position facing the light shielding layer. 前記蛍光体励起手段は、前記第2基板上に配列された複数の電子放出素子と、前記第2基板上に互いに平行に並んで設けられ前記電子放出素子に電位を供給する複数の走査線と、を有し、
前記メタルバック層の分割層は、それぞれ前記走査線と平行に延びている請求項1ないし9のいずれか1項に記載の平面表示装置。
The phosphor excitation means includes a plurality of electron-emitting devices arranged on the second substrate, and a plurality of scanning lines provided parallel to each other on the second substrate and supplying a potential to the electron-emitting devices. Have
10. The flat display device according to claim 1, wherein each of the divided layers of the metal back layer extends in parallel with the scanning line.
JP2003395707A 2003-11-26 2003-11-26 Flat panel display device Pending JP2005158498A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003395707A JP2005158498A (en) 2003-11-26 2003-11-26 Flat panel display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003395707A JP2005158498A (en) 2003-11-26 2003-11-26 Flat panel display device

Publications (1)

Publication Number Publication Date
JP2005158498A true JP2005158498A (en) 2005-06-16

Family

ID=34721402

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003395707A Pending JP2005158498A (en) 2003-11-26 2003-11-26 Flat panel display device

Country Status (1)

Country Link
JP (1) JP2005158498A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007128882A (en) * 2005-10-31 2007-05-24 Samsung Sdi Co Ltd Electron emitting display

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007128882A (en) * 2005-10-31 2007-05-24 Samsung Sdi Co Ltd Electron emitting display
JP4500298B2 (en) * 2005-10-31 2010-07-14 三星エスディアイ株式会社 Electron emission display
US7816852B2 (en) 2005-10-31 2010-10-19 Samsung Sdi Co., Ltd. Electron emission display device with anode terminal

Similar Documents

Publication Publication Date Title
JP2008159449A (en) Display device
WO2005124814A1 (en) Planar display device
JP2009176424A (en) Image display apparatus
KR20040083522A (en) Image display device
JP4594076B2 (en) Image display device
JP2005011701A (en) Image display device
JP2005158498A (en) Flat panel display device
JP2008166048A (en) Image display device
JP2005123066A (en) Image display device
JP4551755B2 (en) Image display device
JP2006114403A (en) Image display device
JP2005085728A (en) Image display apparatus
JP2006024515A (en) Picture display device
JPWO2005096398A1 (en) Image display device
JP2005149960A (en) Image display device
JP2006172890A (en) Image display device
JP2006024516A (en) Picture display device
JP2005294157A (en) Image display device
JP2005235620A (en) Plane display device and its manufacturing method
JP2005190788A (en) Image display device
JP2006066201A (en) Image display device and its manufacturing method
JP2005190789A (en) Image display device
JP2006093051A (en) Image display apparatus
JP2005251530A (en) Image display device
JP2006092863A (en) Display device