JP2005157210A - Manufacturing method of silicon optical waveguide - Google Patents

Manufacturing method of silicon optical waveguide Download PDF

Info

Publication number
JP2005157210A
JP2005157210A JP2003399188A JP2003399188A JP2005157210A JP 2005157210 A JP2005157210 A JP 2005157210A JP 2003399188 A JP2003399188 A JP 2003399188A JP 2003399188 A JP2003399188 A JP 2003399188A JP 2005157210 A JP2005157210 A JP 2005157210A
Authority
JP
Japan
Prior art keywords
silicon
etching
optical waveguide
solution
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003399188A
Other languages
Japanese (ja)
Inventor
Mitsutoshi Takahashi
光俊 高橋
Yasushi Tsuchizawa
泰 土澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2003399188A priority Critical patent/JP2005157210A/en
Publication of JP2005157210A publication Critical patent/JP2005157210A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Optical Integrated Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To form a silicon optical waveguide in which the optical propagation loss is suppressed in the state where a stacking fault is not caused. <P>SOLUTION: A silicon core 108 is formed by forming a silicon thin line 107 by etching a SOI layer 103 by reactive dry etching, and then etching the side faces of the silicon thin line 107 by about 20nm by wet etching with an etching solution which is a mixture of hydrogen peroxide aqueous solution and ammonium fluoride liquid, in the state in which the top face of the silicon thin line 107 is covered with a master pattern 106. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、シリコンによる細線からなるシリコンコアを備えたシリコン光導波路の製造方法に関する。   The present invention relates to a method of manufacturing a silicon optical waveguide having a silicon core composed of fine wires made of silicon.

近年の光エレクトロニクス技術の進歩はめざましいものがあり、シリコンを用いたコアの断面の寸法を500nm以下とし、曲げ半径も数μmを可能とした光波長1.5μm帯の光導波路が開発されている。このようなシリコン光導波路は、シリコン酸化膜もしくはシリコン酸化窒化膜などのシリコン系絶縁膜をクラッドとして用いている。
この光導波路により、微小な光集積回路の形成を可能としている。また、シリコンは電子デバイスにも用いられている半導体材料であり、上記光導波路と電子デバイスを組み合わせたオプトエレクトロニクスデバイスの開発も検討されている。
Recent progress in optoelectronic technology has been remarkable, and optical waveguides with an optical wavelength of 1.5 μm have been developed that allow silicon cores to have a cross-sectional dimension of 500 nm or less and a bending radius of several μm. . Such a silicon optical waveguide uses a silicon-based insulating film such as a silicon oxide film or a silicon oxynitride film as a cladding.
With this optical waveguide, a minute optical integrated circuit can be formed. Silicon is a semiconductor material that is also used in electronic devices, and development of optoelectronic devices that combine the optical waveguides and electronic devices is also being studied.

ところで、上述したシリコン光導波路は、例えば、SOI(Silicon On Insulator)基板を利用し、SOI層を微細加工することで製造される場合が多い。この微細加工では、よく知られているように、反応性イオンエッチングにより、酸化膜などをマスクパターンとしてSOI層をエッチングしている。ところが、このようなエッチングで形成されるコアの側面には微細な凹凸が形成され、伝搬損失を大きくするという問題があった。すなわち、上記シリコン光導波路では、コアとクラッドとの屈折率差が大きいため、コアの表面に微細な凹凸があると、微細な凹凸により導波する光が散乱されるために伝搬損失が大きくなり、上述した問題が生じる。   By the way, the above-described silicon optical waveguide is often manufactured by, for example, using an SOI (Silicon On Insulator) substrate and finely processing an SOI layer. In this microfabrication, as is well known, the SOI layer is etched by reactive ion etching using an oxide film or the like as a mask pattern. However, there is a problem in that fine irregularities are formed on the side surface of the core formed by such etching, which increases propagation loss. That is, in the above silicon optical waveguide, the refractive index difference between the core and the clad is large, so if there are fine irregularities on the surface of the core, the light guided by the fine irregularities will be scattered and propagation loss will increase. The above-mentioned problem occurs.

上述したような問題を解消する技術として、シリコンコアの側面を酸化する方法(非特許文献1)が検討されている。
なお、出願人は、本明細書に記載した先行技術文献情報で特定される先行技術文献以外には、本発明に関連する先行技術文献を出願時までに発見するには至らなかった。
Daniel K Sparacin, Kazumi Wada, Lionel C. Kimerling, "Oxidation Kinetics of Waveguide Roughness Minimization in Silicon Microphotonics", Technical Digest of Integrated Photonics Research, pp.129-131, Optical Society of America Topical Meetings (June 16-18,2003)
As a technique for solving the above-described problem, a method of oxidizing the side surface of a silicon core (Non-Patent Document 1) has been studied.
The applicant has not yet found prior art documents related to the present invention by the time of filing other than the prior art documents specified by the prior art document information described in this specification.
Daniel K Sparacin, Kazumi Wada, Lionel C. Kimerling, "Oxidation Kinetics of Waveguide Roughness Minimization in Silicon Microphotonics", Technical Digest of Integrated Photonics Research, pp.129-131, Optical Society of America Topical Meetings (June 16-18,2003 )

しかしながら、上述した加工方法では、シリコンコアの側面を酸化する工程において、シリコンコアの中に酸化誘起積層欠陥(OSF)が導入されやすいという問題があった(非特許文献:半導体シリコン結晶工学 著者:志村史夫、発行所:丸善株式会社)。シリコンコアの断面寸法は、1μm以下と微小なため、上述したように積層欠陥が導入されると、導入された積層欠陥が容易にシリコンコアを貫通し、シリコンコアにクラックを形成する場合がある。   However, the above-described processing method has a problem that oxidation-induced stacking faults (OSF) are easily introduced into the silicon core in the step of oxidizing the side surface of the silicon core (Non-patent Document: Semiconductor Silicon Crystal Engineering) Fumio Shimura, publisher: Maruzen Co., Ltd.). Since the cross-sectional dimension of the silicon core is as small as 1 μm or less, when a stacking fault is introduced as described above, the introduced stacking fault may easily penetrate the silicon core and form a crack in the silicon core. .

本発明は、以上のような問題点を解消するためになされたものであり、積層欠陥などが入ることがない状態で、光伝搬損失が抑制されたシリコン光導波路を形成できるようにすることを目的とする。   The present invention has been made in order to solve the above-described problems, and it is possible to form a silicon optical waveguide in which light propagation loss is suppressed in a state where stacking faults and the like are not introduced. Objective.

本発明に係るシリコン光導波路の製造方法は、基板の上に埋め込み酸化層を介してシリコン層が形成されたSOI基板を用意し、シリコン層の上に酸化シリコンからなる絶縁膜を形成する工程と、絶縁膜の上に所定の方向に延在するレジストパターンを形成する工程と、レジストパターンをマスクとして絶縁膜をエッチングしてマスクパターンを形成する工程と、レジストパターンを除去した後、マスクパターンをマスクとし、垂直異方性を有するドライエッチング法によりシリコン層をエッチングしてシリコン細線を形成する工程と、ウエットエッチングによりシリコン細線の露出した側面を所定量エッチングしてシリコンコアを形成する工程と、マスクパターンを除去した後、シリコンコアを覆うように上部クラッド層を形成する工程とを少なくとも備え、ウエットエッチングは、酸化シリコンに対するエッチング速度よりシリコンに対するエッチング速度の方が大きく、エッチング速度がシリコンの結晶面方位に依存しないエッチング液で行うようにしたものである。   A method of manufacturing a silicon optical waveguide according to the present invention includes a step of preparing an SOI substrate having a silicon layer formed on a substrate via a buried oxide layer, and forming an insulating film made of silicon oxide on the silicon layer. A step of forming a resist pattern extending in a predetermined direction on the insulating film, a step of etching the insulating film using the resist pattern as a mask to form a mask pattern, and after removing the resist pattern, Etching a silicon layer by a dry etching method having vertical anisotropy to form a silicon fine wire as a mask, etching a predetermined amount of the exposed side surface of the silicon fine wire by wet etching, and forming a silicon core; Forming an upper cladding layer to cover the silicon core after removing the mask pattern; At least comprising, wet etching, it is large etching rate for the silicon than the etching rate for the silicon oxide, in which the etching rate is to perform an etchant which does not depend on the crystal orientation of the silicon.

この製造方法によれば、埋め込み酸化層を下部クラッド層としてこの上にシリコンコアが形成され、下面は下部クラッド層に覆われ、上面はマスクパターンに覆われた状態で、ドライエッチングによりシリコンコアが形成され、ドライエッチングにさらされたシリコンコアの側面は、ウエットエッチングにより所定量エッチングされる。
上記シリコン光導波路の製造方法において、エッチング液は、フッ化アンモニウム液と過酸化水素水との混合液から構成されたものを用いればよい。
According to this manufacturing method, a silicon core is formed on a buried oxide layer as a lower cladding layer, a lower surface is covered with a lower cladding layer, and an upper surface is covered with a mask pattern. A side surface of the silicon core formed and exposed to dry etching is etched by a predetermined amount by wet etching.
In the method for manufacturing the silicon optical waveguide, the etching solution may be composed of a mixed solution of an ammonium fluoride solution and a hydrogen peroxide solution.

以上説明したように、本発明によれば、ドライエッチングにさらされたシリコンコアの側面を、ウエットエッチングにより所定量エッチングするようにしたので、シリコンコアの側面は平滑化された状態となり、積層欠陥などが入ることがない状態で、光伝搬損失が抑制されたシリコン光導波路を形成できるという優れた効果が得られる。   As described above, according to the present invention, the side surface of the silicon core exposed to dry etching is etched by a predetermined amount by wet etching, so that the side surface of the silicon core is smoothed, and stacking faults occur. An excellent effect is obtained in that a silicon optical waveguide in which light propagation loss is suppressed can be formed in a state in which no light enters.

以下、本発明の実施の形態について図を参照して説明する。
図1、2は、本発明の実施の形態における光導波路の製造方法例を示す工程図である。図1、2は、各工程における断面を概略的に示す模式的な断面図である。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
1 and 2 are process diagrams showing an example of a method for manufacturing an optical waveguide in the embodiment of the present invention. 1 and 2 are schematic cross-sectional views schematically showing cross sections in each step.

まず、図1(a)に示すように、SOI基板100を構成するSOI層103の上に絶縁膜104が形成された状態とする。SOI基板100は、単結晶シリコンからなる基板部101と、この上に形成された例えば酸化シリコンからなる埋め込み酸化層102と、この上に形成された単結晶シリコンからなる膜厚500nm程度のSOI層103とから構成されたものである。このように構成されたSOI基板100の上に、例えばCVD法によりSiO2を堆積することで、絶縁膜104が形成された状態とすることができる。絶縁膜104は、例えば、膜厚50nm程度に形成されていればよい。 First, as shown in FIG. 1A, the insulating film 104 is formed on the SOI layer 103 constituting the SOI substrate 100. The SOI substrate 100 includes a substrate portion 101 made of single crystal silicon, a buried oxide layer 102 made of, for example, silicon oxide formed thereon, and an SOI layer made of single crystal silicon and having a film thickness of about 500 nm. 103. An insulating film 104 can be formed by depositing SiO 2 on the SOI substrate 100 configured as described above by, for example, a CVD method. For example, the insulating film 104 may be formed to a thickness of about 50 nm.

次に、図1(b)に示すように、絶縁膜104の上に、所定の方向に延在するライン状のレジストパターン105が形成された状態とする。レジストパターン105は、公知のリソグラフィー技術により形成すればよい。
次に、レジストパターン105をマスクとして下層の絶縁膜104を選択的にエッチング除去し、図1(c)に示すように、マスクパターン106が形成された状態とする。例えば、反応性イオンエッチングなどの垂直異方性を有するドライエッチング法を用いることで、マスクパターン106が形成された状態とすればよい。
Next, as shown in FIG. 1B, a line-shaped resist pattern 105 extending in a predetermined direction is formed on the insulating film 104. The resist pattern 105 may be formed by a known lithography technique.
Next, the lower insulating film 104 is selectively removed by etching using the resist pattern 105 as a mask, so that a mask pattern 106 is formed as shown in FIG. For example, the mask pattern 106 may be formed by using a dry etching method having vertical anisotropy such as reactive ion etching.

次に、レジストパターン105を除去した後、マスクパターン106をマスクとして下層のSOI層103を選択的にエッチング除去し、図1(d)に示すように、シリコン細線107が形成された状態とする。このエッチングにおいても、例えば、反応性イオンエッチングなどの垂直異方性を有するドライエッチング法を用いればよい。このようなドライエッチングにより、断面がほぼ矩形の状態にシリコン細線107が形成できる。シリコン細線107は、光集積回路を構成する光導波路のコアとなる部分である。   Next, after removing the resist pattern 105, the lower SOI layer 103 is selectively removed by etching using the mask pattern 106 as a mask, so that a silicon fine wire 107 is formed as shown in FIG. . Also in this etching, for example, a dry etching method having vertical anisotropy such as reactive ion etching may be used. By such dry etching, the silicon fine wire 107 can be formed in a state in which the cross section is substantially rectangular. The thin silicon wire 107 is a portion that becomes a core of an optical waveguide constituting the optical integrated circuit.

次に、マスクパターン106によりシリコン細線107の上面が覆われている状態で、酸化シリコンに対するエッチング速度よりシリコンに対するエッチング速度の方が大きく、エッチング速度がシリコンの結晶面方位に依存しないエッチング液によるウエットエッチングで、シリコン細線107の側面を所定量エッチングする。このことにより、図1(e)に示すように、側面が平滑化されたシリコンコア108が形成された状態とする。   Next, with the mask pattern 106 covering the upper surface of the silicon fine wire 107, the etching rate for silicon is higher than the etching rate for silicon oxide, and the etching rate is wet with an etching solution that does not depend on the crystal plane orientation of silicon. By etching, a predetermined amount of the side surface of the silicon fine wire 107 is etched. As a result, as shown in FIG. 1E, the silicon core 108 having a smoothed side surface is formed.

例えば、過酸化水素水(30wt%)とフッ化アンモニウム液(フッ化アンモニウムの水溶液:40wt%)とを混合したエッチング液によるウエットエッチングで、シリコン細線107の側面を20nm程度エッチングし、シリコンコア108が形成された状態とする。上記エッチング液は、過酸化水素水3に対してフッ化アンモニウム液2を混合したものとすればよい。このエッチング液により、酸化シリコンもエッチングされるが、酸化シリコンエッチング量は、膜厚で2nm程度であり、ほぼ無視できる量である。   For example, the side surface of the silicon fine wire 107 is etched by about 20 nm by wet etching using an etching solution in which hydrogen peroxide solution (30 wt%) and ammonium fluoride solution (ammonium fluoride aqueous solution: 40 wt%) are mixed. Is formed. The etching solution may be a mixture of the hydrogen peroxide solution 3 and the ammonium fluoride solution 2. Although silicon oxide is also etched by this etching solution, the silicon oxide etching amount is about 2 nm in film thickness, which is almost negligible.

図3に示すように、上記エッチング液中の過酸化水素水の比率を大きくすることで、酸化シリコンに対するシリコンのエッチング速度比を大きくすることができる。このエッチング速度比を大きくすることで、マスクパターン106及び埋め込み酸化層102により上面及び下面を保護された状態で、シリコン細線107の側面だけをエッチングすることが可能となる。   As shown in FIG. 3, the ratio of the etching rate of silicon with respect to silicon oxide can be increased by increasing the ratio of the hydrogen peroxide solution in the etching solution. By increasing the etching rate ratio, it is possible to etch only the side surface of the silicon fine wire 107 while the upper surface and the lower surface are protected by the mask pattern 106 and the buried oxide layer 102.

上記ウエットエッチングは、エッチング速度がシリコンの結晶面方位に依存せずに等方的に作用するため、ドライエッチングにより形成された側面の微細な凹凸が、平滑化されるようになる。
従って、コア108の側面は、微細な凹凸などがなく平滑化された状態に形成される。
In the wet etching, the etching rate acts isotropically without depending on the crystal plane orientation of silicon, so that fine irregularities on the side surface formed by dry etching are smoothed.
Therefore, the side surface of the core 108 is formed in a smoothed state without fine irregularities.

最後に、マスクパターン106を除去した後、図2(f)に示すように、埋め込み酸化層102の上に上部クラッド層109を形成し、上部クラッド層109によりコア108が埋め込まれた状態とする。上部クラッド層109は、例えば、酸化シリコンや酸化窒化シリコンなどから構成すればよい。上部クラッド層109を形成することで、上下をクラッドに覆われたコア108からなる光導波路が形成された状態となる。   Finally, after removing the mask pattern 106, as shown in FIG. 2F, an upper clad layer 109 is formed on the buried oxide layer 102, and the core 108 is buried by the upper clad layer 109. . The upper clad layer 109 may be made of, for example, silicon oxide or silicon oxynitride. By forming the upper clad layer 109, an optical waveguide composed of the core 108 whose upper and lower sides are covered with the clad is formed.

上述したように、本実施の形態によれば、ドライエッチングにより形成されたシリコン細線107の側面の微細な凹凸を、ウエットエッチングにより平滑化するようにした。この結果、コア108の側面は平滑化された状態となり、コア108による光導波路では、コア表面の微細な凹凸による伝搬損失が、抑制された状態となる。   As described above, according to the present embodiment, the fine irregularities on the side surface of the silicon fine wire 107 formed by dry etching are smoothed by wet etching. As a result, the side surface of the core 108 is smoothed, and the propagation loss due to fine irregularities on the core surface is suppressed in the optical waveguide formed by the core 108.

本発明の実施の形態における光導波路の製造方法例を示す工程図であるIt is process drawing which shows the example of the manufacturing method of the optical waveguide in embodiment of this invention 本発明の実施の形態における光導波路の製造方法例を示す工程図であるIt is process drawing which shows the example of the manufacturing method of the optical waveguide in embodiment of this invention エッチング液中の各成分の比率と、酸化シリコンに対するシリコンのエッチング速度比との相関を示す特性図である。It is a characteristic view which shows the correlation with the ratio of each component in an etching liquid, and the etching rate ratio of the silicon | silicone with respect to a silicon oxide.

符号の説明Explanation of symbols

100…SOI基板、101…基板部、102…埋め込み酸化層、103…SOI層、104…絶縁膜、105…レジストパターン、106…マスクパターン、107…シリコン細線、108…シリコンコア、109…上部クラッド層。
DESCRIPTION OF SYMBOLS 100 ... SOI substrate, 101 ... Substrate part, 102 ... Embedded oxide layer, 103 ... SOI layer, 104 ... Insulating film, 105 ... Resist pattern, 106 ... Mask pattern, 107 ... Silicon fine wire, 108 ... Silicon core, 109 ... Upper clad layer.

Claims (2)

基板の上に埋め込み酸化層を介してシリコン層が形成されたSOI基板を用意し、前記シリコン層の上に酸化シリコンからなる絶縁膜を形成する工程と、
前記絶縁膜の上に所定の方向に延在するレジストパターンを形成する工程と、
前記レジストパターンをマスクとして前記絶縁膜をエッチングしてマスクパターンを形成する工程と、
前記レジストパターンを除去した後、前記マスクパターンをマスクとし、垂直異方性を有するドライエッチング法により前記シリコン層をエッチングしてシリコン細線を形成する工程と、
ウエットエッチングにより前記シリコン細線の露出した側面を所定量エッチングしてシリコンコアを形成する工程と、
前記マスクパターンを除去した後、前記シリコンコアを覆うように上部クラッド層を形成する工程と
を少なくとも備え、
前記ウエットエッチングは、酸化シリコンに対するエッチング速度よりシリコンに対するエッチング速度の方が大きく、エッチング速度がシリコンの結晶面方位に依存しないエッチング液により行う
ことを特徴とするシリコン光導波路の製造方法。
Preparing an SOI substrate in which a silicon layer is formed on a substrate via a buried oxide layer, and forming an insulating film made of silicon oxide on the silicon layer;
Forming a resist pattern extending in a predetermined direction on the insulating film;
Etching the insulating film using the resist pattern as a mask to form a mask pattern;
After removing the resist pattern, using the mask pattern as a mask, etching the silicon layer by a dry etching method having vertical anisotropy to form a silicon fine wire;
Etching a predetermined amount of the exposed side surface of the silicon fine wire by wet etching to form a silicon core;
After removing the mask pattern, forming an upper clad layer so as to cover the silicon core,
The method for producing a silicon optical waveguide is characterized in that the wet etching is performed with an etching solution in which the etching rate for silicon is larger than the etching rate for silicon oxide and the etching rate does not depend on the crystal plane orientation of silicon.
請求項1記載のシリコン光導波路の製造方法において、
前記エッチング液は、フッ化アンモニウム液と過酸化水素水との混合液から構成されたものである
ことを特徴とするシリコン光導波路の製造方法。
In the manufacturing method of the silicon optical waveguide according to claim 1,
The method for producing a silicon optical waveguide, wherein the etching solution is composed of a mixed solution of an ammonium fluoride solution and a hydrogen peroxide solution.
JP2003399188A 2003-11-28 2003-11-28 Manufacturing method of silicon optical waveguide Pending JP2005157210A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003399188A JP2005157210A (en) 2003-11-28 2003-11-28 Manufacturing method of silicon optical waveguide

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003399188A JP2005157210A (en) 2003-11-28 2003-11-28 Manufacturing method of silicon optical waveguide

Publications (1)

Publication Number Publication Date
JP2005157210A true JP2005157210A (en) 2005-06-16

Family

ID=34723812

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003399188A Pending JP2005157210A (en) 2003-11-28 2003-11-28 Manufacturing method of silicon optical waveguide

Country Status (1)

Country Link
JP (1) JP2005157210A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008511016A (en) * 2004-08-20 2008-04-10 エージェンシー フォー サイエンス,テクノロジー アンド リサーチ Method for trimming and smoothing high index difference optical waveguide structures
JP2008262052A (en) * 2007-04-12 2008-10-30 Shin Etsu Chem Co Ltd Optical waveguide apparatus and method for manufacturing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008511016A (en) * 2004-08-20 2008-04-10 エージェンシー フォー サイエンス,テクノロジー アンド リサーチ Method for trimming and smoothing high index difference optical waveguide structures
JP2008262052A (en) * 2007-04-12 2008-10-30 Shin Etsu Chem Co Ltd Optical waveguide apparatus and method for manufacturing the same
US7799589B2 (en) 2007-04-12 2010-09-21 Shin-Etsu Chemical Co., Ltd. Optical waveguide apparatus and method for manufacturing the same

Similar Documents

Publication Publication Date Title
US11002907B2 (en) Stepped optical bridge for connecting semiconductor waveguides
US6890450B2 (en) Method of providing optical quality silicon surface
US4938841A (en) Two-level lithographic mask for producing tapered depth
US8815704B2 (en) Semiconductor substrate for photonic and electronic structures and method of manufacture
CN105026966B (en) PHOTONIC DEVICE structure and manufacturing method
CN1922519B (en) System and tapered waveguide for improving light coupling efficiency between optical fibers and integrated planar waveguides and method of manufacturing same
JP2005208638A (en) Low-loss silicon waveguide and method of fabricating the same
JP2006512611A (en) Optical waveguide fabrication method
JP4377195B2 (en) Manufacturing method of optical module
JP4914396B2 (en) Optical waveguide fabrication method
JP2014038322A (en) Manufacturing method of optical semiconductor element
US6732550B2 (en) Method for performing a deep trench etch for a planar lightwave circuit
KR101192230B1 (en) Methods of optical waveguide
JP3890046B2 (en) Method for manufacturing planar circuit type optical element
US20220043203A1 (en) Photonic chip and method of manufacture
JP2005157210A (en) Manufacturing method of silicon optical waveguide
Alayo et al. Fabrication of PECVD-silicon oxynitride-based optical waveguides
JP2008262003A (en) Optical waveguide and method of manufacturing the same
WO2004008203A1 (en) Planar waveguide with tapered region
JP2005156674A (en) Composite optical waveguide
JP2015087509A (en) Optical waveguide manufacturing method
US20240142701A1 (en) Optical Waveguide Structure and Method for Manufacturing Same
JP2001176840A (en) Wet etching method of compound semiconductor
JP2875895B2 (en) Dry etching method for quartz optical waveguide
US20190196102A1 (en) Techniques for fabricating waveguide facets and die separation

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060405

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080229

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080325

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081007