JP4377195B2 - Manufacturing method of optical module - Google Patents
Manufacturing method of optical module Download PDFInfo
- Publication number
- JP4377195B2 JP4377195B2 JP2003350480A JP2003350480A JP4377195B2 JP 4377195 B2 JP4377195 B2 JP 4377195B2 JP 2003350480 A JP2003350480 A JP 2003350480A JP 2003350480 A JP2003350480 A JP 2003350480A JP 4377195 B2 JP4377195 B2 JP 4377195B2
- Authority
- JP
- Japan
- Prior art keywords
- core
- silicon
- layer
- optical module
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003287 optical effect Effects 0.000 title claims description 90
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 60
- 229910052710 silicon Inorganic materials 0.000 claims description 58
- 239000010703 silicon Substances 0.000 claims description 58
- 238000005530 etching Methods 0.000 claims description 46
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 23
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 13
- 238000010894 electron beam technology Methods 0.000 claims description 11
- 238000006243 chemical reaction Methods 0.000 claims description 10
- 238000005253 cladding Methods 0.000 claims description 10
- 230000001902 propagating effect Effects 0.000 claims description 4
- 238000012545 processing Methods 0.000 claims description 2
- 238000001312 dry etching Methods 0.000 claims 1
- 238000001459 lithography Methods 0.000 description 7
- 239000007795 chemical reaction product Substances 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229920000642 polymer Polymers 0.000 description 4
- 239000002861 polymer material Substances 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000005452 bending Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000013307 optical fiber Substances 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Landscapes
- Optical Integrated Circuits (AREA)
Description
本発明は、光通信に用いられる導波路型光変調器や光スイッチ等の光制御デバイス、光集積回路を構成する光モジュールの製造方法に関するものである。 The present invention relates to a method of manufacturing an optical module constituting the optical control device of the waveguide type optical modulator or the like optical switch used in optical communication, an optical integrated circuit.
光制御デバイスの配線部材である平面導波路は、従来、石英系の素材からなるものが用いられてきた。石英系導波路は、コアとクラッドの比屈折率差が小さいため、単一モード条件を満たすコアの断面寸法が5〜10μm角と大きく、曲げ半径は1〜25mm程度であるため、デバイスサイズが大きくなり、高集積化に適さなかった。
光デバイスを小型化、高集積化する目的から近年シリコンをコアに用いて比屈折率を高くしたシリコン細線導波路の研究が活発になってきている。シリコン細線導波路は、曲げ半径を小さくでき、微小デバイスが作製可能となる。
Conventionally, a planar waveguide that is a wiring member of an optical control device has been made of a quartz-based material. Since the relative refractive index difference between the core and the clad is small, the quartz-based waveguide has a large cross-sectional dimension of the core satisfying the single mode condition of 5 to 10 μm square and a bending radius of about 1 to 25 mm. It became large and was not suitable for high integration.
For the purpose of downsizing and high integration of optical devices, in recent years, research has been actively conducted on a silicon fine wire waveguide using silicon as a core and having a high relative refractive index. The silicon fine wire waveguide can have a small bending radius, and a micro device can be manufactured.
しかし、シリコン細線導波路を用いた光デバイスの実用化には、2つの問題があった。一つは、シリコン細線導波路の単一モード条件を満たすコアの断面寸法が0.3μm角程度と小さいため、シリコン細線導波路よりモードフィールドサイズが大きい光ファイバー、発光素子あるいは受光素子等の外部回路との高効率な結合が難しいという問題である。もう一つは、シリコン細線導波路が高屈折率差導波路であるため、導波路面の荒れによる散乱損失の影響を受けやすく、伝搬損失が大きいという問題である。 However, there are two problems in the practical use of optical devices using silicon fine wire waveguides. One is an external circuit such as an optical fiber, a light emitting element or a light receiving element whose mode field size is larger than that of the silicon fine wire waveguide because the cross-sectional dimension of the core satisfying the single mode condition of the silicon fine wire waveguide is as small as 0.3 μm square It is a problem that high-efficiency coupling with is difficult. Another problem is that since the silicon thin wire waveguide is a high refractive index difference waveguide, it is susceptible to scattering loss due to the roughness of the waveguide surface, and the propagation loss is large.
外部回路との結合が難しいという問題は、幅を細くしたシリコン細線導波路の終端に断面の大きい別の導波路を重ねてモードフィールド径を効率よく広げるモードフィールドサイズ変換構造を設けることで解決できる。一方、伝搬損失が大きいという問題は、リソグラフィーやエッチングなどの導波路パターン作製技術の向上によって側面荒れが低減され、ある程度は解決されてきている(例えば、特許文献1、非特許文献1参照)。
The problem of difficulty in coupling with an external circuit can be solved by providing a mode field size conversion structure that efficiently expands the mode field diameter by overlapping another waveguide having a large cross section at the end of a silicon wire waveguide with a narrow width. . On the other hand, the problem of large propagation loss has been solved to some extent by improving the waveguide pattern manufacturing technique such as lithography and etching, and has been solved to some extent (see, for example,
図8(a)はモードフィールドサイズ変換部を備えた従来の光モジュールの平面図、図8(b)は図8(a)の光モジュールのA−A線断面図、図8(c)は図8(a)の光モジュールのB−B線断面図である。図8において、1は第1の光導波路(シリコン細線導波路)、2はモードフィールドサイズ変換部、3は光導波路1と接続される第2の光導波路、11はシリコン基板、12はシリコン基板11上に形成されたアンダークラッド、13はアンダークラッド12上に選択的に形成されたシリコンからなる第1のコア、14はコア13から延在しているシリコンからなるテーパ部、15はテーパ部14を覆うように配置された第2のコアである。
8A is a plan view of a conventional optical module having a mode field size conversion unit, FIG. 8B is a cross-sectional view of the optical module of FIG. 8A taken along line AA, and FIG. It is a BB sectional view of the optical module of Drawing 8 (a). In FIG. 8, 1 is a first optical waveguide (silicon thin wire waveguide), 2 is a mode field size converter, 3 is a second optical waveguide connected to the
図8に示した光モジュールは、以下の方法で作られる。まず、シリコン基板11とシリコン酸化膜からなるアンダークラッド12とアンダークラッド12上に形成されたシリコン層とからなるSOI(Silicon On Insulator)基板を用意し、シリコン層をリソグラフィーとエッチングにより加工して、第1のコア13およびテーパ部14を形成する。テーパ部14の終端の幅が細いため、リソグラフィーとしては主にEB(Electron Beam )リソグラフィーが用いられる。また、エッチングにおけるマスクとしては、リソグラフィーで形成されるレジストパターンが使用される。もしくは、エッチングの選択性を高めるため、シリコン層の上にSiO2 などのハードマスク層を形成し、このハードマスク層の上にレジストを形成して、レジストをマスクにしてハードマスク層をエッチングしてハードマスクを形成し、このハードマスクを用いてシリコン層をエッチングする。次に、シリコン酸化膜よりも屈折率の高いポリマー等の材料をアンダークラッド12上に堆積し、この材料をリソグラフィーとエッチングにより加工して、テーパ部14を覆う第2のコア15を形成する。こうして、モードフィールドサイズ変換部を備えた図8の光モジュールが完成する。
The optical module shown in FIG. 8 is manufactured by the following method. First, an SOI (Silicon On Insulator) substrate comprising a
なお、出願人は、本明細書に記載した先行技術文献情報で特定される先行技術文献以外には、本発明に関連する先行技術文献を出願時までに発見するには至らなかった。
シリコン細線光導波路に基づく光モジュールは超小型、高集積化ができることが特徴であるから、実際に作製する場合には多くの素子をウエハ全面に配置し、同時に作製することになる。しかし、図8の構造では、第1のコア13およびテーパ部14となる領域のみをエッチングで残すことになり、エッチングすべき面積が大きくなるので、エッチング中に大量の反応生成物が発生し、この反応生成物が第1のコア13およびテーパ部14の側壁に付着してパターン幅が変化したり、側壁の荒れが大きくなったりするという問題があった。第1のコア13およびテーパ部14は幅がもともと小さいため、少しの幅の変化でもその損失やデバイス特性に影響がでる。また、エッチング中に発生する多量の反応生成物はエッチングマスク材料をエッチングする働きがあるため、エッチング選択比を低下させ、プロセスマージンを下げるという問題も生じた。さらに、第1のコア13およびテーパ部14を形成するためのレジストパターンをEBリソグラフィーで形成する場合、ポジレジストを用いると、導波路からかなり離れた場所からの基板反射電子のためパターンエッジ部分の露光コントラストが低下して、レジストパターンの側壁のラフネスが大きくなり、その結果、コア13およびテーパ部14の側壁のラフネスが大きくなって、導波路の損失が大きくなるという問題もあった。
Since an optical module based on a silicon thin-wire optical waveguide is characterized by being ultra-small and highly integrated, many elements are arranged on the entire surface of the wafer when actually manufactured. However, in the structure of FIG. 8, only the regions that become the
本発明は、上記の状況に鑑みてなされたものであり、作製プロセスの余裕度を高めてシリコン細線導波路コアを高精度に加工することができ、低損失で特性が安定した光導波路を実現することができる光モジュールの製造方法を提供することを目的とする。 The present invention has been made in view of the above-described circumstances, and can realize a high-precision processing of a silicon fine waveguide core by increasing the margin of the manufacturing process, realizing an optical waveguide having low loss and stable characteristics. and to provide a method of manufacturing an optical module that can be.
本発明の光モジュールの製造方法は、シリコン基板とこのシリコン基板上に形成されたアンダークラッドとなるシリコン酸化膜とこのシリコン酸化膜上に形成されたシリコン層とからなるSOI基板の前記シリコン層の上に、シリコン酸化膜からなるハードマスク層を形成する工程と、前記ハードマスク層の上面にレジストを塗布し、このレジストを電子線(EB)露光法で加工して、第1のコアと、この第1のコアと隣り合うコアとの間に配置されるスラブ層とを形成すべき領域にレジストパターンを形成する工程と、前記レジストパターンをマスクにして前記ハードマスク層をドライエッチングしハードマスクを形成する工程と、前記レジストパターンを除去する工程と、前記ハードマスクを用いて前記シリコン層をエッチングし、断面が四角形のシリコンからなる前記第1のコアと、シリコンからなる前記スラブ層とを選択的に形成する工程とを備え、前記アンダークラッドと前記第1のコアとは、第1の光導波路を構成し、前記スラブ層は、所定幅の空隙を挟んで前記第1のコアと隣り合うように形成され、前記第1のコアと前記スラブ層との間の空隙の幅を、前記第1のコアを伝搬する光が前記スラブ層に漏れることがない範囲でできる限り小さくすることを特徴とするものである。
また、本発明の光モジュールの製造方法の1構成例において、前記第1のコアと前記スラブ層との間隔は、2μm以上10μm以下である。
また、本発明の光モジュールの製造方法の1構成例は、さらに、前記第1のコアの終端部を覆うように配置される第2のコアを形成する工程と、前記第1コアの終端部と前記第2のコアとを覆うように配置されるオーバークラッドを形成する工程とを備え、前記アンダークラッドと前記第1のコアの終端部と前記第2のコアと前記オーバークラッドとは、モードフィールドサイズ変換部を構成し、前記アンダークラッドと前記第2のコアと前記オーバークラッドとは、第2の光導波路を構成し、前記スラブ層は、前記オーバークラッドを挟んで前記第2のコアと隣り合うように配置されるものである。
An optical module manufacturing method according to the present invention includes a silicon substrate, a silicon oxide film serving as an underclad formed on the silicon substrate, and a silicon layer formed on the silicon substrate. A step of forming a hard mask layer made of a silicon oxide film, a resist is applied to the upper surface of the hard mask layer, the resist is processed by an electron beam (EB) exposure method, a first core, A step of forming a resist pattern in a region where a slab layer disposed between the first core and the adjacent core is to be formed; and the hard mask layer is dry-etched by using the resist pattern as a mask to form a hard mask Forming a cross-section, removing the resist pattern, etching the silicon layer using the hard mask, And a step of selectively forming the first core made of quadrilateral silicon and the slab layer made of silicon, and the under cladding and the first core constitute a first optical waveguide. The slab layer is formed so as to be adjacent to the first core with a gap having a predetermined width, and the width of the gap between the first core and the slab layer is set to the first core. The propagating light is made as small as possible within a range that does not leak into the slab layer.
Moreover, in one structural example of the manufacturing method of the optical module of this invention, the space | interval of the said 1st core and the said slab layer is 2 micrometers or more and 10 micrometers or less.
Further, in one configuration example of the method of manufacturing an optical module according to the present invention, a step of forming a second core disposed so as to cover the terminal end of the first core, and a terminal end of the first core And an over clad disposed so as to cover the second core, and the under clad, the terminal end of the first core, the second core, and the over clad include a mode, Forming a field size conversion unit, wherein the under cladding, the second core, and the over cladding constitute a second optical waveguide; and the slab layer includes the second core sandwiching the over cladding. It is arrange | positioned so that it may adjoin.
本発明によれば、所定幅の空隙を挟んで第1のコアと隣り合うようにシリコンからなるスラブ層を配置することにより、シリコンのエッチング面積を小さくすることができるので、エッチング時にマスクとの選択比が低下したり、エッチング中の反応生成物が第1のコアの側壁に付着して第1のコアの寸法が変化したりすることがなく、作製プロセスの余裕度と再現性とを高めることができ、特性の安定した光モジュールを作製することができる。また、スラブ層を設ける構造により描画面積も小さくすることができるので、側壁荒れの小さい導波路パターンが形成でき、伝搬損失の小さい光導波路を作製することができる。また、光導波路が密に配置されても疎に配置されても、第1のコアとスラブ層との間隔を変えることでエッチング面積、描画面積を調整することができるので、設計パターンに依存せずプロセスはほぼ同じ条件を使うことができ、光導波路を安定に再現性よく作製することができる。 According to the present invention, the silicon etching area can be reduced by arranging the slab layer made of silicon so as to be adjacent to the first core with a gap having a predetermined width therebetween. The selection ratio does not decrease or the reaction product during etching adheres to the side wall of the first core and the dimension of the first core does not change, thereby improving the margin and reproducibility of the manufacturing process. Therefore, an optical module with stable characteristics can be manufactured. In addition, since the drawing area can be reduced by the structure in which the slab layer is provided, a waveguide pattern with small side wall roughness can be formed, and an optical waveguide with small propagation loss can be manufactured. Even if the optical waveguides are arranged densely or sparsely, the etching area and the drawing area can be adjusted by changing the distance between the first core and the slab layer. Therefore, almost the same conditions can be used for the process, and the optical waveguide can be stably produced with good reproducibility.
[第1の実施の形態]
以下、本発明の実施の形態について図面を参照して詳細に説明する。図1(a)は本発明の第1の実施の形態となる光モジュールの平面図、図1(b)、図2(a)、図2(b)、図2(c)はそれぞれ図1(a)の光モジュールのA−A線断面図、B−B線断面図、C−C線断面図、D−D線断面図である。本実施の形態の光モジュールは、第1の光導波路(シリコン細線導波路)1と、モードフィールドサイズ変換部2と、光導波路1と接続される第2の光導波路(接続導波路)3とからなる。図2(a)、図2(b)、図2(c)はそれぞれ第1の光導波路1、モードフィールドサイズ変換部2、第2の光導波路3の断面図を示している。
[First Embodiment]
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 1A is a plan view of an optical module according to the first embodiment of the present invention, and FIGS. 1B, 2A, 2B, and 2C are FIG. 4A is a cross-sectional view taken along line AA, a cross-sectional view taken along line BB, a cross-sectional view taken along line CC, and a cross-sectional view taken along line DD. FIG. The optical module according to the present embodiment includes a first optical waveguide (silicon thin wire waveguide) 1, a mode
図1、図2において、11はシリコン基板、12はシリコン基板11上に形成された厚さ3μmのシリコン酸化膜(屈折率1.45)からなるアンダークラッド、13は幅0.3μm〜0.6μm、厚さ0.15μm〜0.4μmの断面が四角形のシリコンからなる第1のコア、14は第1のコア13の端部に、コア13の厚さを維持した状態で幅寸法が先端(第2の光導波路側)に向かって漸次細くなるように形成されたシリコンからなるテーパ部、15はテーパ部14を覆うように配置された第2のコア、16は第1のコア13および第2のコア15を覆うように配置された、シリコン酸化膜と同程度の屈折率のポリマーからなるオーバークラッド、18は所定幅の空隙17を挟んで第1のコア13および第2のコア15と隣り合うように配置されたシリコンからなるスラブ層である。
1 and 2, 11 is a silicon substrate, 12 is an undercladding made of a silicon oxide film (refractive index 1.45) having a thickness of 3 μm formed on the
アンダークラッド12と第1のコア13とオーバークラッド16とは第1の光導波路1を構成し、アンダークラッド12とテーパ部14と第2のコア15とオーバークラッド16とはモードフィールドサイズ変換部2を構成し、アンダークラッド12と第2のコア15とオーバークラッド16とは第2の光導波路3を構成している。
The underclad 12, the
なお、本実施の形態では、第1のコア13および第2のコア15とスラブ層18との間にオーバークラッド16が形成されているが、第1の光導波路1についてはオーバークラッド16は必ず必要というわけではない。その理由は、シリコンをコアとする第1の光導波路1は光の閉じ込めが強く、オーバークラッドがない場合でも下の基板に光が漏れることはないからである。オーバークラッド16を形成しない場合、第1のコア13とスラブ層18との間は空気の層となる。本実施の形態では、オーバークラッド16を形成するか否かに関係なく、第1のコア13および第2のコア15とスラブ層18との間を空隙と呼ぶ。
In the present embodiment, the over clad 16 is formed between the
次に、本実施の形態の光モジュールにおける光の伝搬状態を説明する。図1(a)に示した第1の光導波路1の第1のコア13の左端面から入射した光は、コア13を伝搬した後、モードフィールドサイズ変換部2のテーパ部14の左端位置に到達する。光がテーパ部14を図1(a)の右方向に伝搬するにつれて、コア幅が徐々に狭まって光の閉じこめが弱くなりモードフィールドが周囲に広がろうとする。ところが、このときアンダークラッド12より屈折率の高い第2のコア15が隣接して存在するため、光パワーの分布は第1の光導波路1の第1のコア13から第2の光導波路3の第2のコア15へ徐々に移っていく。
Next, the light propagation state in the optical module of the present embodiment will be described. The light incident from the left end surface of the
前記とは逆に図1(a)に示した第2の光導波路3の第2のコア15の右端部から光が入射した場合には、右から左へ光が進行するにつれて第2のコア15、テーパ部14を介して、第1の光導波路1の第1のコア13へ光の分布が移動する。このように、テーパ部14を介して第1の光導波路1の第1のコア13と第2の光導波路3の第2のコア15とを接続することで、効率の高いモードフィールドサイズ(径)変換を実現することができる。
Contrary to the above, when light enters from the right end of the
次に、本実施の形態の光モジュールの製造方法を図3、図4を用いて説明する。まず、シリコン基板11と、シリコン基板11上に形成されたシリコン酸化膜からなるアンダークラッド12と、アンダークラッド12上に形成されたシリコン層101とからなるSOI基板を用意し、シリコン層101の上に、エッチング加工用マスクとなるシリコン酸化膜102をCVD法などを用いて形成する(図3(a))。アンダークラッド12の厚さは3.0μmである。
Next, the manufacturing method of the optical module of this Embodiment is demonstrated using FIG. 3, FIG. First, an SOI substrate including a
続いて、シリコン酸化膜102の上面に電子線用のレジストを塗布した後、このレジストを電子線露光法を利用して加工し、第1のコア13とテーパ部14とスラブ層18とを形成すべき領域にレジストパターン103を形成する(図3(b))。次に、レジストパターン103をマスクにしてシリコン酸化膜102をドライエッチングし、シリコン層101をエッチングするためのマスク104を形成する。この後、レジストパターン103をアッシングにより除去する(図3(c))。
Subsequently, after applying an electron beam resist on the upper surface of the
レジストパターン103を除去した後、マスク104を用いてシリコン層101をエッチングして、図3(d)のように第1のコア13、テーパ部14、空隙17およびスラブ層18を形成し(図3(d)では空隙17およびスラブ層18は不図示)、次いでウエットエッチングによりマスク104を除去する(図3(e))。このとき、第1のコア13の終端部であるテーパ部14は、先端(第2の光導波路側)に向かって漸次断面積が小さくなるように形成される。テーパ部14の先端の幅は60〜100nmである。
After removing the resist
次に、第1のコア13、テーパ部14、空隙17およびスラブ層18を形成したSOI基板上に、アンダークラッド12より屈折率が2〜3%程度高いポリマー系材料をスピンコート法で3μm程度堆積する。このポリマー系材料の上面に光露光用レジストを塗布した後、このレジストを光露光法により加工して、第2のコア15を形成すべき領域にレジストパターンを形成する。このレジストパターンをマスクにしてポリマー系材料をエッチングして、断面が3μm×3μmの第2のコア15を形成する(図4(a))。
Next, on the SOI substrate on which the
最後に、第1コア13、テーパ部14、第2のコア15、空隙17およびスラブ層18を形成したSOI基板上に、屈折率がシリコン酸化膜(アンダークラッド12)と同程度でシリコン酸化膜と光学的に等価なポリマー系材料を6μm程度堆積して、オーバークラッド16を形成する(図4(b))。図2からも分かるように、空隙17にはオーバークラッド16が堆積することは言うまでもない。こうして、本実施の形態の光モジュールが完成する。
Finally, on the SOI substrate on which the
なお、本実施の形態では、第2のコア15およびオーバークラッド16の材料をポリマーとして説明したが、前述の屈折率の条件の満たすものであれば、エポキシやポリイミドなどのポリマーだけでなく、SiO2 、SiON、SiNなどの無機材料を用いてもかまわない。
In the present embodiment, the material of the
次に、以上のような製造方法を用いて第1のコア13の両側の空隙17の幅(コア13とスラブ層18との間隔)が異なる複数の光モジュールを作製して、これら光モジュールの特性を評価した結果について説明する。図5に、レジストパターン103をマスクにしてシリコン酸化膜102をエッチングする工程におけるレジストパターン103およびシリコン酸化膜102のエッチングレートのエッチング面積依存性と、選択比(シリコン酸化膜/レジストパターン)のエッチング面積依存性を調べた結果を示す。
Next, a plurality of optical modules having different widths (spaces between the core 13 and the slab layer 18) of the
ここでは、4インチ基板を用い、第1のコア13の両側の空隙17の幅を変えることでエッチング面積を制御している。エッチング面積が45cm2 の場合の結果は、コア13と隣り合うコアとの間にスラブ層18がない従来構造の光モジュールにおける結果であり、エッチング面積が4cm2 の場合の結果は、コア13とスラブ層18との間隔を5μmとした光モジュールにおける結果である。
Here, a 4-inch substrate is used, and the etching area is controlled by changing the width of the
シリコン酸化膜102のエッチングレートはエッチング面積が増えてもほとんど変化しないが、レジストパターン103のエッチングレートはエッチング面積が増えると増加し、その結果、選択比はエッチング面積の増加とともに低下する。レジストパターン103のエッチングレートが増加する理由は、シリコン酸化膜102をエッチングすることで発生する反応生成物にレジストをエッチングする働きがあるためである。
Although the etching rate of the
選択比の低下は、エッチングマスクとなるレジストパターン103を厚くする必要性を生じさせるが、厚いレジストでは細いパターンが形成できないなどの問題があり、プロセスの余裕度を低下させる。つまり、図5の結果は、良好なパターンを安定に形成するにはエッチング面積をできる限り小さくすることが望ましいことを示している。本実施の形態のように、コア13,15と隣接する図示しないコアとの間にスラブ層18を設ける構造にすれば、コア13,15とスラブ層18との間隔を小さくすることで、エッチング面積を小さくすることができる。
The decrease in the selection ratio causes the necessity of increasing the thickness of the resist
図6に、ポジレジストを用いてEB露光法でレジストパターン103を形成したときのレジストパターン103の側壁荒れの大きさと空隙17の幅との関係を示す。空隙17の幅が20μm以上の場合、レジストパターン103の側壁の荒れは10nm程度と大きいが、空隙17の幅を小さくすると側壁の荒れも減少する。ただし、空隙17の幅が10μm以下では、側壁の荒れは3nm程度でほぼ一定となる。レジストパターン103の側壁の荒れが減少する理由は、空隙17の幅を小さくして描画面積を減らすと、基板から反射してくる電子の影響が小さくなるためと考えられる。シリコン細線導波路ではコアの側壁の荒れが小さいことが損失低減のために重要であるから、図6の結果は空隙17の幅を最大でも10μm以下に小さくした方がよいことを示している。
FIG. 6 shows the relationship between the roughness of the sidewall of the resist
このように、作製プロセス上は空隙17の幅は小さいほど有利であるが、スラブ層18が第1のコア13に近づき過ぎると、コア13を伝搬する光が隣接するスラブ層18に漏れるという問題が起きる。計算からシリコンコアとシリコンスラブとは2μm以上離せば漏れの問題はないことが分かっている。したがって、空隙17の幅を2μm以上、10μm以下とすれば、作製プロセスの余裕度を高め、シリコンコアの側壁荒れを小さくして、低損失な光モジュールを実現することができる。
表1に、空隙17の幅が異なる2つの光モジュールの第1の光導波路1の伝搬損失を示す。
As described above, in the manufacturing process, the smaller the width of the
Table 1 shows the propagation loss of the first
[表1]
第1の光導波路の伝搬損失
┌────┬───────┐
│空隙の幅│伝搬損失 │
├────┼───────┤
│50μm│60dB/cm│
├────┼───────┤
│5μm │13dB/cm│
└────┴───────┘
[Table 1]
Propagation loss of the first optical waveguide ┌────┬───────┐
│Void width│Propagation loss│
├────┼───────┤
│50μm│60dB / cm│
├────┼───────┤
│5μm │13dB / cm│
└────┴───────┘
ここでは、光ファイバーから第2の光導波路3を介して波長1.55μmの光を導入し、第1の光導波路1の長さが異なる光モジュールの挿入損失の値から伝搬損失を算出している。表1によれば、空隙17の幅が50μmの場合に比べて空隙17の幅が5μmの場合の伝搬損失が小さい。つまり、第1のコア13の両側の空隙17の幅を小さくしてスラブ層18を大きくすれば、伝搬損失が大幅に低減することが分かる。
Here, light having a wavelength of 1.55 μm is introduced from the optical fiber through the second
以上のように、第1のコア13および第2のコア15と他の光導波路のコアとの間にスラブ層18を設ける構造にすれば、シリコン層をエッチングする面積を小さくすることができるので、作製プロセスの余裕度を高めることができ、また第1のコア13およびテーパ部14の側壁の荒れを低減することができ、伝搬損失の小さい光モジュールを実現することができる。
As described above, if the
なお、本実施の形態では、空隙17の幅を第1のコア13とスラブ層18との間隔として規定したが、第2のコア15とスラブ層18との間隔についても同様に、シリコンのエッチング面積ができる限り小さく、かつコア15を伝搬する光がスラブ層18に漏れることがない値を選択すればよい。具体的には、少なくともコア15の幅と同じ3μmにすれば、コア15を伝搬する光がスラブ層18に漏れることはない。
In the present embodiment, the width of the
[第2の実施の形態]
次に、本発明の第2の実施の形態について説明する。図7は本発明の第2の実施の形態となる光モジュールの第1の光導波路の部分を示す平面図である。なお、図7では、オーバークラッドを省略して、第1のコア23、空隙27およびスラブ層28を表している。本実施の形態は、小さい領域に長い導波路を入れ込むため、第1の光導波路を折り畳んで配置した例である。第1のコア23の曲線部の半径は10μm、コア23の断面寸法は厚さが0.2μm、幅が0.4μmである。シリコン細線導波路では急峻な曲げが可能なため、このように小さな領域に導波路を密に配置できるのが特徴の一つとなっている。
[Second Embodiment]
Next, a second embodiment of the present invention will be described. FIG. 7 is a plan view showing a portion of the first optical waveguide of the optical module according to the second embodiment of the present invention. In FIG. 7, the over-cladding is omitted, and the
第1のコア23の曲線部の半径が10μmの場合、隣り合うコア23の間隔Lは20μmとなる。第1のコア23の両側の空隙27の幅Gを5μmに設定すると、スラブ層28の幅Sは10μm程度となる。したがって、このような設定では、エッチングでシリコンを除く領域とシリコンをスラブ層28として残す領域とがほぼ同じ面積となるので、描画およびエッチングの面積が大きいことになる。このため、第1の実施の形態で述べたような選択比の低下やコア23の側壁荒れが起こる。
When the radius of the curved portion of the
そこで、空隙27の幅Gを2μmとして光モジュールを作製すると、スラブ層28の幅Sは約16μmとなり、エッチング面積は全体の面積の4分の1に減らすことができる。描画およびエッチング面積を小さくすることで、エッチング時の選択比の低下を抑え、第1のコア23の側壁荒れを低減することができ、低損失の導波路を再現性よく作製することができる。
このように、導波路の構造や配置によってコアとスラブ層との間隔を変える方法は、描画面積およびエッチング面積を制御することができるので、作製プロセスの余裕度を高め、光導波路を高い安定性、再現性で作製するのに有効である。
Therefore, when an optical module is manufactured with the width G of the
As described above, the method of changing the distance between the core and the slab layer according to the structure and arrangement of the waveguide can control the drawing area and the etching area, thereby increasing the margin of the manufacturing process and increasing the stability of the optical waveguide It is effective to produce with reproducibility.
本発明は、オプトエレクトロニクス分野、光通信分野に適用することができる。 The present invention can be applied to the optoelectronic field and the optical communication field.
1…第1の光導波路、2…モードフィールドサイズ変換部、3…第2の光導波路、11…シリコン基板、12…アンダークラッド、13、23…第1のコア、14…テーパ部、15…第2のコア、16…オーバークラッド、17、27…空隙、18、28…スラブ層。
DESCRIPTION OF
Claims (3)
前記ハードマスク層の上面にレジストを塗布し、このレジストを電子線(EB)露光法で加工して、第1のコアと、この第1のコアと隣り合うコアとの間に配置されるスラブ層とを形成すべき領域にレジストパターンを形成する工程と、
前記レジストパターンをマスクにして前記ハードマスク層をドライエッチングしハードマスクを形成する工程と、
前記レジストパターンを除去する工程と、
前記ハードマスクを用いて前記シリコン層をエッチングし、断面が四角形のシリコンからなる前記第1のコアと、シリコンからなる前記スラブ層とを選択的に形成する工程とを備え、
前記アンダークラッドと前記第1のコアとは、第1の光導波路を構成し、
前記スラブ層は、所定幅の空隙を挟んで前記第1のコアと隣り合うように形成され、
前記第1のコアと前記スラブ層との間の空隙の幅を、前記第1のコアを伝搬する光が前記スラブ層に漏れることがない範囲でできる限り小さくすることを特徴とする光モジュールの製造方法。 A hard mask made of a silicon oxide film on the silicon layer of an SOI substrate comprising a silicon substrate, a silicon oxide film to be an underclad formed on the silicon substrate, and a silicon layer formed on the silicon oxide film Forming a layer;
A slab disposed between a first core and a core adjacent to the first core by applying a resist to the upper surface of the hard mask layer and processing the resist by an electron beam (EB) exposure method. Forming a resist pattern in a region where a layer is to be formed;
Forming a hard mask by dry etching the hard mask layer using the resist pattern as a mask;
Removing the resist pattern;
Etching the silicon layer using the hard mask, and selectively forming the first core made of silicon having a quadrangular cross section and the slab layer made of silicon,
The under cladding and the first core constitute a first optical waveguide,
The slab layer is formed so as to be adjacent to the first core with a gap having a predetermined width therebetween.
An optical module characterized in that the width of the gap between the first core and the slab layer is made as small as possible within a range in which light propagating through the first core does not leak into the slab layer. Production method.
前記第1のコアと前記スラブ層との間隔は、2μm以上10μm以下であることを特徴とする光モジュールの製造方法。 In the manufacturing method of the optical module of Claim 1,
The method of manufacturing an optical module, wherein an interval between the first core and the slab layer is 2 μm or more and 10 μm or less .
さらに、前記第1のコアの終端部を覆うように配置される第2のコアを形成する工程と、
前記第1コアの終端部と前記第2のコアとを覆うように配置されるオーバークラッドを形成する工程とを備え、
前記アンダークラッドと前記第1のコアの終端部と前記第2のコアと前記オーバークラッドとは、モードフィールドサイズ変換部を構成し、
前記アンダークラッドと前記第2のコアと前記オーバークラッドとは、第2の光導波路を構成し、
前記スラブ層は、前記オーバークラッドを挟んで前記第2のコアと隣り合うように配置されることを特徴とする光モジュールの製造方法。 In the manufacturing method of the optical module of Claim 1 or 2,
A step of forming a second core disposed so as to cover the end portion of the first core;
Forming an overclad disposed so as to cover the end portion of the first core and the second core;
The under cladding, the terminal end of the first core, the second core, and the over cladding constitute a mode field size conversion unit,
The under cladding, the second core, and the over cladding constitute a second optical waveguide,
The method of manufacturing an optical module, wherein the slab layer is disposed adjacent to the second core with the over clad interposed therebetween .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003350480A JP4377195B2 (en) | 2003-10-09 | 2003-10-09 | Manufacturing method of optical module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003350480A JP4377195B2 (en) | 2003-10-09 | 2003-10-09 | Manufacturing method of optical module |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005115117A JP2005115117A (en) | 2005-04-28 |
JP4377195B2 true JP4377195B2 (en) | 2009-12-02 |
Family
ID=34542012
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003350480A Expired - Lifetime JP4377195B2 (en) | 2003-10-09 | 2003-10-09 | Manufacturing method of optical module |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4377195B2 (en) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4549949B2 (en) * | 2005-08-12 | 2010-09-22 | 株式会社フジクラ | Optical element |
JP4991596B2 (en) * | 2008-02-26 | 2012-08-01 | 株式会社東芝 | Optical waveguide circuit and multi-core central processing unit using the same |
JP4914396B2 (en) * | 2008-04-04 | 2012-04-11 | 日本電信電話株式会社 | Optical waveguide fabrication method |
US7738753B2 (en) * | 2008-06-30 | 2010-06-15 | International Business Machines Corporation | CMOS compatible integrated dielectric optical waveguide coupler and fabrication |
JP5104665B2 (en) * | 2008-08-29 | 2012-12-19 | 沖電気工業株式会社 | Spot size converter |
JP5083915B2 (en) * | 2009-12-08 | 2012-11-28 | 独立行政法人産業技術総合研究所 | Spot size converter |
JP2013222166A (en) * | 2012-04-19 | 2013-10-28 | Nippon Telegr & Teleph Corp <Ntt> | Optical waveguide and manufacturing method of the same |
JP5983051B2 (en) * | 2012-05-31 | 2016-08-31 | 富士通株式会社 | Optical waveguide device |
WO2014118836A1 (en) * | 2013-02-01 | 2014-08-07 | 日本電気株式会社 | Optical function integration unit and method for producing same |
US9405066B2 (en) | 2014-11-11 | 2016-08-02 | Finisar Corporation | Two-stage adiabatically coupled photonic systems |
WO2017106880A1 (en) | 2015-12-17 | 2017-06-22 | Finisar Corporation | Surface coupled systems |
US10992104B2 (en) | 2015-12-17 | 2021-04-27 | Ii-Vi Delaware, Inc. | Dual layer grating coupler |
EP3552281B1 (en) | 2016-12-06 | 2024-05-29 | Finisar Corporation | Surface coupled laser with optical interposer |
US10809456B2 (en) | 2018-04-04 | 2020-10-20 | Ii-Vi Delaware Inc. | Adiabatically coupled photonic systems with fan-out interposer |
US11435522B2 (en) | 2018-09-12 | 2022-09-06 | Ii-Vi Delaware, Inc. | Grating coupled laser for Si photonics |
US11404850B2 (en) | 2019-04-22 | 2022-08-02 | Ii-Vi Delaware, Inc. | Dual grating-coupled lasers |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3543121B2 (en) * | 2000-10-18 | 2004-07-14 | 日本電信電話株式会社 | Optical waveguide connection structure |
US20030044118A1 (en) * | 2000-10-20 | 2003-03-06 | Phosistor Technologies, Inc. | Integrated planar composite coupling structures for bi-directional light beam transformation between a small mode size waveguide and a large mode size waveguide |
JP4776082B2 (en) * | 2001-01-31 | 2011-09-21 | 古河電気工業株式会社 | Planar optical waveguide type Mach-Zehnder circuit, planar optical waveguide circuit and optical multiplexer / demultiplexer using the planar optical waveguide type Mach-Zehnder circuit |
JP2003222747A (en) * | 2002-01-30 | 2003-08-08 | Kyocera Corp | Optical circuit board |
-
2003
- 2003-10-09 JP JP2003350480A patent/JP4377195B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2005115117A (en) | 2005-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8126301B2 (en) | Optical waveguide and method for producing the same | |
US7088890B2 (en) | Dual “cheese wedge” silicon taper waveguide | |
JP3581224B2 (en) | Planar optical waveguide device | |
JP4377195B2 (en) | Manufacturing method of optical module | |
US8064741B2 (en) | Optical coupling device | |
US7664352B1 (en) | Spot size converter | |
JP4749724B2 (en) | Method and apparatus for high density coupling of optical fiber and planar optical waveguide | |
JP2008509450A (en) | System and taper waveguide for improving optical coupling efficiency between optical fiber and integrated planar waveguide, and method for manufacturing the same | |
US8000565B2 (en) | Buried dual taper waveguide for passive alignment and photonic integration | |
JP2004133446A (en) | Optical module and its manufacturing method | |
JP6394285B2 (en) | Optical waveguide, spot size converter and optical device | |
WO2008066160A1 (en) | Optical converter and method for manufacturing the same | |
US12019270B2 (en) | Multi-layer silicon photonics apparatus | |
JP2004184986A (en) | Optical element and its manufacturing method | |
CN115857091A (en) | MMI polarization beam splitter of lithium niobate thin film | |
JP4914396B2 (en) | Optical waveguide fabrication method | |
US7805037B1 (en) | Multiplexer having improved efficiency | |
JP5438080B2 (en) | Spot size converter | |
JP3890046B2 (en) | Method for manufacturing planar circuit type optical element | |
JP2013231753A (en) | Spot size converter and manufacturing method thereof | |
JP2005301301A (en) | Optical coupler | |
JP4313772B2 (en) | Manufacturing method of optical waveguide | |
WO2004008203A1 (en) | Planar waveguide with tapered region | |
WO2023171581A1 (en) | Optical waveguide and method for manufacturing optical waveguide | |
WO2023243014A1 (en) | Optical waveguide connection structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060405 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080603 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080804 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081118 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090609 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090807 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090908 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090910 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4377195 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120918 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130918 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |