JP2005149295A - Layout hierarchy recomposition system - Google Patents

Layout hierarchy recomposition system Download PDF

Info

Publication number
JP2005149295A
JP2005149295A JP2003388093A JP2003388093A JP2005149295A JP 2005149295 A JP2005149295 A JP 2005149295A JP 2003388093 A JP2003388093 A JP 2003388093A JP 2003388093 A JP2003388093 A JP 2003388093A JP 2005149295 A JP2005149295 A JP 2005149295A
Authority
JP
Japan
Prior art keywords
layout
hierarchy
data
information
movement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003388093A
Other languages
Japanese (ja)
Other versions
JP4209311B2 (en
Inventor
Toshiya Murota
俊也 室田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2003388093A priority Critical patent/JP4209311B2/en
Publication of JP2005149295A publication Critical patent/JP2005149295A/en
Application granted granted Critical
Publication of JP4209311B2 publication Critical patent/JP4209311B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To efficiently recompose layout hierarchies without changing connection information of layout data, in order to reduce the increase of work man-hour and mistakes caused by manual correction work. <P>SOLUTION: A layout hierarchy recomposition device having a layout generation means and an editing means 12 which read in netlist information 13 from a circuit diagram and generate layout data 14 from hierarchies and connection information data of the netlist information 13 is provided with; an area selection means 22 which selects an area of a layout drawing; an automatic selection means 23 which automatically selects data corresponding to the area; a moving means 24 which moves layout data corresponding to the selected data to a layout of another hierarchy; a recomposition means 25 which detects overs and shorts of terminals of layout hierarchies, which are caused by movement, and recomposes terminal information and layout frames of layout hierarchies of the movement source and the movement destination on the basis of the overs and shorts; and a deduction means 26 which deduces new connection dependencies of an entire layout after movement. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

この発明は、LSI設計その他電子回路設計におけるレイアウトデータ作成に関し、詳しくは、LSIの回路図データからネットリスト情報を読み込む読込手段と、その読み込んだネットリスト情報の階層および接続情報データのナビゲーションに従ってレイアウトデータを作成するレイアウト作成手段とを有するレイアウト階層組み替え装置に関する。   The present invention relates to creation of layout data in LSI design and other electronic circuit design. More specifically, the present invention relates to reading means for reading netlist information from LSI circuit diagram data, and the hierarchy of the read netlist information and the navigation of connection information data. The present invention relates to a layout hierarchy rearrangement device having layout creation means for creating data.

従来のレイアウト作成装置は、図4に示すように、レイアウト作成・編集手段(読込手段兼レイアウト作成手段)2が、回路接続情報(ネットリスト情報)3を読み取り、回路図作成・編集手段1からの指示(ナビゲーション)に従って、回路接続情報3に忠実にレイアウトデータ4を作成する。   As shown in FIG. 4, in the conventional layout creating apparatus, the layout creating / editing means (reading means / layout creating means) 2 reads the circuit connection information (net list information) 3, and the circuit diagram creating / editing means 1 The layout data 4 is created faithfully to the circuit connection information 3 according to the instruction (navigation).

この回路図の作成においては、シミュレーションしやすいように機能ブロック毎に階層が構成されるが、レイアウト作成では、面積や特性を追求するため、必ずしもアナログ回路図と同じ階層構成で組まれない。しかしこのような状況は、回路図とレイアウトとが別々に作成されている状態ではレイアウト組み替えに支障がない。   In creating this circuit diagram, a hierarchy is configured for each functional block so that it can be easily simulated. However, in creating a layout, in order to pursue area and characteristics, it is not necessarily assembled in the same hierarchical configuration as the analog circuit diagram. However, in such a situation, there is no problem in layout rearrangement when the circuit diagram and the layout are created separately.

近年、作業効率化の要請から回路図情報に連動させるレイアウト作成手法や、階層LVSなどの新規技術が定着してきており、回路図とレイアウトとの階層構成を合わせる必要が生じてきた。回路図に連動したレイアウトを作成すると、レイアウトの階層はシミュレーションに適した回路図の階層と等しくなるため、全体のレイアウトの配置面積効率が悪くなるという問題がある。また、これによって回路図情報の手修正作業が発生し、作業ミスが生じたり作業工数が増加し、レイアウト組み替え作業の効率を悪くするという問題がある。   In recent years, layout creation methods linked to circuit diagram information and new technologies such as hierarchical LVS have been established due to demands for work efficiency, and it has become necessary to match the hierarchical configuration of circuit diagrams and layouts. When a layout linked to a circuit diagram is created, the layout hierarchy becomes equal to the circuit diagram hierarchy suitable for the simulation, so that there is a problem that the layout area efficiency of the entire layout deteriorates. In addition, this causes manual correction work of the circuit diagram information, resulting in problems such as work mistakes and increased man-hours, and the efficiency of layout rearrangement work deteriorates.

このような問題に対しては、論理設計における階層とレイアウト構造に対応した階層を容易に対応付けることで、大規模なLSIの階層レイアウト設計をスムーズに行うためのフロアプラン装置として、論理回路の階層情報とフロアプラン後のレイアウト階層情報を関連付けて保持する階層情報保持手段と、その階層情報保持手段で保持される情報を基に、論理階層に存在しないレイアウト階層およびレイアウト階層を含む階層を判定する階層状態判定手段と、その階層状態判定手段の判定結果を基に、論理階層に存在しないレイアウト階層およびレイアウト階層を含む階層のネットリストのみを出力するネットリスト生成手段15とを備えたものが開示されている(例えば、特許文献1)。
特開2000−155770号公報
For such problems, the logic circuit hierarchy can be used as a floor plan device for smoothly designing a large-scale LSI hierarchy layout by easily associating the hierarchy in the logic design with the hierarchy corresponding to the layout structure. Hierarchy information holding means for associating and holding information and layout hierarchy information after the floor plan, and a hierarchy including a layout hierarchy and a layout hierarchy that do not exist in the logical hierarchy based on information held by the hierarchy information holding means What is disclosed includes a hierarchy state determination unit and a netlist generation unit 15 that outputs only a layout hierarchy that does not exist in a logical hierarchy and a netlist of a hierarchy including a layout hierarchy based on the determination result of the hierarchy state determination unit (For example, Patent Document 1).
JP 2000-155770 A

しかし、この技術では、階層の追加などによるピンの追加やネットリストの変更などには対応しているが、フロアプラン、ネットリスト生成に関するものであり、本発明の特徴である接続情報を保持したレイアウトデータの階層組み替え・形状編集については開示されていない。
そこでこの発明の目的は、作業工数の増加や手修正作業によるミスを低減させるため、レイアウトデータの接続情報を変えることなく、レイアウト階層組み替えを効率良く行う装置を提供することにある。
However, this technology supports pin additions and netlist changes due to the addition of hierarchies, etc., but is related to floorplanning and netlist generation, and retains connection information that is a feature of the present invention. There is no disclosure about layout data hierarchy rearrangement and shape editing.
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide an apparatus for efficiently performing layout hierarchy rearrangement without changing layout data connection information in order to reduce an increase in work man-hours and manual correction work.

請求項1に記載の発明は、LSIの回路図データからネットリスト情報を読み込む読込手段と、
該読み込んだネットリスト情報の階層および接続情報データのナビゲーションに従ってレイアウトデータを作成するレイアウト作成手段とを有するレイアウト階層組み替え装置において、
レイアウト図面にて任意の領域を選択しうる領域選択手段と、
該選択された領域に包含される前記レイアウトデータに対応した階層および接続情報データを自動的に選定する自動選択手段と、
該選定された階層および接続情報データに対応する前記レイアウトデータを別階層レイアウト内へ移動させる移動手段と、
移動によって生じるレイアウト階層の端子の過不足を前記選択した領域情報から検出し、それに基づいて移動元および移動先のレイアウト階層の端子情報およびレイアウト枠を再構成する再構成手段と、
移動後の全体レイアウトの接続依存関係を新たに割り出す割出手段とを備えることを特徴とする。
The invention according to claim 1 is a reading means for reading netlist information from circuit diagram data of an LSI;
In a layout hierarchy rearrangement apparatus having layout creation means for creating layout data in accordance with navigation of the read netlist information and connection information data,
An area selecting means capable of selecting an arbitrary area in the layout drawing;
Automatic selection means for automatically selecting a hierarchy and connection information data corresponding to the layout data included in the selected area;
Moving means for moving the layout data corresponding to the selected hierarchy and connection information data into another hierarchy layout;
Reconfiguration means for detecting the excess or deficiency of the terminals of the layout hierarchy caused by the movement from the selected area information, and reconstructing the terminal information and the layout frame of the layout hierarchy of the movement source and the movement destination based on the detected area information;
And an indexing means for newly determining the connection dependency of the entire layout after movement.

請求項1の発明によれば、レイアウト図面にて任意の領域を選択しうる領域選択手段と、その選択された領域に包含されるレイアウトデータに対応した階層および接続情報データを自動的に選定する自動選択手段と、その選定された階層および接続情報データに対応するレイアウトデータを別階層レイアウト内へ移動させる移動手段と、移動によって生じるレイアウト階層の端子の過不足を選択した領域情報から検出し、それに基づいて移動元および移動先のレイアウト階層の端子情報およびレイアウト枠を再構成する再構成手段と、移動後の全体レイアウトの接続依存関係を新たに割り出す割出手段とを備えるので、選択したレイアウトを別階層に移動させるという作業のみでアナログレイアウト図の形状を簡単にミスなく変更できるため、レイアウト作業の工数が軽減でき、設計ミスを防ぐ。また、編集前の全体の接続依存関係が変更されることなく、容易にレイアウト形状を変更可能とする。   According to the first aspect of the present invention, the area selecting means that can select an arbitrary area in the layout drawing, and the hierarchy and connection information data corresponding to the layout data included in the selected area are automatically selected. Automatic selection means, moving means for moving the layout data corresponding to the selected hierarchy and connection information data into another hierarchy layout, and detecting excess or deficiency of terminals of the layout hierarchy caused by the movement from the selected area information, The selected layout is provided with reconfiguration means for reconfiguring the terminal information and layout frame of the layout hierarchy of the movement source and destination based on that, and indexing means for newly determining the connection dependency of the entire layout after movement. Because it is possible to change the shape of the analog layout diagram easily and without mistakes, simply by moving the object to another level. Man-hours of the layout work can be reduced and prevent design errors. Further, the layout shape can be easily changed without changing the entire connection dependency before editing.

請求項1に記載の発明によれば、これまでのレイアウト作成手段に加えて、レイアウト図面での任意の領域選択手段と、選択された領域に包含されるレイアウトデータに対応した階層および接続情報データを自動選定する手段と、選定された階層および接続情報データに対応するレイアウトデータを別階層レイアウト内へ移動させる手段と、移動によるレイアウト階層の端子の過不足をネットリスト情報から検出し、それに基づいて移動元および移動先の階層レイアウトの端子情報およびレイアウト枠を再構成する手段と、移動後の全体レイアウトの接続依存関係を新たに割り出す手段を持つことにより、選択したレイアウトを別階層に移動させるという作業のみでアナログレイアウト図の形状を簡単にミスなく変更できるため、レイアウト作業の工数が軽減でき、設計ミスを防ぐことができる。また、編集前の全体の接続依存関係が変更されることなく、容易にレイアウト形状を変更することができる。
したがって、作業工数の増加や手修正作業によるミスを低減させるため、レイアウトデータの接続情報を変えることなく、レイアウト階層組み替えを効率良く行う装置を提供することができる。
According to the first aspect of the present invention, in addition to the conventional layout creating means, any area selecting means in the layout drawing, and the hierarchy and connection information data corresponding to the layout data included in the selected area A means for automatically selecting layouts, means for moving layout data corresponding to the selected hierarchy and connection information data into another hierarchy layout, and detecting excess or deficiency of terminals in the layout hierarchy due to movement from the netlist information To move the selected layout to a different layer by having a means for reconfiguring the terminal information and layout frame of the source and destination hierarchical layout and a means for newly determining the connection dependency of the entire layout after the movement. The layout of the analog layout diagram can be changed easily and without mistakes by simply Man-hours of work can be reduced and it is possible to prevent the design errors. Further, the layout shape can be easily changed without changing the entire connection dependency before editing.
Therefore, in order to reduce errors due to an increase in work man-hours and manual correction work, it is possible to provide an apparatus that can efficiently rearrange layout hierarchies without changing layout data connection information.

図1はこの発明のレイアウト組み替え装置に備えるレイアウト組み替え制御手段10のブロック図であり、図2は、この発明のレイアウト組み替え装置によりレイアウト組み替え・作成が行われる様子を順を追って示した図であり、図3は、図1の制御ブロック図により制御されて図2のレイアウト組み替え・作成を行うためのフローチャートである。なお、図3のS1〜S5は、図2のレイアウトデータの左上に記載したS1〜S5に対応している。   FIG. 1 is a block diagram of a layout rearrangement control means 10 provided in a layout rearrangement apparatus according to the present invention. FIG. 2 is a diagram showing step by step how layout rearrangement / creation is performed by the layout rearrangement apparatus according to the present invention. 3 is a flowchart for performing layout rearrangement / creation of FIG. 2 under the control of the control block diagram of FIG. Note that S1 to S5 in FIG. 3 correspond to S1 to S5 described in the upper left of the layout data in FIG.

図1に示すように、この発明のレイアウト組み替え装置には、従来のレイアウト作成装置に備えるものと同様の、回路図作成・編集手段11、回路接続情報(ネットリスト情報)13、レイアウトデータ14に加えて、レイアウト作成・編集手段(読込手段兼レイアウト作成手段)12、レイアウト画面にて任意の領域を選択しうる領域選択手段22、選択された領域に包含される前記レイアウトデータに対応した階層および接続情報データ(部分ネットリスト)を自動的に選定する自動選択手段23、選定された階層および接続情報データに対応する前記レイアウトデータを別階層レイアウト内へ移動させる移動手段24、レイアウト枠を再構成する再構成手段25、移動後の全体レイアウトの接続依存関係を新たに割り出す割出手段26などを備える。なお、この例では、読込手段とレイアウト作成手段とがレイアウト作成・編集手段12となっているがこれに限定されず、読込手段とレイアウト作成手段とが別々の構成であってもよい。   As shown in FIG. 1, the layout rearrangement apparatus according to the present invention includes circuit diagram creation / editing means 11, circuit connection information (net list information) 13, and layout data 14 similar to those provided in a conventional layout creation apparatus. In addition, layout creation / editing means (reading / layout creation means) 12, area selection means 22 capable of selecting an arbitrary area on the layout screen, a hierarchy corresponding to the layout data included in the selected area, and Automatic selection means 23 for automatically selecting connection information data (partial net list), moving means 24 for moving the layout data corresponding to the selected hierarchy and connection information data into another hierarchy layout, and reconfiguration of the layout frame Reconstructing means 25, and indexing means 26 for newly determining the connection dependency of the entire layout after movement Equipped with a etc.. In this example, the reading unit and the layout creating unit are the layout creating / editing unit 12. However, the present invention is not limited to this, and the reading unit and the layout creating unit may have different configurations.

次に、図2,3を主に用いてこの発明の作用について説明する。なお、必要に応じて図1を参照する。
まず、操作者によって、LSIの回路図データから回路接続情報(ネットリスト情報)13を読み取り、その回路接続情報(階層、接続情報データなど)13に従って回路図作成・編集手段11からの指示(ナビゲーション)によりレイアウト作成・編集手段(読込手段兼レイアウト作成手段)12でレイアウトデータ14が作成される。
Next, the operation of the present invention will be described mainly with reference to FIGS. In addition, FIG. 1 is referred as needed.
First, an operator reads circuit connection information (net list information) 13 from LSI circuit diagram data, and instructs (navigation) the circuit diagram creation / editing means 11 according to the circuit connection information (hierarchy, connection information data, etc.) 13. The layout creation / editing means (reading / layout creating means) 12 creates the layout data 14.

そのレイアウトデータ14を不図示のメモリ上に呼び出して、レイアウト図面(Proto)として表示装置に表示し、レイアウト的に効率が悪い素子のある任意の領域Eを移動させて、レイアウト面を小さくするために領域選択手段22にて選択する(S1)。そして、その選択された領域Eに包含されるレイアウトデータに対応した階層および接続情報データ(ネットリスト情報)を自動選択手段23によって自動的に選定する(S2)。   The layout data 14 is called on a memory (not shown) and displayed on a display device as a layout drawing (Proto), and an arbitrary area E having an element with inefficient layout is moved to reduce a layout surface. Are selected by the area selection means 22 (S1). Then, the hierarchy and connection information data (net list information) corresponding to the layout data included in the selected area E are automatically selected by the automatic selection means 23 (S2).

その選定された領域Eとそれに包含される階層および接続情報データに対応する(S2)で選択された階層および接続情報データに対応するレイアウトデータを移動手段24によって所望する階層レイアウト内へ移動させる(S3)。
なお、この例では、図2のS3のように、A階層内にある領域Eを選択して、C階層内の空きスペースに移動させている。
The layout data corresponding to the hierarchy and connection information data selected in (S2) corresponding to the selected area E and the hierarchy and connection information data included in the selected area E are moved into the desired hierarchy layout by the moving means 24 ( S3).
In this example, as shown in S3 of FIG. 2, the area E in the A hierarchy is selected and moved to an empty space in the C hierarchy.

そして、移動先・移動元レイアウトデータを読み取り、レイアウト作成手段12が持っているネットリスト情報を読み込んでその移動によって生じるレイアウト階層Cの端子の過不足を選択した領域Eの双方のデータから、その移動によって生じるレイアウト階層Cの端子の過不足を検出し、それに基づいてレイアウト枠再構成手段25により、移動元および移動先のレイアウト階層Cの端子情報およびレイアウト枠を再構成する(S4)とともに、変更された階層Cの大きさを再計算し、セル枠を再作成する。この例では、A階層のセル枠が補正され、それまでA階層に存在しなかった端子Jが付加されている(S5)。   Then, the destination / source layout data is read, the net list information held by the layout creation means 12 is read, and from the data of both areas E in which the excess or deficiency of the terminals of the layout hierarchy C caused by the movement is selected. The excess or deficiency of the terminals of the layout hierarchy C caused by the movement is detected, and the terminal information and the layout frame of the layout hierarchy C of the movement source and the movement destination are reconfigured by the layout frame reconstructing means 25 based on the detected (S4) The size of the changed hierarchy C is recalculated, and the cell frame is recreated. In this example, the cell frame of the A layer is corrected, and the terminal J that has not existed in the A layer is added (S5).

最後に、全体レイアウトの接続の再構成として、割出手段26により、移動後の全体レイアウトの接続依存関係を新たに割り出す。これによって再構成された端子情報およびセル枠(位置)情報を読み取って、レイアウト図に最終編集を加える。この例では、S5のように、A階層の新たな端子とC階層中のD階層とが接続されている。
このようにして、接続依存情報を保ったまま、レイアウトの修正を行う。
Finally, as a reconfiguration of the connection of the entire layout, the indexing unit 26 newly calculates the connection dependency of the entire layout after the movement. The reconstructed terminal information and cell frame (position) information are read, and final editing is added to the layout diagram. In this example, as in S5, a new terminal in the A layer and a D layer in the C layer are connected.
In this way, the layout is corrected while maintaining the connection dependency information.

この発明のレイアウト組み替え装置に備えるレイアウト移動制御手段のブロック図である。It is a block diagram of the layout movement control means with which the layout rearrangement apparatus of this invention is equipped. 図1のレイアウト組み替え装置によりレイアウト組み替え・作成が行われる様子を順を追って示した図である。FIG. 3 is a diagram illustrating a state in which layout rearrangement / creation is performed by the layout rearrangement apparatus of FIG. 1 in order. 図1のブロック図により制御されて図2のレイアウト組み替え・作成を行うためのフローチャートである。3 is a flowchart for performing layout rearrangement / creation shown in FIG. 2 under the control of the block diagram of FIG. 1. 従来のレイアウト作成装置の制御ブロック図である。It is a control block diagram of the conventional layout production apparatus.

符号の説明Explanation of symbols

10 レイアウト組み替え制御手段
11 回路図作成・編集手段
12 レイアウト作成・編集手段(読込手段兼レイアウト作成手段)
13 回路接続情報(ネットリスト情報)
14 レイアウトデータ
22 領域選択手段
23 自動選択手段
24 移動手段
25 再構成手段
26 割出手段
E 領域
J 端子



10 Layout rearrangement control means 11 Circuit diagram creation / editing means 12 Layout creation / editing means (reading and layout creating means)
13 Circuit connection information (net list information)
14 layout data 22 area selection means 23 automatic selection means 24 movement means 25 reconstruction means 26 indexing means E area J terminal



Claims (1)

LSIの回路図データからネットリスト情報を読み込む読込手段と、
該読み込んだネットリスト情報の階層および接続情報データのナビゲーションに従ってレイアウトデータを作成するレイアウト作成手段とを有するレイアウト階層組み替え装置において、
レイアウト図面にて任意の領域を選択しうる領域選択手段と、
該選択された領域に包含される前記レイアウトデータに対応した階層および接続情報データを自動的に選定する自動選択手段と、
該選定された階層および接続情報データに対応する前記レイアウトデータを別階層レイアウト内へ移動させる移動手段と、
移動によって生じるレイアウト階層の端子の過不足を前記選択した領域情報から検出し、それに基づいて移動元および移動先のレイアウト階層の端子情報およびレイアウト枠を再構成する再構成手段と、
移動後の全体レイアウトの接続依存関係を新たに割り出す割出手段とを備えることを特徴とするレイアウト階層組み替え装置。

Means for reading netlist information from circuit diagram data of the LSI;
In a layout hierarchy rearrangement apparatus having layout creation means for creating layout data in accordance with navigation of the read netlist information and connection information data,
An area selecting means capable of selecting an arbitrary area in the layout drawing;
Automatic selection means for automatically selecting a hierarchy and connection information data corresponding to the layout data included in the selected area;
Moving means for moving the layout data corresponding to the selected hierarchy and connection information data into another hierarchy layout;
Reconfiguration means for detecting the excess or deficiency of the terminals of the layout hierarchy caused by the movement from the selected area information, and reconstructing the terminal information and the layout frame of the layout hierarchy of the movement source and the movement destination based on the detected area information;
A layout hierarchy rearrangement device comprising: indexing means for newly determining connection dependency of the entire layout after movement.

JP2003388093A 2003-11-18 2003-11-18 Layout hierarchy rearrangement device Expired - Fee Related JP4209311B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003388093A JP4209311B2 (en) 2003-11-18 2003-11-18 Layout hierarchy rearrangement device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003388093A JP4209311B2 (en) 2003-11-18 2003-11-18 Layout hierarchy rearrangement device

Publications (2)

Publication Number Publication Date
JP2005149295A true JP2005149295A (en) 2005-06-09
JP4209311B2 JP4209311B2 (en) 2009-01-14

Family

ID=34695281

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003388093A Expired - Fee Related JP4209311B2 (en) 2003-11-18 2003-11-18 Layout hierarchy rearrangement device

Country Status (1)

Country Link
JP (1) JP4209311B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012111725A1 (en) * 2011-02-18 2012-08-23 日本電気株式会社 Refactoring device, refactoring method, and program
JP2020052807A (en) * 2018-09-27 2020-04-02 東芝情報システム株式会社 Layout design device and layout design program

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012111725A1 (en) * 2011-02-18 2012-08-23 日本電気株式会社 Refactoring device, refactoring method, and program
US9092234B2 (en) 2011-02-18 2015-07-28 Nec Corporation Refactoring device, refactoring method and program
JP5966934B2 (en) * 2011-02-18 2016-08-10 日本電気株式会社 Refactoring device, refactoring method, and program
JP2020052807A (en) * 2018-09-27 2020-04-02 東芝情報システム株式会社 Layout design device and layout design program
JP7059157B2 (en) 2018-09-27 2022-04-25 東芝情報システム株式会社 Layout design device and layout design program

Also Published As

Publication number Publication date
JP4209311B2 (en) 2009-01-14

Similar Documents

Publication Publication Date Title
US7543262B2 (en) Analog layout module generator and method
US7159202B2 (en) Methods, apparatus and computer program products for generating selective netlists that include interconnection influences at pre-layout and post-layout design stages
US20020023255A1 (en) Hierarchial semiconductor design
JP2006196627A (en) Semiconductor device and its design program
CN102142152B (en) For show method, device and the program of object on computer screen
JP2006259943A (en) Integrated circuit layout design system, its method and program
JP4448466B2 (en) Logic circuit design method, logic circuit design program, and logic circuit design apparatus
US20080137967A1 (en) editing apparatus, design editing method, and storage medium therefor
US8402417B2 (en) Spine selection mode for layout editing
CN107850988A (en) Display control unit and display control method
JP4209311B2 (en) Layout hierarchy rearrangement device
CN107369192B (en) Connection relation processing method and device
JP4582701B2 (en) Screen creation method, apparatus, and program
JP2008277497A (en) Design system of semiconductor integrated circuit, design method of semiconductor integrated circuit, manufacturing method of semiconductor device and semiconductor device
JP2007114881A (en) Circuit diagram preparation device, circuit diagram preparation editor program and circuit diagram preparation method
JP2012014560A (en) Graphic editing program, graphic editing method and graphic editing apparatus
JP2007265363A (en) Design support device for semiconductor device, design support method for semiconductor device, and design support program for semiconductor device
JP2003256490A (en) Device and program for recombining hierarchy in circuit drawing
JP2019211827A (en) Support device
JP7251329B2 (en) Control program, control method and control device
JP4159496B2 (en) CIRCUIT DIAGRAM CREATION DEVICE, CIRCUIT DIAGRAM CREATION METHOD, ITS PROGRAM, AND RECORDING MEDIUM CONTAINING THE PROGRAM
JP2008171399A (en) Semiconductor device design method, semiconductor device design system, and computer program
JPH0683894A (en) Electric circuit diagram display device
JP4496055B2 (en) Circuit data creation apparatus for multi-power supply layout and circuit data creation method thereof
JP2009245215A (en) Cad system and cad program

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080722

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080922

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081021

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081022

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131031

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees