JP2005136481A - Transmission system - Google Patents
Transmission system Download PDFInfo
- Publication number
- JP2005136481A JP2005136481A JP2003367376A JP2003367376A JP2005136481A JP 2005136481 A JP2005136481 A JP 2005136481A JP 2003367376 A JP2003367376 A JP 2003367376A JP 2003367376 A JP2003367376 A JP 2003367376A JP 2005136481 A JP2005136481 A JP 2005136481A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- signal
- slave
- logical data
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Logic Circuits (AREA)
- Optical Communication System (AREA)
Abstract
Description
本発明は伝送システムに関し、特にプログラミング可能な論理素子を含み、信号の伝送を行う伝送システムに関する。 The present invention relates to a transmission system, and more particularly to a transmission system that includes a programmable logic element and transmits a signal.
近年、電子機器の製品開発スピードの増加に伴い、ゲートアレイ開発コストが増加している。このため、ゲートアレイとしては、ASIC(Application Specific Integrated Circuit)よりもPLD(Programmable Logic Device)の開発の重要性がより高まっている。 In recent years, the gate array development cost has increased with the increase in product development speed of electronic devices. For this reason, as a gate array, development of a PLD (Programmable Logic Device) is more important than an ASIC (Application Specific Integrated Circuit).
ASICは、特定用途に特化してつくられるICモジュールであり、一度つくられたASICの論理の中身を書き換えることはできない。ASICは、動作速度や論理集積度などの性能は高いが、開発期間が長く、設計コストがかかるといった欠点がある。 The ASIC is an IC module specially made for a specific application, and the logic contents of the ASIC once created cannot be rewritten. The ASIC has high performance such as operation speed and logic integration, but has a drawback that the development period is long and the design cost is high.
一方、PLDは、製造後でもユーザが論理動作をプログラミングできるICモジュールである。特に論理テーブル(LUT:Look Up Table)を含む小さなLB(Logic Block)を組み合わせて設計できるFPGA(Field Programmable Gate Array)や、AND−ORアレイ構造を複数個組み合わせたCPLD(Complex Programmable Logic Device)はその代表的なものである。FPGA/CPLDは、自由度が高く、また、設計コストと開発期間を抑えることができるといった利点を持つ。 On the other hand, a PLD is an IC module that allows a user to program logic operations even after manufacturing. In particular, FPGA (Field Programmable Gate Array) that can be designed by combining small LB (Logic Block) including logical table (LUT: Look Up Table) and CPLD (Complex Programmable Logic Device) combining multiple AND-OR array structures This is a typical example. FPGA / CPLD has the advantages that it has a high degree of freedom and can reduce design cost and development period.
FPGA等のPLDに対して、論理動作を設定(プログラミング)することをコンフィギュレーション(configuration)、論理動作を規定するための情報のことをコンフィギュレーション情報(コンフィギュレーション・データ)と呼んでいる。 Setting (programming) a logical operation for a PLD such as an FPGA is called configuration, and information for defining the logical operation is called configuration information (configuration data).
従来技術として、PLDで演算処理部を構成して汎用機能を持たせて保守効率の向上を図った技術が提案されている(例えば、特許文献1)。
上記の従来技術(特開2002−169602号公報)は、演算処理部をPLDで構成して、1つの汎用ユニットで複数機能の実現を図ったシステムである。また、システム運用中に、あるユニットに障害が発生した場合、ユーザは、その障害ユニットの機能をあらかじめコンフィギュレーションしておいた予備ユニットに交換するだけで、障害回復を行うことができる(PLDのプログラム変更だけで対応が可能である)。 The above-described conventional technology (Japanese Patent Laid-Open No. 2002-169602) is a system in which an arithmetic processing unit is configured by a PLD and a plurality of functions are realized by one general-purpose unit. In addition, when a failure occurs in a unit during system operation, the user can perform failure recovery by simply replacing the function of the failed unit with a spare unit configured in advance (PLD It can be handled by changing the program only).
このように、従来技術においては、機能別に複数種類の回路構成のユニットを常備しておく必要がないといった利点はあるが、自動的に障害ユニットが判断されて予備ユニットに交換されるわけではない。したがって、従来技術では、マニュアル操作にてユニット交換が行われることになるが、この場合、障害発生からユニット交換までに大きなタイムラグが発生することになり、運用・保守面での効率及び利便性に欠けるといった問題があった。 As described above, the prior art has an advantage that it is not necessary to always have a plurality of types of circuit configuration units for each function, but the faulty unit is not automatically determined and replaced with a spare unit. . Therefore, in the conventional technology, unit replacement is performed by manual operation, but in this case, a large time lag occurs from failure occurrence to unit replacement, which increases the efficiency and convenience in operation and maintenance. There was a problem of lacking.
本発明はこのような点に鑑みてなされたものであり、ユニットに対して、自動的にコンフィギュレーションを行い、システム運用の柔軟性、保守管理及び利便性の向上を図った伝送システムを提供することを目的とする。 The present invention has been made in view of these points, and provides a transmission system that automatically configures a unit to improve system operation flexibility, maintenance management, and convenience. For the purpose.
本発明では上記課題を解決するために、図1に示すような、信号の伝送を行う伝送システム1において、論理データが書き込まれたプログラマブル論理素子11aを制御するスレーブ制御部11と、ユニットの機能及び動作状態を通知する状態通知部12と、受信した論理データをプログラマブル論理素子11aに書き込む論理データ書き込み部13と、から構成されるスレーブユニット10−1〜10−nと、各ユニットの機能及び動作状態を認識する状態認識部22と、機能毎の論理データを格納する論理データ格納部24と、認識した状態にもとづき、プログラマブル論理素子11aに、各ユニットに対応した論理データを自動的に設定するために論理データを送信する論理データ送信部23と、から構成されるマスタユニット20と、マスタユニット20及びスレーブユニット10−1〜10−nのどの挿入用のスロット位置からも同じ信号を他スロットにも分配してユニット間を接続可能とするユニット接続部30と、を有することを特徴とする伝送システム1が提供される。
In the present invention, in order to solve the above-described problem, in the
ここで、スレーブ制御部11は、論理データが書き込まれたプログラマブル論理素子を制御する。状態通知部12は、ユニットの機能及び動作状態を通知する。論理データ書き込み部13は、受信した論理データをプログラマブル論理素子11aに書き込む。状態認識部22は、各ユニットの機能及び動作状態を認識する。論理データ格納部24は、機能毎の論理データを格納する。論理データ送信部23は、認識した状態にもとづき、プログラマブル論理素子11aに、各ユニットに対応した論理データを自動的に設定するために論理データを送信する。ユニット接続部30は、マスタユニット20及びスレーブユニット10−1〜10−nのどの挿入用のスロット位置からも同じ信号を他スロットにも分配してユニット間を接続可能とする。
Here, the slave control unit 11 controls the programmable logic element in which the logic data is written. The
本発明の伝送システムは、論理データが書き込まれたプログラマブル論理素子を制御するスレーブユニットに対し、マスタユニットは、スレーブユニットの機能及び動作状態を認識し、認識した状態にもとづき、ユニット内のプログラマブル論理素子に、各ユニットに対応した論理データを自動的に設定する構成とした。これにより、自動的にコンフィギュレーションを行うことができるので、システム運用の柔軟性、保守管理及び利便性の向上を図ることが可能になる。 In the transmission system of the present invention, the master unit recognizes the function and operation state of the slave unit with respect to the slave unit that controls the programmable logic element in which the logic data is written, and the programmable logic in the unit is based on the recognized state. The device is configured to automatically set logical data corresponding to each unit in the element. Thereby, since the configuration can be automatically performed, it is possible to improve the flexibility of system operation, maintenance management, and convenience.
以下、本発明の実施の形態を図面を参照して説明する。図1は本発明の伝送システムの原理図である。伝送システム1は、スレーブユニット10−1〜10−n(総称する場合はスレーブユニット10)、マスタユニット20、ユニット接続部30から構成される。
Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a principle diagram of a transmission system according to the present invention. The
スレーブユニット10内のスレーブ制御部11は、論理演算のプログラミング設定可能なプログラマブル論理素子(以下、PLD)11aを持ち、論理データが書き込まれたPLD11aを制御する。状態通知部12は、ユニットの機能及び動作状態を通知する。論理データ書き込み部13は、マスタユニット20から送信された論理データを受信してPLD11aに書き込む。
The slave control unit 11 in the
マスタユニット20内の状態認識部22は、スレーブユニット10−1〜10−nに対し、各ユニットの機能及び動作状態を認識する。論理データ格納部24は、スレーブユニット10−1〜10−nの機能毎の論理データを格納する。論理データ送信部23は、スレーブユニット10−1〜10−nの状態にもとづき、スレーブユニット10−1〜10−n内のPLD11aに、各ユニットに対応した論理データを自動的に設定するために論理データを送信する。また、論理データ送信部23は、あるスレーブユニットに対して該当の論理データを送信済みか否かといった情報も記憶する。
The
ユニット接続部30は、どのスロット位置からも同じ信号を任意のスロットに分配できるように配線がなされてユニット間を接続する。例えば、スロットが#1〜#nまである場合、スロット#1からスロット#2へ信号Aが送信できるならば、他のスロット#3〜#nに対してもスロット#1から信号Aを送信できる配線がなされているということである。
The
このような配線構造にすることで、1つの共通化した回路構成のユニットで、各種機能を実行できるスレーブユニット10−1〜10−n及びマスタユニット20を、筐体の任意のスロットに対して搭載することができるので、保守の容易化、利便性の向上を図ることが可能になる。
By adopting such a wiring structure, the slave units 10-1 to 10-n and the
ここで、コンフィギュレーションの動作例について説明する。ユニット接続部30にスレーブユニット10−1、10−2、マスタユニット20が接続されて、スレーブユニット10−1がモジュレータ機能、スレーブユニット10−2がデモジュレータ機能で動作を行うとする。
Here, an example of configuration operation will be described. Assume that the slave units 10-1 and 10-2 and the
電源立ち上げ時、まず、スレーブユニット10−1の状態通知部12は、自身のユニットIDをマスタユニット20に通知する。マスタユニット20の状態認識部22は、スレーブユニット10−1のユニットIDを取得し、そのユニットIDからスレーブユニット10−1の機能がモジュレータであることを認識する。
When the power is turned on, first, the
そして、論理データ送信部23は、該当の論理データが未送信であることを確認すると、論理データ格納部24に格納されているスレーブユニット10−1対応の論理データ(モジュレータユニットとなるための論理データ)を抽出して、スレーブユニット10−1へ送信する。スレーブユニット10−1内の論理データ書き込み部13は、受信した論理データをPLD11aに書き込む(プログラミング設定する)。
When the logical
次にスレーブユニット10−2の状態通知部12は、自身のユニットIDをマスタユニット20に通知する。マスタユニット20の状態認識部22は、スレーブユニット10−2のユニットIDを取得し、そのユニットIDからスレーブユニット10−2の機能がデモジュレータであることを認識する。
Next, the
そして、論理データ送信部23は、該当の論理データが未送信であることを確認すると、論理データ格納部24に格納されているスレーブユニット10−2対応の論理データ(デモジュレータユニットとなるための論理データ)を抽出して、スレーブユニット10−2へ送信する。スレーブユニット10−2内の論理データ書き込み部13は、受信した論理データをPLD11aに書き込む。
When the logical
このように、本発明では、自動的に論理データが設定されて動作することになるので(上記では電源立ち上げ時を例にしたが、システム運用中にスレーブユニットを増設した場合も同様)、オペレータがコンフィギュレーション・ツールを用いて、個々のPLDに論理データを書き込み、書き込んだPLDを1枚1枚基板に差し込んで、筐体に搭載するといった手間を省くことができ、ユニットを増設する作業も簡易化され、保守効率の向上を図ることができる。 As described above, in the present invention, since logical data is automatically set and operates (in the above example, when power is turned on, the same applies when a slave unit is added during system operation). The operator can use the configuration tool to write logic data to individual PLDs, insert the written PLDs one by one into the board, and save them from mounting on the chassis, and work to add units Can be simplified, and maintenance efficiency can be improved.
なお、図1ではマスタユニット20を、スレーブユニット10−1〜10−nに対するコンフィギュレーションを行う専用ユニットとしたが、スレーブユニット10−1〜10−n内のいずれかのユニットに、マスタユニット20の機能を持たせる構成にしてもよい(または、マスタユニット20にスレーブユニット10の機能を持たせる構成でも同じ)。
In FIG. 1, the
次にスレーブユニット10、マスタユニット20の構成について示す。以降では、論理データをコンフィギュレーション・データと呼ぶ。
図2はスレーブユニット10の構成を示す図である。スレーブユニット10は、スレーブ制御部11、状態通知部12、コンフィギュレーション・データ書き込み部13、I/F部14から構成される。
Next, configurations of the
FIG. 2 is a diagram showing the configuration of the
I/F部14は、ユニット接続部30を介して、自ユニットと、他スレーブユニット及びマスタユニット20との通信インタフェースを行う。スレーブ制御部11は、スレーブユニット内の主回路で部分であり、単一または複数のPLD11aを含み、PLD11aの論理演算にもとづき、自ユニットに割り当てられる機能の動作を実行する。
The I /
状態通知部12は、電源立ち上げ、またはユニット増設時にはユニットIDを状態監視信号として送信し、運用時には、スレーブ制御部11の動作状態を監視して、障害を検知した場合は障害情報を状態監視信号として送信する。コンフィギュレーション・データ書き込み部13は、マスタユニット20から送信されたコンフィギュレーション・データをPLD11aに書き込む。
The
スレーブ制御部11の構成内容は、PLD11aに限定されない。図25にマクロコンピュータ11dとメモリ11cを用いた例の異なる構成のスレーブユニット10aを示す。スレーブ制御部11−1は、メモリ11c、マイクロコンピュータ11dを含む。
The configuration content of the slave control unit 11 is not limited to the
ユニット起動時、マイクロコンピュータ11dは停止状態に置かれている。コンフィギュレーション・データ書き込み部13は、メモリ11cに対してコンフィギュレーション・データを書き込む。内容はマイクロコンピュータ11dのプログラムである。書き込み終了後、マイクロコンピュータ11dは動作状態へ移行し、メモリ11c内に書き込まれたプログラムを用いて所定の動作を開始する。
When the unit is activated, the
図3はマスタユニット20の構成を示す図である。マスタユニット20は、マスタ制御部21、状態認識部22、コンフィギュレーション・データ書き込み部23、コンフィギュレーション・データ格納部24、コンフィギュレーション・データ送信部25、I/F部26から構成される。制御卓27は必要に応じて接続する。
FIG. 3 is a diagram showing the configuration of the
I/F部26は、ユニット接続部30を介して、自ユニットと、スレーブユニット10−1〜10−nとの通信インタフェースを行う。マスタ制御部21は、マスタユニット内の主回路で部分であり、単一または複数のPLD21aを含み、PLD21aの論理演算にもとづき、自ユニットに割り当てられる機能の動作を実行する。
The I /
状態認識部22は、マスタ制御部21の動作状態及びスレーブユニット10から送信された状態監視信号にもとづき、各ユニットの動作状態を認識する。コンフィギュレーション・データ格納部24は、スレーブユニット10−1〜10−n、マスタユニット20に必要な各種コンフィギュレーション・データを格納する。
The
コンフィギュレーション・データ書き込み部23は、自ユニットに必要なコンフィギュレーション・データをコンフィギュレーション・データ格納部24から抽出して、PLD21aに書き込む。コンフィギュレーション・データ送信部25は、状態認識結果にもとづいて、各ユニットに対応したコンフィギュレーション・データをコンフィギュレーション・データ格納部24から抽出して、スレーブユニット10−1〜10−nにコンフィギュレーション・データを送信する。また、コンフィギュレーション・データの送信結果(送信済みか否か)といった情報を記憶する。
The configuration
制御卓27は、コンフィギュレーション・データそのものの更新を行う場合に接続する。ユニットが所定の動作を行っている最中は、コンフィギュレーション・データ格納部24は動作していない。このときに制御卓27を接続し、装置の動作を妨げることなくコンフィギュレーション・データを更新する。
The control console 27 is connected when the configuration data itself is updated. While the unit is performing a predetermined operation, the configuration
コンフィギュレーション・データ格納部24は、マスタユニットから物理的に取り外すことが可能である。コンフィギュレーション・データをマスタユニットから離れた場所で作成し、完成した後にマスタユニット上のものと交換することにより、制御卓27の接続を不用とし、保守性が向上する。
The configuration
コンフィギュレーション・データ格納部24には、装置の動作を決定するコンフィギュレーション・データが、複数セットで格納されている。装置の設備状況や機能変更などの要求にもとづき、どのセットのコンフィギュレーション・データを用いるかを選択することができる。データ選択は、状態認識部22が制御する。
The configuration
次にスレーブユニット10に障害が発生した際の予備ユニット切替え動作について説明する。図4は障害発生時の動作を示す図である。ユニット接続部30にスレーブユニット10−1〜10−n、マスタユニット20、予備ユニット40が搭載されて、スレーブユニット10−1〜10−n、マスタユニット20は割り当てられた各機能で運用しているとする。また、予備ユニット40は、スレーブユニット10−1〜10−nと同じ回路構成であり、ユニット内のPLDにはなにもプログラミングされておらずスタンバイ状態である(主回路の動作は停止している)。
Next, the spare unit switching operation when a failure occurs in the
このとき、スレーブユニット10−1(スレーブユニット10−1のスレーブ制御部11)に障害が発生したとする。スレーブユニット10−1の状態通知部12は、その旨をマスタユニット20に通知すると、マスタユニット20の状態認識部22で認識される。
At this time, it is assumed that a failure has occurred in the slave unit 10-1 (slave control unit 11 of the slave unit 10-1). When the
マスタユニット20のコンフィギュレーション・データ送信部25は、コンフィギュレーション・データ格納部24からスレーブユニット10−1対応のコンフィギュレーション・データを抽出し、予備ユニット40へ送信する(予備ユニット40の搭載時、予備ユニット40のユニットIDが送信されることにより、マスタユニット20は予備ユニット40が搭載されていることを認識済み)。予備ユニット40のコンフィギュレーション・データ書き込み部は、そのデータを受け取ると、自身のPLDに書き込み、スレーブユニット10−1の機能を実行する(実際には、マスタユニット20において、コンフィギュレーション・データ書き込みが終了したことが確認されて、起動信号がマスタユニット20から予備ユニット40へ送信することで、予備ユニット40は可動する)。
The configuration data transmission unit 25 of the
このように、本発明では、スレーブユニット10の障害が発生すると、マスタユニット20で障害ユニットが判断されて自動的に予備ユニット40に切り替えられるので(オペレータは、故障ユニットを後で取替えにいけばよい)、システム運用の柔軟性、保守管理及び利便性の向上を図ることが可能になる。
As described above, in the present invention, when a failure occurs in the
なお、上記の説明では、マスタユニット20のコンフィギュレーション・データ格納部24にあらかじめ各ユニットのコンフィギュレーション・データを格納する構成としたが、サーバとマスタユニット20間で通信を行って、マスタユニット20がサーバからコンフィギュレーション・データをダウンロードする構成としてもよい。このとき、ダウンロード完了後に、スレーブユニット10−1〜10−nのいずれかに障害が発生したり、ユニットを増設したような場合には、マスタユニット20と該当のスレーブユニット間だけでコンフィギュレーション動作が実行される。
In the above description, the configuration data of each unit is stored in the configuration
次にコンフィギュレーション動作の他の実施の形態について説明する。上記の説明では、スレーブユニット10−1〜10−nのユニットIDと、各種コンフィギュレーション・データとをあらかじめ対応させておいて自動設定を行ったが、実装されたスレーブユニットの枚数に応じて、マスタユニット20が最適な機能の割り振りを判断することで自動設定することもできる。
Next, another embodiment of the configuration operation will be described. In the above description, the unit IDs of the slave units 10-1 to 10-n and various configuration data are associated with each other in advance, and automatic setting is performed. However, according to the number of mounted slave units, The
この場合、マスタユニット20は、機能割り振りを行うための組み合わせテーブルを持っている。組み合わせテーブルは、ユニットの実装数と設定機能との最適な組み合わせを記したテーブルである。
In this case, the
例えば、スレーブユニット10−1〜10−6が実装された場合、6つのユニットIDが送られることで、マスタユニット20の状態認識部22では、6枚のスレーブユニットが実装されたことを認識する。
For example, when slave units 10-1 to 10-6 are mounted, six unit IDs are sent, so that the
すると、状態認識部22は、内部に含む組み合わせテーブルを参照して、該当の実装数に対応する機能を認識する(例えば、実装数=6:モジュレータ×2、デモジュレータ×2、制御×1)。コンフィギュレーション・データ送信部25は、該当のコンフィギュレーション・データをコンフィギュレーション・データ格納部24から抽出し、各スレーブユニット10−1〜10−6へ送信する。このような構成にすることで、実装枚数に対応した最適な機能の選択を行うことが可能になる。
Then, the
次に障害に関連したコンフィギュレーション動作の他の実施の形態について説明する。上記の説明では、スレーブユニット10−1〜10−nのいずれかに障害が発生して、その旨を認識した後に、予備ユニット40へコンフィギュレーション・データを送信して、ユニット交換を自動的に行う構成としたが、障害発生の起こる確率の高いスレーブユニットをあらかじめ認識しておき、そのスレーブユニットのコンフィギュレーション・データを予備ユニット40へ前もって設定しておくこともできる。
Next, another embodiment of the configuration operation related to the failure will be described. In the above description, after one of the slave units 10-1 to 10-n has failed and recognized that, configuration data is transmitted to the
この場合、スレーブユニット10−1〜10−nが運用中、各ユニットの状態通知部12は、障害確率情報をマスタユニット20へ定期的に送信する。障害確率情報としては、各スレーブユニットでそれぞれカウントしたスレーブ制御部11内のデータ誤り等のカウント数、メモリ搭載の場合は障害ワード数、Work/Protectionの2系構成の場合は、どちらかに障害が発生したときの系情報、ユニットの製造年月日、または経験から障害確率が高いとみなしたユニット(共通の回路構成であっても動作周波数等によって差がでる)のユニットIDなどが挙げられる。
In this case, while the slave units 10-1 to 10-n are in operation, the
マスタユニット20内の状態認識部22は、受信した障害確率情報にもとづいて、障害発生可能性の高いスレーブユニットを判断する。コンフィギュレーション・データ送信部25は、障害発生可能性が高いと判断されたスレーブユニットの動作機能のコンフィギュレーション・データを、予備ユニット40にあらかじめ送信しておく。そして、実際に障害発生を状態認識部22で認識した場合には、コンフィギュレーション・データ送信部25は、予備ユニット40に起動信号を送信する。このような構成にすることで、さらに高速に障害発生時に対応したコンフィギュレーション動作を行うことが可能になる。
The
次にユニット接続部30について説明する。図5はユニット接続部の構成を示す図である。ユニット接続部は、筐体配線板であるバックボード30−1として構成され、スレーブユニット10またはマスタユニット20を搭載するためのコネクタC1が実装されて、どのスロット位置からも同じ信号を任意のスロットに分配できるように配線がなされる。この図の構成の場合、端から端までの配線が最長配線(長さをLとする)となる。
Next, the
図6はバックボード30−1の変形例を示す図である。バックボード30a−1は、柱形状(図では円柱)のバックボードである。このような構造のバックボード30a−1であれば、各ユニット間の接続距離を図5の形状と比べて短くできるので、信号遅延が短縮できる。
FIG. 6 is a view showing a modification of the backboard 30-1. The
図7は円柱の配線パターンを示す図である。図5で示した最長配線は円周に該当する。円柱バックボード30a−1の配線として、配線パターン30a−1a、30a−1bの場合、最長配線(円の直径となる)の長さはL/πとなる。配線パターン30a−1cでは、最長配線の長さはL/2であり、配線パターン30a−1dでは、最長配線の長さはL/2以下である。このように、バックボード30−1を円柱構造にして、各ユニットを放射状に挿入することで、各ユニットに対する信号遅延を等価に扱うことができ(端がないから)、ユニット間の信号遅延を考慮した配線設計が容易になる。
FIG. 7 is a diagram showing a cylindrical wiring pattern. The longest wiring shown in FIG. 5 corresponds to the circumference. In the case of the
なお、配線パターン30a−1aでは、例えば、ほぼ中心に各スロットからの信号を集約し、この中心から他のスロットに信号を分配するように放射状に配線することで、各スロット間の伝送経路長が等しく設計しやすくなる。
In the
図8は回転可能な円柱バックボードを示す図である。円柱バックボード30a−1に回転台31を取り付けて円柱バックボード30a−1を回転可能とする。これにより、オペレータは、円柱バックボード30a−1を回転させて、評価したいユニットを手元によせることができるので、保守効率が向上する。
FIG. 8 shows a rotatable cylindrical backboard. The
次にユニット接続部30における伝送を光ファイバで行う場合の実施の形態について説明する。図9はユニット接続部30の伝送を光ファイバで行った際の全体構成を示す図である。ユニット接続部30−2は、スロット毎に光接続部300−1〜300−n、300−(n+1)が設けられ、これら光接続部は光ファイバFで接続される。図の光ファイバFは、リング状にしているが直線状にしてもよい(直線状の構成については図14〜図17で後述)。このような構成にすることにより、信号の高速伝送が可能になる。
Next, an embodiment in which transmission at the
次に光接続部の構成について説明する。光接続部は、WDM(Wavelength Division Multiplex)伝送の場合とバースト伝送を行う場合とで構成が異なるので、それぞれの伝送毎に説明する。図10は光接続部の構成を示す図である。WDM伝送時の光接続部の構成を示している。光接続部300aは、ハーフミラー301、302、波長選択部303、O/E(光/電気変換)部304、E/O(電気/光変換)部305から構成される。
Next, the configuration of the optical connection unit will be described. The configuration of the optical connection unit differs between WDM (Wavelength Division Multiplex) transmission and burst transmission, and will be described for each transmission. FIG. 10 is a diagram illustrating a configuration of the optical connection unit. The structure of the optical connection part at the time of WDM transmission is shown. The optical connection unit 300a includes half mirrors 301 and 302, a
ハーフミラー301は、波長多重された光信号を左側ユニットから受信すると、入射光の一部を反射して波長選択部303へ送信し、一部を透過してハーフミラー302へ送信する。波長選択部303は、受信した光信号からあらかじめ設定されている波長をフィルタリングし、O/E部304へ送信する。O/E部304は、受信したフィルタ透過光を電気信号に変換し、ユニットへ送信する。
When receiving the wavelength-multiplexed optical signal from the left unit, the half mirror 301 reflects a part of the incident light and transmits it to the
E/O部305は、ユニットからの電気信号を光信号に変換し(ユニット固有の波長の光に変換する)、ハーフミラー302へ送信する。ハーフミラー302は、ハーフミラー301からの光信号を透過し、E/O部305からの光信号を反射して、合波した光信号を次段の右側ユニットへ送信する。
The E /
なお、ハーフミラー301、302は、透過光強度と反射光強度が完全に等しいミラーではなく、入射光の一部を透過、一部を反射させるミラーなので、伝送中、光は次第に減衰していき、光信号が周回して、あるユニットの波長の光が無限ループ化することはない。 The half mirrors 301 and 302 are not mirrors whose transmitted light intensity and reflected light intensity are completely equal, but are mirrors that transmit a part of incident light and reflect a part thereof, so that light gradually attenuates during transmission. The optical signal does not circulate and the light of a certain unit wavelength does not form an infinite loop.
図11は光接続部の構成を示す図である。バースト伝送時の光接続部の構成を示している。光接続部300bは、ハーフミラー301、302、O/E部304、E/O部305から構成される。ハーフミラー301は、光バースト信号(1波長の光信号である)を受信すると、一部を反射してO/E部304へ送信し、一部を透過してハーフミラー302へ送信する。O/E部304は、受信した光バースト信号を電気信号に変換し、ユニットへ送信する。
FIG. 11 is a diagram illustrating a configuration of the optical connection unit. The structure of the optical connection part at the time of burst transmission is shown. The optical connection unit 300b includes half mirrors 301 and 302, an O /
E/O部305は、ユニットからの電気信号を光信号に変換し、バースト形式でハーフミラー302へ送信する(各ユニットに割り当てられたタイミングで送信)。ハーフミラー302は、ハーフミラー301からの光信号を透過、あるいはE/O部305からの光信号を反射して、次段へ送信する。
The E /
図12は光接続部の構成を示す図である。図は、バースト伝送時の光接続部の図11とは異なる構成例である。光接続部300cは、O/E部306、E/O部307、OR素子308、AND素子309、平衡伝送用のドライバ素子310及びレシーバ素子311、312から構成される。
FIG. 12 is a diagram illustrating a configuration of the optical connection unit. The figure shows a configuration example different from that of FIG. 11 of the optical connection unit during burst transmission. The optical connection unit 300c includes an O /
素子の接続関係は、O/E部306の出力部は、OR素子308の一方の入力端子と、ドライバ310の入力端子と接続する。レシーバ311の出力端子は、OR素子308の他方の入力端子と接続し、OR素子308の出力端子は、AND素子309の一方の入力端子と接続する。レシーバ312の出力端子は、AND素子309の他方の入力端子と接続し、AND素子309の出力端子は、E/O部307の入力部と接続する。
Regarding the connection relationship of the elements, the output section of the O /
ここで、O/E部306は、左側ユニットから送信された光バースト信号を電気信号D2に変換し、OR素子308とドライバ310へ送信する。ドライバ310は、受信した電気信号D2を差動信号にしてユニット側へ送信する。レシーバ311は、ユニットからのマスク差動信号を受信して、マスク信号D3をOR素子308へ送信する。OR素子308は、O/E部306からの信号D2とマスク信号D3とのOR論理をとって信号D4を出力する。
Here, the O /
レシーバ312は、ユニットからの差動信号を受信し、出力信号D1をAND素子309へ送信する。AND素子309は、OR素子308からの出力信号D4と、レシーバ312からの信号D1とのAND論理をとって、出力信号D5をE/O部307へ送信する。
The
図13は光接続部300cにおけるマスク処理時のタイムチャートを示す図である。左側ユニットからの光信号をマスクして、自ユニットが送信した光信号が無限ループとなることを遮断する場合のタイムチャートを示している。 FIG. 13 is a diagram illustrating a time chart during mask processing in the optical connection unit 300c. The time chart when the optical signal from the left unit is masked to block the optical signal transmitted by the unit from becoming an infinite loop is shown.
前段からの信号D2に対して、マスク信号D3を“H”としてマスクし、OR素子308の出力信号D4を“H”とする。そして、AND素子309において、出力信号D4の“H”と、ユニットからの信号D1とのAND論理をとって、AND素子309の出力信号D5の論理のみをE/O部307へ送る。このような構成により、前段から送信された自ユニットの光信号を遮断して、ループ化の防止を行うことができる。
For the signal D2 from the previous stage, the mask signal D3 is masked as “H”, and the output signal D4 of the
次に光ファイバFを直線状にした場合の実施の形態について説明する。図14は直線状の光ファイバで接続した際の全体構成を示す図である。ユニット接続部30−3は、スロット毎に2面構成の光接続部が設けられ、これら光接続部は2本の光ファイバF1、F2でそれぞれ接続される。 Next, an embodiment in which the optical fiber F is linear will be described. FIG. 14 is a diagram showing an overall configuration when connected by a linear optical fiber. The unit connection section 30-3 is provided with a two-surface optical connection section for each slot, and these optical connection sections are connected by two optical fibers F1 and F2, respectively.
すなわち、光接続部310a−1〜310a−n、310a−(n+1)は光ファイバF1で接続され、右方向の伝送を行う場合には、光ファイバF1を用いて、光接続部310a−1〜310a−n、310a−(n+1)による光接続制御が行われる。
That is, the
また、光接続部310b−1〜310b−n、310b−(n+1)は光ファイバF2で接続され、左方向の伝送を行う場合には、光ファイバF2を用いて、光接続部310b−1〜310b−n、310b−(n+1)による光接続制御が行われる。なお、これらの光接続部は、図10〜図12と同様な回路構成であるので、光接続部の構成・動作の説明は省略する。
The
図15は直線状の光ファイバで接続した際の全体構成を示す図である。1本の光ファイバの場合の構成を示している。ユニット接続部30−4は、スロット毎に光接続部320−1〜320−n、320−(n+1)が設けられ、これら光接続部は光ファイバF3で接続される。図の光ファイバF3は、双方向の伝送に使用する直線状の光ファイバである。 FIG. 15 is a diagram showing an overall configuration when connected by a linear optical fiber. The structure in the case of one optical fiber is shown. In the unit connection section 30-4, optical connection sections 320-1 to 320-n and 320- (n + 1) are provided for each slot, and these optical connection sections are connected by an optical fiber F3. The optical fiber F3 in the figure is a linear optical fiber used for bidirectional transmission.
図16は光接続部の構成を示す図である。ユニット接続部30−4に対するWDM伝送時の光接続部の構成を示している。光接続部320aは、ハーフミラー321、322、波長選択部323、O/E部324、E/O部325から構成される。また、図に示す位置に光ファイバF3a、F3bが設けられる。
FIG. 16 is a diagram illustrating a configuration of the optical connection unit. The structure of the optical connection part at the time of WDM transmission with respect to the unit connection part 30-4 is shown. The optical connection unit 320 a includes half mirrors 321 and 322, a
左側ユニット→右側ユニットへの光信号の流れについては、ハーフミラー321は、波長多重された光信号a0を左側ユニットから受信すると、入射光の一部を反射して波長選択部323へ光信号a1を送信し、一部を透過してハーフミラー322へ光信号a2を送信する。波長選択部323は、受信した光信号a1からあらかじめ設定されている波長をフィルタリングし、O/E部324へ送信する。O/E部324は、受信したフィルタ透過光を電気信号に変換し、ユニット側へ送信する。
Regarding the flow of the optical signal from the left unit to the right unit, when the
E/O部325は、ユニットからの電気信号を光信号a3に変換し(ユニット固有の波長の光に変換する)、ハーフミラー322へ送信する。ハーフミラー322は、ハーフミラー321からの光信号a2を透過し、E/O部325からの光信号a3を反射して、合波された波長多重信号a4を次段へ送信する。
The E /
右側ユニット→左側ユニットへの光信号の流れについては、E/O部325からの光信号b1は、光ファイバF3bを通り、ハーフミラー322で反射し、また、右側ユニットから送信された波長多重信号b0は、ハーフミラー322を透過することで、光信号b0、b1は合波され、波長多重信号b2をハーフミラー321へ送信する。
Regarding the flow of the optical signal from the right unit to the left unit, the optical signal b1 from the E /
波長多重信号b2の一部はハーフミラー321を透過して、その透過信号b3は左側ユニットへ送信する。また、波長多重信号b2の一部はハーフミラー321で反射して、光ファイバF3aを通り、この反射光b4は波長選択部323へ送信され、波長選択部323でフィルタリングされる。以降の動作は同じである。
A part of the wavelength multiplexed signal b2 is transmitted through the
図17は光接続部の構成を示す図である。ユニット接続部30−4に対するバースト伝送時の光接続部の構成を示している。光接続部320bは、ハーフミラー321、322、O/E部324、E/O部325から構成される。また、図に示す位置に光ファイバF3a、F3bが設けられる。
FIG. 17 is a diagram illustrating a configuration of the optical connection unit. The structure of the optical connection part at the time of the burst transmission with respect to the unit connection part 30-4 is shown. The optical connection unit 320b includes half mirrors 321 and 322, an O /
左側ユニット→右側ユニットへの光信号の流れについては、ハーフミラー321は、光バースト信号c0を左側ユニットから受信すると、入射光の一部を反射してO/E部324へ信号c1を送信し、一部を透過してハーフミラー322へ信号c2を送信する。O/E部324は、受信した信号c1を電気信号に変換し、ユニット側へ送信する。
Regarding the flow of the optical signal from the left unit to the right unit, when receiving the optical burst signal c0 from the left unit, the
E/O部325は、ユニットからの電気信号を光信号c3に変換し、ハーフミラー322へ送信する(各ユニットに割り当てられたタイミングで送信)。ハーフミラー322は、ハーフミラー321からの光信号c2を透過、あるいはE/O部325からの光信号c3を反射して、次段へ送信する。
The E /
右側ユニット→左側ユニットへの光信号の流れについては、E/O部325からの光信号d1は、光ファイバF3bを通り、ハーフミラー322で反射し、あるいは右側ユニットから送信された光信号d0は、ハーフミラー322を透過することで、光信号d0または光信号d1はハーフミラー321へ送信する。
Regarding the flow of the optical signal from the right unit to the left unit, the optical signal d1 from the E /
光信号d0または光信号d1の一部は、ハーフミラー321を透過して、その透過信号d3は左側ユニットへ送信する。また、光信号d0または光信号d1の一部はハーフミラー321で反射して、光ファイバF3aを通り、この反射光d4はO/E部324へ送信される。
A part of the optical signal d0 or the optical signal d1 is transmitted through the
次にユニット接続部30における伝送を低電圧差動信号(LVDS:Low Voltage Differential Signaling)で行う場合の実施の形態について説明する。図18はユニット接続部30の伝送をLVDSで行った際の全体構成を示す図である。ユニット接続部30−5は、スロット毎に信号接続部330−1〜330−n、330−(n+1)が設けられ、これら信号接続部はLVDSラインL1、L2で接続される。
Next, an embodiment in which transmission in the
図19は信号接続部の構成を示す図である。バースト伝送時の信号接続部の構成を示している。信号接続部330aは、LVDS平衡伝送用のドライバ素子Dr1〜Dr4、LVDS平衡伝送用のレシーバ素子Re1〜Re4、AND素子IC1、IC2から構成される。 FIG. 19 is a diagram illustrating the configuration of the signal connection unit. The structure of the signal connection part at the time of burst transmission is shown. The signal connection unit 330a includes driver elements Dr1 to Dr4 for LVDS balanced transmission, receiver elements Re1 to Re4 for LVDS balanced transmission, AND elements IC1 and IC2.
素子の接続関係は、レシーバRe1の出力端子は、AND素子IC1の一方の入力端子と、ドライバDr4の入力端子と接続する。レシーバRe3の出力端子は、AND素子IC1の他方の入力端子と接続し、AND素子IC1の出力端子は、ドライバDr1の入力端子と接続する。 Regarding the connection relationship of the elements, the output terminal of the receiver Re1 is connected to one input terminal of the AND element IC1 and the input terminal of the driver Dr4. The output terminal of the receiver Re3 is connected to the other input terminal of the AND element IC1, and the output terminal of the AND element IC1 is connected to the input terminal of the driver Dr1.
レシーバRe2の出力端子は、AND素子IC2の一方の入力端子と、ドライバDr3の入力端子と接続する。レシーバRe4の出力端子は、AND素子IC2の他方の入力端子と接続し、AND素子IC2の出力端子は、ドライバDr2の入力端子と接続する。 The output terminal of the receiver Re2 is connected to one input terminal of the AND element IC2 and the input terminal of the driver Dr3. The output terminal of the receiver Re4 is connected to the other input terminal of the AND element IC2, and the output terminal of the AND element IC2 is connected to the input terminal of the driver Dr2.
ラインL1上の信号伝送に対し、レシーバRe2は、右側ユニットから送信されたLVDSの差動信号を受信すると、シリアル信号D12にして、AND素子IC2及びドライバDr3へ送信する。ドライバDr3は、受信信号D12をLVDSの差動信号にしてユニット側へ送信する。 In response to the signal transmission on the line L1, when receiving the LVDS differential signal transmitted from the right unit, the receiver Re2 converts it into the serial signal D12 and transmits it to the AND element IC2 and the driver Dr3. The driver Dr3 converts the received signal D12 into an LVDS differential signal and transmits it to the unit side.
レシーバRe4は、自ユニットから送信されたLVDSの差動信号を受信すると、シリアル信号D11にして、AND素子IC2へ送信する。AND素子IC2は、レシーバRe4、Re2の出力信号D11、D12のAND論理をとって出力信号D13をドライバDr2へ送信し、ドライバDr2は、受信信号D13をLVDSの差動信号にして左側ユニットへ送信する。ラインL1上の信号伝送も同様な流れである。なお、図20に信号接続部330aのバースト伝送時のタイムチャートを示す。 When the receiver Re4 receives the LVDS differential signal transmitted from its own unit, the receiver Re4 converts it into the serial signal D11 and transmits it to the AND element IC2. The AND element IC2 takes the AND logic of the output signals D11 and D12 of the receivers Re4 and Re2 and transmits the output signal D13 to the driver Dr2. The driver Dr2 converts the received signal D13 to the LVDS differential signal and transmits it to the left unit. To do. The signal transmission on the line L1 is the same flow. FIG. 20 shows a time chart during burst transmission of the signal connection unit 330a.
図21はLVDS伝送ラインをリング状にした場合の全体構成を示す図である。ユニット接続部30−6は、スロット毎に信号接続部340−1〜340−n、340−(n+1)が設けられ、これら信号接続部はリング状の2本のLVDS伝送ラインL3、L4で接続される。ラインL3は主信号及び制御信号用のラインであり、ラインL4はクロック伝送ラインである。 FIG. 21 is a diagram showing an overall configuration when the LVDS transmission line is formed in a ring shape. The unit connection unit 30-6 is provided with signal connection units 340-1 to 340-n and 340- (n + 1) for each slot, and these signal connection units are connected by two ring-shaped LVDS transmission lines L3 and L4. Is done. Line L3 is a line for main signals and control signals, and line L4 is a clock transmission line.
図22は信号接続部の構成を示す図である。信号接続部340aは、LVDS平衡伝送用のドライバ素子Dr5〜Dr8、LVDS平衡伝送用のレシーバ素子Re5〜Re8、AND素子IC3、OR素子IC4から構成される。 FIG. 22 is a diagram illustrating the configuration of the signal connection unit. The signal connection unit 340a includes driver elements Dr5 to Dr8 for LVDS balanced transmission, receiver elements Re5 to Re8 for LVDS balanced transmission, an AND element IC3, and an OR element IC4.
各素子の接続関係は、レシーバRe5の出力端子は、OR素子IC4の一方の入力端子と、ドライバDr7の入力端子と接続し、レシーバRe7の出力端子は、OR素子IC4の他方の入力端子と接続する。OR素子IC4の出力端子は、AND素子IC3の一方の入力端子と接続し、レシーバRe8の出力端子は、AND素子IC3の他方の入力端子と接続し、AND素子IC3の出力端子は、ドライバDr5の入力端子と接続する。また、レシーバRe6の出力端子は、ドライバDr6、Dr8の入力端子と接続する。 The connection relationship of each element is such that the output terminal of the receiver Re5 is connected to one input terminal of the OR element IC4 and the input terminal of the driver Dr7, and the output terminal of the receiver Re7 is connected to the other input terminal of the OR element IC4. To do. The output terminal of the OR element IC4 is connected to one input terminal of the AND element IC3, the output terminal of the receiver Re8 is connected to the other input terminal of the AND element IC3, and the output terminal of the AND element IC3 is connected to the driver Dr5. Connect to the input terminal. The output terminal of the receiver Re6 is connected to the input terminals of the drivers Dr6 and Dr8.
ここで、レシーバRe5は、右側ユニットから送信されたLVDSの差動信号を受信すると、シリアル信号にして、OR素子IC4及びドライバDr7へ送信する。また、レシーバRe6は、右側ユニットから送信されたLVDSの差動クロック信号を受信すると、シリアル信号にして、ドライバDr6、Dr8へ送信する。ドライバDr6は、クロック信号をLVDSの差動信号にして左ユニット側へ送信する。ドライバDr7、Dr8は、主信号及びクロック信号をそれぞれLVDSの差動信号にしてユニット側へ送信する。 Here, when receiving the LVDS differential signal transmitted from the right unit, the receiver Re5 converts it into a serial signal and transmits it to the OR element IC4 and the driver Dr7. Further, when receiving the LVDS differential clock signal transmitted from the right unit, the receiver Re6 converts it into a serial signal and transmits it to the drivers Dr6 and Dr8. The driver Dr6 converts the clock signal to the LVDS differential signal and transmits it to the left unit side. The drivers Dr7 and Dr8 transmit the main signal and the clock signal to the unit side as LVDS differential signals, respectively.
OR素子IC4は、レシーバRe5からの出力信号と、レシーバRe7からのマスク信号のOR論理をとって、出力信号をAND素子IC3へ送信し、レシーバRe8は、自ユニットから送信されたLVDSの差動信号を受信すると、シリアル信号にして、AND素子IC3へ送信する。 The OR element IC4 takes the OR logic of the output signal from the receiver Re5 and the mask signal from the receiver Re7, and transmits the output signal to the AND element IC3. The receiver Re8 receives the LVDS differential signal transmitted from its own unit. When the signal is received, it is converted into a serial signal and transmitted to the AND element IC3.
AND素子IC3は、OR素子IC4、レシーバRe8の出力信号のAND論理をとって、出力信号をドライバDr5へ送信し、ドライバDr5は、受信信号をLVDSの差動信号にして左側ユニットへ送信する。 The AND element IC3 takes the AND logic of the output signals of the OR element IC4 and the receiver Re8, and transmits the output signal to the driver Dr5. The driver Dr5 converts the received signal into the LVDS differential signal and transmits it to the left unit.
図23は信号接続におけるマスク処理時のタイムチャートを示す図である。自ユニットが出力した信号をマスクして無限ループとなることを遮断させる場合のタイムチャートを示している。 FIG. 23 is a diagram showing a time chart at the time of mask processing in signal connection. The time chart in the case of interrupting | blocking becoming an infinite loop by masking the signal which the own unit output is shown.
右側ユニットからの信号D22に対して、マスク信号D23を“H”としてマスクし、OR素子IC4の出力信号D24を“H”とする。そして、AND素子IC3において、出力信号D24の“H”と、ユニットからの信号D21とのAND論理をとって、AND素子IC3の出力信号D25の論理のみを左側ユニットへ送る。このような構成により、周回してきた自己の信号を遮断して、ループ化することを防ぐことができる。 For the signal D22 from the right unit, the mask signal D23 is masked as “H”, and the output signal D24 of the OR element IC4 is set as “H”. Then, the AND element IC3 takes the AND logic of the output signal D24 "H" and the signal D21 from the unit, and sends only the logic of the output signal D25 of the AND element IC3 to the left unit. With such a configuration, it is possible to prevent looping by shutting off the own signal that has circulated.
次にユニット接続部30において、コンピュータの周辺機器用インタフェースを用いて、ユニット間を接続する場合の実施の形態について説明する。周辺機器用インタフェースとしては、PCI(Peripheral Component Interconnect)バス規格の1つであるPCI−Expressを利用した場合を例にして説明する(PCI−Expressは、シリアル・インタフェースで1心当たり片方向最大2.5Gb/sのインタフェースである)。
Next, an embodiment in which units are connected to each other using the interface for peripheral devices of the computer in the
図24はユニット接続部の構成を示す図である。ユニット接続部30−7は、PCIスイッチ350a、バックボード350bから構成される。PCIスイッチ350aは、各ユニットからの信号を高速転送する際のスイッチングを行うバススイッチである。バックボード350bは、PCI−Express用のコネクタC2(×nリンクのコネクタ)が搭載された配線板である。 FIG. 24 is a diagram showing the configuration of the unit connection section. The unit connection unit 30-7 includes a PCI switch 350a and a backboard 350b. The PCI switch 350a is a bus switch that performs switching when a signal from each unit is transferred at high speed. The backboard 350b is a wiring board on which a PCI-Express connector C2 (× n link connector) is mounted.
PCI−Expressのスイッチ350aを利用して、各スロットをバーチャルチャネルとすることで、汎用性、拡張性を高めることができる。なお、PCI−Expressを用いた構成にする場合は、図2、図3で示したスレーブユニット10−1〜10−n及びマスタユニット20のそれぞれのI/F部14、26の内部では、物理レイヤのリンク確立、データリンクレイヤのリンク確立などの制御が行われることになる(PCI−Expressでは、各レイヤに分けて仕様を定義しており、レイヤ毎にそれぞれコミュニケーションを可能とするため)。
By using each PCI-Express switch 350a as a virtual channel, versatility and expandability can be improved. In the case of using a configuration using PCI-Express, the physical units are not provided inside the I /
また、図に示すように、1つのユニットが複数スロットを使用することで、容量が倍のユニットを実装することができ、処理能力をあげることが可能になる。さらに、スイッチ350aに外部端末50を接続することが可能になるため、保守効率を向上することができる。
Further, as shown in the figure, when one unit uses a plurality of slots, a unit having a double capacity can be mounted and the processing capability can be increased. Further, since the
また、マスタユニット及びスレーブユニットの他に、PCI−Expressを採用していれば、他の基板(ハードディスクや処理用のメモリなど)も実装できるようになる。さらにまた、シェルフ間の接続もPCI−Expressで可能となるので、多段接続を容易に行うことが可能になる。 In addition to the master unit and the slave unit, other boards (such as a hard disk and a processing memory) can be mounted if PCI-Express is adopted. Furthermore, since connection between shelves is possible by PCI-Express, multi-stage connection can be easily performed.
(付記1) 信号の伝送を行う伝送システムにおいて、
論理データが書き込まれたプログラマブル論理素子を制御するスレーブ制御部と、ユニットの機能及び動作状態を通知する状態通知部と、受信した論理データを前記プログラマブル論理素子に書き込む論理データ書き込み部と、から構成されるスレーブユニットと、
各ユニットの機能及び動作状態を認識する状態認識部と、機能毎の論理データを格納する論理データ格納部と、認識した状態にもとづき、プログラマブル論理素子に、各ユニットに対応した論理データを自動的に設定するために論理データを送信する論理データ送信部と、から構成されるマスタユニットと、
前記マスタユニット及び前記スレーブユニットのどの挿入用のスロット位置からも同じ信号を他スロットにも分配してユニット間を接続可能とするユニット接続部と、
を有することを特徴とする伝送システム。
(Supplementary note 1) In a transmission system for transmitting signals,
A slave control unit that controls a programmable logic element in which logic data is written, a state notification unit that notifies the function and operating state of the unit, and a logic data writing unit that writes the received logic data to the programmable logic element Slave unit to be
A state recognition unit that recognizes the function and operation state of each unit, a logical data storage unit that stores logical data for each function, and a logical data corresponding to each unit are automatically input to the programmable logic element based on the recognized state. A master unit composed of a logical data transmission unit that transmits logical data to set to
A unit connection section that allows the same signal to be distributed to other slots from any slot position for insertion of the master unit and the slave unit, and to connect the units;
A transmission system comprising:
(付記2) 前記マスタユニット及び前記スレーブユニットは、共通の回路構成を持ち、プログラマブル論理素子の設定内容によって、各種機能を実行することを特徴とする付記1記載の伝送システム。
(Additional remark 2) The transmission system of
(付記3) 電源立ち上げ時、または運用中に前記スレーブユニットを増設した時、前記状態通知部は、自己のユニットIDを前記マスタユニットへ送信し、前記状態認識部は、前記ユニットIDから前記スレーブユニットに対応する動作機能を認識し、前記論理データ送信部は、前記スレーブユニットへ動作機能の論理データを送信することを特徴とする付記1記載の伝送システム。
(Appendix 3) When the power supply is turned on or when the slave unit is added during operation, the state notification unit transmits its own unit ID to the master unit, and the state recognition unit receives the unit ID from the unit ID. The transmission system according to
(付記4) 前記スレーブユニットに障害が発生した場合、前記状態通知部は、障害情報を前記マスタユニットへ送信し、前記状態認識部は、障害情報から障害ユニットを認識し、前記論理データ送信部は、前記障害ユニットの動作機能の論理データを予備ユニットに送信して障害回復を行うことを特徴とする付記1記載の伝送システム。
(Supplementary Note 4) When a failure occurs in the slave unit, the state notification unit transmits failure information to the master unit, the state recognition unit recognizes the failure unit from the failure information, and the logical data transmission unit The transmission system according to
(付記5) 前記状態認識部は、実装された前記スレーブユニットの枚数から、前記スレーブユニットが動作すべき機能の組み合わせを判断し、前記論理データ送信部は、判断結果にもとづいて、前記スレーブユニットへ動作機能の論理データを送信することを特徴とする付記1記載の伝送システム。
(Additional remark 5) The said state recognition part judges the combination of the function which the said slave unit should operate | move from the number of the mounted said slave units, The said logical data transmission part is based on the judgment result, and the said slave unit The transmission system according to
(付記6) 前記状態通知部は、障害確率情報を前記マスタユニットへ送信し、前記状態認識部は、前記障害確率情報から障害発生の可能性の高いスレーブユニットを判断し、前記論理データ送信部は、障害発生の可能性の高いスレーブユニットの動作機能の論理データを予備ユニットにあらかじめ送信しておき、障害発生を認識した場合には、前記予備ユニットに起動信号を送信することを特徴とする付記1記載の伝送システム。
(Additional remark 6) The said status notification part transmits failure probability information to the said master unit, The said status recognition part judges the slave unit with high possibility of a failure occurrence from the said failure probability information, The said logical data transmission part Is characterized in that the logical data of the operation function of the slave unit having a high possibility of failure is transmitted to the spare unit in advance, and when the occurrence of the failure is recognized, an activation signal is transmitted to the spare unit. The transmission system according to
(付記7) 前記ユニット接続部のスロットは、柱形状のバックボードで構成され、前記スレーブユニット及び前記マスタユニットを放射状に挿入可能な位置に配置されたことを特徴とする付記1記載の伝送システム。
(Supplementary note 7) The transmission system according to
(付記8) 前記ユニット接続部は、スロット間を接続する光ファイバと、スロット毎に設けられて、電気信号と光信号とを互いに変換してユニットを前記光ファイバに接続するための光接続制御を行う光接続部と、から構成され、前記光接続部は、ユニット間の伝送がWDM伝送またはバースト伝送のいずれかに対応した光接続制御を行うことを特徴とする付記1記載の伝送システム。
(Additional remark 8) The said unit connection part is provided for every slot, and the optical connection control for mutually converting an electrical signal and an optical signal and connecting a unit to the said optical fiber is provided between slots The transmission system according to
(付記9) 前記光接続部は、前記光ファイバがリング状に構成される場合、ハーフミラーを用いて光信号を減衰させる、あるいは論理素子を用いて前記スレーブユニットまたは前記マスタユニットから送信されるマスク信号により、前段からの信号をマスク処理することで、周回してきた自己の信号を遮断することを特徴とする付記8記載の伝送システム。 (Supplementary Note 9) When the optical fiber is configured in a ring shape, the optical connection unit attenuates an optical signal using a half mirror, or is transmitted from the slave unit or the master unit using a logic element. 9. The transmission system according to appendix 8, wherein the signal from the previous stage is masked by the mask signal to block the circulating signal.
(付記10) 前記ユニット接続部は、スロット間を接続する平衡伝送用ラインと、スロット毎に設けられて、電気信号と低電圧差動信号とを互いに変換してユニットを前記平衡伝送用ラインに接続するための信号接続制御を行う信号接続部と、から構成され、前記信号接続部は、ユニット間のバースト伝送に対応した信号接続制御を行うことを特徴とする付記1記載の伝送システム。
(Supplementary Note 10) The unit connection section is provided for each slot and a balanced transmission line that connects between the slots, and converts the electrical signal and the low-voltage differential signal to each other to convert the unit into the balanced transmission line. The transmission system according to
(付記11) 前記信号接続部は、前記平衡伝送用ラインがリング状に構成される場合、論理素子を用いて前記スレーブユニットまたは前記マスタユニットから送信されるマスク信号により、前段からの信号をマスク処理することで、周回してきた自己の信号を遮断することを特徴とする付記10記載の伝送システム。
(Supplementary Note 11) When the balanced transmission line is configured in a ring shape, the signal connection unit masks a signal from the previous stage using a mask signal transmitted from the slave unit or the master unit using a logic element. 11. The transmission system according to
(付記12) 前記ユニット接続部は、コンピュータの周辺機器用インタフェースのスイッチングを行うスイッチ部と、周辺機器用インタフェースに対応した、ユニット搭載するためのコネクタを持つバックボードとを有し、前記スイッチ部による接続処理により、前記マスタユニット及び前記スレーブユニットのユニット間接続を行うことを特徴とする付記1記載の伝送システム。
(Supplementary Note 12) The unit connection unit includes a switch unit that performs switching of a peripheral device interface of a computer, and a backboard that has a connector for mounting a unit corresponding to the peripheral device interface. The transmission system according to
(付記13) マスタユニット内の前記論理データ格納部は、着脱可能な不揮発性記憶装置を用い、マスタユニットに搭載した状態での論理データの書き換え、ならびにマスタユニットから分離しての書き換え双方を行うことを特徴とする付記1記載の伝送システム。
(Supplementary note 13) The logical data storage unit in the master unit uses a detachable nonvolatile storage device, and performs both rewriting of logical data in a state of being mounted on the master unit and rewriting separately from the master unit. The transmission system according to
(付記14) スレーブユニット内の前記論理データ書き込み部は、プログラマブル論理素子に加えて、マイクロプロセッサのメモリ、または初期設定を必要とする素子に対応可能であることを特徴とする付記1記載の伝送システム。
(Supplementary note 14) The transmission according to
(付記15) 前記論理データ格納部は、複数バージョンの論理データを保持し、必要に応じて選択的に適用可能とすることを特徴とする付記1記載の伝送システム。
(付記16) 信号の伝送を行う伝送ユニットにおいて、
論理データでプログラマブル論理素子の機能を動作させる制御部と、
ユニットの機能及び動作状態を通知する状態通知部と、
受信した論理データをプログラマブル論理素子に書き込む論理データ書き込み部と、
各ユニットの機能及び動作状態を認識する状態認識部と、
ユニットの機能毎の論理データを格納する論理データ格納部と、
ユニットの状態にもとづき、ユニット内のプログラマブル論理素子に、各ユニットに対応した論理データを自動的に設定するために論理データを送信する論理データ送信部と、
を有することを特徴とする伝送ユニット。
(Supplementary Note 15) The transmission system according to
(Supplementary Note 16) In a transmission unit that transmits signals,
A control unit that operates the function of the programmable logic element with logic data;
A status notification unit for notifying the function and operating status of the unit;
A logical data writing unit for writing the received logical data to the programmable logic element;
A state recognition unit for recognizing the function and operation state of each unit;
A logical data storage for storing logical data for each function of the unit;
A logical data transmission unit for transmitting logical data to automatically set logical data corresponding to each unit to programmable logic elements in the unit based on the state of the unit;
A transmission unit comprising:
(付記17) ユニットの接続を行うユニット接続装置において、
スロット間を接続する光ファイバと、
スロット毎に設けられて、電気信号と光信号とを互いに変換し、ユニットを前記光ファイバに接続するために、ユニット間の伝送がWDM伝送またはバースト伝送のいずれかに対応した光接続制御を行う光接続部と、
を有することを特徴とするユニット接続装置。
(Supplementary Note 17) In a unit connection device for connecting units,
An optical fiber connecting between the slots;
Provided for each slot, converts electrical signals and optical signals to each other, and connects the units to the optical fiber to perform optical connection control corresponding to either WDM transmission or burst transmission between the units. An optical connection;
A unit connection device comprising:
(付記18) ユニットの接続を行うユニット接続装置において、
スロット間を接続する平衡伝送用ラインと、
スロット毎に設けられて、電気信号と低電圧差動信号とを互いに変換し、ユニットを前記平衡伝送用ラインに接続するために、ユニット間のバースト伝送に対応した信号接続制御を行う信号接続部と、
を有することを特徴とするユニット接続装置。
(Supplementary Note 18) In a unit connection device for connecting units,
A balanced transmission line connecting the slots;
A signal connection unit that is provided for each slot and performs signal connection control corresponding to burst transmission between units in order to convert electrical signals and low-voltage differential signals to each other and connect the units to the balanced transmission line. When,
A unit connection device comprising:
(付記19) ユニットの接続を行うユニット接続装置において、
コンピュータの周辺機器用インタフェースのスイッチングを行うスイッチ部と、
周辺機器用インタフェースに対応した、ユニット搭載するためのコネクタを持つバックボードと
を有することを特徴とするユニット接続装置。
(Supplementary note 19) In a unit connection device for connecting units,
A switch for switching the interface for the peripheral device of the computer;
And a backboard having a connector for mounting the unit corresponding to the interface for peripheral devices.
1 伝送システム
10−1〜10−n スレーブユニット
11 スレーブ制御部
11a プログラマブル論理素子(PLD)
12 状態通知部
13 論理データ書き込み部
20 マスタユニット
22 状態認識部
23 論理データ送信部
24 論理データ格納部
30 ユニット接続部
DESCRIPTION OF
DESCRIPTION OF
Claims (5)
論理データが書き込まれたプログラマブル論理素子を制御するスレーブ制御部と、ユニットの機能及び動作状態を通知する状態通知部と、受信した論理データを前記プログラマブル論理素子に書き込む論理データ書き込み部と、から構成されるスレーブユニットと、
各ユニットの機能及び動作状態を認識する状態認識部と、機能毎の論理データを格納する論理データ格納部と、認識した状態にもとづき、プログラマブル論理素子に、各ユニットに対応した論理データを自動的に設定するために論理データを送信する論理データ送信部と、から構成されるマスタユニットと、
前記マスタユニット及び前記スレーブユニットのどの挿入用のスロット位置からも同じ信号を他スロットにも分配してユニット間を接続可能とするユニット接続部と、
を有することを特徴とする伝送システム。 In a transmission system that transmits signals,
A slave control unit that controls a programmable logic element in which logic data is written, a state notification unit that notifies the function and operating state of the unit, and a logic data writing unit that writes the received logic data to the programmable logic element Slave unit to be
A state recognition unit that recognizes the function and operation state of each unit, a logical data storage unit that stores logical data for each function, and a logical data corresponding to each unit are automatically input to the programmable logic element based on the recognized state. A master unit composed of a logical data transmission unit that transmits logical data to set to
A unit connection section that allows the same signal to be distributed to other slots from any slot position for insertion of the master unit and the slave unit, and to connect the units;
A transmission system comprising:
The transmission system according to claim 1, wherein the logical data writing unit in the slave unit is compatible with a memory of a microprocessor or an element that requires initial setting in addition to a programmable logic element.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003367376A JP2005136481A (en) | 2003-10-28 | 2003-10-28 | Transmission system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003367376A JP2005136481A (en) | 2003-10-28 | 2003-10-28 | Transmission system |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005136481A true JP2005136481A (en) | 2005-05-26 |
Family
ID=34645396
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003367376A Pending JP2005136481A (en) | 2003-10-28 | 2003-10-28 | Transmission system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005136481A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008546049A (en) * | 2006-04-19 | 2008-12-18 | ハンジョウ エイチ3シー テクノロジーズ コーポレイション、 リミテッド | Destination disk access method, disk capacity expansion system, and disk array |
JP2009508243A (en) * | 2005-09-13 | 2009-02-26 | エム2000 エスエー. | Reconfigurable circuit with reconfigurable spare cluster |
JP2012117287A (en) * | 2010-12-01 | 2012-06-21 | Sus Corp | Exterior material and exterior structure |
JP2015136086A (en) * | 2014-01-20 | 2015-07-27 | 日立金属株式会社 | Optical communication module, and transmission and reception system using the same |
WO2015186210A1 (en) * | 2014-06-04 | 2015-12-10 | 三菱電機株式会社 | Function management system and function management method |
-
2003
- 2003-10-28 JP JP2003367376A patent/JP2005136481A/en active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009508243A (en) * | 2005-09-13 | 2009-02-26 | エム2000 エスエー. | Reconfigurable circuit with reconfigurable spare cluster |
JP2008546049A (en) * | 2006-04-19 | 2008-12-18 | ハンジョウ エイチ3シー テクノロジーズ コーポレイション、 リミテッド | Destination disk access method, disk capacity expansion system, and disk array |
KR101011336B1 (en) | 2006-04-19 | 2011-01-28 | 항조우 에이치3씨 테크놀로지스 코., 엘티디. | Method for accessing target disk, system for expanding disk capacity, and disk array |
US8041890B2 (en) | 2006-04-19 | 2011-10-18 | Hangzhou H3C Technologies Co., Ltd. | Method for accessing target disk, system for expanding disk capacity and disk array |
JP2012117287A (en) * | 2010-12-01 | 2012-06-21 | Sus Corp | Exterior material and exterior structure |
JP2015136086A (en) * | 2014-01-20 | 2015-07-27 | 日立金属株式会社 | Optical communication module, and transmission and reception system using the same |
WO2015186210A1 (en) * | 2014-06-04 | 2015-12-10 | 三菱電機株式会社 | Function management system and function management method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100336345C (en) | Biprimary controlled network equipment and its master back-up switching method | |
CN101256544B (en) | Method, apparatus and system for expansion of inside integrated circuit bus | |
CN101645915B (en) | Disk array host channel daughter card, on-line switching system and switching method thereof | |
KR20190091931A (en) | Hot Swap Apparatus of PLC Backplane | |
CN104407556A (en) | Hot standby redundancy module switching device | |
US20100185896A1 (en) | Method and apparatus for fully redundant control of low-speed peripherals | |
CN107807630A (en) | A kind of method for handover control of master/slave device, its handover control system and device | |
CN105242980A (en) | Complementary watchdog system and complementary watchdog monitoring method | |
CN104410510A (en) | Method, device and system for processing failure in controller where information is transmitted through interface card | |
CN109976489B (en) | Automatic reset implementation method and system under IIC (inter-Integrated Circuit) bus abnormal condition | |
JP2005136481A (en) | Transmission system | |
CN1972143A (en) | Communications device single board active/standby changeover apparatus and implementation method | |
CN102763087B (en) | Method and system for realizing interconnection fault-tolerance between CPUs | |
CN109995681B (en) | Device and method for realizing double-master-control main-standby switching by single chip | |
CN1972142A (en) | Communications device single board active/standby changeover apparatus and implementation method | |
CN110998510B (en) | Storage system and method for switching working modes of storage system | |
CN111858148A (en) | PCIE Switch chip configuration file recovery system and method | |
US9195627B2 (en) | Apparatus and method of controlling clock signals | |
CN102497302A (en) | Hybrid network access system | |
CN111143118A (en) | Method for operating memory device | |
CN112463684A (en) | Multi-system OCP switching system and OCP device hot plug method | |
CN112597732B (en) | Method and system for changing IIC device address through software configuration | |
US20030204658A1 (en) | Hot swap circuit module | |
JP6554801B2 (en) | Redundant communication device and control method thereof | |
CN204305047U (en) | A kind of line switcher |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080325 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080722 |