JP2005136391A - Circuit substrate, design support equipment and method for the same, design support program, and design support program recording medium - Google Patents
Circuit substrate, design support equipment and method for the same, design support program, and design support program recording medium Download PDFInfo
- Publication number
- JP2005136391A JP2005136391A JP2004290425A JP2004290425A JP2005136391A JP 2005136391 A JP2005136391 A JP 2005136391A JP 2004290425 A JP2004290425 A JP 2004290425A JP 2004290425 A JP2004290425 A JP 2004290425A JP 2005136391 A JP2005136391 A JP 2005136391A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- signal
- component
- secret
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Abstract
Description
本発明は、携帯端末、回路基板、回路基板の設計支援装置及び方法、設計支援プログラム、及び設計支援プログラム記録媒体に関し、より特定的には、耐タンパ性を備えた回路基板、その回路基板の設計を支援する装置及び方法、その方法を実行するためのプログラム、そのプログラムを記録したコンピュータ読み取り可能な記録媒体、その回路基板を内蔵した携帯端末に関する。 The present invention relates to a portable terminal, a circuit board, a design support apparatus and method for a circuit board, a design support program, and a design support program recording medium, and more specifically, a circuit board having tamper resistance, and the circuit board The present invention relates to an apparatus and method for supporting design, a program for executing the method, a computer-readable recording medium recording the program, and a portable terminal incorporating the circuit board.
近年、ディジタル情報技術の進展やディジタル情報通信インフラの爆発的な普及によって、音楽、画像、映像及びゲーム等のコンテンツをディジタル情報として処理することが一般的になってきた。ディジタル情報化されたコンテンツは、通信の傍受、盗聴、なりすまし等による不正入手や、コンテンツデータを記憶した記録媒体の違法複製、違法改ざん等の不正行為が、容易に可能である。このため、コンテンツの著作権者の権利や流通業者の利益を保護したセキュリティシステムを確立することが大きな課題であり、ディジタル情報化された著作物の保護技術が必要となる。なお、以下の説明では、コンテンツや信号等の秘匿情報に対する不正アクセスの困難性を、耐タンパ性という。 In recent years, with the development of digital information technology and the explosive spread of digital information communication infrastructure, it has become common to process content such as music, images, videos and games as digital information. The contents converted into digital information can easily be illegally obtained by eavesdropping, eavesdropping, impersonation, etc., or illegally copied or illegally tampered with a recording medium storing content data. For this reason, it is a big problem to establish a security system that protects the rights of the copyright holder of the content and the profits of the distributor, and a technology for protecting the digitalized work is required. In the following description, the difficulty of unauthorized access to confidential information such as content and signals is referred to as tamper resistance.
通信媒体による耐タンパ性を高めたセキュリティ技術については、従来より種々なものが知られている。その多くは、正規システムの判別や、データの暗号化を暗号化/認証技術等で実現するものである。代表的なものとしては、著作物の保護を要する秘匿データが格納されている秘匿データ記憶領域にアクセスする際に、機器間で乱数と応答値との交換を行って相互に正当性を認証し合い、正当である場合のみアクセスを許可するチャレンジレスポンス型の相互認証技術がある。また、秘匿データの通信には、相互認証に乱数又は応答値を用いた暗号通信を行い、不正解読を防止する。 Various security techniques with improved tamper resistance using communication media have been known. In many cases, discrimination of a legitimate system and data encryption are realized by an encryption / authentication technique or the like. As a typical example, when accessing the confidential data storage area where confidential data that requires protection of copyrighted work is stored, exchange of random numbers and response values between devices is performed to authenticate each other. In addition, there is a challenge response type mutual authentication technology that permits access only when it is legitimate. Also, for secret data communication, cryptographic communication using random numbers or response values for mutual authentication is performed to prevent unauthorized decryption.
一方、部品等が搭載されて配線接続された回路基板において耐タンパ性を高めるためには、ディジタル情報を伝送する信号線のプロービングの困難性が条件の1つとなる。これは、ディジタル信号化された情報は、信号をプロービングしてその論理を判別することさえ出来れば、同一品質の情報を容易に再現することが可能だからである。回路基板上で信号を読み取る、つまりプロービングが困難であればあるほど、外部からの不正なアクセスによるディジタル情報の解析及び複製は困難となり、プロービングが容易であればあるほど、信号の抽出が容易となりディジタル情報の解析や複製が容易となる。 On the other hand, in order to improve tamper resistance in a circuit board on which components and the like are mounted and wired, one of the conditions is the difficulty of probing a signal line for transmitting digital information. This is because information converted into digital signals can be easily reproduced with the same quality as long as the signal can be probed to determine its logic. The more difficult it is to read a signal on the circuit board, that is, the probing, the more difficult it is to analyze and copy digital information by unauthorized access from the outside. The easier the probing, the easier the signal extraction. Digital information can be easily analyzed and copied.
この回路基板に対するセキュリティ技術についても、従来より種々なものが知られている。例えば、秘匿情報を処理する回路部分を1チップIC化し、回路基板上に秘匿情報の信号が流れないようにする技術がある。また、秘匿情報を処理する回路部分を樹脂等で包含する。また、秘匿情報の信号が流れている信号線上のプロービング可能な部分に、覆うように部品を配置する技術がある(特許文献1を参照)。
しかしながら、秘匿情報を処理する回路部分を1チップIC化したり、樹脂等で包含する方法は、既製のICを使用することができないことや、回路基板上のチップ及び配線の全てをケアしなければならないこと等の問題があり、現状の技術及び製造コスト面を考えると非現実的である。加えて、1チップIC化後や樹脂包含後には、第三者だけでなく開発者や設計者(以下、設計者等と記す)も秘匿信号を確認することができない。また、通信における従来の暗号化/認証技術を回路基板に適用する場合には、その技術を実現するためのロジックをディジタル情報を扱う全てのLSIに組み込む必要があり、やはり現状の技術及び製造コスト面を考えると非現実的である。また、特許文献1のように、部品で秘匿情報の信号線を覆う方法では、部品を取り外せば容易にプロービングすることができるという問題がある。このように、従来の技術では、回路基板上の秘匿情報が流れる信号線を完全に隠蔽することは非常に困難である。
However, the method of making the circuit portion for processing the confidential information into a single chip IC or including it with a resin or the like cannot use an off-the-shelf IC or care for all the chips and wiring on the circuit board. It is unrealistic considering the current technology and manufacturing cost. In addition, not only a third party but also a developer or a designer (hereinafter, referred to as a designer or the like) cannot confirm a confidential signal after making a one-chip IC or including a resin. In addition, when a conventional encryption / authentication technology in communication is applied to a circuit board, it is necessary to incorporate logic for realizing the technology into all LSIs that handle digital information. It is unrealistic considering the aspect. In addition, as disclosed in
それ故に、本発明の目的は、現状の技術及び製造コスト面での問題を解決しつつ、第三者によるプロービングを困難にして耐タンパ性を向上させた回路基板を提供することである。加えて、本発明の目的は、その回路基板の設計支援装置及び方法、設計支援プログラム、及び設計支援プログラム記録媒体を提供することである。 Therefore, an object of the present invention is to provide a circuit board having improved tamper resistance by making probing difficult by a third party while solving problems in the current technology and manufacturing cost. In addition, an object of the present invention is to provide a circuit board design support apparatus and method, a design support program, and a design support program recording medium.
本発明は、基板間の内部層に部品を内蔵可能な多層構造の回路基板に向けられている。そして、上記目的を達成させるために、本発明の回路基板は、所定の秘匿信号が回路基板の表面に観測可能に現れないように、当該秘匿信号が流れる信号線を配線している。この回路基板は、例えば携帯電話やPDA等の携帯端末での利用に適している。 The present invention is directed to a circuit board having a multilayer structure in which components can be embedded in an inner layer between boards. And in order to achieve the said objective, the circuit board of this invention has wired the signal line through which the said confidential signal flows so that a predetermined confidential signal may not appear on the surface of a circuit board observably. This circuit board is suitable for use in portable terminals such as mobile phones and PDAs.
ここで、耐タンパ性を確保しつつ設計者等の特定の利用者が秘匿信号を任意に抽出可能とするために、秘匿信号が流れる信号線と回路基板表面に設けられた所定の観測点とを接続する外部アクセス用部品を、内部層に内蔵し、特定の利用者が、外部アクセス用部品を通して、秘匿信号の観測及び制御が可能なようにすることが好ましい。 Here, in order to enable a specific user such as a designer to arbitrarily extract a confidential signal while ensuring tamper resistance, a signal line through which the confidential signal flows and a predetermined observation point provided on the surface of the circuit board It is preferable that a part for external access for connecting is built in the inner layer so that a specific user can observe and control a secret signal through the part for external access.
典型的には、外部アクセス用部品に、暗号化機能を備えさせて、秘匿信号に所定の暗号化を施して観測点に出力させる。この場合、特定の利用者は、観測点に現れる信号に施された暗号を解読することで、秘匿信号の観測及び制御を行う。秘匿信号が複数ある場合、所定の分類方法に応じて分類された秘匿信号毎に、それぞれ異なる暗号化を施してもよい。この暗号化機能としては、スクランブルエンジンが考えられ、秘匿信号が複数ある場合には、分類数に応じた複数のスクランブルエンジンであってもよい。 Typically, the external access component is provided with an encryption function, and the secret signal is subjected to predetermined encryption and output to the observation point. In this case, the specific user observes and controls the secret signal by decrypting the encryption applied to the signal appearing at the observation point. When there are a plurality of concealment signals, different encryption may be performed for each concealment signal classified according to a predetermined classification method. As this encryption function, a scramble engine is conceivable. When there are a plurality of secret signals, a plurality of scramble engines corresponding to the number of classifications may be used.
また、外部アクセス用部品に、秘匿信号の高速サンプリングが可能な高速インタフェース機能を備えさせて、秘匿信号を圧縮して観測点に出力させてもよい。また、外部アクセス用部品に、出力選択機能を備えさせて、回路基板の出荷時に秘匿信号の観測点への出力/非出力が選択可能なようにしてもよい。また、外部アクセス用部品を、ゼロオーム抵抗あるいはバスバッファ等の信号を伝達させる部品とし、回路基板への実装/非実装によって、秘匿信号の観測点への出力/非出力を選択できるようにしてもよい。あるいは、外部アクセス用部品に、回路基板に搭載された部品をデバッグするデバッグ機能を備えさせて、回路基板の出荷時に実装/非実装が選択可能なようにしてもよい。この場合、部品の動作を観測及び制御するデバッグ信号に所定の暗号化を施して観測点に出力させてもよい。 Alternatively, the external access component may be provided with a high-speed interface function capable of high-speed sampling of the secret signal, and the secret signal may be compressed and output to the observation point. In addition, the external access component may be provided with an output selection function so that the output / non-output of the secret signal to the observation point can be selected when the circuit board is shipped. In addition, the external access component may be a component that transmits a signal such as a zero ohm resistor or a bus buffer so that the output / non-output of the secret signal to the observation point can be selected by mounting / non-mounting on the circuit board. Good. Alternatively, the external access component may be provided with a debugging function for debugging a component mounted on the circuit board so that mounting / non-mounting can be selected at the time of shipment of the circuit board. In this case, the debug signal for observing and controlling the operation of the component may be subjected to predetermined encryption and output to the observation point.
一方、特定の利用者による秘匿信号の抽出を考慮せずに耐タンパ性を完璧に確保するためには、秘匿信号を入力又は出力する部品のいずれか一方又は双方を、内部層に内蔵することが好ましい。秘匿信号を入力又は出力する部品が、回路基板に搭載した状態で接続端子が隠れる形状である場合、秘匿信号が流れる信号線とのビアを介した接続によって回路基板の表面に配置可能であるようにする。 On the other hand, in order to ensure tamper resistance without considering the extraction of the confidential signal by a specific user, either or both of the components that input or output the confidential signal should be incorporated in the inner layer. Is preferred. When the component that inputs or outputs the secret signal is in a shape that the connection terminal is hidden while mounted on the circuit board, it can be arranged on the surface of the circuit board by connection via a signal line through which the secret signal flows. To.
また、本発明は、基板間の内部層に部品を内蔵可能な多層構造の回路基板の設計を支援する設計支援装置にも向けられている。そして、上記目的を達成させるために、本発明の設計支援装置は、検出部、配置部及び配線部からなる基本構成と、チェック部からなる付加的構成とを備えている。 The present invention is also directed to a design support apparatus that supports the design of a circuit board having a multilayer structure in which components can be incorporated in an internal layer between boards. And in order to achieve the said objective, the design assistance apparatus of this invention is equipped with the basic composition which consists of a detection part, an arrangement | positioning part, and a wiring part, and the additional structure which consists of a check part.
検出部は、回路基板の設計に必要な所定の情報に基づいて、秘匿信号を検出する。配置部は、検出部で検出された秘匿信号を入力又は出力する部品のうち、所定の形状の部品を内部層に配置して回路を設計する。配線部は、検出部で検出された秘匿信号が流れる信号線を、内部層に配線して回路を設計する。チェック部は、配置部及び配線部で設計された回路が、秘匿信号が回路基板の表面に観測可能に現れないように設計されているか否かをチェックし、設計されていない場合には所定の警告を出力する。ここで、所定の形状の部品は、少なくとも回路基板に搭載した状態で接続端子が隠れる形状の部品であることが好ましい。 The detection unit detects the secret signal based on predetermined information necessary for designing the circuit board. The arrangement unit designs a circuit by arranging components of a predetermined shape on the inner layer among components that input or output the confidential signal detected by the detection unit. The wiring unit designs a circuit by wiring a signal line through which a secret signal detected by the detection unit flows to an inner layer. The check unit checks whether or not the circuit designed in the placement unit and the wiring unit is designed so that the confidential signal does not appear observably on the surface of the circuit board. Output a warning. Here, the part having a predetermined shape is preferably a part having a shape in which the connection terminal is hidden at least when mounted on the circuit board.
上述した設計支援装置の検出部、配置部、配線部及びチェック部が行うそれぞれの処理は、一連の処理手順を与える設計支援方法として捉えることができる。すなわち、設計支援装置において、回路基板の設計に必要な所定の情報に基づいて、秘匿信号を検出し、検出された秘匿信号を入力又は出力する部品のうち、所定の形状の部品を内部層に配置して回路を設計し、検出された秘匿信号が流れる信号線を、内部層に配線して回路を設計し、配置及び配線設計された回路が、秘匿信号が回路基板の表面に観測可能に現れないように設計されているか否かをチェックし、設計されていないと判断された場合には、所定の警告を出力する、設計支援方法である。 Each process performed by the detection unit, the placement unit, the wiring unit, and the check unit of the design support apparatus described above can be regarded as a design support method that provides a series of processing procedures. That is, in the design support device, a secret signal is detected based on predetermined information necessary for designing the circuit board, and a component having a predetermined shape is input to the inner layer among components that input or output the detected secret signal. Design the circuit by arranging and wiring the signal line through which the detected confidential signal flows to the inner layer, and design the circuit so that the confidential signal can be observed on the surface of the circuit board It is a design support method that checks whether or not it is designed so as not to appear, and outputs a predetermined warning when it is determined that it is not designed.
好ましくは、この設計支援方法は、一連の処理手順を設計支援装置に実行させるためのプログラムの形式で提供される。このプログラムは、コンピュータ読み取り可能な記録媒体に記録されてもよい。 Preferably, the design support method is provided in the form of a program for causing the design support apparatus to execute a series of processing procedures. This program may be recorded on a computer-readable recording medium.
上述した本発明によれば、回路基板を、耐タンパ性を要する秘匿信号が流れる信号線、秘匿信号の入出力に関連する部品、及び外部アクセス用部品を全て内部層に構成し、表面には暗号化等がされた秘匿信号を出力する構造としている。これにより、設計者等による観測性及び制御性を確保しつつ、第三者によるプロービングを困難にさせて耐タンパ性を向上させることができる。また、外部アクセス用部品を製品出荷時に未実装にすることで、完璧な耐タンパ性を実現することができる。さらに、本発明の回路基板による暗号化は、従来の集積回路内での暗号化とは異なるため、任意の市販部品と暗号化部品とを組み合わせることが可能であり、安価に耐タンパ性を兼ね備えた回路基板を開発できるという効果がある。 According to the above-described present invention, the circuit board is configured such that the signal line through which the confidential signal requiring tamper resistance flows, the component related to the input / output of the confidential signal, and the external access component are all formed in the inner layer, The structure is such that an encrypted secret signal is output. As a result, it is possible to improve tamper resistance by making it difficult for a third party to perform probing while ensuring observability and controllability by a designer or the like. In addition, perfect tamper resistance can be achieved by not mounting external access components at the time of product shipment. Furthermore, since encryption using the circuit board of the present invention is different from encryption in a conventional integrated circuit, any commercially available part and encryption part can be combined, and tamper resistance is provided at low cost. It is possible to develop a circuit board.
また、上述した本発明によれば、回路基板を、耐タンパ性を要する秘匿信号が流れる信号線、及び秘匿信号の入出力に関連する部品のうち載置したときに信号端子が表面に露出する部品を全て内部層に構成し、表面には秘匿信号を露出させない構造としている。これにより、第三者によるプロービングを困難にさせて耐タンパ性を向上させることができる。さらに、これらの耐タンパ性を向上させた回路基板は、上記設計支援装置及び方法で容易に設計することが可能となる。また、設計が上手くいかなかった場合でも、設計者等に対して警告が通知されるので、回路設計ミスを防止することができる。 Further, according to the present invention described above, the signal terminal is exposed to the surface when the circuit board is placed among the signal line through which the confidential signal requiring tamper resistance flows and the components related to the input / output of the confidential signal. All parts are configured in the inner layer, and the secret signal is not exposed on the surface. This makes it difficult to perform probing by a third party and improves tamper resistance. Furthermore, these circuit boards with improved tamper resistance can be easily designed with the above design support apparatus and method. Even if the design is not successful, a warning is notified to the designer and the like, so that a circuit design error can be prevented.
本発明の耐タンパ性を高めた回路基板は、部品を基板と基板の間の内部層に内蔵することができる多層基板技術を用いて作成される。以下、図面を参照して本発明による特徴的な回路基板構造を説明する。 The circuit board with improved tamper resistance according to the present invention is produced by using a multilayer board technology capable of incorporating components in an inner layer between the boards. Hereinafter, a characteristic circuit board structure according to the present invention will be described with reference to the drawings.
(第1の実施形態)
本発明の第1の実施形態に係る回路基板は、機密情報等の耐タンパ性を要する信号の信号線を内部層に配線し、必要に応じて設計者等による秘匿信号の観測及び制御を可能とした構造の回路基板である。
(First embodiment)
The circuit board according to the first embodiment of the present invention has signal lines for signals that require tamper resistance, such as confidential information, arranged on the inner layer, and allows the designers to observe and control confidential signals as necessary. This is a circuit board having the structure as described above.
図1は、本発明の第1の実施形態に係る基板構造を用いた回路基板10の断面図を示す。図1に示すように、回路基板10は、上側基板11、上側多層基板12、部品内蔵層13、下側多層基板14及び下側基板15によって構成される。部品内蔵層13には、部品31、32及び33が内蔵されている。図1において、部品31、32及び33を相互に接続する信号線21が、耐タンパ性を要する信号が流れる信号線であるものとする。耐タンパ性を要する信号とは、例えばマイコンのメモリバスやデバッグ用信号線等の回路基板設計者等が、第三者に観測や制御をしてほしくない信号をいう。以下、この信号を秘匿信号という。この信号線21は、回路基板10の表面(上側基板11及び下側基板15)に箔やビアとして現れず、部品内蔵層13だけで配線されている。また、信号線21は、部品31及びビア22を経由して、回路基板10の上側基板11に露出している観測点34に接続されている。観測点34は、テストパッド、テストピン又はコネクタ等の外部接続のための部品である。
FIG. 1 shows a cross-sectional view of a
第1の実施形態に係る回路基板10における部品31は、信号線21と観測点34との接続を制御する部品、言い換えれば外部アクセス用部品である。この部品31に以下に示すような様々な機能を備えさせることによって、様々な耐タンパ性を実現させることができる。
The
1.暗号化機能
スクランブルエンジン等の暗号化機能を備えた部品31を用いれば、信号線21に流れる秘匿信号に所定の暗号(スクランブル)を施して、観測点34に出力させることができる。このため、観測点34をプロービングされても、観測される信号に施された暗号を解読しない限り、秘匿内容はわからない。よって、暗号方式を知っている設計者等だけが自由に秘匿信号を観測又は制御できるようになるので、第三者に対する耐タンパ性が向上する。なお、暗号の解読は、デコード部品35を観測点34に接続すること等で行えばよい。例えば、デコード部品35を回路基板10上の予め定めた位置に搭載してもよいし(図2)、別基板に搭載されたデコード部品35をケーブル23等を用いて外部接続してもよい(図3)。
1. Encryption Function If a
なお、秘匿信号が複数あるような場合には、1つの暗号化機能を用いて全ての秘匿信号に対して同一の暗号化を施してもよいし、2つ以上の暗号化機能を用いて予め分類された秘匿信号毎に異なる暗号化を施してもよい。このように、複数の暗号化を用いることにより、第三者によるプロービングをより困難にして耐タンパ性の向上が期待できる。 When there are a plurality of confidential signals, the same encryption may be applied to all the confidential signals using one encryption function, or two or more encryption functions may be used in advance. Different encryption may be performed for each classified confidential signal. In this way, by using a plurality of encryptions, it is possible to make probing by a third party more difficult and to improve tamper resistance.
2.高速I/F機能
秘匿信号が複数あるような場合には、その秘匿信号の数だけ観測点34も必要になることが考えられる。この場合には、信号線21を流れる秘匿信号の周期よりも短い周期で動作し、かつ入力する信号をパラレル−シリアル変換する高速インタフェース(I/F)機能を備えた、部品31を用いる。これにより、信号線21を流れる秘匿信号を、その周期に合わせて高速にサンプリングし圧縮して出力することができるので、外部に露出する観測点34の数を減らすことができる。よって、回路基板の面積に対する観測点の占有面積が縮小され、回路基板の製造コストを低下させることが可能となる。
2. High-speed I / F function When there are a plurality of confidential signals, it is conceivable that the observation points 34 are required as many as the confidential signals. In this case, a
3.出力選択機能
製品出荷前にだけ秘匿信号の観測又は制御ができればよいという場合には、出力選択機能を備えた部品31を用いればよい。この部品31とは、典型的には接続/非接続を切り換えられるスイッチであるが、ゼロオーム抵抗のようなジャンパ部品やバスバッファ等の信号を伝達させる部品であってもよい。前者の部品31である場合は、秘匿信号の観測や制御に必要な時にだけ接続側に切り換えられ、最終的には非接続側に切り換えられた状態で出荷される。後者の部品31である場合は、秘匿信号の観測や制御に必要な時にだけ配置接続され、最終的には回路基板10に未実装の状態で出荷される。こうすることで、信号線21が回路基板10の内部層に隠蔽され、第三者に対して完璧な耐タンパ性を実現することができる。なお、暗号化機能や高速I/F機能を備える部品も、製品出荷時に未実装であってもよい。
3. Output selection function If it is only necessary to observe or control the secret signal before product shipment, a
4.デバッグ機能
製品出荷前にだけ秘匿信号の観測又は制御ができればよいという場合には、デバッグ機能を備えた部品31を用いてもよい。デバッグ機能とは、例えば、信号線21を監視しており、予め設計者等から指定されたアドレスやデータ等のトリガが発生した場合、発生前後の状態を部品31内のメモリに保存し、後から設計者等にメモリの内容を観測可能にさせる機能である。又は、信号線21を監視しており、予め設計者等から指定されたアドレスやデータ等のトリガが発生した場合、部品32や33等の必要な部品の動作を停止させ、後から設計者等の指示に応じて動作を再開(さらには再停止)させる機能である。このデバッグ機能を備えた部品31を搭載して開発を行い、最終的には回路基板10に未実装の状態で出荷してもよい。こうすることで、信号線21が回路基板10の内部層に隠蔽され、第三者に対して完璧な耐タンパ性を実現することができる。
4). Debug Function If it is only necessary to observe or control the secret signal before shipping the product, a
なお、部品31に、暗号化機能とデバッグ機能との両方を備えさせてもよい。このような部品31を用いれば、設計者等が暗号化による信号遅延を気にすることなく、開発することができるという効果がある。
Note that the
また、部品31に、暗号化機能に加えて、回路基板10の一部を制御するマイコン機能及びマイコン用デバッグ機能(例えば、JTAG(ジョイント・テスト・アクション・グループ))をも備えさせてもよい(図4)。このような部品31を用いれば、マイコンのデバッグ情報を暗号化して観測点34に出力することが可能となり、耐タンパ性が向上するという効果がある。この場合、暗号化機能部とマイコン機能及びマイコン用デバッグ機能部とが異なる部品であってもよい(図5)。
Further, in addition to the encryption function, the
以上のように、本発明の第1の実施形態に係る回路基板は、耐タンパ性を要する秘匿信号が流れる信号線、秘匿信号の入出力に関連する部品、及び外部アクセス用部品を全て内部層に構成し、表面には暗号化等がされた秘匿信号を出力する構造としている。これにより、設計者等による観測性及び制御性を確保しつつ、第三者によるプロービングを困難にさせて耐タンパ性を向上させることができる。また、外部アクセス用部品を製品出荷時に未実装にすることで、完璧な耐タンパ性を実現することができる。さらに、本発明の回路基板による暗号化は、従来の集積回路内での暗号化とは異なるため、任意の市販部品と暗号化部品とを組み合わせることが可能であり、安価に耐タンパ性を兼ね備えた回路基板を開発できるという効果がある。 As described above, the circuit board according to the first exemplary embodiment of the present invention includes all the signal lines through which the confidential signal that requires tamper resistance flows, the components related to the input / output of the confidential signal, and the external access components in the inner layer. It is configured to output a secret signal that is encrypted on the surface. As a result, it is possible to improve tamper resistance by making it difficult for a third party to perform probing while ensuring observability and controllability by a designer or the like. In addition, perfect tamper resistance can be achieved by not mounting external access components at the time of product shipment. Furthermore, since encryption using the circuit board of the present invention is different from encryption in a conventional integrated circuit, any commercially available part and encryption part can be combined, and tamper resistance is provided at low cost. It is possible to develop a circuit board.
なお、図1に示した回路基板10は一例であって、回路基板の内部層の構成としては、上側多層基板12、部品内蔵層13及び下側多層基板14以外にも、全ての内部層を部品内蔵層とたり、多層基板と部品内蔵層とを交互に組み合わせる等、部品が内蔵可能であれば回路基板の構成は自由に定めることが可能である。
The
(第2の実施形態)
本発明の第2の実施形態に係る回路基板は、秘匿信号の信号線を内部層に配線し、2端子部品やQFP(クワッド・フラット・パッケージ)部品等の端子が露出している部品を内部層に配置させた構造の回路基板である。
(Second Embodiment)
In the circuit board according to the second embodiment of the present invention, the signal line of the secret signal is wired in the inner layer, and the components such as the two-terminal component and the QFP (quad flat package) component are exposed. A circuit board having a structure arranged in layers.
図6は、本発明の第2の実施形態に係る基板構造を用いた回路基板40の断面図を示す。図6に示すように、回路基板40は、上側基板41、上側多層基板42、部品内蔵層43、下側多層基板44及び下側基板45によって構成される。上側基板41上には、部品61が載置されている。部品内蔵層43には、部品62及び63が内蔵されている。図6において、部品62と部品63とを接続する信号線51が、耐タンパ性を要する秘匿信号が流れる信号線であるものとする。この信号線51は、ビア52を経由して、部品61に接続されている。
FIG. 6 shows a cross-sectional view of a circuit board 40 using the board structure according to the second embodiment of the present invention. As shown in FIG. 6, the circuit board 40 includes an
この第2の実施形態に係る回路基板40における上側基板41上に載置される部品61は、載置したときに信号端子が表面に露出しない、すなわちプロービングできない部品である。例えば、BGA(ボール・グリッド・アレイ)パッケージ等である。部品62及び63のような、載置したときに信号端子が表面に露出する部品は、全て部品内部層43に配置される。このような構成により、部品61を回路基板40から外すことがなければ、耐タンパ性を要する信号線51に流れる秘匿信号が外部に現れない。
The
以上のように、本発明の第2の実施形態に係る回路基板は、耐タンパ性を要する秘匿信号が流れる信号線、及び秘匿信号の入出力に関連する部品のうち載置したときに信号端子が表面に露出する部品を全て内部層に構成し、表面には秘匿信号を露出させない。これにより、第三者によるプロービングを困難にさせて耐タンパ性を向上させることができる。 As described above, the circuit board according to the second embodiment of the present invention has a signal line when a confidential signal that requires tamper resistance flows and a signal terminal that is placed among components related to the input / output of the confidential signal. All the parts exposed on the surface are formed in the inner layer, and the secret signal is not exposed on the surface. This makes it difficult to perform probing by a third party and improves tamper resistance.
(第3の実施形態)
本第3の実施形態では、上記第1及び第2の実施形態で述べた基板構造を、携帯電話やPDA等の携帯端末に使用した例を説明する。
周知のように、携帯電話には、使用者自身及び通話相手に関する個人情報や、パスワード等が記憶されている。これらの個人情報やパスワードも、第三者に知られたくない秘匿情報であるため、不正行為に対する耐タンパ性を有していることが望ましい。そこで、携帯電話の回路基板として、秘匿情報が記憶されるメモリ部品と秘匿情報に関する信号が流れる信号線とを全て内部層に構成したものを使用すればよい。図7A及び図7Bは、この構成の具体的な一例を示す図であり、秘匿情報が記憶される不揮発性メモリ73(Flashメモリ)、秘匿情報の処理に用いられる作業用メモリ(SRAM)74、秘匿情報に関する信号が流れる信号線81及びダンピング抵抗72が、部品内蔵層43に構成されており、CPU71が上側基板41上に構成されている。なお、どの部品及び信号線を部品内蔵層43に構成すべきかは、携帯電話の処理回路や秘匿情報として扱う信号によって各々異なることは言うまでもない。
(Third embodiment)
In the third embodiment, an example in which the substrate structure described in the first and second embodiments is used for a mobile terminal such as a mobile phone or a PDA will be described.
As is well known, personal information about a user and a call partner, a password, and the like are stored in the mobile phone. Since these personal information and passwords are also confidential information that is not desired to be known by a third party, it is desirable that they have tamper resistance against fraudulent acts. Therefore, as a circuit board of a cellular phone, a memory component in which confidential information is stored and a signal line through which a signal related to the confidential information flows may be used in the inner layer. 7A and 7B are diagrams showing a specific example of this configuration. The nonvolatile memory 73 (Flash memory) in which the confidential information is stored, the working memory (SRAM) 74 used for processing the confidential information, A
また近年、携帯電話やICカード等に搭載された非接触通信機能を利用して、金銭支払い等を行うシステムも実用化されつつある。例えば、JR西日本が実施しているICOCA(登録商標)システムである。このシステムでは、データ通信だけで金銭の支払いやチャージ等が行われるため、金銭的な損害を被らないためにもシステムを搭載した携帯電話等では耐タンパ性が特に重要となる。よって、このようなシステムを搭載した携帯電話等では、秘匿情報が記憶されるメモリ部品、秘匿情報に関する信号が流れる信号線、さらには非接触通信処理を行う部品(又は、処理プログラムが格納されたメモリ)75及びその信号線83をも、全て内部層に構成した回路基板を使用すればよい。図7Cは、この構成の具体的な一例を示す図である。
In recent years, a system for paying money using a non-contact communication function mounted on a mobile phone, an IC card or the like has been put into practical use. For example, the ICOCA (registered trademark) system implemented by JR West. In this system, payment or charging of money is performed only by data communication. Therefore, tamper resistance is particularly important in a mobile phone or the like equipped with the system so as not to suffer financial damage. Therefore, in a mobile phone or the like equipped with such a system, a memory component that stores confidential information, a signal line through which a signal related to the confidential information flows, and a component that performs non-contact communication processing (or a processing program are stored) The circuit board having the (memory) 75 and its
以上のように、携帯電話やPDA等の携帯端末に使用する回路基板について同様の基板構造を採用することで、第三者によるプロービングを困難にさせて耐タンパ性を向上させることができる。なお、図7A〜図7Cの例は、携帯端末に、上記第2の実施形態の基板構造を適用させた場合を例示したが、設計者等による観測性及び制御性を確保できる上記第1の実施形態の基板構造を適用させても構わない。 As described above, by adopting the same board structure for circuit boards used in portable terminals such as mobile phones and PDAs, it is possible to make probing by a third party difficult and improve tamper resistance. 7A to 7C exemplify the case where the substrate structure of the second embodiment is applied to a mobile terminal, but the first and the like that can ensure observability and controllability by a designer or the like. The substrate structure of the embodiment may be applied.
なお、上述した第1〜第3の実施形態の回路基板のように、耐タンパ性を要する秘匿信号が流れる信号線及び秘匿信号の入出力に関連する部品を全て内部層に構成する構造とすれば、そのままの状態でのプロービングは不可能である。しかし、悪意の第三者が、回路基板の表面を剥がしたり削ったりして、内蔵層の部品や信号線等を露出させることも十分に考えられる。そこで、このような第三者による回路基板の剥離や掘削への対策として、回路基板に部品破壊機能を備えさせることが好ましい。この部品破壊機能は、例えば以下のようにして回路基板に備えさせることが可能である。 Note that, as in the circuit boards of the first to third embodiments described above, a signal line through which a confidential signal that requires tamper resistance and components related to input / output of the confidential signal are all configured in an internal layer. If this is the case, probing in the same state is impossible. However, it is also conceivable that a malicious third party peels or scrapes the surface of the circuit board to expose the components of the built-in layer, signal lines, and the like. Therefore, as a countermeasure against such circuit board peeling or excavation by a third party, the circuit board is preferably provided with a component destruction function. This component destruction function can be provided in the circuit board as follows, for example.
部品内蔵層と秘匿信号の入出力に関連する部品との間の接着強度が、部品自体の破壊強度よりも大きくなるようにする。これにより、部品を部品内蔵層から剥がそうとした場合には、部品自体を破壊することができる。
又は、部品内蔵層と秘匿信号の入出力に関連する部品との間の接着強度が、部品と秘匿信号が流れる信号線(配線パターン)との接続強度よりも大きくなるようにする。これにより、部品を部品内蔵層から剥がそうとした場合には、部品と信号線との間の電気的接続を途切れさせることができる。
あるいは、部品内蔵層に、秘匿信号の入出力に関連する部品の破壊強度又はこの部品と秘匿信号が流れる信号線との接続強度よりも、大きい残留応力を持たせる。ここで、残留応力とは、部品内蔵層に残留している応力、例えば曲げた状態から戻るときの力のことである。この残留応力は、部品内蔵層が無傷であれば力を保持したままの状態を維持し、部品内蔵層に何らかの損傷が加われば解放される。これにより、部品内蔵層を切削や研磨した場合には、部品自体を破壊したり部品と信号線との間の電気的接続を途切れさせたりすることができる。
The adhesive strength between the component built-in layer and the component related to the input / output of the secret signal is set to be larger than the breaking strength of the component itself. Thereby, when it is going to peel off a component from a component built-in layer, components themselves can be destroyed.
Alternatively, the adhesive strength between the component built-in layer and the component related to the input / output of the secret signal is set to be larger than the connection strength between the component and the signal line (wiring pattern) through which the secret signal flows. Thereby, when it is going to peel a component from a component built-in layer, the electrical connection between a component and a signal wire can be interrupted.
Alternatively, the component built-in layer has a residual stress larger than the breaking strength of the component related to the input / output of the secret signal or the connection strength between the component and the signal line through which the secret signal flows. Here, the residual stress is a stress remaining in the component built-in layer, for example, a force when returning from a bent state. This residual stress is maintained when the component built-in layer is intact, and is released when any damage is applied to the component built-in layer. Thereby, when the component built-in layer is cut or polished, the component itself can be destroyed or the electrical connection between the component and the signal line can be interrupted.
(第4の実施形態)
本第4の実施形態では、上記第1〜第3の実施形態で説明した回路基板の設計を支援する装置(CAD装置等)を説明する。本第4の実施形態に係る回路基板の設計支援装置及び方法の特徴は、周知の回路基板設計装置及び方法に、秘匿信号を考慮させることが加わる点である。なお、周知の回路基板設計装置及び方法は、例えば特許文献2で詳細に記載されている。
(Fourth embodiment)
In the fourth embodiment, a device (such as a CAD device) that supports the design of the circuit board described in the first to third embodiments will be described. A feature of the circuit board design support apparatus and method according to the fourth embodiment is that a well-known circuit board design apparatus and method are allowed to consider a secret signal. A known circuit board designing apparatus and method are described in detail in, for example, Patent Document 2.
図8は、本発明の第4の実施形態に係る回路基板の設計支援装置を概念的に説明する機能ブロック図である。図8において、設計支援装置は、コマンド入力部801と、データ入力部802と、入力コマンド解析部803と、設計情報記憶部804と、表示部805と、耐タンパ性信号検出部806と、耐タンパ性配置部807と、耐タンパ性配線部808と、耐タンパ性信号チェック部809とを備えている。
FIG. 8 is a functional block diagram conceptually illustrating a circuit board design support apparatus according to the fourth embodiment of the present invention. 8, the design support apparatus includes a
コマンド入力部801は、キーボードやマウス等の入力インタフェースであり、ユーザ操作による各種設計コマンドの入力を受け付けるものである。データ入力部802は、回路図作成CAD装置等(図示せず)によって作成された回路図情報等を入力する。入力コマンド解析部803は、コマンド入力部801に入力された設計コマンドを解析して、そのコマンド種別を判定する。この設計コマンドには、部品配置コマンドや配線コマンド等がある。設計情報記憶部804は、データ入力部802から入力された回路図情報、基板情報、層構成情報、部品情報、接続情報、信号情報及び設計基準情報等の、回路基板の設計に必要な設計情報を記憶する。秘匿信号であるか否かに関する情報は、例えば設計者等に指定される等によって信号情報の中に含められる。表示部805は、設計すべき回路基板の設計過程に応じた表示画面を表示する。
The
秘匿信号の指定方法としては、設計者等がTCKTDI、TMS、TDO、NRD、NWT等の信号名を1本づつ指示してもよい。また、*CS*、ADR*等の所定のスペルを指定し、それを含む信号を秘匿信号としてもよい。また、回路基板に含まれる信号についてグループ分けを施し、そのうちの1グループに耐タンパ性の属性を持たせることで、秘匿信号としてもよい。 As a method for specifying a secret signal, a designer or the like may instruct signal names such as TCKTDI, TMS, TDO, NRD, and NWT one by one. Alternatively, a predetermined spelling such as * CS * or ADR * may be designated and a signal including the specified spelling may be used as a secret signal. Alternatively, the signals included in the circuit board may be grouped, and one of the groups may have a tamper-resistant attribute, thereby providing a secret signal.
図9をさらに参照して、耐タンパ性に関する回路基板の設計支援方法を説明する。
耐タンパ性信号検出部806は、設計情報記憶部804に記憶された信号情報のうち、秘匿信号を検出する(ステップS901)。耐タンパ性配置部807は、耐タンパ性信号検出部806で検出された秘匿信号に接続される部品のうち、所定のパッケージ(端子が露出する部品等)を有している部品を内部層に配置し、その他の部品を配置可能な領域に配置する設計処理を行う(ステップS902)。この設計処理での部品配置方法は、従来のCAD装置で用いられている方法でも構わないし、設計者等がコマンド入力部801から指示しても構わない。また、信号端子が露出する部品であっても、例えばBGAパッケージやCSPパッケージ等であれば、設計者等の判断により回路基板の上側又は下側の表面に配置してもよい。
With further reference to FIG. 9, a circuit board design support method related to tamper resistance will be described.
The tamper resistant
耐タンパ性配線部808は、耐タンパ性配置部807によって各部品が配置された後、秘匿信号を内部層の領域だけで配線し、その他の配線を配線可能な領域で配線する設計処理を行う(ステップS903)。耐タンパ性信号チェック部809は、耐タンパ性配置部807及び耐タンパ性配線部808で設計処理された回路基板について、秘匿信号が内部層だけで配線されているか、また秘匿信号が流れる信号線や部品端子が回路基板の表面に露出していないか等をチェックする(ステップS904)。秘匿信号が流れる部品端子、信号線又はビア等が回路基板の表面に露出している場合には、設計者等に対して警告が通知される(ステップS905、S906)。警告通知の手段としては、表示部805の画面上においてメッセージを表示したり警告箇所をハイライト表示させてもよいし、ビープ音等の音で通知してもよい。また、ログを残しておいてもよい。警告を受けた設計者等は、再度部品配置及び信号配線を行う(ステップS902以降を繰り返し)。
The tamper-
以上のように、本発明の第4の実施形態に係る回路基板の設計支援装置及び方法を用いれば、上記第1〜第3の実施形態で説明した耐タンパ性を向上させた回路基板を容易に設計することが可能となる。また、設計が上手くいかなかった場合でも、設計者等に対して警告が通知されるので、回路設計ミスを防止することができる。 As described above, by using the circuit board design support apparatus and method according to the fourth embodiment of the present invention, the circuit board with improved tamper resistance described in the first to third embodiments can be easily obtained. It becomes possible to design. Even if the design is not successful, a warning is notified to the designer and the like, so that a circuit design error can be prevented.
本発明の回路基板、回路基板の設計支援装置及び方法は、回路基板を流れる耐タンパ性を要する秘匿信号のプロービングを困難にして、設計者等による観測及び制御を可能にしつつ第三者に対する耐タンパ性を向上させる場合等に有用である。 The circuit board, the circuit board design support apparatus and method of the present invention makes it difficult to probe a secret signal that requires tamper resistance flowing through the circuit board, and enables the designer and the like to observe and control it. This is useful for improving tampering properties.
10、40、70 回路基板
11、41 上側基板
12、42 上側多層基板
13、43 部品内蔵層
14、44 下側多層基板
15、45 下側基板
21、51、81、83 信号線
22、52、82 ビア
23 ケーブル
31〜33、35、61〜63、71〜75 部品
34 観測点
801 コマンド入力部
802 データ入力部
803 入力コマンド解析部
804 設計情報記憶部
805 表示部
806 耐タンパ性信号検出部
807 耐タンパ性配置部
808 耐タンパ性配線部
809 耐タンパ性信号チェック部
10, 40, 70
Claims (21)
所定の秘匿信号が回路基板の表面に観測可能に現れないように、当該秘匿信号が流れる信号線を配線した、回路基板。 A circuit board having a multilayer structure in which components can be embedded in an inner layer between boards,
A circuit board in which a signal line through which the secret signal flows is wired so that a predetermined secret signal does not appear observably on the surface of the circuit board.
特定の利用者が、前記外部アクセス用部品を通して、前記秘匿信号の観測及び制御が可能なことを特徴とする、請求項1に記載の回路基板。 A component for external access that connects a signal line through which the confidential signal flows and a predetermined observation point provided on the surface of the circuit board is incorporated in the inner layer,
The circuit board according to claim 1, wherein a specific user can observe and control the secret signal through the external access component.
前記特定の利用者は、前記観測点に現れる信号に施された暗号を解読することで、前記秘匿信号の観測及び制御が可能なことを特徴とする、請求項2に記載の回路基板。 The external access component has an encryption function, performs a predetermined encryption on the secret signal, and outputs to the observation point,
The circuit board according to claim 2, wherein the specific user can observe and control the secret signal by decrypting a cipher applied to the signal appearing at the observation point.
基板間の内部層に部品を内蔵可能な多層構造を用いて、通信処理を実行するための部品が搭載された回路基板と、
前記回路基板と接続されるインタフェースとを備え、
前記回路基板は、所定の秘匿信号が回路基板の表面に観測可能に現れないように、秘匿信号を扱う部品の配置及び秘匿信号が流れる信号線の配線がなされていることを特徴とする、携帯端末。 A portable mobile device,
A circuit board on which components for executing communication processing are mounted using a multilayer structure in which components can be embedded in an internal layer between the substrates;
An interface connected to the circuit board,
The circuit board is characterized in that a predetermined secret signal does not appear on the surface of the circuit board in an observable manner, components arranged to handle the secret signal, and wiring of signal lines through which the secret signal flows are made. Terminal.
非接触通信により送受信される秘匿信号を扱う部品の配置及び秘匿信号が流れる信号線の配線が、前記回路基板の内部層に構成されていることを特徴とする、請求項14に記載の携帯端末。 It further includes a non-contact communication processing unit that transmits and receives information by non-contact communication,
15. The portable terminal according to claim 14, wherein the arrangement of components for handling a secret signal transmitted and received by non-contact communication and the wiring of a signal line through which the secret signal flows are configured in an inner layer of the circuit board. .
回路基板の設計に必要な所定の情報に基づいて、秘匿信号を検出する検出部と、
前記検出部で検出された前記秘匿信号を入力又は出力する部品のうち、所定の形状の部品を前記内部層に配置して回路を設計する配置部と、
前記検出部で検出された前記秘匿信号が流れる信号線を、前記内部層に配線して回路を設計する配線部とを備える、設計支援装置。 A design support device for supporting the design of a circuit board having a multilayer structure in which components can be embedded in an internal layer between boards,
Based on predetermined information necessary for the design of the circuit board, a detection unit for detecting a confidential signal,
Among the components that input or output the secret signal detected by the detection unit, an arrangement unit that designs a circuit by arranging components of a predetermined shape in the inner layer;
A design support apparatus comprising: a wiring unit that designs a circuit by wiring a signal line through which the confidential signal detected by the detection unit flows to the inner layer.
回路基板の設計に必要な所定の情報に基づいて、秘匿信号を検出するステップと、
前記検出するステップで検出された前記秘匿信号を入力又は出力する部品のうち、所定の形状の部品を前記内部層に配置して回路を設計するステップと、
前記検出するステップで検出された前記秘匿信号が流れる信号線を、前記内部層に配線して回路を設計するステップと、
前記配置するステップ及び前記配線するステップで設計された回路が、前記秘匿信号が回路基板の表面に観測可能に現れないように設計されているか否かをチェックするステップと、
前記チェックするステップで設計されていないと判断された場合には、所定の警告を出力するステップとを備える、設計支援方法。 A design support method for supporting the design of a circuit board having a multilayer structure in which components can be embedded in an internal layer between boards,
Detecting a concealment signal based on predetermined information required for circuit board design; and
Among the components that input or output the secret signal detected in the detecting step, a step of designing a circuit by arranging a component of a predetermined shape in the inner layer;
Wiring a signal line through which the confidential signal detected in the detecting step flows to the inner layer, and designing a circuit;
Checking whether the circuit designed in the placing step and the wiring step is designed so that the secret signal does not appear observably on the surface of the circuit board;
And a step of outputting a predetermined warning when it is determined that the design is not performed in the checking step.
前記設計支援装置に、
回路基板の設計に必要な所定の情報に基づいて、秘匿信号を検出するステップと、
前記検出するステップで検出された前記秘匿信号を入力又は出力する部品のうち、所定の形状の部品を前記内部層に配置して回路を設計するステップと、
前記検出するステップで検出された前記秘匿信号が流れる信号線を、前記内部層に配線して回路を設計するステップと、
前記配置するステップ及び前記配線するステップで設計された回路が、前記秘匿信号が回路基板の表面に観測可能に現れないように設計されているか否かをチェックするステップと、
前記チェックするステップで設計されていないと判断された場合には、所定の警告を出力するステップとを実行させるための、プログラム。 A program executed by a design support device that supports the design of a circuit board having a multilayer structure in which components can be embedded in an internal layer between boards,
In the design support device,
Detecting a concealment signal based on predetermined information required for circuit board design; and
Among the components that input or output the secret signal detected in the detecting step, a step of designing a circuit by arranging a component of a predetermined shape in the inner layer;
Wiring a signal line through which the confidential signal detected in the detecting step flows to the inner layer, and designing a circuit;
Checking whether the circuit designed in the placing step and the wiring step is designed so that the secret signal does not appear observably on the surface of the circuit board;
A program for executing a step of outputting a predetermined warning when it is determined that the design is not performed in the step of checking.
前記設計支援装置に、
回路基板の設計に必要な所定の情報に基づいて、秘匿信号を検出するステップと、
前記検出するステップで検出された前記秘匿信号を入力又は出力する部品のうち、所定の形状の部品を前記内部層に配置して回路を設計するステップと、
前記検出するステップで検出された前記秘匿信号が流れる信号線を、前記内部層に配線して回路を設計するステップと、
前記配置するステップ及び前記配線するステップで設計された回路が、前記秘匿信号が回路基板の表面に観測可能に現れないように設計されているか否かをチェックするステップと、
前記チェックするステップで設計されていないと判断された場合には、所定の警告を出力するステップとを実行させるプログラムを記録する、記録媒体。
A computer-readable recording medium recorded with a program executed by a design support apparatus that supports design of a circuit board having a multilayer structure in which components can be embedded in an internal layer between boards,
In the design support device,
Detecting a concealment signal based on predetermined information required for circuit board design; and
Among the components that input or output the secret signal detected in the detecting step, a step of designing a circuit by arranging a component of a predetermined shape in the inner layer;
Wiring a signal line through which the confidential signal detected in the detecting step flows to the inner layer, and designing a circuit;
Checking whether the circuit designed in the placing step and the wiring step is designed so that the secret signal does not appear observably on the surface of the circuit board;
A recording medium for recording a program for executing a step of outputting a predetermined warning when it is determined that the design is not performed in the checking step.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004290425A JP4528593B2 (en) | 2003-10-09 | 2004-10-01 | Circuit board |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003351211 | 2003-10-09 | ||
JP2004290425A JP4528593B2 (en) | 2003-10-09 | 2004-10-01 | Circuit board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005136391A true JP2005136391A (en) | 2005-05-26 |
JP4528593B2 JP4528593B2 (en) | 2010-08-18 |
Family
ID=34656067
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004290425A Expired - Fee Related JP4528593B2 (en) | 2003-10-09 | 2004-10-01 | Circuit board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4528593B2 (en) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007035819A (en) * | 2005-07-26 | 2007-02-08 | Matsushita Electric Ind Co Ltd | Broadcast reception module and broadcast receiver using the same |
JP2010028245A (en) * | 2008-07-15 | 2010-02-04 | Mitsumi Electric Co Ltd | Digital broadcast receiver |
WO2011016481A1 (en) * | 2009-08-07 | 2011-02-10 | 日本電産サンキョー株式会社 | Magnetic head and card reader provided with the magnetic head |
JP2012053788A (en) * | 2010-09-02 | 2012-03-15 | Canon Inc | Semiconductor integrated circuit device |
WO2012127937A1 (en) * | 2011-03-24 | 2012-09-27 | 日本電産サンキョー株式会社 | Medium processing device and flexible cable |
JP2012532391A (en) * | 2009-07-07 | 2012-12-13 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Multi-layer security protection structure and method for protecting encryption keys and codes |
WO2015159783A1 (en) * | 2014-04-14 | 2015-10-22 | 日本電産サンキョー株式会社 | Printed circuit board and card reader |
US11765817B2 (en) | 2021-06-21 | 2023-09-19 | Mitsubishi Electric Corporation | Control device and manufacturing method of control device |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0697666A (en) * | 1992-09-16 | 1994-04-08 | Hitachi Ltd | Electronic device |
JPH09282156A (en) * | 1996-04-17 | 1997-10-31 | Ricoh Co Ltd | Program protection device and program protection method |
JP2002299842A (en) * | 2001-01-10 | 2002-10-11 | Matsushita Electric Ind Co Ltd | Multilayer substrate, method and device for designing multilayer substrate, program and computer readable memory medium |
JP2003197849A (en) * | 2001-10-18 | 2003-07-11 | Matsushita Electric Ind Co Ltd | Module with built-in component and method of manufacturing the same |
JP2003280991A (en) * | 1996-10-25 | 2003-10-03 | Fuji Xerox Co Ltd | Information processing device |
-
2004
- 2004-10-01 JP JP2004290425A patent/JP4528593B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0697666A (en) * | 1992-09-16 | 1994-04-08 | Hitachi Ltd | Electronic device |
JPH09282156A (en) * | 1996-04-17 | 1997-10-31 | Ricoh Co Ltd | Program protection device and program protection method |
JP2003280991A (en) * | 1996-10-25 | 2003-10-03 | Fuji Xerox Co Ltd | Information processing device |
JP2002299842A (en) * | 2001-01-10 | 2002-10-11 | Matsushita Electric Ind Co Ltd | Multilayer substrate, method and device for designing multilayer substrate, program and computer readable memory medium |
JP2003197849A (en) * | 2001-10-18 | 2003-07-11 | Matsushita Electric Ind Co Ltd | Module with built-in component and method of manufacturing the same |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007035819A (en) * | 2005-07-26 | 2007-02-08 | Matsushita Electric Ind Co Ltd | Broadcast reception module and broadcast receiver using the same |
JP2010028245A (en) * | 2008-07-15 | 2010-02-04 | Mitsumi Electric Co Ltd | Digital broadcast receiver |
US8938627B2 (en) | 2009-07-07 | 2015-01-20 | International Business Machines Corporation | Multilayer securing structure and method thereof for the protection of cryptographic keys and code |
JP2012532391A (en) * | 2009-07-07 | 2012-12-13 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Multi-layer security protection structure and method for protecting encryption keys and codes |
US8320074B2 (en) | 2009-08-07 | 2012-11-27 | Nidec Sankyo Corporation | Magnetic head and card reader equipped with the magnetic head |
WO2011016481A1 (en) * | 2009-08-07 | 2011-02-10 | 日本電産サンキョー株式会社 | Magnetic head and card reader provided with the magnetic head |
JP2011040140A (en) * | 2009-08-07 | 2011-02-24 | Nidec Sankyo Corp | Magnetic head and card reader including the same |
CN102473418A (en) * | 2009-08-07 | 2012-05-23 | 日本电产三协株式会社 | Magnetic head and card reader provided with magnetic head |
JP2012053788A (en) * | 2010-09-02 | 2012-03-15 | Canon Inc | Semiconductor integrated circuit device |
JP2012203950A (en) * | 2011-03-24 | 2012-10-22 | Nidec Sankyo Corp | Medium processor and flexible cable |
WO2012127937A1 (en) * | 2011-03-24 | 2012-09-27 | 日本電産サンキョー株式会社 | Medium processing device and flexible cable |
US9032426B2 (en) | 2011-03-24 | 2015-05-12 | Nidec Sankyo Corporation | Medium processing device and flexible cable |
WO2015159783A1 (en) * | 2014-04-14 | 2015-10-22 | 日本電産サンキョー株式会社 | Printed circuit board and card reader |
JP2015203964A (en) * | 2014-04-14 | 2015-11-16 | 日本電産サンキョー株式会社 | Printed board and card reader |
US10360413B2 (en) | 2014-04-14 | 2019-07-23 | Nidec Sankyo Corporation | Printed circuit board and card reader |
US11765817B2 (en) | 2021-06-21 | 2023-09-19 | Mitsubishi Electric Corporation | Control device and manufacturing method of control device |
Also Published As
Publication number | Publication date |
---|---|
JP4528593B2 (en) | 2010-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7418603B2 (en) | Mobile terminal, circuit board, circuit board design aiding apparatus and method, design aiding program, and storage medium having stored therein design aiding program | |
Rahman et al. | Defense-in-depth: A recipe for logic locking to prevail | |
Wang et al. | Probing attacks on integrated circuits: Challenges and research opportunities | |
Xiao et al. | A novel built-in self-authentication technique to prevent inserting hardware trojans | |
Karri et al. | Trustworthy hardware: Identifying and classifying hardware trojans | |
US8135959B2 (en) | External key to provide protection to devices | |
JP2003058426A (en) | Integrated circuit, and its circuit constituting method and program | |
US20060087883A1 (en) | Anti-tamper module | |
Shakya et al. | Introduction to hardware obfuscation: Motivation, methods and evaluation | |
US20230137364A1 (en) | Packaging techniques for backside mesh connectivity | |
US20090307411A1 (en) | Method and apparatus for securing digital information on an integrated circuit during test operating modes | |
Grand | Practical secure hardware design for embedded systems | |
EP1862937A1 (en) | Secure processing device and secure processing system | |
Prinetto et al. | Hardware Security, Vulnerabilities, and Attacks: A Comprehensive Taxonomy. | |
JP4528593B2 (en) | Circuit board | |
US7725786B2 (en) | Protecting an integrated circuit test mode | |
US20070192874A1 (en) | Advanced encryption standard to provide hardware key interface | |
US8397079B2 (en) | Method and apparatus for securing digital information on an integrated circuit read only memory during test operating modes | |
EP1840964A1 (en) | Semiconductor device with protected access | |
Merandat et al. | A Comprehensive Approach to a Trusted Test Infrastructure | |
JP2007035729A (en) | Semiconductor integrated circuit device | |
US20030033108A1 (en) | Multilayer board in which wiring of signal line that requires tamper-resistance is covered by component or foil, design apparatus, method, and program for the multilayer board, and medium recording the program | |
JP2005116897A (en) | Circuit board, apparatus and method for supporting design thereof, design support program and recording medium thereof | |
US8707443B2 (en) | Circuit with testable circuit coupled to privileged information supply circuit | |
Banga et al. | Hardware IP trust |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070702 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091221 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100302 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100420 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100517 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100607 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |