JP2005116897A - Circuit board, apparatus and method for supporting design thereof, design support program and recording medium thereof - Google Patents
Circuit board, apparatus and method for supporting design thereof, design support program and recording medium thereof Download PDFInfo
- Publication number
- JP2005116897A JP2005116897A JP2003351210A JP2003351210A JP2005116897A JP 2005116897 A JP2005116897 A JP 2005116897A JP 2003351210 A JP2003351210 A JP 2003351210A JP 2003351210 A JP2003351210 A JP 2003351210A JP 2005116897 A JP2005116897 A JP 2005116897A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit board
- predetermined
- component
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
Description
本発明は、回路基板、回路基板の設計支援装置及び方法、設計支援プログラム、及び設計支援プログラム記録媒体に関し、より特定的には、耐タンパ性を備えた回路基板、その回路基板の設計を支援する装置及び方法、その方法を実行するためのプログラム、そのプログラムを記録したコンピュータ読み取り可能な記録媒体に関する。 The present invention relates to a circuit board, a circuit board design support apparatus and method, a design support program, and a design support program recording medium. More specifically, the present invention relates to a circuit board having tamper resistance and supports the design of the circuit board. The present invention relates to an apparatus and method for performing the method, a program for executing the method, and a computer-readable recording medium on which the program is recorded.
近年、ディジタル情報技術の進展やディジタル情報通信インフラの爆発的な普及によって、音楽、画像、映像及びゲーム等のコンテンツをディジタル情報として処理することが一般的になってきた。ディジタル情報化されたコンテンツは、通信の傍受、盗聴、なりすまし等による不正入手や、コンテンツデータを記憶した記録媒体の違法複製、違法改ざん等の不正行為が、容易に可能である。このため、コンテンツの著作権者の権利や流通業者の利益を保護したセキュリティシステムを確立することが大きな課題であり、ディジタル情報化された著作物の保護技術が必要となる。なお、以下の説明では、コンテンツや信号等の秘匿情報に対する不正アクセスの困難性を、耐タンパ性という。 In recent years, with the development of digital information technology and the explosive spread of digital information communication infrastructure, it has become common to process content such as music, images, videos and games as digital information. The contents converted into digital information can easily be illegally obtained by eavesdropping, eavesdropping, impersonation, etc., or illegally copied or illegally tampered with a recording medium storing content data. For this reason, it is a big problem to establish a security system that protects the rights of the copyright holder of the content and the profits of the distributor, and a technology for protecting the digitalized work is required. In the following description, the difficulty of unauthorized access to confidential information such as content and signals is referred to as tamper resistance.
通信媒体による耐タンパ性を高めたセキュリティ技術については、従来より種々なものが知られている。その多くは、正規システムの判別や、データの暗号化を暗号化/認証技術等で実現するものである。代表的なものとしては、著作物の保護を要する秘匿データが格納されている秘匿データ記憶領域にアクセスする際に、機器間で乱数と応答値との交換を行って相互に正当性を認証し合い、正当である場合のみアクセスを許可するチャレンジレスポンス型の相互認証技術がある。また、秘匿データの通信には、相互認証に乱数又は応答値を用いた暗号通信を行い、不正解読を防止する。 Various security techniques with improved tamper resistance using communication media have been known. In many cases, discrimination of a legitimate system and data encryption are realized by an encryption / authentication technique or the like. As a typical example, when accessing the confidential data storage area where confidential data that requires protection of copyrighted work is stored, exchange of random numbers and response values between devices is performed to authenticate each other. In addition, there is a challenge response type mutual authentication technology that permits access only when it is legitimate. Also, for secret data communication, cryptographic communication using random numbers or response values for mutual authentication is performed to prevent unauthorized decryption.
一方、部品等が搭載されて配線接続された回路基板において耐タンパ性を高めるためには、ディジタル情報を伝送する信号線のプロービングの困難性が条件の1つとなる。これは、ディジタル信号化された情報は、信号をプロービングしてその論理を判別することさえ出来れば、同一品質の情報を容易に再現することが可能だからである。回路基板上で信号を読み取る、つまりプロービングが困難であればあるほど、外部からの不正なアクセスによるディジタル情報の解析及び複製は困難となり、プロービングが容易であればあるほど、信号の抽出が容易となりディジタル情報の解析や複製が容易となる。 On the other hand, in order to improve tamper resistance in a circuit board on which components and the like are mounted and wired, one of the conditions is the difficulty of probing a signal line for transmitting digital information. This is because information converted into digital signals can be easily reproduced with the same quality as long as the signal can be probed to determine its logic. The more difficult it is to read a signal on the circuit board, that is, the probing, the more difficult it is to analyze and copy digital information by unauthorized access from the outside. The easier the probing, the easier the signal extraction. Digital information can be easily analyzed and copied.
回路基板に対するセキュリティ技術についても、従来より種々なものが知られている。例えば、秘匿情報を処理する回路部分を1チップIC化し、回路基板上に秘匿情報の信号が流れないようにする技術がある。また、秘匿情報を処理する回路部分を樹脂等で包含する。また、秘匿情報の信号が流れている信号線上のプロービング可能な部分に、覆うように部品を配置する技術がある(特許文献1を参照)。
しかしながら、秘匿情報を処理する回路部分を1チップIC化したり、樹脂等で包含する方法は、既製のICを使用することができないことや、回路基板上のチップ及び配線の全てをケアしなければならないこと等の問題があり、現状の技術及び製造コスト面を考えると非現実的である。加えて、1チップIC化後や樹脂包含後には、第三者だけでなく開発者や設計者(以下、設計者等と記す)も秘匿信号を確認することができない。また、通信における従来の暗号化/認証技術を回路基板に適用する場合には、その技術を実現するためのロジックをディジタル情報を扱う全てのLSIに組み込む必要があり、やはり現状の技術及び製造コスト面を考えると非現実的である。また、特許文献1のように、部品で秘匿情報の信号線を覆う方法では、部品を取り外せば容易にプロービングすることができるという問題がある。このように、従来の技術では、回路基板上の秘匿情報が流れる信号線を完全に隠蔽することは非常に困難である。
However, the method of making the circuit portion for processing the confidential information into a single chip IC or including it with a resin or the like cannot use an off-the-shelf IC or care for all the chips and wiring on the circuit board. It is unrealistic considering the current technology and manufacturing cost. In addition, not only a third party but also a developer or a designer (hereinafter, referred to as a designer or the like) cannot confirm a confidential signal after making a one-chip IC or including a resin. In addition, when a conventional encryption / authentication technology in communication is applied to a circuit board, it is necessary to incorporate logic for realizing the technology into all LSIs that handle digital information. It is unrealistic considering the aspect. In addition, as disclosed in
それ故に、本発明の目的は、現状の技術及び製造コスト面での問題を解決しつつ、第三者によるプロービングを困難にして耐タンパ性を向上させた回路基板を提供することである。加えて、本発明の目的は、その回路基板の設計支援装置及び方法、設計支援プログラム、及び設計支援プログラム記録媒体を提供することである。 Therefore, an object of the present invention is to provide a circuit board having improved tamper resistance by making probing difficult by a third party while solving problems in the current technology and manufacturing cost. In addition, an object of the present invention is to provide a circuit board design support apparatus and method, a design support program, and a design support program recording medium.
本発明は、部品が実装された回路基板に向けられている。そして、上記目的を達成させるために、本発明の回路基板は、少なくとも第1の部品と第2の部品とを実装している。 The present invention is directed to a circuit board on which components are mounted. And in order to achieve the said objective, the circuit board of this invention has mounted the 1st component and the 2nd component at least.
第1の部品は、所定の信号線に所定の信号を出力する。第2の部品は、第1の部品から出力される所定の信号を所定の信号線を介して受信し、所定の信号に対する当該受信した信号の波形変化を確認し、信号波形に変化が見られた場合に回路動作に所定の制限を加える。 The first component outputs a predetermined signal to a predetermined signal line. The second component receives a predetermined signal output from the first component via a predetermined signal line, confirms a change in the waveform of the received signal with respect to the predetermined signal, and a change is observed in the signal waveform. In this case, a predetermined restriction is added to the circuit operation.
典型的には、所定の信号として、定期的に値が反転する信号を用い、第2の部品が、信号波形の変化として、少なくとも高電位側の信号安定状態の持続期間、又は低電位側の信号安定状態の持続期間、あるいはリンギングの発生のいずれかを確認することを行う。 Typically, a signal whose value is periodically inverted is used as the predetermined signal, and the second component is at least the duration of the signal stable state on the high potential side, or the low potential side as the change in the signal waveform. Either the duration of the stable signal state or the occurrence of ringing is checked.
ここで、第1の部品が、所定のタイミングで所定の信号を所定の信号線に出力し、第2の部品が、所定の信号線を介して所定のタイミングで受信した信号の波形変化を確認することが好ましい。また、所定の信号線が複数の信号線で構成される場合には、第1の部品が、予め定めた1つ又は複数の信号線に所定の信号を出力し、第2の部品が、1つ又は複数の信号線から受信した信号の波形変化だけを確認してもよい。また、第1の部品は、所定の信号を、所定の信号線に本来流れる信号に重畳させて出力することもできる。なお、所定の信号は、所定の信号線に本来流れる信号よりも高周波成分を持つ信号であることが望ましい。さらには、温度を検知する素子をさらに実装し、当該素子で検知された温度による信号波形の変化を、第1の部品から出力する所定の信号の波形又は第2の部品における信号波形変化の確認に反映させることが好ましい。 Here, the first component outputs a predetermined signal to a predetermined signal line at a predetermined timing, and the second component checks the waveform change of the signal received at the predetermined timing via the predetermined signal line. It is preferable to do. When the predetermined signal line is composed of a plurality of signal lines, the first component outputs a predetermined signal to one or more predetermined signal lines, and the second component is 1 Only the waveform change of signals received from one or a plurality of signal lines may be confirmed. The first component can also output a predetermined signal superimposed on a signal that originally flows on a predetermined signal line. Note that the predetermined signal is desirably a signal having a higher frequency component than the signal originally flowing through the predetermined signal line. Further, an element for detecting the temperature is further mounted, and a change in the signal waveform due to the temperature detected by the element is confirmed as a waveform of a predetermined signal output from the first component or a signal waveform change in the second component. It is preferable to reflect the above.
また、特定の利用者に信号の観測を可能とするために、所定の鍵を有効にすることによって、第2の部品が、回路動作に所定の制限を加える機能を停止するように構成してもよい。この所定の鍵は、回路基板上の半導体素子の1回のみ書き込み可能な記憶領域を用いて実現されてもよいし、回路基板に内蔵可能なジャンパ部品の実装/非実装によって実現されてもよい。 Further, in order to enable a specific user to observe a signal, the second part is configured to stop the function of applying a predetermined restriction to the circuit operation by enabling a predetermined key. Also good. This predetermined key may be realized using a memory area in which a semiconductor element on the circuit board can be written only once, or may be realized by mounting / non-mounting a jumper component that can be built in the circuit board. .
さらに好ましくは、グランド信号が、基板表面に露出していないことか、あるいは露出していても、所定の信号線に流れる信号を観測できる観測点から、グランド信号が露出している箇所までの距離が所定の長さ以上とする。 More preferably, the distance from the observation point at which the signal flowing in the predetermined signal line can be observed to the location where the ground signal is exposed, even if the ground signal is not exposed on the substrate surface or is exposed. Is not less than a predetermined length.
また、本発明は、回路基板の設計を支援する設計支援装置にも向けられている。そして、上記目的を達成させるために、本発明の設計支援装置は、配置部、配線部及びチェック部とを備えている。 The present invention is also directed to a design support apparatus that supports circuit board design. And in order to achieve the said objective, the design assistance apparatus of this invention is provided with the arrangement | positioning part, the wiring part, and the check part.
配置部は、部品を配置して回路を設計する。配線部は、部品間を配線して回路を設計する。チェック部は、配置部及び配線部で設計された回路において、グランド信号が基板表面に露出している部分をチェックし、露出している部分をユーザに通知する。好ましいチェック部は、グランド信号が基板表面に露出している部分が、所定の信号を観測できる観測点から所定の長さ以上離れているか否かをさらにチェックし、所定の長さ以上離れていない部分をユーザに通知することを行う。 The placement unit designs a circuit by placing components. The wiring unit designs a circuit by wiring parts. The check unit checks a portion where the ground signal is exposed on the substrate surface in the circuit designed by the placement unit and the wiring unit, and notifies the user of the exposed portion. The preferred check unit further checks whether or not the portion where the ground signal is exposed on the substrate surface is more than a predetermined length away from the observation point where the predetermined signal can be observed, and is not more than the predetermined length. The part is notified to the user.
上述した設計支援装置の配置部、配線部及びチェック部が行うそれぞれの処理は、一連の処理手順を与える設計支援方法として捉えることができる。すなわち、設計支援装置において、部品を配置して回路を設計し、部品間を配線して回路を設計し、配置及び配線設計された回路において、グランド信号が基板表面に露出している部分をチェックし、そのチェック結果に基づいて、グランド信号が基板表面に露出している部分をユーザに通知する、設計支援方法である。 Each process performed by the placement unit, the wiring unit, and the check unit of the design support apparatus described above can be regarded as a design support method that provides a series of processing procedures. In other words, in the design support device, the circuit is designed by arranging the components, the circuit is designed by wiring between the components, and the portion where the ground signal is exposed on the substrate surface is checked in the arranged and wired circuit. The design support method notifies the user of the portion where the ground signal is exposed on the substrate surface based on the check result.
好ましくは、この設計支援方法は、一連の処理手順を設計支援装置に実行させるためのプログラムの形式で提供される。このプログラムは、コンピュータ読み取り可能な記録媒体に記録されてもよい。 Preferably, the design support method is provided in the form of a program for causing the design support apparatus to execute a series of processing procedures. This program may be recorded on a computer-readable recording medium.
上述した本発明によれば、所定の信号線に不正アクセスを検出するための所定の信号を流して信号の変化を観測し、信号に変化があった場合に回路動作等に所定の制限を加える。これにより、第三者による秘匿信号へのプロービングを検出して回路動作を停止させる等の制御を行うことが可能となるので、耐タンパ性を向上させることができる。また、設計者等は、所定の鍵を用いて制限を解除することで、秘匿信号の観測や制御が可能になるので、耐タンパ性の向上と共に開発効率の向上の効果もある。さらに、回路基板の温度変化やグランド信号の位置を考慮することで、確実に不正アクセスを検出することが可能となる。さらに、これらの耐タンパ性を向上させた回路基板は、上記設計支援装置及び方法で容易に設計することが可能となる。また、設計が上手くいかなかった場合でも、設計者等に対して警告が通知されるので、回路設計ミスを防止することができる。 According to the present invention described above, a predetermined signal for detecting unauthorized access is supplied to a predetermined signal line to observe a change in the signal, and when the signal is changed, a predetermined restriction is applied to a circuit operation or the like. . This makes it possible to perform control such as detecting the probing of the secret signal by a third party and stopping the circuit operation, thereby improving tamper resistance. Further, by releasing the restriction using a predetermined key, the designer or the like can observe and control the secret signal, which has the effect of improving the tamper resistance and the development efficiency. Furthermore, it is possible to reliably detect unauthorized access by considering the temperature change of the circuit board and the position of the ground signal. Furthermore, these circuit boards with improved tamper resistance can be easily designed with the above design support apparatus and method. Even if the design is not successful, a warning is notified to the designer and the like, so that a circuit design error can be prevented.
本発明の耐タンパ性を高めた回路基板は、一般的な単層基板技術や、部品を基板と基板の間の内部層に内蔵することができる多層基板技術等を用いて作成される。以下、図面を参照して本発明による特徴的な回路基板構造を説明する。 The circuit board with improved tamper resistance according to the present invention is produced by using a general single-layer board technique, a multilayer board technique in which components can be incorporated in an internal layer between the boards, and the like. Hereinafter, a characteristic circuit board structure according to the present invention will be described with reference to the drawings.
(第1の実施形態)
本発明の第1の実施形態は、機密情報等の耐タンパ性を要する信号の波形を観測して、プロービング等が原因で波形に変化が生じたときに、回路動作に制限を加えることを可能とした構造の回路基板である。本実施形態では、回路基板が6層多層基板である場合を一例に挙げて説明する。
(First embodiment)
The first embodiment of the present invention can observe the waveform of a signal that requires tamper resistance, such as confidential information, and can limit the circuit operation when the waveform changes due to probing or the like. This is a circuit board having the structure as described above. In the present embodiment, a case where the circuit board is a six-layer multilayer board will be described as an example.
図1は、本発明の第1の実施形態に係る基板構造を用いた回路基板100の断面図を示す。図1に示すように、回路基板100は、5つの基板11〜15が張り合わされて構成される。信号線(箔)は、基板表面に現れる第1層101及び第6層106(表層)と、基板表面に現れない第2層102、第3層103、第4層104及び第5層105(内部層)との、合計6つの層に形成される。第1層101上の回路基板表面には、部品111及び部品112が載置されている。図1において、部品111の端子116と部品112の端子117とを接続する信号線Aが、耐タンパ性を要する信号が流れる信号線であるものとする。すなわち、信号線Aは、箔121、ビア122、箔123、ビア126及び箔127で構成される。耐タンパ性を要する信号とは、例えばマイコンのメモリバスやデバッグ用信号線等の回路基板設計者等が、第三者に観測や制御をしてほしくない信号をいう。以下、この信号を秘匿信号という。この信号線Aは、内部層である第2層102を経由して配線されている。また、箔123は、ビア124を経由して、回路基板100の表面(第1層101)に露出している観測点113に接続されている。観測点113は、テストパッド、テストピン又はコネクタ等の外部接続のための部品である。また、第3層103には、グランドプレーン133が配線されており、部品111の端子115及び部品112の端子118が、それぞれ第1層の箔131及びビア132と、第1層の箔135及びビア134によって、グランドプレーン133に接続されている。
FIG. 1 is a cross-sectional view of a circuit board 100 using a board structure according to a first embodiment of the present invention. As shown in FIG. 1, the circuit board 100 is configured by bonding five
本発明では、第三者による不正アクセスを検出するために、秘匿信号を出力する部品111に、不正アクセス検出用信号出力機能が備えられる。また、秘匿信号を入力する部品112に、不正アクセス検出用信号監視機能及び回路基板制御機能が備えられる。これらの機能は、秘匿信号を処理する部品とは別に部品化されてもよいし、秘匿信号を処理する機能と共に1部品化されてもよい。後者の場合、設計の段階で予め組み込めばよい。以下、これら3つの機能を具体的に説明する。
In the present invention, in order to detect unauthorized access by a third party, the
まず、部品111に備えられる不正アクセス検出用信号出力機能は、所定の不正アクセス検出用信号を、所定のタイミングで、秘匿信号が流れる信号線Aに出力することを行う。不正アクセス検出用信号とは、不正アクセスを検出するためのテスト信号であり、例えば図2(a)のように定期的に値(又は極性)が反転する信号である。この不正アクセス検出用信号は、部品112に備えられる不正アクセス検出用信号監視機能との間で整合が図られていれば、自由に設定することができる。所定のタイミングは、秘匿信号が流れる前後、一定期間毎、回路の動作が起動する時等が考えられる。このタイミングも、部品112に備えられる不正アクセス検出用信号監視機能との間で整合が図られていれば、自由に設定することができる。また、不正アクセス検出用信号は、秘匿信号の途中に割り込ませて出力してもよいし、秘匿信号に重畳させて出力してもよい。
First, the unauthorized access detection signal output function provided in the
次に、部品112に備えられる不正アクセス検出用信号監視機能は、部品111から出力される不正アクセス検出用信号を、信号線Aを介して受信することを行う。このとき、信号線Aに対して不正アクセスがされていなければ、受信した信号の波形は不正アクセス検出用信号の波形(図2(a))と何ら変化がないはずである(ここでは、信号遅延は考えないものとする)。しかし、観測点113がプロービングされる等によって信号線Aに対して不正アクセスがされると、プローブが有するインダクタンス成分によって、受信した信号の波形は不正アクセス検出用信号の波形から変化する。例えば、図2(b)のように波形の立ち上がり及び立ち下がりが鈍ったり、図2(c)のように波形の立ち上がり及び立ち下がでリンギングが発生する。そこで、不正アクセス検出用信号監視機能は、不正アクセス検出用信号を正常に受信した時の正常受信信号(図2(a))に関する情報を予め記憶しておき、この情報に対する受信した信号の情報の変化を確認することを行う。
Next, the unauthorized access detection signal monitoring function provided in the
この確認は、例えば次のようにして行えばよい。波形の鈍りに対しては、正常受信信号の安定状態を抽出するためのハイリファレンス電位301及び/又はローリファレンス電位302を予め定めておく(図3(a))。そして、正常受信信号(図3(a))と受信した信号(図3(b))との間で、ハイリファレンス電位301を上回って信号が安定する高電位側の持続期間t(又はデータ数)、又はローリファレンス電位302を下回って信号が安定する低電位側の持続期間t(又はデータ数)を比較する。比較の結果、双方に所定の差があれば変化があると判断する。この場合、正常受信信号に関する情報は、ハイリファレンス電位301及び/又はローリファレンス電位302と、不正アクセス検出用信号がハイリファレンス電位301及び/又はローリファレンス電位302を上回る又は下回る部分だけの持続時間やビットでよい。
This confirmation may be performed as follows, for example. For the waveform dullness, a
また、波形のリンギングに対しては、正常受信信号の振幅以上となるハイリファレンス電位303又はローリファレンス電位304を予め定めておく(図3(a))。そして、受信した信号の一部(図3(c))が、ハイリファレンス電位303を上回る又はローリファレンス電位304を下回るか否かを判定する。判定の結果、受信した信号が、電位を上回る又は下回る場合に変化があると判断する。この場合、正常受信信号に関する情報は、ハイリファレンス電位303及び/又はローリファレンス電位304でよい。
Also, for the ringing of the waveform, a
なお、不正アクセス検出用信号の周波数は、特に問わないが、秘匿信号の周波数と異ならせることが好ましい。特に、プロービングされた時に波形の変化が大きくなるように、高周波成分を持った不正アクセス検出用信号を使用することが好ましい。これにより、不正アクセスが検出し易くなるという効果がある。また、通常、プローブのグランドは、プロービングのポイントに極力近づけることが基本である。グランドがプロービングのポイントから離れるほど、観測する信号の波形が乱れてしまうからである。このことから、不正アクセスを検出し易いように、回路基板100上に設けられる観測点や部品等のグランド端子が、秘匿信号の観測点113から所定の長さ以上離して配置されることが望ましい。例えば、図4のように、秘匿信号の観測点113が設けられた基板面(第1層101)と反対側の基板面(第6層106)に、ビア136を介してグランドプレーン133と接続されたグランド観測点114を設ける。
The frequency of the unauthorized access detection signal is not particularly limited, but is preferably different from the frequency of the secret signal. In particular, it is preferable to use an unauthorized access detection signal having a high-frequency component so that the waveform changes greatly when probing is performed. This has the effect of making it easier to detect unauthorized access. In general, the ground of the probe is basically as close as possible to the probing point. This is because as the ground moves away from the probing point, the waveform of the observed signal is disturbed. For this reason, it is desirable that the ground terminals such as observation points and components provided on the circuit board 100 be arranged apart from the
また、秘匿信号が複数で1つの意味を持つ信号、例えば32ビットバス信号であるような場合、不正アクセス検出用信号を、32ビットのバス線の全てではなく、いずれか1つ又は複数のバス線にのみ出力しても構わない。どのバス線に出力するかは、設計者等からの指示に基づけばよい。また、部品111から出力される不正アクセス検出用信号は、回路基板100の温度によって、波形が変わることが考えられる。そこで、温度で波形が変化しても正しく不正アクセスが検出できるように、回路基板100に温度の変化を検知可能な素子、例えば温度センサを搭載し、温度による波形変化の影響を、部品111から不正アクセス検出用信号を出力する時に反映させるか、部品112において信号の変化を確認する時に反映させることが好ましい。
Further, when there are a plurality of concealment signals having a single meaning, for example, a 32-bit bus signal, the unauthorized access detection signal is sent to any one or a plurality of buses instead of all the 32-bit bus lines. You may output only to the line. Which bus line to output may be based on an instruction from a designer or the like. The unauthorized access detection signal output from the
最後に、不正アクセス検出用信号監視機能によって信号の変化が検出された場合、部品112に備えられる回路基板制御機能が、不正アクセスがされていると判断し、回路基板100あるいは回路基板100を内蔵する特定機器の動作に所定の制限を加えることを行う。典型的な所定の制限としては、回路の全部又は一部の動作を停止させる方法がある。一定の期間だけ停止させてもよいし、設計者等からの指示があるまで継続して停止させてもよい。また、不正アクセスがあったことを所定の場所に連絡してもよい。なお、回路基板の制限は、回路基板100に直接的に加えてもよいし、制限用信号を他の部品に出力して間接的に加えてもよい。
Finally, when a signal change is detected by the unauthorized access detection signal monitoring function, the circuit board control function provided in the
ところで、設計者等がデバッグ等で秘匿信号を観測する場合も、観測点113をプロービングするので、上記と同様に不正アクセス検出用信号の変化が確認され、回路基板100に制限がかけられることになる。そこで、設計者等が秘匿信号を観測したい場合には、例えば所定の鍵を用いて不正アクセス検出用信号出力機能の動作を停止させ、観測点113から秘匿信号の波形を観測又は制御できるようにする。鍵の挿入は、鍵情報を記憶したメモリカード等の記録媒体を回路基板100に接続することで行ってもよいし、半導体の1回のみ書き換え可能な記憶領域(レジスタ)を用いて行ってもよい。また、回路基板が部品内蔵可能な基板であれば、鍵に相当するジャンパを内部層に実装することによって行ってもよい。
By the way, even when a designer or the like observes a secret signal for debugging or the like, since the
以上のように、本発明の第1の実施形態に係る回路基板は、耐タンパ性を要する秘匿信号が流れる信号線に、所定の不正アクセス検出用信号を流して信号の変化を観測し、信号に変化があった場合に回路動作等に所定の制限を加える。これにより、第三者による秘匿信号へのプロービングを検出して回路動作を停止させる等の制御を行うことが可能となるので、耐タンパ性を向上させることができる。また、設計者等は、所定の鍵を用いて制限を解除することで、秘匿信号の観測や制御が可能になるので、耐タンパ性の向上と共に開発効率の向上の効果もある。さらに、回路基板の温度変化やグランドの位置を考慮することで、確実に不正アクセスを検出することが可能となる。 As described above, the circuit board according to the first embodiment of the present invention observes a signal change by flowing a predetermined unauthorized access detection signal through a signal line through which a confidential signal requiring tamper resistance flows. When there is a change, a predetermined restriction is added to the circuit operation or the like. This makes it possible to perform control such as detecting the probing of the secret signal by a third party and stopping the circuit operation, thereby improving tamper resistance. Further, by releasing the restriction using a predetermined key, the designer or the like can observe and control the secret signal, which has the effect of improving the tamper resistance and the development efficiency. Furthermore, it is possible to reliably detect unauthorized access by taking into account the temperature change of the circuit board and the position of the ground.
なお、上記第1の実施形態では、不正アクセス検出用信号を用い、プロービングによるこの信号の変化を確認して不正アクセスを検出している。しかし、不正アクセス検出用信号を用いることなく、実際の動作時に流れる秘匿信号の変化を確認して不正アクセスを検出してもかまわない。 In the first embodiment, an unauthorized access is detected by using a signal for detecting unauthorized access and confirming a change in the signal due to probing. However, the unauthorized access may be detected by confirming the change of the secret signal that flows during the actual operation without using the unauthorized access detection signal.
(第2の実施形態)
本第2の実施形態では、上記第1の実施形態で説明した回路基板の設計を支援する装置(CAD装置等)を説明する。本第2の実施形態に係る回路基板の設計支援装置及び方法の特徴は、周知の回路基板設計装置及び方法に、秘匿信号を考慮させることが加わる点である。なお、周知の回路基板設計装置及び方法は、例えば特開2000−242674号公報で詳細に記載されている。
(Second Embodiment)
In the second embodiment, a device (CAD device or the like) that supports the design of the circuit board described in the first embodiment will be described. A feature of the circuit board design support apparatus and method according to the second embodiment is that a well-known circuit board design apparatus and method make it possible to consider a secret signal. A known circuit board designing apparatus and method are described in detail in, for example, Japanese Patent Application Laid-Open No. 2000-242647.
図5は、本発明の第2の実施形態に係る回路基板の設計支援装置を概念的に説明する機能ブロック図である。図5において、設計支援装置は、コマンド入力部501と、データ入力部502と、コマンド入力解析部503と、設計情報記憶部504と、表示部505と、耐タンパ性信号検出部506と、耐タンパ性配線部507と、耐タンパ性信号チェック部508とを備えている。
FIG. 5 is a functional block diagram conceptually illustrating a circuit board design support apparatus according to the second embodiment of the present invention. 5, the design support apparatus includes a
コマンド入力部501は、キーボードやマウス等の入力インタフェースであり、ユーザ操作による各種設計コマンドの入力を受け付けるものである。データ入力部502は、回路図作成CAD装置等(図示せず)によって作成された回路図情報等を入力する。コマンド入力解析部503は、コマンド入力部501に入力された設計コマンドを解析して、そのコマンド種別を判定する。この設計コマンドには、部品配置コマンドや配線コマンド等がある。設計情報記憶部504は、データ入力部502から入力された回路図情報、基板情報、層構成情報、部品情報、接続情報、信号情報及び設計基準情報等の、回路基板の設計に必要な設計情報を記憶する。秘匿信号であるか否かに関する情報は、例えば設計者等に指定される等によって信号情報の中に含められる。表示部505は、設計すべき回路基板の設計過程に応じた表示画面を表示する。
The
秘匿信号の指定方法としては、設計者等がTCKTDI、TMS、TDO、NRD、NWT等の信号名を1本づつ指示してもよい。また、*CS*、ADR*等の所定のスペルを指定し、それを含む信号を秘匿信号としてもよい。また、回路基板に含まれる信号についてグループ分けを施し、そのうちの1グループに耐タンパ性の属性を持たせることで、秘匿信号としてもよい。 As a method for specifying a secret signal, a designer or the like may instruct signal names such as TCKTDI, TMS, TDO, NRD, and NWT one by one. Alternatively, a predetermined spelling such as * CS * or ADR * may be designated and a signal including the specified spelling may be used as a secret signal. Alternatively, the signals included in the circuit board may be grouped, and one of the groups may have a tamper-resistant attribute, thereby providing a secret signal.
図6をさらに参照して、耐タンパ性に関する回路基板の設計支援方法を説明する。
耐タンパ性信号検出部506は、設計情報記憶部504に記憶された信号情報のうち、秘匿信号を検出する(ステップS601)。耐タンパ性信号検出部506で秘匿信号に接続される部品が検出されると、これらの部品を配置する設計処理が行われる(ステップS602)。この設計処理での部品配置方法は、従来のCAD装置で用いられている方法でも構わないし、設計者等がコマンド入力部501から指示しても構わない。
With further reference to FIG. 6, a circuit board design support method related to tamper resistance will be described.
The tamper resistant
耐タンパ性配線部507は、各部品が配置された後、観測点のみが回路基板上に露出するように秘匿信号を内部層の領域で配線し、その他の配線を配線可能な領域で配線する設計処理を行う(ステップS603)。また、グランドネットに関しては、可能な限り内部層で配線を行い、観測点付近にグランドが露出しないように配線する設計処理を行う(ステップS604)。耐タンパ性信号チェック部508は、耐タンパ性配線部507で設計処理された回路基板について、観測点以外に秘匿信号を観測可能な部分が回路基板の表層に露出していないか否か、観測点からグランド信号までの長さが所定の長さ以上あるか否か等をチェックする(ステップS605)。観測可能な部分が露出している場合又は所定の長さがない場合には、設計者等に対して警告が通知される(ステップS606、S607)。なお、警告を通知することなく、回路基板上の露出している観測可能な部分やグランド信号の部分を、CAD画面等で選択的に表示するだけでもよい。警告通知の手段としては、表示部505の画面上においてメッセージを表示したり警告箇所をハイライト表示させてもよいし、ビープ音等の音で通知してもよい。また、ログを残しておいてもよい。警告を受けた設計者等は、再度部品配置及び信号配線を行う(ステップS602以降を繰り返し)。
The tamper
以上のように、本発明の第2の実施形態に係る回路基板の設計支援装置及び方法を用いれば、上記第1の実施形態で説明した耐タンパ性を向上させた回路基板を容易に設計することが可能となる。また、設計が上手くいかなかった場合でも、設計者等に対して警告が通知されるので、回路設計ミスを防止することができる。特に、プローブのグランドを接続する場所が制限された回路基板を容易に設計することができるので、不正にプローブを接続されてもプローブのインダクタンス成分が増加して信号波形への影響が大きくなり、不正アクセスの検出を容易に行えるという効果がある。 As described above, by using the circuit board design support apparatus and method according to the second embodiment of the present invention, the circuit board with improved tamper resistance described in the first embodiment can be easily designed. It becomes possible. Even if the design is not successful, a warning is notified to the designer and the like, so that a circuit design error can be prevented. In particular, it is possible to easily design a circuit board in which the place where the probe ground is connected is limited, so that even if the probe is connected incorrectly, the probe inductance component increases and the influence on the signal waveform increases. There is an effect that unauthorized access can be easily detected.
本発明の回路基板、回路基板の設計支援装置及び方法は、回路基板を流れる耐タンパ性を要する秘匿信号のプロービングを困難にして、設計者等による観測及び制御を可能にしつつ第三者に対する耐タンパ性を向上させる場合等に有用である。 The circuit board, the circuit board design support apparatus and method of the present invention makes it difficult to probe a secret signal that requires tamper resistance flowing through the circuit board, and enables the designer and the like to observe and control it. This is useful for improving tampering properties.
11〜15 基板
100 回路基板
101〜106 層
111、112 部品
113、114 観測点
115〜118 端子
121、123、127、131、135 箔
122、124、126、132、134、136 ビア
133 グランドプレーン
501 コマンド入力部
502 データ入力部
503 コマンド入力解析部
504 設計情報記憶部
505 表示部
506 耐タンパ性信号検出部
507 耐タンパ性配線部
508 耐タンパ性信号チェック部
11 to 15 substrate 100
Claims (17)
所定の信号線に所定の信号を出力する第1の部品と、
前記第1の部品から出力される前記所定の信号を前記所定の信号線を介して受信し、前記所定の信号に対する当該受信した信号の波形変化を確認し、信号波形に変化が見られた場合に回路動作に所定の制限を加える第2の部品とを実装した、回路基板。 A circuit board on which components are mounted,
A first component that outputs a predetermined signal to a predetermined signal line;
When the predetermined signal output from the first component is received via the predetermined signal line, a change in the waveform of the received signal with respect to the predetermined signal is confirmed, and a change is observed in the signal waveform A circuit board on which a second component that imposes a predetermined restriction on circuit operation is mounted.
前記第2の部品は、前記信号波形の変化として、少なくとも高電位側の信号安定状態の持続期間、又は低電位側の信号安定状態の持続期間、あるいはリンギングの発生のいずれかを確認することを特徴とする、請求項1に記載の回路基板。 The predetermined signal is a signal whose value is periodically inverted,
The second component confirms, as the change in the signal waveform, at least one of the duration of the signal stable state on the high potential side, the duration of the signal stable state on the low potential side, or occurrence of ringing. The circuit board according to claim 1, wherein the circuit board is characterized.
前記第2の部品は、前記所定の信号線を介して前記所定のタイミングで受信した信号の波形変化を確認することを特徴とする、請求項1に記載の回路基板。 The first component outputs the predetermined signal to the predetermined signal line at a predetermined timing,
The circuit board according to claim 1, wherein the second component confirms a waveform change of a signal received at the predetermined timing via the predetermined signal line.
前記第1の部品は、予め定めた1つ又は複数の信号線に前記所定の信号を出力し、
前記第2の部品は、前記1つ又は複数の信号線から受信した信号の波形変化だけを確認することを特徴とする、請求項1に記載の回路基板。 When the predetermined signal line is composed of a plurality of signal lines,
The first component outputs the predetermined signal to one or more predetermined signal lines,
The circuit board according to claim 1, wherein the second component confirms only a waveform change of a signal received from the one or more signal lines.
部品を配置して回路を設計する配置部と、
部品間を配線して回路を設計する配線部と、
前記配置部及び前記配線部で設計された回路において、グランド信号が基板表面に露出している部分をチェックし、露出している部分をユーザに通知するチェック部とを備える、設計支援装置。 A design support device for supporting circuit board design,
An arrangement part for arranging parts and designing a circuit;
A wiring part for wiring between parts and designing a circuit;
In the circuit designed by the said arrangement | positioning part and the said wiring part, a design support apparatus provided with the check part which checks the part which a ground signal is exposed to the board | substrate surface, and notifies a user of the exposed part.
部品を配置して回路を設計するステップと、
部品間を配線して回路を設計するステップと、
前記配置するステップ及び前記配線するステップで設計された回路において、グランド信号が基板表面に露出している部分をチェックするステップと、
前記チェックするステップによるチェック結果に基づいて、グランド信号が基板表面に露出している部分をユーザに通知するステップとを備える、設計支援方法。 A design support method for supporting circuit board design,
Placing components and designing the circuit;
Designing the circuit by wiring between parts;
In the circuit designed in the placing step and the wiring step, checking a portion where a ground signal is exposed on the substrate surface;
And a step of notifying a user of a portion where the ground signal is exposed on the substrate surface based on a check result obtained by the checking step.
前記設計支援装置に、
部品を配置して回路を設計するステップと、
部品間を配線して回路を設計するステップと、
前記配置するステップ及び前記配線するステップで設計された回路において、グランド信号が基板表面に露出している部分をチェックするステップと、
前記チェックするステップによるチェック結果に基づいて、グランド信号が基板表面に露出している部分をユーザに通知するステップとを実行させるための、プログラム。 A program executed by a design support device that supports circuit board design,
In the design support device,
Placing components and designing the circuit;
Designing the circuit by wiring between parts;
In the circuit designed in the placing step and the wiring step, checking a portion where a ground signal is exposed on the substrate surface;
And a step of notifying a user of a portion where the ground signal is exposed on the substrate surface based on a check result obtained by the checking step.
前記設計支援装置に、
部品を配置して回路を設計するステップと、
部品間を配線して回路を設計するステップと、
前記配置するステップ及び前記配線するステップで設計された回路において、グランド信号が基板表面に露出している部分をチェックするステップと、
前記チェックするステップによるチェック結果に基づいて、グランド信号が基板表面に露出している部分をユーザに通知するステップとを実行させるプログラムを記録する、記録媒体。 A computer-readable recording medium that records a program executed by a design support device that supports design of a circuit board,
In the design support device,
Placing components and designing the circuit;
Designing the circuit by wiring between parts;
In the circuit designed in the placing step and the wiring step, checking a portion where a ground signal is exposed on the substrate surface;
A recording medium for recording a program for executing a step of notifying a user of a portion where a ground signal is exposed on a substrate surface based on a check result obtained by the checking step.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003351210A JP2005116897A (en) | 2003-10-09 | 2003-10-09 | Circuit board, apparatus and method for supporting design thereof, design support program and recording medium thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003351210A JP2005116897A (en) | 2003-10-09 | 2003-10-09 | Circuit board, apparatus and method for supporting design thereof, design support program and recording medium thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005116897A true JP2005116897A (en) | 2005-04-28 |
Family
ID=34542544
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003351210A Pending JP2005116897A (en) | 2003-10-09 | 2003-10-09 | Circuit board, apparatus and method for supporting design thereof, design support program and recording medium thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005116897A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007243402A (en) * | 2006-03-07 | 2007-09-20 | Mitsubishi Electric Corp | Contents storage reproducing apparatus and method, contents storage apparatus, and contents reproducing apparatus |
JP2008547240A (en) * | 2005-06-30 | 2008-12-25 | シーメンス アクチエンゲゼルシヤフト | Sensitive electronic device data module hardware protection device against unauthorized manipulation from outside |
US8258405B2 (en) | 2005-06-30 | 2012-09-04 | Siemens Aktiengesellschaft | Sensor for a hardware protection system for sensitive electronic-data modules protecting against external manipulations |
WO2012176360A1 (en) * | 2011-06-23 | 2012-12-27 | パナソニック株式会社 | Communication device, communication system |
CN105389528A (en) * | 2014-08-22 | 2016-03-09 | 德昌电机(深圳)有限公司 | Anti-tamper Device |
-
2003
- 2003-10-09 JP JP2003351210A patent/JP2005116897A/en active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008547240A (en) * | 2005-06-30 | 2008-12-25 | シーメンス アクチエンゲゼルシヤフト | Sensitive electronic device data module hardware protection device against unauthorized manipulation from outside |
JP4891994B2 (en) * | 2005-06-30 | 2012-03-07 | シーメンス アクチエンゲゼルシヤフト | Circuit carrier for protecting sensitive electronic device data module against unauthorized operation from outside, and method of detecting unauthorized access to electronic device data module using the same |
US8258405B2 (en) | 2005-06-30 | 2012-09-04 | Siemens Aktiengesellschaft | Sensor for a hardware protection system for sensitive electronic-data modules protecting against external manipulations |
US8270174B2 (en) | 2005-06-30 | 2012-09-18 | Siemens Aktiengesellschaft | Hardware protection system for sensitive electronic-data modules protecting against external manipulations |
JP2007243402A (en) * | 2006-03-07 | 2007-09-20 | Mitsubishi Electric Corp | Contents storage reproducing apparatus and method, contents storage apparatus, and contents reproducing apparatus |
WO2012176360A1 (en) * | 2011-06-23 | 2012-12-27 | パナソニック株式会社 | Communication device, communication system |
US8806314B2 (en) | 2011-06-23 | 2014-08-12 | Panasonic Corporation | Communication device, communication system |
JPWO2012176360A1 (en) * | 2011-06-23 | 2015-02-23 | パナソニック株式会社 | Communication device, communication system |
CN105389528A (en) * | 2014-08-22 | 2016-03-09 | 德昌电机(深圳)有限公司 | Anti-tamper Device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1523228A2 (en) | Mobile terminal, circuit board, circuit board design aiding apparatus and method, design aiding program, and storage medium having stored therein design aiding program | |
Xiao et al. | Hardware trojans: Lessons learned after one decade of research | |
Rostami et al. | A primer on hardware security: Models, methods, and metrics | |
JP4838349B2 (en) | Secret information storage device, secret information erasing method, and secret information erasing program | |
KR20090024093A (en) | Access control apparatus, access control method and access control program | |
CN100481104C (en) | Method and apparatus for securing communications ports in an electronic device | |
KR101809076B1 (en) | Integrated circuit chip for prevention reverse engineering | |
KR101445473B1 (en) | Method and apparatus for providing scan chain security | |
JP2003058426A (en) | Integrated circuit, and its circuit constituting method and program | |
WO2007125911A1 (en) | Data processing device, method, program, integrated circuit, and program generating device | |
CN111095534B (en) | Packaging technology for back grid connection | |
KR20110034631A (en) | Method and apparatus for securing digital information on an integrated circuit during test operating modes | |
US20160224407A1 (en) | System, method and computer-accessible medium for fault analysis driven selection of logic gates to be camouflaged | |
US20070044062A1 (en) | Method for checking return path of printed board and cad apparatus for designing patterns of printed board | |
US7725786B2 (en) | Protecting an integrated circuit test mode | |
JP2005116897A (en) | Circuit board, apparatus and method for supporting design thereof, design support program and recording medium thereof | |
Xie et al. | 3D/2.5 D IC-based obfuscation | |
Trippel et al. | T-TER: Defeating A2 Trojans with Targeted Tamper-Evident Routing | |
JP2005136391A (en) | Circuit substrate, design support equipment and method for the same, design support program, and design support program recording medium | |
US6901343B2 (en) | Multilayer board in which wiring of signal line that requires tamper-resistance is covered by component or foil, design apparatus, method, and program for the multilayer board, and medium recording the program | |
US6665782B2 (en) | Method and apparatus for preventing unauthorized access of memory devices | |
JP2007035729A (en) | Semiconductor integrated circuit device | |
JP2006146358A (en) | Usb peripheral equipment control system and usb peripheral equipment control method | |
JP2002299842A (en) | Multilayer substrate, method and device for designing multilayer substrate, program and computer readable memory medium | |
US20100026337A1 (en) | Interdependent Microchip Functionality for Defeating Exploitation Attempts |