JP2005130051A - Method and apparatus transmission power control - Google Patents

Method and apparatus transmission power control Download PDF

Info

Publication number
JP2005130051A
JP2005130051A JP2003361190A JP2003361190A JP2005130051A JP 2005130051 A JP2005130051 A JP 2005130051A JP 2003361190 A JP2003361190 A JP 2003361190A JP 2003361190 A JP2003361190 A JP 2003361190A JP 2005130051 A JP2005130051 A JP 2005130051A
Authority
JP
Japan
Prior art keywords
power
sym
digital signal
distortion correction
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003361190A
Other languages
Japanese (ja)
Other versions
JP4243526B2 (en
Inventor
Naoyoshi Kiyota
尚愛 清田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MX Mobiling Ltd
Original Assignee
MX Mobiling Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MX Mobiling Ltd filed Critical MX Mobiling Ltd
Priority to JP2003361190A priority Critical patent/JP4243526B2/en
Publication of JP2005130051A publication Critical patent/JP2005130051A/en
Application granted granted Critical
Publication of JP4243526B2 publication Critical patent/JP4243526B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Transmitters (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a transmission power control means capable of reducing the load of a distortion correcting circuit in digital processing, and coping with transmission power control by a comparatively inexpensive DSP. <P>SOLUTION: The symbol (VM_I_SYM/VM_Q_SYM) of an input digital signal (VM_I/VM_Q), before distortion correction, and the symbol (VD_I_SYM/VD_Q_SYM) of an input digital signal (VD_I/VD_Q) after distortion correction are extracted, and an operation of VD_I_SYM^2+VD_Q_SYM^2 and VD_I_SYM^2+VD_Q_SYM^2 from the extracted symbols to obtain power VM_P and VD_P in the symbols, and the difference between VM_P-VD_P is calculated, to obtain the difference in power. A multiplying factor, corresponding to this difference in power, is set in a multiplier 10, and a signal obtained by multiplying a multiplying factor set in the input digital signal (VD_I/VD_Q), after the distortion correction by the set multiplying factor, is outputted as a digital signal for demodulation. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、デジタル変調方式の無線通信システムにおける送信電力制御方法及び装置に関する。   The present invention relates to a transmission power control method and apparatus in a digital modulation radio communication system.

デジタル変調方式の無線通信システムにおいては、安定した送信電力を出力することが要求されており、そのためこのようなデジタル無線システムにおける送信電力は保証される温度範囲において規格が決められている。しかし、オペアンプ、FET、トランジスタなどの利得を稼ぐ半導体は温度条件によりどうしても変動してしまうため電力を一定に制御するための制御回路が実装される。   In a digital modulation type radio communication system, it is required to output stable transmission power. For this reason, the transmission power in such a digital radio system is determined within a guaranteed temperature range. However, semiconductors that gain gains such as operational amplifiers, FETs, transistors, etc. inevitably vary depending on temperature conditions, so a control circuit for controlling the power to be constant is mounted.

一方、デジタル無線システムにおける基地局などには大電力の送信を行う装置が設けられており、大電力を送信するために大きな利得を得るための送信アンプが使用されるが、アンプの特性による送信波形の歪みや環境変化、経年変化による利得変動が生じてしまう。どちらも法的な規制があるため、通常アナログ、デジタルの手段にかかわらず制御が行われる。   On the other hand, a base station in a digital wireless system is provided with a device that performs high power transmission, and a transmission amplifier for obtaining a large gain is used to transmit large power. Gain fluctuation due to waveform distortion, environmental change, and secular change will occur. Since both have legal restrictions, control is usually performed regardless of analog or digital means.

例えば特許文献1では、Ich,Qchの入力デジタル信号に対して後段の高周波送信電力増幅器によって生ずる非線形歪(AM−AM変換歪、AM−PM変換歪)成分を補償するような制御信号が書き込まれたROMを有するデジタルフィルタを備え、前記高周波電力増幅器の出力の一部を制御信号として前記デジタルフィルタにフィードバックし、該フィードバック情報に従って前記ROMを読み出すことにより、前記デジタルフィルタから、前記高周波電力増幅器のダイナミック範囲内のある領域で発生する非線形歪を補償する信号を出力するように構成されたプリディストーション方式の送信装置が記載されている。   For example, in Patent Document 1, a control signal that compensates for a non-linear distortion (AM-AM conversion distortion, AM-PM conversion distortion) component generated by a subsequent high-frequency transmission power amplifier is written to Ich and Qch input digital signals. A digital filter having a ROM, and feeding back a part of the output of the high-frequency power amplifier to the digital filter as a control signal, and reading out the ROM according to the feedback information. A predistortion type transmission apparatus configured to output a signal that compensates for nonlinear distortion occurring in a certain region within a dynamic range is described.

歪み補正回路にはカーテシアンループなどのアナログ回路にて行う場合とプリディストータなどのDSP(digital signal processor)にてデジタル処理にて行う場合があるが、本発明はデジタル処理にて行う場合を対象にしている。   The distortion correction circuit may be performed by an analog circuit such as a Cartesian loop or may be performed digitally by a DSP (digital signal processor) such as a predistorter. I have to.

図5は、このような従来のプリディストータなどのDSP(digital signal processor)を備えてデジタル処理により歪み補正を行う回路を実装した送信装置の一例を示すブロック図である。   FIG. 5 is a block diagram showing an example of a transmission apparatus equipped with a DSP (digital signal processor) such as a conventional predistorter and mounted with a circuit for correcting distortion by digital processing.

図5において、送信するデータはQPSKマッピング部(51)に入力されて、MAP_I/MAP_Q信号が生成され、フィルタ(52)で波形整形された後信号VM_I/VM_Qが生成される。この信号が歪み補正回路(53)に入力される。歪み補正回路(53)にはアンプ(56)にて歪まされたフィードバックデータFB_I/FB_Qも入力され、基準となるVM_I/VM_Qと歪んだFB_I/FB_Qを比較することでアンプ(56)の歪みを解析し、アンプ(56)の歪みを補償する逆の歪みを掛ける。その出力がVD_I/VD_Qとなる。   In FIG. 5, the data to be transmitted is input to the QPSK mapping unit (51) to generate a MAP_I / MAP_Q signal, and the signal VM_I / VM_Q is generated after waveform shaping by the filter (52). This signal is input to the distortion correction circuit (53). Feedback data FB_I / FB_Q distorted by the amplifier (56) is also input to the distortion correction circuit (53), and the distortion of the amplifier (56) is compared by comparing the reference VM_I / VM_Q with the distorted FB_I / FB_Q. Analyze and apply inverse distortion to compensate for distortion in amplifier (56). The output is VD_I / VD_Q.

フィルタ(52)から出力されるVM_I/VM_Q信号は歪みがない基準の信号となる。これに対し、アンプ(56)で歪んだ信号は、カプラ(58)、直交復調器(59)、ADコンバータ(60)にてFB_I/FB_Q信号として抽出される。これらの信号が歪み補正回路(53)に入力される。   The VM_I / VM_Q signal output from the filter (52) is a reference signal without distortion. In contrast, the signal distorted by the amplifier (56) is extracted as an FB_I / FB_Q signal by the coupler (58), the quadrature demodulator (59), and the AD converter (60). These signals are input to the distortion correction circuit (53).

歪み補正回路(53)は、図3に示す構成を有しており、VM_I/VM_QとFB_I/FB_Qを正確に比較することでアンプ(56)の歪みを解析するが、FB_I/FB_Qはアナログ回路とADコンバータなどの変換時間など絶対的な遅延が生じる。そこで遅延回路(31)でVM_I/VM_Qを遅らせることによりFB_I/FB_Qに位相を合わせる。また、テーブルアドレス算出部(32)では、そのときのVM_I/VM_Q信号のデータをパワー計算し、図4に示すように、パワーに対応するテーブルに分割されたテーブルのナンバーをつける。   The distortion correction circuit (53) has the configuration shown in FIG. 3, and the distortion of the amplifier (56) is analyzed by accurately comparing VM_I / VM_Q and FB_I / FB_Q. FB_I / FB_Q is an analog circuit. And an absolute delay such as a conversion time of an AD converter or the like occurs. Therefore, the delay circuit (31) delays VM_I / VM_Q to adjust the phase to FB_I / FB_Q. The table address calculation unit (32) calculates the power of the VM_I / VM_Q signal data at that time, and assigns the table numbers divided into the tables corresponding to the power as shown in FIG.

例えば図4のようなテーブルを持っている場合、VM_I/VM_Qから計算したパワーが時間列で計算されたとき、パワー(VM_P)の1番目の結果は“21”であるため、テーブルナンバーは“2”が付けられる。次のパワーは“10”なのでテーブルナンバーは“2”、次は“5”なのでテーブルナンバーは“1”というように、パワーに対してナンバーをつけて分割する。   For example, in the case of having a table as shown in FIG. 4, when the power calculated from VM_I / VM_Q is calculated in the time sequence, the first result of power (VM_P) is “21”, so the table number is “ 2 "is added. Since the next power is “10”, the table number is “2”, and the next is “5”, so the table number is “1”.

一方、誤差算出処理部(33)では、VM_I/VM_QとFB_I/FB_Qを比較して誤差を算出し、この誤差を、テーブルアドレス算出部(32)で算出されたテーブルナンバーの各ナンバーグループに格納する。誤差平均処理部34では、それぞれのテーブルナンバーに格納された誤差の平均をとる。アンプの歪みは通常AM−AM特性とAM−PM特性があるが、この誤差平均がAM−AM特性とAM−PM特性の合成されたものである。   On the other hand, the error calculation processing unit (33) compares VM_I / VM_Q and FB_I / FB_Q to calculate an error, and stores this error in each number group of the table number calculated by the table address calculation unit (32). To do. The error averaging processor 34 averages the errors stored in each table number. The distortion of the amplifier usually has an AM-AM characteristic and an AM-PM characteristic, and this error average is a combination of the AM-AM characteristic and the AM-PM characteristic.

これをAM−AM特性LUT(Look Up Table)算出部(35−1)、AM−PM特性LUT(Look Up Table)算出部(35−2)においてそれぞれの逆歪み特性を算出する。LUTはそれぞれのテーブルナンバーに対する特性であるということはパワーの大きさに対する特性であるということになる。このLUTをVM_I/VM_Qに対して複素演算部(6)で複素演算することによりアンプの逆歪みが出力される。   The inverse distortion characteristics are calculated by the AM-AM characteristics LUT (Look Up Table) calculating section (35-1) and the AM-PM characteristics LUT (Look Up Table) calculating section (35-2). The fact that the LUT is a characteristic for each table number means a characteristic for the magnitude of power. The inverse distortion of the amplifier is output by performing a complex operation on the LUT with VM_I / VM_Q by the complex operation unit (6).

特開平4−290321号公報JP-A-4-290321

アンプのAM−AM特性は図6−1のように入力がある時点までは利得が一定だがある時点を境に利得が下がってくる。歪み補正のAM−AM特性LUTはこの逆のため図6−2のように図6−1と逆の特性をもつ。アンプがもし温度変化、経年変化により利得が上下すると図6−1の上下の線のように平行移動するため歪み補正回路のAM−AM特性LUTも同様に上下に平行移動する。アンプの利得がもし2分の1、3分の1といった変動があるとAM−AM特性LUTも2倍、3倍となる。このためVD_I/VD_Qが2倍、3倍となって出力される。   In the AM-AM characteristic of the amplifier, as shown in FIG. 6A, the gain is constant until the time when there is an input. The AM-AM characteristic LUT for distortion correction has the opposite characteristic to that of FIG. 6-1, as shown in FIG. If the amplifier increases or decreases in gain due to temperature change or aging, the AM-AM characteristic LUT of the distortion correction circuit also moves up and down in the same manner. If the gain of the amplifier fluctuates by one half or one third, the AM-AM characteristic LUT also doubles or triples. For this reason, VD_I / VD_Q is doubled and tripled for output.

このように、通常、歪み補正にはある程度の電力制御の能力が備わっているが、歪み補正回路のデジタル処理のみで電力制御を行う場合には、アンプの利得が1/2,1/3となるとデジタル処理の計算上で2倍、3倍のマージンを持つ必要があり高価なDSPが必要となる。   As described above, the distortion correction usually has a certain level of power control capability. However, when the power control is performed only by digital processing of the distortion correction circuit, the gain of the amplifier is 1/2, 1/3. Then, it is necessary to have a margin of 2 or 3 in the calculation of digital processing, and an expensive DSP is required.

また、デジタル的に処理を行う場合、アンプの利得が変動するとbit幅の制限によるオーバーフローがおきてしまう可能性がある。そのため、DSPなどのデジタル処理のbit数はアンプの利得変動分のマージンを持って設計する必要があり、その性能を限界まで使用できないという問題がある。オーバーフローを防ぐためにbit幅に余裕を持たせると、bit数の割には計算精度を向上させることはできず、かつ、ハードウェアの価格UPといったデメリットが生じてしまう。   Further, when processing is performed digitally, if the gain of the amplifier fluctuates, there is a possibility that overflow occurs due to the limitation of the bit width. Therefore, it is necessary to design the number of bits for digital processing such as a DSP with a margin corresponding to the gain fluctuation of the amplifier, and there is a problem that the performance cannot be used to the limit. If there is a margin in the bit width to prevent overflow, the calculation accuracy cannot be improved for the number of bits, and there is a demerit such as an increase in hardware price.

本発明の目的は、上記問題点に鑑み、デジタル処理における歪み補正回路と送信電力制御回路とを有機的に組み合わせることで、デジタル処理における歪み補正回路の負荷を低減し、比較的安価なDSPにてアンプの利得変動に対する送信電力制御にも対応できる新規な送信電力制御手段を提供することにある。   In view of the above problems, an object of the present invention is to organically combine a distortion correction circuit and a transmission power control circuit in digital processing, thereby reducing the load on the distortion correction circuit in digital processing and making it a relatively inexpensive DSP. It is another object of the present invention to provide a novel transmission power control means that can cope with transmission power control with respect to gain variation of an amplifier.

本発明の送信電力制御方法は、変調用のデジタル信号をアナログ信号に変換し、該変換されたアナログ信号を用いて変調波を生成し、該生成された変調波を電力増幅してアンテナより送信するとともに、前記電力増幅された変調波を復調し、該復調された前記アナログ信号をデジタルデータに変換したフィードバックデータを入力デジタル信号と比較することにより前記電力増幅された信号の歪みを解析し、該解析結果に基づいて、前記入力デジタル信号に対して前記電力増幅された信号の歪みを補正する逆の歪みを掛けることによって、前記変調用のデジタル信号を生成する送信電力制御方法において、前記歪み補正前の入力デジタル信号と前記歪み補正後の入力デジタル信号の電力差分を計算して該電力差分に応じた乗率を設定し、前記歪み補正後の入力デジタル信号に前記設定した乗率を掛けた信号を前記変調用のデジタル信号として出力することを特徴とする。   The transmission power control method of the present invention converts a modulation digital signal into an analog signal, generates a modulated wave using the converted analog signal, amplifies the generated modulated wave, and transmits it from an antenna. And demodulating the power-amplified modulated wave, analyzing the distortion of the power-amplified signal by comparing feedback data obtained by converting the demodulated analog signal into digital data, and an input digital signal, In the transmission power control method for generating the modulation digital signal by multiplying the input digital signal by a reverse distortion for correcting the distortion of the power amplified signal based on the analysis result, Calculate the power difference between the input digital signal before correction and the input digital signal after distortion correction, and set a multiplication factor according to the power difference, And outputs a signal obtained by multiplying a multiplying factor that is the set input digital signal after uncorrected as a digital signal for the modulation.

即ち本発明では、デジタル的に処理された歪みを補正した送信のデータを元に現在のアンプの利得を解析し、補正した送信のデータにその利得分を別途上乗せすることにより送信電力を制御しているので、歪み補正した後の電力を常に一定の値(歪み補正前入録デジタル信号の電力とほぼ等しい値)にすることができ、DSPの計算能力を常に最大限生かすことが可能となる。   In other words, in the present invention, the transmission power is controlled by analyzing the gain of the current amplifier based on the digitally processed distortion-corrected transmission data and adding the gain to the corrected transmission data separately. Therefore, the power after distortion correction can always be a constant value (a value almost equal to the power of the digital signal recorded before distortion correction), and the DSP's calculation ability can always be maximized. .

また、本発明の送信電力制御装置は、変調用のデジタル信号をアナログ信号に変換するDAコンバータと、該変換されたアナログ信号を用いて変調波を生成する変調器と、該変調波を電力増幅する送信電力増幅器と、該送信電力増幅器から送出される変調波を復調する復調器と、該復調器で復調された前記アナログ信号をデジタルデータに変換してフィードバックデータとして出力するADコンバータと、入力デジタル信号と前記フィードバックデータとを比較することにより前記送信電力増幅器の歪みを解析し、前記入力デジタル信号に対して前記送信電力増幅器の歪みを補償する逆の歪みを掛けることにより前記変調用のデジタル信号を生成する歪み補正回路とを有する送信電力制御装置において、前記歪み補正回路に入力される入力デジタル信号と前記歪み補正回路から出力される変調用のデジタル信号の電力をそれぞれ計算し、その電力差分を検出する電力差検出手段と、該電力差検出手段によって検出された電力差分を監視し、該電力差分に応じた乗率を設定する乗率設定手段と、前記歪み補正回路と前記DAコンバータの間に挿入され、前記歪み補正回路から出力される変調用のデジタル信号に対して前記乗率設定手段で設定された乗率を掛けて前記DAコンバータへ出力する乗算器と、を備えたことを特徴とする。   The transmission power control apparatus of the present invention includes a DA converter that converts a modulation digital signal into an analog signal, a modulator that generates a modulated wave using the converted analog signal, and power amplification of the modulated wave. A transmission power amplifier, a demodulator that demodulates a modulated wave transmitted from the transmission power amplifier, an AD converter that converts the analog signal demodulated by the demodulator into digital data and outputs it as feedback data, and an input Comparing the digital signal and the feedback data to analyze the distortion of the transmission power amplifier, and multiplying the input digital signal by the reverse distortion that compensates for the distortion of the transmission power amplifier. A transmission power control apparatus having a distortion correction circuit for generating a signal; and an input data input to the distortion correction circuit. A power difference detection means for detecting the power difference, and monitoring the power difference detected by the power difference detection means. Multiplier setting means for setting a multiplier according to the power difference, and the multiplier for the modulation digital signal inserted between the distortion correction circuit and the DA converter and output from the distortion correction circuit. A multiplier that multiplies the multiplier set by the setting means and outputs the product to the DA converter.

本発明では、歪み補正回路のみで電力制御を行わず別に電力制御回路を設けて歪み補正回路の電力制御機能を逆に利用する電力制御を行うことで歪み補正回路にとってはアンプの電力変動はないものとすることができる。   In the present invention, power control of the amplifier is not performed for the distortion correction circuit by performing power control that reversely uses the power control function of the distortion correction circuit by providing another power control circuit without performing power control only by the distortion correction circuit. Can be.

これによりAM−AM特性LUT(Look Up Table)はアンプの変動によらず常に一定となり、アンプの利得によるデジタル回路特有のオーバーフロー、アンダーフローを防止できるようになる。また、DSPなどのデジタル処理のbit数は通常アンプの変動分のマージンを持って設計する必要がなくなるため性能を限界まで使用することが可能となる。   As a result, the AM-AM characteristic LUT (Look Up Table) is always constant regardless of the fluctuation of the amplifier, and overflow and underflow specific to the digital circuit due to the gain of the amplifier can be prevented. Further, since it is not necessary to design the number of bits for digital processing such as a DSP with a margin for the variation of the normal amplifier, the performance can be used to the limit.

図1は、本発明の実施形態を示すブロック図であり、QPSK変調の送信電力制御回路構成が一実施例として示されている。   FIG. 1 is a block diagram showing an embodiment of the present invention, in which a transmission power control circuit configuration of QPSK modulation is shown as an example.

図1において、送信するデータはQPSKマッピング部(1)に入力されて、MAP_I/MAP_Q信号が生成され、フィルタ(2)で波形整形された後信号VM_I/VM_Qが生成される。この信号が歪み補正回路(3)に入力される。   In FIG. 1, data to be transmitted is input to a QPSK mapping unit (1) to generate a MAP_I / MAP_Q signal, and a signal VM_I / VM_Q is generated after waveform shaping by a filter (2). This signal is input to the distortion correction circuit (3).

歪み補正回路(3)にはアンプ(14)にて歪まされたフィードバックデータFB_I/FB_Q信号も入力され、基準となるVM_I/VM_Qと歪んだFB_I/FB_Qを比較することでアンプ(14)の歪みを解析し、アンプ(14)の歪みを補償する逆の歪みを掛ける。その出力がVD_I/VD_Qとなる。   Feedback data FB_I / FB_Q signals distorted by the amplifier (14) are also input to the distortion correction circuit (3), and the distortion of the amplifier (14) is compared by comparing the reference VM_I / VM_Q with the distorted FB_I / FB_Q. And an inverse distortion that compensates for the distortion of the amplifier (14) is applied. The output is VD_I / VD_Q.

QPSK変調におけるコンスタレーションは図2に示すような座標配置となっており、QPSK変調ではシンボルにおいては必ずパワーは一定となる。これを利用して、シンボル抽出部(4)ではVM_I/VM_QとVD_I/VD_QシンボルであるVM_I_SYM/VM_Q_SYM、およびVD_I_SYM/VD_Q_SYMを抽出する。   The constellation in the QPSK modulation has a coordinate arrangement as shown in FIG. 2, and the power is always constant in the symbol in the QPSK modulation. Using this, the symbol extraction unit (4) extracts VM_I / VM_Q and VM_I_SYM / VM_Q_SYM and VD_I_SYM / VD_Q_SYM which are VD_I / VD_Q symbols.

パワー検出部(5)では、VD_I_SYM^2+VD_Q_SYM^2、およびVD_I_SYM^2+VD_Q_SYM^2の演算を行って、シンボルにおけるパワーであるVM_P、VD_Pを求める。差分計算部(6)でVM_P−VD_Pを計算してPOW_DETを求める。さらに平均部(7)でPOW_DETの平均を取り、監視部(8)でパワーが規定以内であるかを監視する。ここでパワーが規定以外であると乗率計算部(9)で乗算器(10)に対してどの程度の乗率にするかを決定する。   The power detection unit (5) calculates VD_I_SYM ^ 2 + VD_Q_SYM ^ 2 and VD_I_SYM ^ 2 + VD_Q_SYM ^ 2 to obtain VM_P and VD_P which are powers in the symbol. The difference calculation unit (6) calculates VM_P-VD_P to obtain POW_DET. Further, the average unit (7) takes the average of POW_DET, and the monitoring unit (8) monitors whether the power is within the specified range. Here, if the power is not specified, the multiplication factor calculation unit (9) determines how much multiplication factor the multiplier (10) has.

乗算器(10)ではVD_I/VD_Qに対して乗率計算部(9)で決まった乗率をVD_I/VD_Qそれぞれに乗算し、DAコンバータ(11)にてデジタル/アナログ変換を行ってDA_I/DA_Qを出力する。このDA_I/DA_Qは直交変調器(12)に入力され、直交変調器(12)において発振器(13)から出力されている送信周波数を直交変調する。この直交変調信号をアンプ(14)に入力して目的の送信電力まで増幅し、アンテナ(15)により送信を行う。   The multiplier (10) multiplies VD_I / VD_Q by the multiplier determined by the multiplier calculation unit (9) with respect to VD_I / VD_Q, respectively, performs digital / analog conversion by the DA converter (11), and performs DA_I / DA_Q. Is output. The DA_I / DA_Q is input to the quadrature modulator (12), and the quadrature modulator (12) performs quadrature modulation on the transmission frequency output from the oscillator (13). This quadrature modulation signal is input to the amplifier (14), amplified to the desired transmission power, and transmitted by the antenna (15).

また、アンテナ(15)に入力される直前の信号はアンプ(14)により歪まされているため、この送信信号の一部をカプラ16によりフィードバック信号として抽出する。このフィードバック信号は、直交復調器(17)に入力され、発振器(13)から出力される送信周波数で直交復調され、FB_I_A/FB_Q_Aとして出力される。   Since the signal immediately before being input to the antenna (15) is distorted by the amplifier (14), a part of this transmission signal is extracted by the coupler 16 as a feedback signal. This feedback signal is input to the quadrature demodulator (17), quadrature demodulated at the transmission frequency output from the oscillator (13), and output as FB_I_A / FB_Q_A.

このFB_I_A/FB_Q_A信号をADコンバータ(17)にてアナログ/デジタル変換を行い、デジタルフィードバック信号FB_I/FB_Qとして歪み補正回路(3)に入力し、上記動作によりアンプ(14)の歪解析を行う。   This FB_I_A / FB_Q_A signal is analog / digital converted by an AD converter (17), and is input to the distortion correction circuit (3) as a digital feedback signal FB_I / FB_Q, and distortion analysis of the amplifier (14) is performed by the above operation.

図3は、歪み補正回路(3)の内部処理動作を示すブロック図であり、図4は、歪み補正回路(3)の内部処理動作におけるパワー/テーブルアドレス変換の例を示す動作説明図である。この歪み補正回路自体は従来と同様の構成で実現される。以下、本実施形態の動作について図1〜図4を参照して詳細に説明する。   FIG. 3 is a block diagram showing an internal processing operation of the distortion correction circuit (3), and FIG. 4 is an operation explanatory diagram showing an example of power / table address conversion in the internal processing operation of the distortion correction circuit (3). . This distortion correction circuit itself is realized by a configuration similar to the conventional one. Hereinafter, the operation of the present embodiment will be described in detail with reference to FIGS.

まず、歪み補正の動作について説明する。   First, the distortion correction operation will be described.

フィルタ(2)から出力されるVM_I/VM_Q信号は歪みがない基準の信号となる。これに対し、アンプ(14)で歪んだ信号は、カプラ(16)、直交復調器(17)、ADコンバータ(18)にてFB_I/FB_Q信号として抽出される。これらの信号が図3に示す歪み補正回路(3)に入力される。   The VM_I / VM_Q signal output from the filter (2) is a reference signal without distortion. In contrast, the signal distorted by the amplifier (14) is extracted as an FB_I / FB_Q signal by the coupler (16), the quadrature demodulator (17), and the AD converter (18). These signals are input to the distortion correction circuit (3) shown in FIG.

VM_I/VM_QとFB_I/FB_Qを正確に比較することでアンプ(14)の歪みを解析するがFB_I/FB_Qはアナログ回路とADコンバータなどの変換時間など絶対的な遅延が生じる。そこで遅延回路(31)でVM_I/VM_Qを遅らせることによりFB_I/FB_Qに位相を合わせる。また、テーブルアドレス算出部(32)では、そのときのVM_I/VM_Q信号のデータをパワー計算し、図4に示すように、パワーに対応するテーブルに分割されたテーブルのナンバーをつける。   The distortion of the amplifier (14) is analyzed by accurately comparing VM_I / VM_Q and FB_I / FB_Q, but FB_I / FB_Q causes an absolute delay such as conversion time of an analog circuit and an AD converter. Therefore, the delay circuit (31) delays VM_I / VM_Q to adjust the phase to FB_I / FB_Q. The table address calculation unit (32) calculates the power of the VM_I / VM_Q signal data at that time, and assigns the table numbers divided into the tables corresponding to the power as shown in FIG.

例えば図4のようなテーブルを持っている場合、VM_I/VM_Qから計算したパワーが時間列で計算されたとき、パワー(VM_P)の1番目の結果は“21”であるため、テーブルナンバーは“2”が付けられる。次のパワーは“10”なのでテーブルナンバーは“2”、次は“5”なのでテーブルナンバーは“1”というように、パワーに対してナンバーをつけて分割する。   For example, in the case of having a table as shown in FIG. 4, when the power calculated from VM_I / VM_Q is calculated in the time sequence, the first result of power (VM_P) is “21”, so the table number is “ 2 "is added. Since the next power is “10”, the table number is “2”, and the next is “5”, so the table number is “1”.

一方、誤差算出処理部(33)では、VM_I/VM_QとFB_I/FB_Qを比較して誤差を算出し、この誤差を、テーブルアドレス算出部(32)で算出されたテーブルナンバーの各ナンバーグループに格納する。誤差平均処理部34では、それぞれのテーブルナンバーに格納された誤差の平均をとる。アンプの歪みは通常AM−AM特性とAM−PM特性があるが、この誤差平均がAM−AM特性とAM−PM特性の合成されたものである。   On the other hand, the error calculation processing unit (33) compares VM_I / VM_Q and FB_I / FB_Q to calculate an error, and stores this error in each number group of the table number calculated by the table address calculation unit (32). To do. The error averaging processor 34 averages the errors stored in each table number. The distortion of the amplifier usually has an AM-AM characteristic and an AM-PM characteristic, and this error average is a combination of the AM-AM characteristic and the AM-PM characteristic.

これをAM−AM特性LUT(Look Up Table)算出部(35−1)、AM−PM特性LUT(Look Up Table)算出部(35−2)においてそれぞれの逆歪み特性を算出する。LUTはそれぞれのテーブルナンバーに対する特性であるということはパワーの大きさに対する特性であるということになる。このLUTをVM_I/VM_Qに対して複素演算部(6)で複素演算することでアンプの逆歪みが出力される。   The inverse distortion characteristics are calculated by the AM-AM characteristics LUT (Look Up Table) calculating section (35-1) and the AM-PM characteristics LUT (Look Up Table) calculating section (35-2). The fact that the LUT is a characteristic for each table number means a characteristic for the magnitude of power. The inverse distortion of the amplifier is output by performing a complex operation on the VM_I / VM_Q by the complex operation unit (6).

本実施形態では、歪み補正回路(3)から出力される歪み補正出力VD_I/VD_Qに対して、それぞれ乗率計算部(9)で指定された乗率を乗算して出力する乗算器(10)を設けており、それにより、アンプが温度変化、経年変化により利得が変動しても、歪み補正回路(3)から出力される歪み補正出力VD_I/VD_Qは変動しないように制御しながら、送信機出力を制御することを可能にしている。   In the present embodiment, a multiplier (10) that multiplies the distortion correction output VD_I / VD_Q output from the distortion correction circuit (3) by a multiplier specified by the multiplier calculation unit (9) and outputs the result. Accordingly, even if the gain of the amplifier varies due to temperature change or aging change, the distortion correction output VD_I / VD_Q output from the distortion correction circuit (3) is controlled so as not to fluctuate. It makes it possible to control the output.

その結果、アンプの利得がもし2分の1、3分の1といった変動があった場合、AM−AM特性LUTを2倍、3倍とする必要はなくなり、このため歪み補正回路(3)の出力VD_I/VD_Qも2倍、3倍にする必要がない。即ち、AM−AM特性LUT(Look Up Table)はアンプの変動によらず常に一定となり、アンプの利得によるデジタル回路特有のオーバーフロー、アンダーフローを防止できるようになる。また、DSPなどのデジタル処理のbit数は通常アンプの変動分のマージンを持って設計する必要がなくなるため性能を限界まで使用することが可能となる。   As a result, if the gain of the amplifier fluctuates by one half or one third, the AM-AM characteristic LUT need not be doubled or tripled. For this reason, the distortion correction circuit (3) The outputs VD_I / VD_Q need not be doubled or tripled. That is, the AM-AM characteristic LUT (Look Up Table) is always constant regardless of the fluctuation of the amplifier, and overflow and underflow specific to the digital circuit due to the gain of the amplifier can be prevented. Further, since it is not necessary to design the number of bits for digital processing such as a DSP with a margin for the variation of the normal amplifier, the performance can be used to the limit.

次に、上記作用効果を奏する本実施形態の電力制御動作について図1を用いて説明する。   Next, the power control operation of the present embodiment that exhibits the above-described effects will be described with reference to FIG.

歪み補正回路(3)より出力されるVD_I/VD_Qとフィルタ部(2)より出力されるVM_I/VM_Qをシンボル抽出部(4)に入力する。シンボル抽出部(4)においてシンボルを抽出し、パワー検出部(5)においてシンボルのそれぞれのパワーであるVD_P、VM_Pを計算する。この歪み補正されたパワーであるVD_Pと基準であるパワーVM_Pを差分計算部(6)に入力して両者の差分をとり、差分出力POW_DETを得る。この差分出力POW_DETを平均部(7)に入力して平均を取り、この平均値を監視部(8)で監視する。   VD_I / VD_Q output from the distortion correction circuit (3) and VM_I / VM_Q output from the filter unit (2) are input to the symbol extraction unit (4). A symbol extraction unit (4) extracts a symbol, and a power detection unit (5) calculates VD_P and VM_P, which are respective powers of the symbol. The distortion corrected power VD_P and the reference power VM_P are input to the difference calculation unit (6) to obtain the difference between them to obtain the difference output POW_DET. The difference output POW_DET is input to the averaging unit (7) to take an average, and the average value is monitored by the monitoring unit (8).

もし歪み補正されたパワーVD_Pのほうが大きい場合には送信アンプ(14)の利得は下がっていると判断できる。監視部(8)においてその差分がある程度まで開いた場合、乗率計算部(9)は歪み補正回路(3)より出力されるVD_I/VD_Qのパワーを乗算器(10)により少しだけあげるように乗算器(10)の乗率を1倍から例えば1.1倍に変化させる。   If the distortion-corrected power VD_P is larger, it can be determined that the gain of the transmission amplifier (14) is lowered. When the difference is opened to some extent in the monitoring unit (8), the multiplication factor calculation unit (9) slightly increases the power of VD_I / VD_Q output from the distortion correction circuit (3) by the multiplier (10). The multiplier of the multiplier (10) is changed from 1 time to 1.1 times, for example.

そうすると歪み補正回路(3)より出力されるVD_I/VD_Qは、乗算器(10)により1.1倍だけ大きくされてDAコンバータ(11)に入力される。その結果、フィードバック信号FB_I/FB_Qは1.1倍だけ大きくなってくるため歪み補正回路(3)は1倍になるようにAM−AM特性LUTを変化させ、VD_I/VD_Qのレベルを下げる。   Then, VD_I / VD_Q output from the distortion correction circuit (3) is increased by 1.1 times by the multiplier (10) and input to the DA converter (11). As a result, the feedback signal FB_I / FB_Q increases by 1.1 times, so that the distortion correction circuit (3) changes the AM-AM characteristic LUT so that it becomes 1 time, thereby lowering the level of VD_I / VD_Q.

この値を同様にしてシンボル抽出し、パワーを計算しVD_PとVM_Pを比較する。まだVD_Pのほうが大きい(送信アンプ(14)の利得が下がっている)場合は乗算器(10)の乗率を1.1倍から1.2倍に変化させる。そうするとフィードバック信号が1.2倍となるため歪み補正回路(3)はVD_I/VD_Qをさらに下げる。このようにしてVD_PとVM_Pの差がある範囲以内になるまで繰り返すことで送信電力制御が行われる。このとき、VD_I/VD_QのレベルはVM_I/VM_Qと同程度になるよう収束する。   The symbol is extracted in the same manner, the power is calculated, and VD_P and VM_P are compared. If VD_P is still larger (the gain of the transmission amplifier (14) is lower), the multiplier of the multiplier (10) is changed from 1.1 times to 1.2 times. Then, since the feedback signal becomes 1.2 times, the distortion correction circuit (3) further lowers VD_I / VD_Q. In this way, transmission power control is performed by repeating until the difference between VD_P and VM_P falls within a certain range. At this time, the level of VD_I / VD_Q converges to be approximately the same as VM_I / VM_Q.

一方、歪み補正されたパワーVD_Pのほうが小さい場合は、送信アンプ(14)の利得は上がっていると判断できる。監視部(8)においてその差分がある程度まで開いた場合、乗率計算部(9)は歪み補正回路(3)より出力されるVD_I/VD_Qのパワーを乗算器(10)により少しだけさげるように乗率を1倍から例えば0.9倍に変化させる。   On the other hand, if the distortion-corrected power VD_P is smaller, it can be determined that the gain of the transmission amplifier (14) is increased. When the difference is opened to some extent in the monitoring unit (8), the multiplication factor calculation unit (9) slightly reduces the power of VD_I / VD_Q output from the distortion correction circuit (3) by the multiplier (10). The multiplier is changed from 1 time to 0.9 times, for example.

そうすると歪み補正回路(3)より出力されるVD_I/VD_Qは、乗算器(10)により0.9倍に小さくされてDAコンバータ(11)に入力される。その結果、フィードバック信号FB_I/FB_Qは0.9倍に下がってくるため歪み補正回路(3)は1倍になるようにAM−AM特性LUTを変化させ、VD_I/VD_Qのレベルを上げる。   Then, VD_I / VD_Q output from the distortion correction circuit (3) is reduced 0.9 times by the multiplier (10) and input to the DA converter (11). As a result, the feedback signal FB_I / FB_Q decreases to 0.9 times, so that the distortion correction circuit (3) changes the AM-AM characteristic LUT so as to increase it to 1 and raises the level of VD_I / VD_Q.

この値を同様にシンボル抽出し、パワーを計算しVD_PとVM_Pを比較する。まだVD_Pのほうが小さい場合は乗率を0.9倍から0.8倍に変化させる。そうするとフィードバック信号が0.8倍となるため歪み補正回路(3)はVD_I/VD_Qを上げる。このようにしてVD_PとVM_Pの差がある範囲以内になるまで繰り返すことで送信電力制御が行われる。このとき、VD_I/VD_QのレベルはVM_I/VM_Qと同程度になるよう収束する。   This value is similarly extracted, the power is calculated, and VD_P and VM_P are compared. If VD_P is still smaller, the multiplication factor is changed from 0.9 times to 0.8 times. Then, since the feedback signal becomes 0.8 times, the distortion correction circuit (3) increases VD_I / VD_Q. In this way, transmission power control is performed by repeating until the difference between VD_P and VM_P falls within a certain range. At this time, the level of VD_I / VD_Q converges to be approximately the same as VM_I / VM_Q.

従って、歪み補正回路(3)は、アンプの利得が変動して図6−1のアンプのAM−AM特性が平行移動してもAM−AM特性LUTは図6−2のように平行移動せず、アンプの正常な時のAM−AM特性LUT位置(例えば図6−2の中間の位置)にほぼ固定された状態で歪み補正動作のみを行うこととなる。   Therefore, the distortion correction circuit (3) does not move the AM-AM characteristic LUT as shown in FIG. 6-2 even if the gain of the amplifier fluctuates and the AM-AM characteristic of the amplifier shown in FIG. In other words, only the distortion correction operation is performed in a state where the AM-AM characteristic LUT position when the amplifier is normal (for example, an intermediate position in FIG. 6B) is substantially fixed.

本発明の実施形態を示すブロック図である。It is a block diagram which shows embodiment of this invention. QPSK変調におけるコンスタレーションを示す図である。It is a figure which shows the constellation in QPSK modulation. プリディストータにより構成された歪み補正回路の一例を示すブロック図である。It is a block diagram which shows an example of the distortion correction circuit comprised by the predistorter. 歪み補正回路の動作を説明するための図である。It is a figure for demonstrating operation | movement of a distortion correction circuit. 従来例を示すブロック図である。It is a block diagram which shows a prior art example. 歪み補正動作を説明するための図である。It is a figure for demonstrating distortion correction operation | movement.

符号の説明Explanation of symbols

1 マッピング回路
2 フィルタ
3 歪み補正回路
4 シンボル抽出部
5 パワー検出部
6 差分計算部
7 平均化部
8 監視部
9 乗率計算部
10 乗算器
11 DAコンバータ
12 直交変調部
13 発振器
14 アンプ
15 アンテナ
16 カプラ
17 直交復調器
18 ADコンバータ
31 遅延回路
32 テーブルアドレス算出部
33 誤差算出処理部
34 誤差平均処理部
35−1 AM−AM LUT算出部
35−2 AM−PM LUT算出部
36 複素演算部
DESCRIPTION OF SYMBOLS 1 Mapping circuit 2 Filter 3 Distortion correction circuit 4 Symbol extraction part 5 Power detection part 6 Difference calculation part 7 Averaging part 8 Monitoring part 9 Multiplication factor calculation part 10 Multiplier 11 DA converter 12 Orthogonal modulation part 13 Oscillator 14 Amplifier 15 Antenna 16 Coupler 17 Quadrature demodulator 18 AD converter 31 Delay circuit 32 Table address calculation unit 33 Error calculation processing unit 34 Error average processing unit 35-1 AM-AM LUT calculation unit 35-2 AM-PM LUT calculation unit 36 Complex calculation unit

Claims (4)

変調用のデジタル信号をアナログ信号に変換し、該変換されたアナログ信号を用いて変調波を生成し、該生成された変調波を電力増幅してアンテナより送信するとともに、前記電力増幅された変調波を復調し、該復調された前記アナログ信号をデジタル信号に変換したフィードバックデータを入力デジタル信号と比較することにより前記電力増幅された信号の歪みを解析し、該解析結果に基づいて前記入力デジタル信号に対して前記電力増幅された信号の歪みを補正する逆の歪みを掛けることによって、前記変調用のデジタル信号を生成する送信電力制御方法において、
前記歪み補正前の入力デジタル信号と前記歪み補正後の入力デジタル信号の電力差分を計算して該電力差分に応じた乗率を設定し、前記歪み補正後の入力デジタル信号に前記設定した乗率を掛けた信号を前記変調用のデジタル信号として出力することを特徴とする送信電力制御方法。
A digital signal for modulation is converted into an analog signal, a modulated wave is generated using the converted analog signal, the generated modulated wave is power amplified and transmitted from an antenna, and the power amplified modulation is performed. And analyzing the distortion of the power-amplified signal by comparing feedback data obtained by demodulating the wave and converting the demodulated analog signal into a digital signal with an input digital signal, and based on the analysis result, the input digital In a transmission power control method for generating the modulation digital signal by multiplying a signal with a reverse distortion for correcting the distortion of the power amplified signal,
The power difference between the input digital signal before distortion correction and the input digital signal after distortion correction is calculated, and a multiplier is set according to the power difference, and the set multiplier is set in the input digital signal after distortion correction. A transmission power control method characterized by outputting a signal multiplied by a digital signal for modulation.
送信するデータはQPSKマッピングされており、前記歪み補正前の入力デジタル信号(VM_I/VM_Q)のシンボル(VM_I_SYM/VM_Q_SYM)、および前記歪み補正後の入力デジタル信号(VD_I/VD_Q)のシンボル(VD_I_SYM/VD_Q_SYM)を抽出し、該抽出したシンボルにより、VD_I_SYM^2+VD_Q_SYM^2、およびVD_I_SYM^2+VD_Q_SYM^2の演算を行って、シンボルにおけるパワーであるVM_P、VD_Pを求め、両者の差VM_P−VD_Pを計算して前記電力差分を求めることを特徴とする請求項1に記載の送信電力制御方法。   Data to be transmitted is QPSK mapped, and the symbol (VM_I_SYM / VM_Q_SYM) of the input digital signal (VM_I / VM_Q) before distortion correction and the symbol (VD_I_SYM /) of the input digital signal (VD_I / VD_Q) after distortion correction. VD_Q_SYM) is extracted, and VD_I_SYM ^ 2 + VD_Q_SYM ^ 2 and VD_I_SYM ^ 2 + VD_Q_SYM ^ 2 are calculated based on the extracted symbols to obtain VM_P and VD_P which are powers of the symbols, and a difference VM_P−VD is calculated. The transmission power control method according to claim 1, wherein the power difference is obtained. 変調用のデジタル信号をアナログ信号に変換するDAコンバータと、該変換されたアナログ信号を用いて変調波を生成する変調器と、該変調波を電力増幅する送信電力増幅器と、該送信電力増幅器から送出される変調波を復調する復調器と、該復調器で復調された前記アナログ信号をデジタルデータに変換してフィードバックデータとして出力するADコンバータと、入力デジタル信号と前記フィードバックデータとを比較することにより前記送信電力増幅器の歪みを解析し、前記入力デジタル信号に対して前記送信電力増幅器の歪みを補償する逆の歪みを掛けることにより前記変調用のデジタル信号を生成する歪み補正回路とを有する送信電力制御装置において、
前記歪み補正回路に入力される入力デジタル信号と前記歪み補正回路から出力される変調用のデジタル信号の電力をそれぞれ計算し、その電力差分を検出する電力差検出手段と、
前記電力差検出手段によって検出された電力差分を監視し、該電力差分に応じた乗率を設定する乗率設定手段と
前記歪み補正回路と前記DAコンバータの間に挿入され、前記乗率設定手段で設定された乗率を前記歪み補正回路から出力される変調用のデジタル信号に掛けて前記DAコンバータへ出力する乗算器と、
を備えたことを特徴とする送信電力制御装置。
A DA converter that converts a digital signal for modulation into an analog signal, a modulator that generates a modulated wave using the converted analog signal, a transmission power amplifier that amplifies the power of the modulated wave, and the transmission power amplifier Comparing a demodulator that demodulates a modulated wave to be transmitted, an AD converter that converts the analog signal demodulated by the demodulator into digital data and outputs it as feedback data, and an input digital signal and the feedback data A distortion correction circuit that analyzes the distortion of the transmission power amplifier and generates a digital signal for modulation by multiplying the input digital signal by a reverse distortion that compensates for the distortion of the transmission power amplifier. In the power control device,
Power difference detection means for calculating the power of each of the input digital signal input to the distortion correction circuit and the modulation digital signal output from the distortion correction circuit, and detecting the power difference;
The power difference detected by the power difference detection means is monitored, and a multiplier setting means for setting a multiplier according to the power difference is inserted between the distortion correction circuit and the DA converter, and the multiplier setting means A multiplier that multiplies the multiplication factor set in step 1 by the modulation digital signal output from the distortion correction circuit and outputs the signal to the DA converter;
A transmission power control apparatus comprising:
送信するデータはQPSKマッピングされており、前記電力差検出手段は、前記歪み補正前の入力デジタル信号(VM_I/VM_Q)および前記歪み補正後の入力デジタル信号(VD_I/VD_Q)から、各シンボル(VM_I_SYM/VM_Q_SYM)および(VD_I_SYM/VD_Q_SYM)を抽出するシンボル抽出部と、該抽出したシンボルにより、VD_I_SYM^2+VD_Q_SYM^2、およびVD_I_SYM^2+VD_Q_SYM^2の演算を行って、シンボルにおけるパワーであるVM_P、VD_Pを求めるパワー検出部と、該求めたシンボルにおけるパワーから、VM_P−VD_Pを計算して電力差分を求める差分計算部と、該求めた電力差分の平均を取る平均化部とから構成されていることを特徴とする請求項3に記載の送信電力制御装置。
Data to be transmitted is QPSK-mapped, and the power difference detection means receives each symbol (VM_I_SYM) from the input digital signal (VM_I / VM_Q) before distortion correction and the input digital signal (VD_I / VD_Q) after distortion correction. / VM_Q_SYM) and (VD_I_SYM / VD_Q_SYM), and VD_I_SYM ^ 2 + VD_Q_SYM ^ 2 and VD_I_SYM ^ 2 + VD_Q_SYM ^ 2 by calculating the power of V by V A power detection unit to be obtained, a difference calculation unit for calculating VM_P-VD_P from the power in the obtained symbol to obtain a power difference, and an averaging unit for averaging the obtained power differences. Transmission according to claim 3, characterized in that Force control apparatus.
JP2003361190A 2003-10-21 2003-10-21 Transmission power control method and apparatus Expired - Fee Related JP4243526B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003361190A JP4243526B2 (en) 2003-10-21 2003-10-21 Transmission power control method and apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003361190A JP4243526B2 (en) 2003-10-21 2003-10-21 Transmission power control method and apparatus

Publications (2)

Publication Number Publication Date
JP2005130051A true JP2005130051A (en) 2005-05-19
JP4243526B2 JP4243526B2 (en) 2009-03-25

Family

ID=34641255

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003361190A Expired - Fee Related JP4243526B2 (en) 2003-10-21 2003-10-21 Transmission power control method and apparatus

Country Status (1)

Country Link
JP (1) JP4243526B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010016821A (en) * 2008-06-30 2010-01-21 Fujitsu Ltd Baseband predistortion device and method
JP2011254124A (en) * 2010-05-31 2011-12-15 Hitachi Kokusai Electric Inc Distortion compensation device
WO2013186826A1 (en) * 2012-06-15 2013-12-19 株式会社 東芝 Digital broadcast transmission device and exciter

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010016821A (en) * 2008-06-30 2010-01-21 Fujitsu Ltd Baseband predistortion device and method
JP2011254124A (en) * 2010-05-31 2011-12-15 Hitachi Kokusai Electric Inc Distortion compensation device
WO2013186826A1 (en) * 2012-06-15 2013-12-19 株式会社 東芝 Digital broadcast transmission device and exciter
JP2014003406A (en) * 2012-06-15 2014-01-09 Toshiba Corp Digital broadcast transmitting device and exciter
CN104365022A (en) * 2012-06-15 2015-02-18 株式会社东芝 Digital broadcast transmission device and exciter

Also Published As

Publication number Publication date
JP4243526B2 (en) 2009-03-25

Similar Documents

Publication Publication Date Title
US11418155B2 (en) Digital hybrid mode power amplifier system
US20200358640A1 (en) Modulation agnostic digital hybrid mode power amplifier system and method
US6072364A (en) Adaptive digital predistortion for power amplifiers with real time modeling of memoryless complex gains
US20080225984A1 (en) Digital Polar Transmitter
US8326238B2 (en) System and method for digital memorized predistortion for wireless communication
US7869543B2 (en) System and method for synchronization, power control, calibration, and modulation in communication transmitters
US7349490B2 (en) Additive digital predistortion system employing parallel path coordinate conversion
JP4845574B2 (en) Polar modulation circuit, integrated circuit, and wireless device
US8081710B2 (en) System and method for corrected modulation with nonlinear power amplification
CA2457404A1 (en) Type-based baseband predistorter function estimation technique for non-linear circuits
KR20000013266A (en) Mobile communication system power linear amplification device and method
US7130357B2 (en) Apparatus and method for compensating error for analog quadrature modulator (AQM)
US20070297530A1 (en) Transmission circuit and communication device
JPWO2008111471A1 (en) OFDM modulated wave output device and distortion compensation method
JP2010278992A (en) Rf amplification apparatus
JP4243526B2 (en) Transmission power control method and apparatus
JP2015099972A (en) Transmitter module
KR100414075B1 (en) Error compensation apparatus and method for aqm
US7319362B2 (en) Power amplifying apparatus
KR100417413B1 (en) Digital linear apparatus
JP2005039725A (en) Data converter and transmitter
KR100429980B1 (en) Error compensation apparatus and method aqm
KR20040042651A (en) Apparatus for Compensating for nonlinear of Power Amplifier
KR20020087503A (en) Predistortion type digital linearizer and gain control method thereof
KR20100045630A (en) Apparatus and method for amplifying electric power of broadband

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060906

A711 Notification of change in applicant

Effective date: 20070427

Free format text: JAPANESE INTERMEDIATE CODE: A711

A977 Report on retrieval

Effective date: 20081003

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20081010

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20081126

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20081218

Free format text: JAPANESE INTERMEDIATE CODE: A01

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Effective date: 20090105

Free format text: JAPANESE INTERMEDIATE CODE: A61

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees