JP2005124175A - Amplifier and frequency converter - Google Patents

Amplifier and frequency converter Download PDF

Info

Publication number
JP2005124175A
JP2005124175A JP2004273879A JP2004273879A JP2005124175A JP 2005124175 A JP2005124175 A JP 2005124175A JP 2004273879 A JP2004273879 A JP 2004273879A JP 2004273879 A JP2004273879 A JP 2004273879A JP 2005124175 A JP2005124175 A JP 2005124175A
Authority
JP
Japan
Prior art keywords
feedback
phase
signal
circuit
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004273879A
Other languages
Japanese (ja)
Inventor
Toshibumi Nakatani
俊文 中谷
Junji Ito
順治 伊藤
Hideo Nakano
秀夫 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004273879A priority Critical patent/JP2005124175A/en
Publication of JP2005124175A publication Critical patent/JP2005124175A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a negative feedback amplifier with a wide dynamic range suitable for integration into a semiconductor integrated circuit. <P>SOLUTION: An amplifier circuit 10 amplifies a signal inputted from an input terminal P1. A first feedback circuit 20 is placed across an emitter of a bipolar transistor 101 and an input of the amplifier circuit 10. A second feedback circuit 30 is placed across the input and an output of the amplifier circuit 10 for feeding the output of the amplifier circuit 10 back to the input. A phase change amount in the first feedback circuit 20 is determined by the values of an inductor 201 and a capacitor 202. A phase change amount in the second feedback circuit 30 is determined by the values of a resistor 301 and a capacitor 302. The values of these elements are selected so that the phase of a signal in which fundamental waves included in two feedback signals are combined and the phase of a signal in which second harmonics included in the two feedback signals are combined are shifted by approximately 180 degrees from the phase of a fundamental wave of an input signal. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、入力信号を増幅する増幅装置、および、入力信号を増幅しその周波数を変換する周波数変換装置に関し、より特定的には、広いダイナミックレンジを有し、半導体集積回路への集積化に適した増幅装置および周波数変換装置に関する。   The present invention relates to an amplifying device for amplifying an input signal and a frequency converting device for amplifying an input signal and converting the frequency thereof, and more specifically, has a wide dynamic range and is integrated in a semiconductor integrated circuit. The present invention relates to a suitable amplification device and frequency conversion device.

携帯電話に代表される無線システムの受信機では、アンテナで受信した信号は、初段増幅回路によって増幅される。この初段増幅回路は、微弱信号を受信するときには低雑音かつ高利得の特性を有し、大信号を受信するときには低歪みかつ低利得の特性を有することが必要とされる。特に、近年の移動体通信では、基地局と移動局との間の距離に応じて、受信電界の特性が大きく変化する。このため、受信系には、従来よりも広いダイナミックレンジが必要とされている。   In a receiver of a wireless system typified by a cellular phone, a signal received by an antenna is amplified by a first stage amplifier circuit. The first-stage amplifier circuit is required to have low noise and high gain characteristics when receiving weak signals, and to have low distortion and low gain characteristics when receiving large signals. In particular, in recent mobile communication, the characteristics of the received electric field greatly change according to the distance between the base station and the mobile station. For this reason, the receiving system is required to have a wider dynamic range than before.

増幅回路を安定的に動作させる方法として、増幅回路の入力または出力において、信号線と接地(グランド)との間に抵抗を挿入する方法が、広く用いられている。しかし、抵抗を入力側に挿入した場合には雑音特性が大きく劣化し、抵抗を出力側に挿入した場合には歪み特性が大きく劣化する。また、上記以外の方法として、入力に負帰還をかける方法、すなわち、位相を180度変換した信号を入力に帰還する方法が知られている。この方法によれば、雑音特性と歪み特性とがいずれも若干劣化するものの、回路全体として広いダイナミックレンジを有する増幅回路を実現することができる。また、負帰還回路は歪み補償回路としても動作するので、回路の工夫により、ダイナミックレンジをさらに広げることもできる。   As a method for stably operating an amplifier circuit, a method of inserting a resistor between a signal line and ground (ground) at the input or output of the amplifier circuit is widely used. However, when the resistor is inserted on the input side, the noise characteristic is greatly deteriorated, and when the resistor is inserted on the output side, the distortion characteristic is greatly deteriorated. As a method other than the above, a method of applying negative feedback to the input, that is, a method of feeding back a signal whose phase has been converted by 180 degrees to the input is known. According to this method, although both noise characteristics and distortion characteristics are slightly deteriorated, an amplifier circuit having a wide dynamic range as a whole circuit can be realized. Further, since the negative feedback circuit also operates as a distortion compensation circuit, the dynamic range can be further expanded by devising the circuit.

以下、図15から図20を参照して、従来の負帰還増幅装置について説明する。第1の従来例として、特許文献1に記載された「負帰還電力増幅装置」が知られている(図15を参照)。図15に示す増幅装置は、歪み補償回路として動作する負帰還回路を備え、マイクロ波帯で使用される。図15において、トランジスタ601、602は、いずれも電界効果トランジスタであり、インダクタ603、604、605、および、キャパシタ606、607は、トランジスタ601、602の整合回路を構成している。マイクロストリップ線路608は、移相器の役割を果たしている。電源電圧Vccは、マイクロストリップ線路608を介して増幅装置に印加される。   Hereinafter, a conventional negative feedback amplifier will be described with reference to FIGS. 15 to 20. As a first conventional example, a “negative feedback power amplification device” described in Patent Document 1 is known (see FIG. 15). 15 includes a negative feedback circuit that operates as a distortion compensation circuit, and is used in the microwave band. In FIG. 15, transistors 601 and 602 are all field effect transistors, and inductors 603, 604, and 605 and capacitors 606 and 607 constitute a matching circuit of the transistors 601 and 602. The microstrip line 608 serves as a phase shifter. The power supply voltage Vcc is applied to the amplification device via the microstrip line 608.

トランジスタ602の出力信号の一部は、インダクタ605、マイクロストリップ線路608、および、インダクタ604を経由して、トランジスタ601の入力に帰還される。この際、マイクロストリップ線路608の長さLは、帰還信号とトランジスタ602の出力信号との位相差が180度となるように調整される。このように歪み成分を含んだ出力信号の一部を反転して入力に帰還することにより、高周波帯域における歪み特性を改善することができる。   Part of the output signal of the transistor 602 is fed back to the input of the transistor 601 via the inductor 605, the microstrip line 608, and the inductor 604. At this time, the length L of the microstrip line 608 is adjusted so that the phase difference between the feedback signal and the output signal of the transistor 602 is 180 degrees. Thus, by inverting a part of the output signal including the distortion component and feeding it back to the input, the distortion characteristic in the high frequency band can be improved.

第2の従来例として、特許文献2に記載された「高出力増幅器」が知られている(図16を参照)。図16に示す増幅器は、信号線路用ストリップ線路701a、701b、信号増幅用トランジスタ702、方向性結合器703、帰還用ストリップ線路704、スタブ705、帰還量変更用抵抗706a、706b、レベル検出回路707、高調波抑圧制御回路708、および、終端抵抗709を備えている。   As a second conventional example, a “high output amplifier” described in Patent Document 2 is known (see FIG. 16). The amplifier shown in FIG. 16 includes signal line strip lines 701a and 701b, a signal amplification transistor 702, a directional coupler 703, a feedback strip line 704, a stub 705, feedback amount changing resistors 706a and 706b, and a level detection circuit 707. A harmonic suppression control circuit 708 and a termination resistor 709.

図16において、入力は、信号線路用ストリップ線路701aから供給され、信号増幅用トランジスタ702によって増幅される。信号増幅用トランジスタ702の出力は、所定の線路長を有する帰還用ストリップ線路704と方向性結合器703を経由して、信号増幅用トランジスタ702の入力に帰還される。これにより、信号増幅用トランジスタ702の入力には、2次高調波の逆位相の信号が帰還される。このようにして2次高調波の歪みをキャンセルすることにより、信号増幅用トランジスタ702の線形性を改善することができる。   In FIG. 16, an input is supplied from a signal line strip line 701a and amplified by a signal amplification transistor 702. The output of the signal amplifying transistor 702 is fed back to the input of the signal amplifying transistor 702 via a feedback strip line 704 having a predetermined line length and a directional coupler 703. As a result, a signal having a phase opposite to that of the second harmonic is fed back to the input of the signal amplification transistor 702. In this manner, the linearity of the signal amplification transistor 702 can be improved by canceling the distortion of the second harmonic.

第3の従来例として、特許文献3に記載された「増幅器」が知られている(図17を参照)。図17に示す増幅器は、トランジスタ801、信号源802、803、信号源抵抗804、入力整合回路805、806、807、808、809、出力整合回路810、811、815、帯域通過フィルタ812、移相器813、可変減衰器814、および、負荷抵抗816を備えている。   As a third conventional example, an “amplifier” described in Patent Document 3 is known (see FIG. 17). 17 includes a transistor 801, signal sources 802 and 803, a signal source resistor 804, input matching circuits 805, 806, 807, 808, and 809, output matching circuits 810, 811 and 815, a band-pass filter 812, and a phase shifter. 813, a variable attenuator 814, and a load resistor 816.

図17において、帯域通過フィルタ812は、トランジスタ801の出力の2次高調波を通過させる。移相器813と可変減衰器814とは、それぞれ、2次高調波の位相と振幅とを調節する。この増幅器では、第2の従来例と同様に、出力信号の2次高調波を入力に帰還することにより、増幅器の3次相互変調積を低減させることができる。   In FIG. 17, a band pass filter 812 passes the second harmonic of the output of the transistor 801. The phase shifter 813 and the variable attenuator 814 adjust the phase and amplitude of the second harmonic, respectively. In this amplifier, the third-order intermodulation product of the amplifier can be reduced by feeding back the second harmonic of the output signal to the input as in the second conventional example.

第4の従来例として、特許文献4に記載された「電力増幅装置」が知られている(図18を参照)。図18に示す増幅装置は、合成器901、電力増幅器902、分配器903、フィルタ904、可変位相器905、および、可変減衰器906を備えている。この増幅装置は、電力増幅器902の出力の基本波と2次、3次、4次などの高調波とを広帯域で180度位相変換し、電力増幅器902の入力に帰還する。このように電力増幅器902の出力の基本波と2次高調波とをともに入力に負帰還することにより、出力信号の歪みを補償することができる。   As a fourth conventional example, a “power amplifying device” described in Patent Document 4 is known (see FIG. 18). 18 includes a synthesizer 901, a power amplifier 902, a distributor 903, a filter 904, a variable phase shifter 905, and a variable attenuator 906. This amplifying device phase-converts the fundamental wave of the output of the power amplifier 902 and the second harmonic, the third harmonic, the fourth harmonic, and the like in a wide band by 180 degrees and feeds back to the input of the power amplifier 902. Thus, by negatively feeding back both the fundamental wave and the second harmonic of the output of the power amplifier 902 to the input, distortion of the output signal can be compensated.

第5の従来例として、特許文献5に記載された「広帯域フィードバック増幅器」が知られている(図19を参照)。図19に示す増幅器は、増幅素子1001、信号入力1002、信号出力1003、スロットライン接地面1004、スロットライン解放面1005、ストリップライン1006、スロットライン変換部のマイクロストリップライン1007、スロットライン1008、バイアホール1009、スルーホール1010、および、帰還量決定用抵抗1011を備えている。この増幅器は、第4の従来例と同じく、増幅素子1001の出力を広帯域で180度位相変換し、増幅素子1001の入力に帰還する。このように増幅素子1001の出力の基本波と2次高調波とをともに入力に負帰還することにより、出力信号の歪みを補償することができる。なお、特許文献5には、広帯域で180度位相変換する帰還回路の具体例が開示されている。   As a fifth conventional example, a “broadband feedback amplifier” described in Patent Document 5 is known (see FIG. 19). The amplifier shown in FIG. 19 includes an amplifying element 1001, a signal input 1002, a signal output 1003, a slot line ground plane 1004, a slot line release surface 1005, a strip line 1006, a micro strip line 1007 of a slot line conversion unit, a slot line 1008, a via. A hole 1009, a through hole 1010, and a feedback amount determining resistor 1011 are provided. As in the fourth conventional example, this amplifier performs 180-degree phase conversion of the output of the amplifying element 1001 over a wide band and feeds it back to the input of the amplifying element 1001. Thus, by negatively feeding back both the fundamental wave and the second harmonic of the output of the amplifying element 1001 to the input, distortion of the output signal can be compensated. Patent Document 5 discloses a specific example of a feedback circuit that performs 180-degree phase conversion over a wide band.

第6の従来例として、特許文献6に記載された「高線形性及び低電力消費の広帯域増幅」が知られている(図20を参照)。図20に示す増幅器は、入力トランジスタ1101、出力トランジスタ1102、直列リアクティブフィードバックネットワーク1103、および、分路リアクティブフィードバックネットワーク1104を備えている。入力トランジスタ1101と出力トランジスタ1102とはカスコード構成に結合され、入力トランジスタ1101は増幅器の入力を確定し、出力トランジスタ1102は増幅器の出力を確定する。入力と出力の間には、実質的に零抵抗かつ非零リアクタンスのインピーダンスを有する分路リアクティブフィードバックネットワーク1104が設けられる。この回路構成により、雑音特性を劣化させることなく歪み特性を改善することができる。
特開平10−22751号公報 特開平6−216670号公報 特表平11−500276号公報 特開平7−94954号公報 特開平10−335954号公報 特表2002−536859号公報
As a sixth conventional example, “broadband amplification with high linearity and low power consumption” described in Patent Document 6 is known (see FIG. 20). The amplifier shown in FIG. 20 includes an input transistor 1101, an output transistor 1102, a series reactive feedback network 1103, and a shunt reactive feedback network 1104. Input transistor 1101 and output transistor 1102 are coupled in a cascode configuration, with input transistor 1101 determining the input of the amplifier and output transistor 1102 determining the output of the amplifier. Between the input and output, a shunt reactive feedback network 1104 is provided having a substantially zero resistance and non-zero reactance impedance. With this circuit configuration, distortion characteristics can be improved without deteriorating noise characteristics.
Japanese Patent Laid-Open No. 10-22751 JP-A-6-216670 Japanese National Patent Publication No. 11-500027 JP-A-7-94954 JP-A-10-335554 JP 2002-536859 A

しかしながら、上記第1ないし第6の従来例には、それぞれ、分路フィードバックの経路が1種類しかなく、入力信号に対する帰還信号の位相が略180度となるためには帰還回路が複雑で大規模になるという問題がある。さらに、上記第1の従来例の増幅装置には、2次高調波を360度近く位相変換して入力に帰還するため、2次高調波の負帰還による歪み補償を行わないという問題がある。また、上記第2および第3の従来例の増幅器には、基本波をほとんど帰還しないため、基本波付近の周波数に発生する3次相互変調波の負帰還による歪み補償を行わないという問題がある。また、上記第4および第5の従来例の増幅装置には、基本波と高調波の両方の位相調整を帰還回路のみで行うため、帰還回路が複雑で大規模になるという問題がある。   However, each of the first to sixth conventional examples has only one type of shunt feedback path, and the feedback circuit is complicated and large-scaled because the phase of the feedback signal with respect to the input signal is approximately 180 degrees. There is a problem of becoming. Further, the amplification device of the first conventional example has a problem that the second harmonic is phase-converted by nearly 360 degrees and fed back to the input, so that distortion compensation by negative feedback of the second harmonic is not performed. Further, the amplifiers of the second and third conventional examples have a problem that distortion compensation is not performed by negative feedback of a third-order intermodulation wave generated at a frequency near the fundamental wave because the fundamental wave is hardly fed back. . Further, the amplification devices of the fourth and fifth conventional examples have a problem that the feedback circuit is complicated and large-scale because the phase adjustment of both the fundamental wave and the harmonic is performed only by the feedback circuit.

それ故に、本発明は、構成が簡単で、入力信号の基本波、3次相互変調波の位相を入力に負帰還でき、半導体集積回路への集積化に適した負帰還増幅装置および負帰還周波数変換装置を提供することを目的とする。さらに、本発明は、入力信号の基本波および3次相互変調波に加えて、2次高調波の位相を入力に負帰還できる負帰還増幅装置および負帰還周波数変換装置を提供することを目的とする。   Therefore, the present invention has a simple configuration, can negatively feedback the phase of the fundamental wave of the input signal and the phase of the third-order intermodulation wave to the input, and is suitable for integration in a semiconductor integrated circuit and a negative feedback frequency. An object is to provide a conversion device. Another object of the present invention is to provide a negative feedback amplification device and a negative feedback frequency conversion device that can negatively feed back the phase of the second harmonic to the input in addition to the fundamental wave and the third order intermodulation wave of the input signal. To do.

本発明の増幅装置は、入力された信号を増幅する増幅回路と、位相を変化させながら増幅回路の帰還出力を増幅回路の入力に帰還する第1の帰還回路と、位相を変化させながら増幅回路の出力を増幅回路の入力に帰還する第2の帰還回路とを備える。これにより回路の自由度が増すため、簡易な回路構成で2本の帰還信号に含まれる基本波を合成した信号の位相が、入力信号の基本波の位相から略180度離れるように構成することができる。さらに、2本の帰還信号に含まれる2次高調波を合成した信号の位相が、入力信号の基本波の位相から略180度離れるように構成することができる。   An amplifying device of the present invention includes an amplifying circuit that amplifies an input signal, a first feedback circuit that feeds back a feedback output of the amplifying circuit to an input of the amplifying circuit while changing the phase, and an amplifying circuit that changes the phase. And a second feedback circuit that feeds back the output of the output to the input of the amplifier circuit. Since this increases the degree of freedom of the circuit, the phase of the signal obtained by synthesizing the fundamental wave included in the two feedback signals with a simple circuit configuration is configured to be approximately 180 degrees away from the phase of the fundamental wave of the input signal. Can do. Furthermore, the phase of the signal obtained by synthesizing the second harmonic included in the two feedback signals can be configured to be approximately 180 degrees away from the phase of the fundamental wave of the input signal.

本発明の増幅装置には、1系統の信号が入力される増幅装置と、同相信号と逆相信号とからなる差動信号が入力される増幅装置とが含まれる。   The amplifying device of the present invention includes an amplifying device to which a signal of one system is input and an amplifying device to which a differential signal composed of an in-phase signal and a reverse-phase signal is input.

1系統の信号が入力される増幅装置では、増幅回路、第1の帰還回路および第2の帰還回路は、いずれも、1系統の信号を入出力する。この場合、第1の帰還回路には、増幅回路の帰還端子と接地とに接続されているインダクタ(あるいは、インダクタとキャパシタとの並列接続回路)と、当該帰還端子と入力端子とに接続されているキャパシタとを含む回路などが使用される。増幅回路には、ベースが入力に、エミッタが増幅回路の帰還端子に接続されている第1のバイポーラトランジスタと、エミッタが第1のバイポーラトランジスタのコレクタに、コレクタが出力に接続されている第2のバイポーラトランジスタとを含む回路や、ベースが入力に、エミッタが増幅回路の帰還端子に、コレクタが出力に接続されているバイポーラトランジスタを含む回路などが使用される。第2の帰還回路には、抵抗とキャパシタとの並列接続回路にキャパシタを直列に接続した回路や、抵抗とキャパシタとの直列接続回路にキャパシタを並列に接続した回路や、2個のキャパシタを直列に接続し、その接続点と接地との間に抵抗またはインダクタを配置した回路などが使用される。   In an amplifying apparatus to which one system signal is input, the amplifier circuit, the first feedback circuit, and the second feedback circuit all input and output one system signal. In this case, the first feedback circuit includes an inductor connected to the feedback terminal of the amplifier circuit and the ground (or a parallel connection circuit of the inductor and the capacitor), and the feedback terminal and the input terminal. A circuit including a capacitor is used. The amplifier circuit includes a first bipolar transistor having a base connected to the input, an emitter connected to the feedback terminal of the amplifier circuit, a second connected to the collector of the first bipolar transistor, and a collector connected to the output. And a circuit including a bipolar transistor in which a base is connected to an input, an emitter is connected to a feedback terminal of an amplifier circuit, and a collector is connected to an output. In the second feedback circuit, a circuit in which a capacitor is connected in series to a parallel connection circuit of a resistor and a capacitor, a circuit in which a capacitor is connected in parallel to a series connection circuit of a resistor and a capacitor, or two capacitors in series And a circuit in which a resistor or an inductor is disposed between the connection point and the ground.

差動信号が入力される増幅装置では、増幅回路は、同相入力端子および同相帰還端子を有し同相信号に基づき動作する同相増幅部と、逆相入力端子および逆相帰還端子を有し逆相信号に基づき動作する逆相増幅部とを含み、第1の帰還回路は1以上の帰還部を含み、第2の帰還回路は、同相信号に基づき動作する同相帰還部と、逆相信号に基づき動作する逆相帰還部とを含む。この場合、第1の帰還回路には、接地と同相帰還端子と同相入力端子とに接続される第1の帰還部と、接地と逆相帰還端子と逆相入力端子とに接続される第2の帰還部とを含む回路(回路A)や、ある節点と同相帰還端子と同相入力端子とに接続される第1の帰還部と、当該節点と逆相帰還端子と逆相入力端子とに接続される第2の帰還部と、当該節点と接地とに接続される第3の帰還部とを含む回路(回路B)や、同相帰還端子および逆相帰還端子の接続点と同相入力端子とに接続される第1の帰還部と、当該接続点と逆相入力端子とに接続される第2の帰還部と、当該接続点と接地とに接続される第3の帰還部とを含む回路(回路C)などが使用される。このような帰還部は、インダクタ、あるいは、インダクタとキャパシタとの並列接続回路などによって構成される。   In an amplifying apparatus to which a differential signal is input, an amplifier circuit has an in-phase input terminal and an in-phase feedback terminal, and operates based on the in-phase signal, and has an anti-phase input terminal and an anti-phase feedback terminal. A first phase feedback circuit including one or more feedback units, and a second feedback circuit configured to operate based on the common phase signal, and a negative phase signal. And a negative-phase feedback unit that operates based on In this case, the first feedback circuit includes a first feedback section connected to the ground, the common-mode feedback terminal and the common-mode input terminal, and a second connected to the ground, the negative-phase feedback terminal and the negative-phase input terminal. A circuit including the feedback section (circuit A), a first feedback section connected to a certain node, the common-mode feedback terminal, and the common-mode input terminal, and the node, the negative-phase feedback terminal, and the negative-phase input terminal A circuit including the second feedback unit and the third feedback unit connected to the node and the ground (circuit B), the connection point of the common-mode feedback terminal and the negative-phase feedback terminal, and the common-mode input terminal A circuit including a first feedback section to be connected, a second feedback section connected to the connection point and the negative phase input terminal, and a third feedback section connected to the connection point and the ground ( Circuit C) or the like is used. Such a feedback unit is configured by an inductor or a parallel connection circuit of an inductor and a capacitor.

また、同相増幅部および逆相増幅部には、ベースが入力に、エミッタが同相帰還端子および逆相帰還端子のいずれか一方に接続されている第1のバイポーラトランジスタと、エミッタが第1のバイポーラトランジスタのコレクタに、コレクタが出力に接続されている第2のバイポーラトランジスタとを含む回路や、ベースが入力に、エミッタが同相帰還端子および逆相帰還端子のいずれか一方に、コレクタが出力に接続されているバイポーラトランジスタを含む回路などが使用される。同相帰還部および逆相帰還部は、抵抗とキャパシタとの並列接続回路にキャパシタを直列に接続した回路や、抵抗とキャパシタとの直列接続回路にキャパシタを並列に接続した回路や、2個のキャパシタを直列に接続し、その接続点と接地との間に抵抗またはインダクタを配置した回路などを含んでいてもよい。   The in-phase amplifying unit and the anti-phase amplifying unit include a first bipolar transistor having a base connected to the input and an emitter connected to one of the in-phase feedback terminal and the anti-phase feedback terminal, and an emitter connected to the first bipolar amplifier. A circuit including a transistor collector and a second bipolar transistor whose collector is connected to the output, a base connected to the input, an emitter connected to either the common-mode feedback terminal or the negative-phase feedback terminal, and a collector connected to the output A circuit including a bipolar transistor is used. The common-phase feedback unit and the negative-phase feedback unit include a circuit in which a capacitor is connected in series to a parallel connection circuit of a resistor and a capacitor, a circuit in which a capacitor is connected in parallel to a series connection circuit of a resistor and a capacitor, and two capacitors May be included, and a circuit in which a resistor or an inductor is disposed between the connection point and the ground may be included.

さらに、本発明の増幅装置に、増幅された信号の周波数を変換する周波数変換回路を追加することにより、本発明の周波数変換装置が得られる。本発明の周波数変換装置に含まれる各構成要素は、本発明の増幅装置に含まれる各構成要素と同じように構成される。また、本発明の無線受信装置は、アンテナで受信した受信信号を増幅する本発明の増幅装置と、増幅装置の出力を周波数変換する本発明の周波数変換装置と、受信信号に対する妨害信号に関する判定を行う妨害信号判定部と、妨害信号判定部における判定結果に基づき、増幅装置および周波数変換装置における消費電流を変化させる制御部とを備える。   Furthermore, the frequency converter of the present invention can be obtained by adding a frequency converter circuit for converting the frequency of the amplified signal to the amplifier of the present invention. Each component included in the frequency conversion device of the present invention is configured in the same manner as each component included in the amplification device of the present invention. In addition, the wireless receiver of the present invention includes amplifying device of the present invention that amplifies the received signal received by the antenna, a frequency converting device of the present invention that converts the frequency of the output of the amplifying device, and a determination regarding an interference signal for the received signal. An interference signal determination unit to perform, and a control unit that changes current consumption in the amplification device and the frequency conversion device based on a determination result in the interference signal determination unit.

本発明の増幅装置によれば、第1および第2の帰還回路を好適に設計することにより、簡単な構成で、入力信号の基本波、3次相互変調波および2次高調波を負帰還することができる。したがって、ダイナミックレンジの広い増幅装置を提供することができる。   According to the amplifying device of the present invention, by appropriately designing the first and second feedback circuits, the fundamental wave, the third intermodulation wave and the second harmonic of the input signal are negatively fed back with a simple configuration. be able to. Therefore, an amplifying device with a wide dynamic range can be provided.

1系統の信号が入力される増幅装置によれば、非差動信号が入力される場合について、簡単な構成で、入力信号の基本波、3次相互変調波および2次高調波を負帰還することができる。この場合、上記第1の帰還回路を使用すれば、インダクタ(またはインダクタとキャパシタ)の値を好適に選択することにより、増幅回路における通過位相を調整することができる。特に、インダクタとキャパシタとを有する第1の帰還回路を使用すれば、基本波と2次高調波に対する位相制御の自由度を大きくすることができる。また、上記増幅回路を使用すれば、カスコード形式(またはシングル形式)の増幅回路を用いて入力信号を増幅することができる。特に、シングル形式を用いれば、雑音特性の良い増幅回路を実現することができる。また、上記第2の帰還回路を用いれば、第2の帰還回路を構成する各要素の特性を好適に選択することにより、第2の帰還回路における通過位相を調整することができる。   According to the amplifying apparatus to which a signal of one system is input, the basic wave, the third intermodulation wave, and the second harmonic of the input signal are negatively fed back with a simple configuration when a non-differential signal is input. be able to. In this case, if the first feedback circuit is used, the passing phase in the amplifier circuit can be adjusted by suitably selecting the value of the inductor (or the inductor and the capacitor). In particular, if a first feedback circuit having an inductor and a capacitor is used, the degree of freedom of phase control for the fundamental wave and the second harmonic can be increased. If the amplifier circuit is used, an input signal can be amplified using a cascode (or single) amplifier circuit. In particular, if a single format is used, an amplifier circuit with good noise characteristics can be realized. Further, if the second feedback circuit is used, the pass phase in the second feedback circuit can be adjusted by suitably selecting the characteristics of the elements constituting the second feedback circuit.

差動信号が入力される増幅装置によれば、差動信号が入力される場合について、簡単な構成で、入力信号の基本波、3次相互変調波および2次高調波を負帰還することができる。この場合、上記第1の帰還回路、同相帰還部および逆相帰還部を使用すれば、使用した構成要素に応じて、1系統の信号が入力される増幅装置と同様の効果が現れる。特に、上記回路Bのように構成された第1の帰還回路を使用すれば、高い自由度で、入力信号の基本波、3次相互変調波および2次高調波を負帰還することができる。また、上記回路Cのように構成された第1の帰還回路を使用すれば、差動増幅回路のペア性を良く保ちながら、簡単な構成で、入力信号の基本波、3次相互変調波および2次高調波を負帰還することができる。   According to the amplifying apparatus to which the differential signal is input, the fundamental wave, the third intermodulation wave, and the second harmonic of the input signal can be negatively fed back with a simple configuration when the differential signal is input. it can. In this case, if the first feedback circuit, the in-phase feedback unit, and the negative-phase feedback unit are used, the same effect as that of the amplifying apparatus to which one system of signals is input appears depending on the components used. In particular, if the first feedback circuit configured as the circuit B is used, the fundamental wave, the third intermodulation wave, and the second harmonic of the input signal can be negatively fed back with a high degree of freedom. In addition, if the first feedback circuit configured as the circuit C is used, the basic wave of the input signal, the third-order intermodulation wave, and the like can be obtained with a simple configuration while maintaining good pairing of the differential amplifier circuit. The second harmonic can be negatively fed back.

本発明の周波数変換装置によれば、第1および第2の帰還回路を好適に設計することにより、簡単な構成で、入力信号の基本波、3次相互変調波および2次高調波を負帰還することができる。したがって、ダイナミックレンジの広い周波数変換装置を提供することができる。また、本発明の無線受信装置によれば、消費電流の増加を必要最小限に抑えながら、増幅装置および周波数変換装置のダイナミックレンジを大きくすることができる。   According to the frequency conversion device of the present invention, by appropriately designing the first and second feedback circuits, the basic wave, the third intermodulation wave, and the second harmonic of the input signal can be negatively fed back with a simple configuration. can do. Therefore, it is possible to provide a frequency converter having a wide dynamic range. Further, according to the wireless reception device of the present invention, the dynamic range of the amplification device and the frequency conversion device can be increased while suppressing an increase in current consumption to the minimum necessary.

(第1の実施形態)
図1は、本発明の第1の実施形態に係る増幅装置の回路図である。図1に示す増幅装置は、増幅回路10、第1の帰還回路20、第2の帰還回路30、DCカットキャパシタ501、503、および、チョークインダクタ502を備えている。この増幅装置は、第1の帰還回路20および第2の帰還回路30の作用により、2本の帰還信号に含まれる基本波を合成した信号の位相、および、2本の帰還信号に含まれる2次高調波を合成した信号の位相が、いずれも、入力信号の基本波の位相から略180度離れていることを特徴とし、主に高周波帯域で使用される。
(First embodiment)
FIG. 1 is a circuit diagram of an amplifying apparatus according to the first embodiment of the present invention. The amplifying device shown in FIG. 1 includes an amplifying circuit 10, a first feedback circuit 20, a second feedback circuit 30, DC cut capacitors 501, 503, and a choke inductor 502. In this amplifying device, the phase of the signal obtained by synthesizing the fundamental wave included in the two feedback signals and the two feedback signals included in the two feedback signals by the action of the first feedback circuit 20 and the second feedback circuit 30. The phase of a signal obtained by synthesizing the second-order harmonic is characterized by being approximately 180 degrees away from the phase of the fundamental wave of the input signal, and is mainly used in a high frequency band.

増幅回路10は、バイポーラトランジスタ101、102、バイパスキャパシタ103、および、バイアス回路104、105を含み、入力端子P1から入力された信号を増幅する。第1の帰還回路20は、インダクタ201およびキャパシタ202を含み、増幅回路10に含まれるバイポーラトランジスタ101のエミッタ(増幅回路10の帰還端子)からの出力を、増幅回路10の入力に帰還する。インダクタ201とキャパシタ202とは、第1の帰還回路20の通過位相を調整するために使用される。第2の帰還回路30は、抵抗301、キャパシタ302、および、DCカットキャパシタ303を含み、増幅回路10に含まれるバイポーラトランジスタ102のコレクタ(増幅回路10の出力端子)からの出力を、増幅回路10の入力に帰還する。抵抗301とキャパシタ302とは、第2の帰還回路30の通過位相を調整するために使用される。   The amplifier circuit 10 includes bipolar transistors 101 and 102, a bypass capacitor 103, and bias circuits 104 and 105, and amplifies a signal input from the input terminal P1. The first feedback circuit 20 includes an inductor 201 and a capacitor 202, and feeds back the output from the emitter of the bipolar transistor 101 included in the amplifier circuit 10 (the feedback terminal of the amplifier circuit 10) to the input of the amplifier circuit 10. The inductor 201 and the capacitor 202 are used for adjusting the passing phase of the first feedback circuit 20. The second feedback circuit 30 includes a resistor 301, a capacitor 302, and a DC cut capacitor 303, and outputs the output from the collector of the bipolar transistor 102 included in the amplifier circuit 10 (the output terminal of the amplifier circuit 10). Return to the input. The resistor 301 and the capacitor 302 are used for adjusting the passing phase of the second feedback circuit 30.

図1に示す増幅装置では、入力端子P1は、DCカットキャパシタ501を介して、バイポーラトランジスタ101のベースに接続される。バイポーラトランジスタ101のコレクタは、バイポーラトランジスタ102のエミッタに接続される。バイポーラトランジスタ102のコレクタは、DCカットキャパシタ503を介して、出力端子P2に接続される。バイポーラトランジスタ101のエミッタは、インダクタ201を介して接地される。バイポーラトランジスタ101のベースとエミッタとの間には、キャパシタ202が挿入される。バイポーラトランジスタ101、102のベースには、それぞれ、バイアス回路104、105からベース電流が供給される。抵抗301とキャパシタ302とは、並列に接続される。その並列接続回路とDCカットキャパシタ303とは、バイポーラトランジスタ101のベースとバイポーラトランジスタ102のコレクタとの間に直列に挿入される。バイポーラトランジスタ102のベースは、バイパスキャパシタ103を介して接地される。電源電圧Vccは、チョークインダクタ502を介してバイポーラトランジスタ102のコレクタに供給される。   In the amplifying device shown in FIG. 1, the input terminal P <b> 1 is connected to the base of the bipolar transistor 101 via the DC cut capacitor 501. The collector of the bipolar transistor 101 is connected to the emitter of the bipolar transistor 102. The collector of the bipolar transistor 102 is connected to the output terminal P2 via the DC cut capacitor 503. The emitter of the bipolar transistor 101 is grounded via the inductor 201. A capacitor 202 is inserted between the base and emitter of the bipolar transistor 101. Base currents are supplied from the bias circuits 104 and 105 to the bases of the bipolar transistors 101 and 102, respectively. The resistor 301 and the capacitor 302 are connected in parallel. The parallel connection circuit and the DC cut capacitor 303 are inserted in series between the base of the bipolar transistor 101 and the collector of the bipolar transistor 102. The base of the bipolar transistor 102 is grounded via the bypass capacitor 103. The power supply voltage Vcc is supplied to the collector of the bipolar transistor 102 via the choke inductor 502.

図2を参照して、図1に示す増幅装置の動作を説明する。ここでは、図2(a)に示す回路(バイポーラトランジスタ101、インダクタ201、および、キャパシタ202からなる回路)、図2(b)に示す回路(バイポーラトランジスタ101、102、バイパスキャパシタ103、インダクタ201、抵抗301、および、キャパシタ302からなる回路)、および、図2(c)に示す回路(図2(b)に示す回路にキャパシタ202を追加した回路)の通過位相特性を検討する。   The operation of the amplifying device shown in FIG. 1 will be described with reference to FIG. Here, the circuit shown in FIG. 2A (a circuit including the bipolar transistor 101, the inductor 201, and the capacitor 202), and the circuit shown in FIG. 2B (the bipolar transistors 101 and 102, the bypass capacitor 103, the inductor 201, A pass phase characteristic of a circuit including a resistor 301 and a capacitor 302) and a circuit illustrated in FIG. 2C (a circuit in which the capacitor 202 is added to the circuit illustrated in FIG. 2B) is examined.

図2(d)は、図2(a)に示す回路における入力信号(基本波)および出力信号(基本波および2次高調波)のフェザー表示図である。図2(d)に示すように、端子P4から出力される帰還信号に含まれる基本波S1aの位相は、端子P3に入力された信号の基本波S0 に対してΦa だけ進む。また、端子P4から出力される帰還信号に含まれる2次高調波S2aの位相は、入力信号の基本波S0 に対して2Φa だけ進む。通過位相が進む割合は、インダクタ201およびキャパシタ202の値によって定まる。 FIG. 2D is a feather display diagram of the input signal (fundamental wave) and the output signal (fundamental wave and second harmonic) in the circuit shown in FIG. As shown in FIG. 2D, the phase of the fundamental wave S 1a included in the feedback signal output from the terminal P4 advances by Φ a with respect to the fundamental wave S 0 of the signal input to the terminal P3. Further, the phase of the second harmonic S 2a included in the feedback signal output from the terminal P4 advances by 2Φ a with respect to the fundamental wave S 0 of the input signal. The rate at which the passing phase advances is determined by the values of inductor 201 and capacitor 202.

図2(e)は、図2(b)に示す回路における入力信号(基本波)および出力信号(基本波および2次高調波)のフェザー表示図である。図2(e)に示すように、端子P5から出力される帰還信号に含まれる基本波S1bの位相は、端子P3に入力された信号の基本波S0 に対してΦb だけ遅れる。また、端子P5から出力される帰還信号に含まれる2次高調波S2bの位相は、入力信号の基本波S0 に対して2Φb だけ遅れる。通過位相が遅れる割合は、抵抗301およびキャパシタ302の値によって定まる。 FIG. 2E is a feather display diagram of the input signal (fundamental wave) and the output signal (fundamental wave and second harmonic) in the circuit shown in FIG. As shown in FIG. 2 (e), the fundamental wave S 1b of the phase included in the feedback signal output from the terminal P5 is delayed by [Phi b to the fundamental wave S 0 of the signal inputted to the terminal P3. Further, the phase of the second harmonic S 2b included in the feedback signal output from the terminal P5 is delayed by 2Φ b with respect to the fundamental wave S 0 of the input signal. The rate at which the passing phase is delayed is determined by the values of the resistor 301 and the capacitor 302.

図2(f)は、図2(c)に示す回路における入力信号(基本波)および出力信号(基本波および2次高調波)のフェザー表示図である。図2(f)には、ベクトル加算によって、図2(d)および(e)に示す帰還信号の合成信号(以下、合成帰還信号という)を求める様子が示されている。図2(f)によれば、合成帰還信号には、基本波成分として(S1a+S1b)が含まれ、2次高調波成分として(S2a+S2b)が含まれている。 FIG. 2F is a feather display diagram of the input signal (fundamental wave) and the output signal (fundamental wave and second harmonic) in the circuit shown in FIG. FIG. 2 (f) shows how the combined signal of the feedback signals shown in FIGS. 2 (d) and 2 (e) (hereinafter referred to as the combined feedback signal) is obtained by vector addition. According to FIG. 2F, the combined feedback signal includes (S 1a + S 1b ) as the fundamental wave component and (S 2a + S 2b ) as the second harmonic component.

図2(c)に示す回路は、2つの帰還経路を有している。そこで、インダクタ201、キャパシタ202、302、および、抵抗301の値をそれぞれ好適に選択することにより、図2(f)に示すように、合成帰還信号に含まれる基本波(S1a+S1b)の位相、および、合成帰還信号に含まれる2次高調波(S2a+S2b)の位相が、いずれも、入力信号の基本波S0 の位相から略180度離れるようにすることができる。 The circuit shown in FIG. 2C has two feedback paths. Therefore, by appropriately selecting the values of the inductor 201, the capacitors 202 and 302, and the resistor 301, as shown in FIG. 2 (f), the fundamental wave (S 1a + S 1b ) included in the composite feedback signal can be obtained. Both the phase and the phase of the second harmonic (S 2a + S 2b ) included in the combined feedback signal can be separated from the phase of the fundamental wave S 0 of the input signal by approximately 180 degrees.

よって、図1に示す増幅装置は、位相を180度変換した2次高調波を入力に帰還することができる。すなわち、2次高調波を入力に負帰還することができる。また、3次相互変調波の周波数は、基本波の周波数に近接している。したがって、この増幅装置は、位相を180度変換した3次相互変調波を入力に帰還することができる。すなわち、3次相互変調波を入力に負帰還することができる。   Therefore, the amplifying apparatus shown in FIG. 1 can feed back the second harmonic whose phase is converted by 180 degrees to the input. That is, the second harmonic can be negatively fed back to the input. The frequency of the third order intermodulation wave is close to the frequency of the fundamental wave. Therefore, this amplifying apparatus can feed back the third-order intermodulation wave whose phase is converted by 180 degrees to the input. That is, the third-order intermodulation wave can be negatively fed back to the input.

このように図1に示す増幅装置は、第1の帰還回路20の通過位相をインダクタ201とキャパシタ202とで調整し、第2の帰還回路30の通過位相を抵抗301とキャパシタ302とで調整することにより、入力信号の基本波、3次相互変調波、および、2次高調波を、2つの帰還回路の出力の合成ベクトルとして入力に負帰還することができる。また、この増幅装置は、従来の増幅装置と比較してストリップラインやスロットラインを使用していない。したがって、マイクロ波帯で使用するものであっても、容易に半導体集積回路に集積化することができる。   1 adjusts the passing phase of the first feedback circuit 20 with the inductor 201 and the capacitor 202, and adjusts the passing phase of the second feedback circuit 30 with the resistor 301 and the capacitor 302. Thus, the fundamental wave, the third-order intermodulation wave, and the second-order harmonic of the input signal can be negatively fed back to the input as a combined vector of the outputs of the two feedback circuits. Further, this amplifying device does not use a strip line or a slot line as compared with the conventional amplifying device. Therefore, even those used in the microwave band can be easily integrated into a semiconductor integrated circuit.

以上に示すように、本実施形態に係る増幅装置によれば、第1の帰還回路20と第2の帰還回路30とを用いて帰還信号の位相を好適に調節することにより、回路全体として入力信号の基本波、3次相互変調波、および、2次高調波を負帰還することができる。したがって、簡単な構成で、ダイナミックレンジの広い高周波負帰還増幅装置を実現することができる。   As described above, according to the amplifying apparatus according to the present embodiment, the first feedback circuit 20 and the second feedback circuit 30 are used to appropriately adjust the phase of the feedback signal, so that the entire circuit is input. The fundamental wave, third-order intermodulation wave, and second-order harmonic of the signal can be negatively fed back. Therefore, it is possible to realize a high frequency negative feedback amplifying device having a wide dynamic range with a simple configuration.

(第2の実施形態)
図3は、本発明の第2の実施形態に係る増幅装置の回路図である。図3に示す増幅装置は、第1の実施形態に係る増幅装置を差動対を用いて構成したものである。この増幅装置の動作および効果は、第1の実施形態に係る増幅装置と同じである。そこで以下では、回路の動作および効果に関する説明を省略し、回路構成のみを説明する。
(Second Embodiment)
FIG. 3 is a circuit diagram of an amplifying apparatus according to the second embodiment of the present invention. The amplifying device shown in FIG. 3 is configured by using the differential pair of the amplifying device according to the first embodiment. The operation and effect of this amplifying device are the same as those of the amplifying device according to the first embodiment. Therefore, in the following description, the operation and effect of the circuit will be omitted, and only the circuit configuration will be described.

図3に示す増幅装置は、増幅回路15、第1の帰還回路25、第2の帰還回路35、DCカットキャパシタ501a、501b、503a、503b、および、チョークインダクタ502a、502bを備えている。増幅回路15、第1の帰還回路25、および、第2の帰還回路35は、それぞれ、第1の実施形態に係る増幅回路10、第1の帰還回路20、および、第2の帰還回路30を差動対を用いて構成したものである。   3 includes an amplifier circuit 15, a first feedback circuit 25, a second feedback circuit 35, DC cut capacitors 501a, 501b, 503a, and 503b, and choke inductors 502a and 502b. The amplifier circuit 15, the first feedback circuit 25, and the second feedback circuit 35 are respectively the amplifier circuit 10, the first feedback circuit 20, and the second feedback circuit 30 according to the first embodiment. It is configured using a differential pair.

増幅回路15は、バイポーラトランジスタ101a、101b、102a、102b、および、バイアス回路104、105を含んでいる。増幅回路15は、入力端子対{P1+、P1−}から入力された差動信号を増幅する。第1の帰還回路25は、インダクタ201a、201b、および、キャパシタ202a、202bを含んでいる。インダクタ201a、201b、および、キャパシタ202a、202bは、第1の帰還回路25の通過位相を調整するために使用される。第2の帰還回路35は、抵抗301a、301b、キャパシタ302a、302b、および、DCカットキャパシタ303a、303bを含み、増幅回路15の出力を入力に帰還する。抵抗301a、301b、および、キャパシタ302a、302bは、第2の帰還回路35の通過位相を調整するために使用される。なお、差動回路では対となるトランジスタを接続するだけで、非差動回路におけるバイパスキャパシタと同じ効果が得られるので、増幅回路15は、別途バイパスキャパシタを備える必要はない。   The amplifier circuit 15 includes bipolar transistors 101a, 101b, 102a, 102b, and bias circuits 104, 105. The amplifier circuit 15 amplifies the differential signal input from the input terminal pair {P1 +, P1-}. The first feedback circuit 25 includes inductors 201a and 201b and capacitors 202a and 202b. The inductors 201 a and 201 b and the capacitors 202 a and 202 b are used to adjust the passing phase of the first feedback circuit 25. The second feedback circuit 35 includes resistors 301a and 301b, capacitors 302a and 302b, and DC cut capacitors 303a and 303b, and feeds back the output of the amplifier circuit 15 to the input. The resistors 301 a and 301 b and the capacitors 302 a and 302 b are used to adjust the passing phase of the second feedback circuit 35. In the differential circuit, the same effect as that of the bypass capacitor in the non-differential circuit can be obtained by simply connecting a pair of transistors. Therefore, the amplifier circuit 15 does not need to include a separate bypass capacitor.

図3に示す増幅装置では、入力端子P1+、P1−は、それぞれ、DCカットキャパシタ501a、501bを介して、バイポーラトランジスタ101a、101bのベースに接続される。バイポーラトランジスタ101a、101bのコレクタは、それぞれ、バイポーラトランジスタ102a、102bのエミッタに接続される。バイポーラトランジスタ102a、102bのコレクタは、それぞれ、DCカットキャパシタ503a、503bを介して、出力端子P2+、P2−に接続される。バイポーラトランジスタ101a、101bのエミッタは、それぞれ、インダクタ201a、201bの一端に接続される。インダクタ201a、201bの他端は接続され、その接続点Q1は接地される。バイポーラトランジスタ101aのベースとエミッタとの間には、キャパシタ202aが挿入され、バイポーラトランジスタ101bのベースとエミッタとの間には、キャパシタ202bが挿入される。バイポーラトランジスタ101a、101bのベースには、いずれもバイアス回路104からベース電流が供給される。バイポーラトランジスタ102a、102bのベースには、いずれもバイアス回路105からベース電流が供給される。   In the amplifying apparatus shown in FIG. 3, the input terminals P1 + and P1− are connected to the bases of the bipolar transistors 101a and 101b via the DC cut capacitors 501a and 501b, respectively. The collectors of bipolar transistors 101a and 101b are connected to the emitters of bipolar transistors 102a and 102b, respectively. The collectors of bipolar transistors 102a and 102b are connected to output terminals P2 + and P2- through DC cut capacitors 503a and 503b, respectively. The emitters of bipolar transistors 101a and 101b are connected to one ends of inductors 201a and 201b, respectively. The other ends of the inductors 201a and 201b are connected, and the connection point Q1 is grounded. A capacitor 202a is inserted between the base and emitter of the bipolar transistor 101a, and a capacitor 202b is inserted between the base and emitter of the bipolar transistor 101b. A base current is supplied from the bias circuit 104 to the bases of the bipolar transistors 101a and 101b. A base current is supplied from the bias circuit 105 to the bases of the bipolar transistors 102a and 102b.

抵抗301aとキャパシタ302aとは、並列に接続される。その並列接続回路とDCカットキャパシタ303aとは、バイポーラトランジスタ101aのベースとバイポーラトランジスタ102aのコレクタとの間に直列に挿入される。抵抗301bとキャパシタ302bとは、並列に接続される。その並列接続回路とDCカットキャパシタ303bとは、バイポーラトランジスタ101bのベースとバイポーラトランジスタ102bのコレクタとの間に直列に挿入される。電源電圧Vccは、チョークインダクタ502a、502bを介して、それぞれ、バイポーラトランジスタ102a、102bのコレクタに供給される。   The resistor 301a and the capacitor 302a are connected in parallel. The parallel connection circuit and the DC cut capacitor 303a are inserted in series between the base of the bipolar transistor 101a and the collector of the bipolar transistor 102a. The resistor 301b and the capacitor 302b are connected in parallel. The parallel connection circuit and the DC cut capacitor 303b are inserted in series between the base of the bipolar transistor 101b and the collector of the bipolar transistor 102b. The power supply voltage Vcc is supplied to the collectors of the bipolar transistors 102a and 102b via the choke inductors 502a and 502b, respectively.

(第3の実施形態)
図4は、本発明の第3の実施形態に係る増幅装置の回路図である。図4に示す増幅装置は、第2の実施形態に係る増幅装置において、第1の帰還回路25を第1の帰還回路26に置換したものである。本実施形態の構成要素のうち、第2の実施形態と同一の構成要素については、同一の参照符号を付して、説明を省略する。
(Third embodiment)
FIG. 4 is a circuit diagram of an amplifying apparatus according to the third embodiment of the present invention. The amplifying apparatus shown in FIG. 4 is obtained by replacing the first feedback circuit 25 with a first feedback circuit 26 in the amplifying apparatus according to the second embodiment. Among the constituent elements of the present embodiment, the same constituent elements as those of the second embodiment are denoted by the same reference numerals, and the description thereof is omitted.

第1の帰還回路26は、インダクタ201a、201b、203、および、キャパシタ202a、202bを含んでいる。第2の実施形態と同様に、バイポーラトランジスタ101a、101bのエミッタは、それぞれ、インダクタ201a、201bの一端に接続される。インダクタ201a、201bの他端は接続され、その接続点Q2はインダクタ203を介して接地される。バイポーラトランジスタ101aのエミッタとベースとの間には、キャパシタ202aが挿入され、バイポーラトランジスタ101bのエミッタとベースとの間には、キャパシタ202bが挿入される。インダクタ203は、第1の帰還回路26の2次高調波の通過位相を調整するために使用される。   The first feedback circuit 26 includes inductors 201a, 201b, 203 and capacitors 202a, 202b. Similar to the second embodiment, the emitters of the bipolar transistors 101a and 101b are connected to one ends of the inductors 201a and 201b, respectively. The other ends of the inductors 201a and 201b are connected, and the connection point Q2 is grounded through the inductor 203. A capacitor 202a is inserted between the emitter and base of the bipolar transistor 101a, and a capacitor 202b is inserted between the emitter and base of the bipolar transistor 101b. The inductor 203 is used for adjusting the passing phase of the second harmonic of the first feedback circuit 26.

図5を参照して、図4に示す増幅装置の動作を説明する。第1の帰還回路26には、差動信号が入力される。このため、接続点Q2では2本の入力信号は互いに打ち消し合い、接続点Q2の電位は、入力信号が交流であっても常に0Vとなる。したがって、出力信号の基本波成分の通過位相は、インダクタ203の影響を受けない。一方、角速度ωを用いて出力信号の2次高調波成分を表すと、非反転信号はcos(2ωt)、反転信号はcos{2(ωt+π)}=cos(2ωt)となり、両者は同相の信号であることがわかる。したがって、出力信号の2次高調波成分の通過位相は、インダクタ203の影響により遅れ位相となる。   The operation of the amplifying device shown in FIG. 4 will be described with reference to FIG. A differential signal is input to the first feedback circuit 26. For this reason, the two input signals cancel each other at the connection point Q2, and the potential at the connection point Q2 is always 0 V even if the input signal is an alternating current. Therefore, the pass phase of the fundamental wave component of the output signal is not affected by the inductor 203. On the other hand, when the second harmonic component of the output signal is expressed using the angular velocity ω, the non-inverted signal is cos (2ωt), the inverted signal is cos {2 (ωt + π)} = cos (2ωt), and both are in-phase signals. It can be seen that it is. Therefore, the passing phase of the second harmonic component of the output signal becomes a delayed phase due to the influence of the inductor 203.

ここで第1の実施形態と同様に、図5(a)に示す回路(バイポーラトランジスタ101a、101b、インダクタ201a、201b、203、および、キャパシタ202a、202bからなる回路)、図5(b)に示す回路(バイポーラトランジスタ101a、101b、102a、102b、インダクタ201a、201b、203、抵抗301a、301b、および、キャパシタ302a、302bからなる回路)、および、図5(c)に示す回路(図5(b)に示す回路にキャパシタ202a、202bを追加した回路)の通過位相特性を検討する。   Here, as in the first embodiment, the circuit shown in FIG. 5A (a circuit including bipolar transistors 101a and 101b, inductors 201a, 201b, and 203 and capacitors 202a and 202b) is shown in FIG. The circuit shown (bipolar transistors 101a, 101b, 102a, 102b, inductors 201a, 201b, 203, resistors 301a, 301b, and capacitors 302a, 302b) and the circuit shown in FIG. 5C (FIG. 5 ( The passing phase characteristics of a circuit in which capacitors 202a and 202b are added to the circuit shown in b) are examined.

図5(d)は、図5(a)に示す回路における入力信号(基本波)および出力信号(基本波および2次高調波)のフェザー表示図である。図5(d)に示すように、端子P4+、P4−から出力される帰還信号に含まれる基本波S1cの位相は、端子P3+、P3−に入力された信号の基本波S0 に対してΦc だけ進む。また、端子P4+、P4−から出力される帰還信号に含まれる2次高調波S2cの位相は、入力信号の基本波S0 に対して2Φc ’(<2Φc )だけ進む。なお、位相進み分2Φc ’は2Φc より小さく、帰還信号に含まれる2次高調波S2cは、位相進み分が2Φc である信号よりも遅れ位相となる。この理由は、基本波の通過位相がインダクタ201a、201bの値で決まるのに対して、2次高調波の通過位相は、インダクタ201a、201bの値に加えてインダクタ203の値を加味して決まるからである。 FIG. 5D is a feather display diagram of the input signal (fundamental wave) and the output signal (fundamental wave and second harmonic) in the circuit shown in FIG. As shown in FIG. 5D, the phase of the fundamental wave S 1c included in the feedback signals output from the terminals P4 + and P4- is relative to the fundamental wave S 0 of the signals input to the terminals P3 + and P3-. It advances by Φ c. Further, the phase of the second harmonic S 2c included in the feedback signal output from the terminals P4 + and P4- advances by 2Φ c ′ (<2Φ c ) with respect to the fundamental wave S 0 of the input signal. Note that the phase advance 2Φ c ′ is smaller than 2Φ c , and the second harmonic S 2c included in the feedback signal has a phase lag behind the signal whose phase advance is 2Φ c . This is because the pass phase of the fundamental wave is determined by the values of the inductors 201a and 201b, whereas the pass phase of the second harmonic is determined by taking into account the value of the inductor 203 in addition to the values of the inductors 201a and 201b. Because.

図5(e)は、図5(b)に示す回路における入力信号(基本波)および出力信号(基本波および2次高調波)のフェザー表示図である。図5(e)に示すように、端子P5+、P5−から出力される帰還信号に含まれる基本波S1dの位相は、端子P3+、P3−に入力された信号の基本波S0 に対してΦd だけ遅れる。また、端子P5+、P5−から出力される帰還信号に含まれる2次高調波S2dの位相は、入力信号の基本波S0 に対して2Φd ’(<2Φd )だけ遅れる。なお、位相遅れ分2Φd ’は2Φd より小さく、帰還信号に含まれる2次高調波S2dは、位相進み分が2Φd である信号よりも進み位相となる。この理由も、基本波成分の通過位相がインダクタ201a、201bの値で決まるのに対して、2次高調波成分の通過位相は、インダクタ201a、201bの値に加えてインダクタ203の値を加味して決まるからである。 FIG. 5E is a feather display diagram of the input signal (fundamental wave) and the output signal (fundamental wave and second harmonic) in the circuit shown in FIG. 5B. As shown in FIG. 5E, the phase of the fundamental wave S 1d included in the feedback signals output from the terminals P5 + and P5- is relative to the fundamental wave S 0 of the signals input to the terminals P3 + and P3-. Delayed by Φ d . The phase of the second harmonic S 2d included in the feedback signals output from the terminals P5 + and P5- is delayed by 2Φ d ′ (<2Φ d ) with respect to the fundamental wave S 0 of the input signal. Note that the phase delay 2Φ d ′ is smaller than 2Φ d , and the second harmonic S 2d included in the feedback signal has a leading phase compared to the signal whose phase advance is 2Φ d . For this reason, the pass phase of the fundamental component is determined by the values of the inductors 201a and 201b, whereas the pass phase of the second harmonic component takes into account the value of the inductor 203 in addition to the values of the inductors 201a and 201b. It is because it is decided.

図5(f)は、図5(c)に示す回路における入力信号(基本波)および出力信号(基本波および2次高調波)のフェザー表示図である。図5(f)には、ベクトル加算によって、図5(d)および(e)に示す帰還信号の合成信号(合成帰還信号)を求める様子が示されている。図5(f)によれば、合成帰還信号には、基本波成分として(S1c+S1d)が含まれ、2次高調波成分として(S2c+S2d)が含まれている。 FIG. 5F is a feather display diagram of the input signal (fundamental wave) and the output signal (fundamental wave and second harmonic) in the circuit shown in FIG. FIG. 5 (f) shows how the combined signal (synthesized feedback signal) of the feedback signals shown in FIGS. 5 (d) and 5 (e) is obtained by vector addition. According to FIG. 5F, the composite feedback signal includes (S 1c + S 1d ) as the fundamental wave component and (S 2c + S 2d ) as the second harmonic component.

図5(c)に示す回路は、2つの帰還経路を有している。そこで、インダクタ201a、201b、203、キャパシタ202a、202b、302a、302b、および、抵抗301a、301bの値をそれぞれ好適に選択することにより、図5(f)に示すように、合成帰還信号に含まれる基本波(S1c+S1d)の位相、および、合成帰還信号に含まれる2次高調波(S2c+S2d)の位相が、いずれも、入力信号の基本波S0 の位相から略180度離れるようにすることができる。 The circuit shown in FIG. 5C has two feedback paths. Therefore, by appropriately selecting the values of the inductors 201a, 201b, 203, capacitors 202a, 202b, 302a, 302b, and resistors 301a, 301b, as shown in FIG. 5 (f), they are included in the composite feedback signal. The phase of the fundamental wave (S 1c + S 1d ) and the phase of the second harmonic (S 2c + S 2d ) included in the combined feedback signal are both approximately 180 degrees from the phase of the fundamental wave S 0 of the input signal. Can be separated.

したがって、図4に示す増幅装置は、第2の実施形態に係る増幅装置と同様に、2次高調波を入力に負帰還することができる。また、3次相互変調波の周波数は基本波の周波数に近接しているので、この増幅装置は、3次相互変調波を入力に負帰還することができる。   Therefore, the amplifying apparatus shown in FIG. 4 can negatively feed back the second harmonic to the input, similarly to the amplifying apparatus according to the second embodiment. Further, since the frequency of the third-order intermodulation wave is close to the frequency of the fundamental wave, this amplifying apparatus can negatively feed back the third-order intermodulation wave to the input.

このように図4に示す増幅装置は、第1の帰還回路26の通過位相をインダクタ201a、201b、203とキャパシタ202a、202bとで調整し、第2の帰還回路35の通過位相を抵抗301a、301bとキャパシタ302a、302bとで調整することにより、簡単な構成で、入力信号の基本波、3次相互変調波、および、2次高調波を入力に負帰還することができる。   4 adjusts the passing phase of the first feedback circuit 26 with the inductors 201a, 201b, and 203 and the capacitors 202a and 202b, and the passing phase of the second feedback circuit 35 with the resistor 301a, By adjusting with 301b and capacitors 302a and 302b, the fundamental wave, the third intermodulation wave, and the second harmonic of the input signal can be negatively fed back to the input with a simple configuration.

また、この増幅装置は、第2の実施形態に係る増幅装置と比較して、2次高調波成分を独立して調整するためのインダクタ203を備えている。したがって、簡単な構成で、入力信号の基本波、3次相互変調波、および、2次高調波の通過位相をそれぞれ独立して調節することができる。よって、例えば、雑音特性など他の高周波特性が最適となるようにインダクタ201a、201bの値を選択した上で、インダクタ203の値を選択することができる。   In addition, this amplifying device includes an inductor 203 for independently adjusting the second harmonic component as compared with the amplifying device according to the second embodiment. Therefore, it is possible to independently adjust the pass phases of the fundamental wave, the third intermodulation wave, and the second harmonic of the input signal with a simple configuration. Therefore, for example, it is possible to select the value of the inductor 203 after selecting the values of the inductors 201a and 201b so that other high-frequency characteristics such as noise characteristics are optimized.

以上に示すように、本実施形態に係る増幅装置によれば、インダクタ203を備えることにより、第2の実施形態よりも高い自由度で、広いダイナミックレンジを有する高周波負帰還増幅装置を実現することができる。   As described above, according to the amplifying device according to the present embodiment, by providing the inductor 203, it is possible to realize a high-frequency negative feedback amplifying device having a wide dynamic range with a higher degree of freedom than the second embodiment. Can do.

(第4の実施形態)
図6は、本発明の第4の実施形態に係る増幅装置の回路図である。図6に示す増幅装置は、第2の実施形態に係る増幅装置において、第1の帰還回路25を第1の帰還回路27に置換したものである。本実施形態の構成要素のうち、第2の実施形態と同一の構成要素については、同一の参照符号を付して、説明を省略する。
(Fourth embodiment)
FIG. 6 is a circuit diagram of an amplifying apparatus according to the fourth embodiment of the present invention. The amplifying device shown in FIG. 6 is obtained by replacing the first feedback circuit 25 with a first feedback circuit 27 in the amplifying device according to the second embodiment. Among the constituent elements of the present embodiment, the same constituent elements as those of the second embodiment are denoted by the same reference numerals, and the description thereof is omitted.

第1の帰還回路27は、キャパシタ202a、202b、および、インダクタ204を含んでいる。第2の実施形態とは異なり、バイポーラトランジスタ101a、101bのエミッタは直接接続され、その接続点Q3は、インダクタ204を介して接地される。インダクタ204は、増幅回路の2次高調波の通過位相を調整するために使用される。   The first feedback circuit 27 includes capacitors 202 a and 202 b and an inductor 204. Unlike the second embodiment, the emitters of the bipolar transistors 101a and 101b are directly connected, and the connection point Q3 thereof is grounded via the inductor 204. The inductor 204 is used to adjust the passing phase of the second harmonic of the amplifier circuit.

図6に示す増幅装置は、抵抗301a、301bとキャパシタ202a、202b、302a、302bとの作用により、位相を180度変換した基本波を入力に帰還することができる。すなわち、基本波を入力に負帰還することができる。また、この増幅装置は、インダクタ204の作用により、位相を180度変換した2次高調波を入力に帰還することができる。すなわち、2次高調波を負帰還することができる。また、3次相互変調波の周波数は基本波の周波数と近接している。したがって、この増幅装置は、位相を180度変換した3次相互変調波を入力に帰還することができる。すなわち、3次相互変調波を入力に負帰還することができる。   The amplifying apparatus shown in FIG. 6 can feed back a fundamental wave whose phase is converted by 180 degrees by the action of the resistors 301a and 301b and the capacitors 202a, 202b, 302a and 302b. That is, the fundamental wave can be negatively fed back to the input. Also, this amplifying device can feed back the second harmonic whose phase is converted by 180 degrees by the action of the inductor 204 to the input. That is, the second harmonic can be negatively fed back. The frequency of the third order intermodulation wave is close to the frequency of the fundamental wave. Therefore, this amplifying apparatus can feed back the third-order intermodulation wave whose phase is converted by 180 degrees to the input. That is, the third-order intermodulation wave can be negatively fed back to the input.

このように図6に示す増幅装置は、第1の帰還回路27の通過位相をキャパシタ202a、202bとインダクタ204とで調整し、第2の帰還回路35の通過位相を抵抗301a、301bとキャパシタ302a、302bとで調整することにより、簡単な構成で、入力信号の基本波、3次相互変調波、および、2次高調波を入力に負帰還することができる。   6 adjusts the passing phase of the first feedback circuit 27 with the capacitors 202a and 202b and the inductor 204, and adjusts the passing phase of the second feedback circuit 35 with the resistors 301a and 301b and the capacitor 302a. , 302b, the fundamental wave, the third-order intermodulation wave, and the second-order harmonic of the input signal can be negatively fed back to the input with a simple configuration.

一般に差動増幅回路では、対となる増幅回路の特性(DC特性およびAC特性)が非常に近いこと、すなわち、ペア性が良いことが必要とされる。第3の実施形態に係る増幅装置はインダクタ201a、201bを使用するので、浮遊容量や寄生抵抗などのばらつきにより、差動回路のペア性が悪くなる場合がある。これに対して、図6に示す増幅装置はインダクタ201a、201bを使用しないので、増幅回路のペア性が劣化しないという効果を奏する。   In general, a differential amplifier circuit is required to have very close characteristics (DC characteristics and AC characteristics) of a pair of amplifier circuits, that is, good pair characteristics. Since the amplifying apparatus according to the third embodiment uses the inductors 201a and 201b, the differential circuit pairability may deteriorate due to variations in stray capacitance and parasitic resistance. On the other hand, since the amplifying apparatus shown in FIG. 6 does not use the inductors 201a and 201b, there is an effect that the pair property of the amplifying circuit does not deteriorate.

以上に示すように、本実施形態に係る増幅装置によれば、インダクタ201a、201bを取り除くことにより、差動増幅回路のペア性を良く保ちながら、広いダイナミックレンジを有する高周波負帰還増幅装置を実現することができる。   As described above, according to the amplifying apparatus according to the present embodiment, by removing the inductors 201a and 201b, a high frequency negative feedback amplifying apparatus having a wide dynamic range can be realized while maintaining the pairability of the differential amplifier circuit. can do.

(第5の実施形態)
図7は、本発明の第5の実施形態に係る周波数変換装置の回路図である。図7に示す周波数変換装置は、増幅回路10、第1の帰還回路20、第2の帰還回路30、周波数変換回路40、DCカットキャパシタ501、503a、503b、504a、504b、および、チョークインダクタ502a、502bを備えている。この周波数変換装置は、第1の実施形態に係る増幅装置に周波数変換回路40を追加したものである。本実施形態の構成要素のうち、第1の実施形態と同一の構成要素については、同一の参照符号を付して、説明を省略する。
(Fifth embodiment)
FIG. 7 is a circuit diagram of a frequency conversion apparatus according to the fifth embodiment of the present invention. The frequency converter shown in FIG. 7 includes an amplifier circuit 10, a first feedback circuit 20, a second feedback circuit 30, a frequency converter circuit 40, DC cut capacitors 501, 503a, 503b, 504a, 504b, and a choke inductor 502a. , 502b. This frequency conversion device is obtained by adding a frequency conversion circuit 40 to the amplification device according to the first embodiment. Among the constituent elements of the present embodiment, the same constituent elements as those of the first embodiment are denoted by the same reference numerals and description thereof is omitted.

周波数変換回路40は、バイポーラトランジスタ401、402、バイアス回路403、および、キャパシタ404を備え、増幅回路10の出力信号の周波数を変換する。   The frequency conversion circuit 40 includes bipolar transistors 401 and 402, a bias circuit 403, and a capacitor 404, and converts the frequency of the output signal of the amplifier circuit 10.

図7に示す周波数変換装置では、入力端子P1は、DCカットキャパシタ501を介してバイポーラトランジスタ101のベースに接続される。バイポーラトランジスタ101のコレクタは、バイポーラトランジスタ102のエミッタに接続される。バイポーラトランジスタ102のコレクタは、バイポーラトランジスタ401のエミッタと、バイポーラトランジスタ402のエミッタの両方に接続される。バイポーラトランジスタ401、402のコレクタは、それぞれ、DCカットキャパシタ503a、503bを介して、出力端子P3+、P3−に接続される。バイポーラトランジスタ101のエミッタは、インダクタ201を介して接地される。バイポーラトランジスタ101のベースとエミッタとの間には、キャパシタ202が挿入される。バイポーラトランジスタ101、102のベースには、それぞれ、バイアス回路104、105からベース電流が供給される。バイポーラトランジスタ401、402のベースには、いずれも、バイアス回路403からベース電流が供給される。   In the frequency converter shown in FIG. 7, the input terminal P <b> 1 is connected to the base of the bipolar transistor 101 via the DC cut capacitor 501. The collector of the bipolar transistor 101 is connected to the emitter of the bipolar transistor 102. The collector of the bipolar transistor 102 is connected to both the emitter of the bipolar transistor 401 and the emitter of the bipolar transistor 402. The collectors of the bipolar transistors 401 and 402 are connected to output terminals P3 + and P3- through DC cut capacitors 503a and 503b, respectively. The emitter of the bipolar transistor 101 is grounded via the inductor 201. A capacitor 202 is inserted between the base and emitter of the bipolar transistor 101. Base currents are supplied from the bias circuits 104 and 105 to the bases of the bipolar transistors 101 and 102, respectively. A base current is supplied from the bias circuit 403 to the bases of the bipolar transistors 401 and 402.

抵抗301とキャパシタ302とは、並列に接続される。その並列接続回路とDCカットキャパシタ303とは、バイポーラトランジスタ101のベースとバイポーラトランジスタ102のコレクタとの間に直列に挿入される。バイポーラトランジスタ102のベースは、バイパスキャパシタ103を介して接地される。電源電圧Vccは、チョークインダクタ502a、502bを介して、それぞれ、バイポーラトランジスタ401、402のコレクタに供給される。   The resistor 301 and the capacitor 302 are connected in parallel. The parallel connection circuit and the DC cut capacitor 303 are inserted in series between the base of the bipolar transistor 101 and the collector of the bipolar transistor 102. The base of the bipolar transistor 102 is grounded via the bypass capacitor 103. The power supply voltage Vcc is supplied to the collectors of the bipolar transistors 401 and 402 via the choke inductors 502a and 502b, respectively.

入力端子P2+、P2−は、それぞれ、DCカットキャパシタ504a、504bを介して、バイポーラトランジスタ401、402のベースに接続される。キャパシタ404は、バイポーラトランジスタ401、402のコレクタ間に挿入され、ローカル信号の2次高調波の出力端子P3+、P3−へのリークを低減する。   Input terminals P2 + and P2- are connected to the bases of bipolar transistors 401 and 402 via DC cut capacitors 504a and 504b, respectively. The capacitor 404 is inserted between the collectors of the bipolar transistors 401 and 402, and reduces leakage of the second harmonic of the local signal to the output terminals P3 + and P3-.

通常の使用形態では、入力端子P1には、アンテナで受信され低雑音増幅器で増幅されたRF(Radio Frequency )信号が入力される。入力端子P2+、P2−には、局部発振器から出力されたLO(Local Oscillator)信号が入力される。出力端子P3+、P3−からは、主に中間周波数の信号を含んだIF(Intermediate Frequency)信号が出力される。   In a normal usage pattern, an RF (Radio Frequency) signal received by an antenna and amplified by a low noise amplifier is input to the input terminal P1. An LO (Local Oscillator) signal output from the local oscillator is input to the input terminals P2 + and P2-. From the output terminals P3 + and P3-, an IF (Intermediate Frequency) signal mainly including an intermediate frequency signal is output.

図7に示す周波数変換装置は、第1の実施形態に係る増幅装置と同様に、入力端子P1から入力されたRF信号について、位相を180度変換した基本波と2次高調波と入力に帰還することができる。すなわち、基本波と2次高調波とを入力に負帰還することができる。また、3次相互変調波の周波数は基本波周波数に近接している。したがって、この周波数変換装置は、位相を180度変換した3次相互変調波を入力に帰還することができる。すなわち、3次相互変調波を入力に負帰還することができる。   The frequency conversion device shown in FIG. 7 is fed back to the fundamental wave, the second harmonic, and the input of the RF signal input from the input terminal P1, with the phase converted by 180 degrees, as in the amplification device according to the first embodiment. can do. That is, the fundamental wave and the second harmonic can be negatively fed back to the input. The frequency of the third order intermodulation wave is close to the fundamental frequency. Therefore, this frequency conversion device can feed back the third-order intermodulation wave whose phase is converted by 180 degrees to the input. That is, the third-order intermodulation wave can be negatively fed back to the input.

このように図7に示す周波数変換装置は、第1の帰還回路20の通過位相をインダクタ201とキャパシタ202とで調整し、第2の帰還回路30の通過位相を抵抗301とキャパシタ302とで調整することにより、簡単な構成で、入力信号の基本波、3次相互変調波、および、2次高調波を入力に負帰還することができる。また、この周波数変換装置は、従来の周波数変換装置と比較してストリップラインやスロットラインを使用していない。したがって、マイクロ波帯で使用するものであっても、容易に半導体集積回路に集積化することができる。   7 adjusts the passing phase of the first feedback circuit 20 with the inductor 201 and the capacitor 202, and adjusts the passing phase of the second feedback circuit 30 with the resistor 301 and the capacitor 302. Thus, the fundamental wave, the third-order intermodulation wave, and the second-order harmonic of the input signal can be negatively fed back to the input with a simple configuration. Further, this frequency conversion device does not use a strip line or a slot line as compared with the conventional frequency conversion device. Therefore, even those used in the microwave band can be easily integrated into a semiconductor integrated circuit.

また、従来の周波数変換装置では、周波数変換回路で発生したLO信号の2次高調波が増幅回路の動作に悪影響を及ぼす。これに対し、図7に示す周波数変換装置では、第1の帰還回路20を調整することにより、周波数変換回路40で発生したLO信号の2次高調波を、第1の帰還回路20および増幅回路10を介して位相を180度反転させて、周波数変換回路40に出力することができる。その結果、周波数変換回路40で発生するLO信号の2次高調波のレベルを低減させることができる。   In the conventional frequency converter, the second harmonic of the LO signal generated in the frequency converter circuit adversely affects the operation of the amplifier circuit. On the other hand, in the frequency conversion device shown in FIG. 7, by adjusting the first feedback circuit 20, the second harmonic of the LO signal generated in the frequency conversion circuit 40 is converted into the first feedback circuit 20 and the amplification circuit. 10, the phase can be inverted 180 degrees and output to the frequency conversion circuit 40. As a result, the level of the second harmonic of the LO signal generated in the frequency conversion circuit 40 can be reduced.

以上に示すように、本実施形態に係る周波数変換装置によれば、第1の帰還回路20と第2の帰還回路30とを用いて帰還信号の位相を好適に調節することにより、回路全体として入力信号の基本波、3次相互変調波、および、2次高調波を負帰還することができる。したがって、簡単な構成で、ダイナミックレンジの広い高周波負帰還周波数変換装置を実現することができる。   As described above, according to the frequency conversion device according to the present embodiment, by appropriately adjusting the phase of the feedback signal using the first feedback circuit 20 and the second feedback circuit 30, the circuit as a whole is obtained. The fundamental wave, third-order intermodulation wave, and second-order harmonic of the input signal can be negatively fed back. Therefore, a high frequency negative feedback frequency converter with a wide dynamic range can be realized with a simple configuration.

(第6の実施形態)
図8は、本発明の第6の実施形態に係る周波数変換装置の回路図である。図8に示す周波数変換装置は、第5の実施形態に係る周波数変換装置を差動対を用いて構成したものである。この周波数変換装置の動作および効果は、第5の実施形態に係る周波数変換装置と同じである。そこで以下では、回路の動作および効果に関する説明を省略し、回路構成のみを説明する。
(Sixth embodiment)
FIG. 8 is a circuit diagram of a frequency conversion apparatus according to the sixth embodiment of the present invention. The frequency converter illustrated in FIG. 8 is configured by using the differential pair of the frequency converter according to the fifth embodiment. The operation and effect of this frequency converter are the same as those of the frequency converter according to the fifth embodiment. Therefore, in the following description, the operation and effect of the circuit will be omitted, and only the circuit configuration will be described.

図8に示す周波数変換装置は、増幅回路15、第1の帰還回路25、第2の帰還回路35、周波数変換回路45、DCカットキャパシタ501a、501b、503a、503b、504a、504b、および、チョークインダクタ502a、502bを備えている。増幅回路15、第1の帰還回路25、第2の帰還回路35、および、周波数変換回路45は、それぞれ、第5の実施形態に係る増幅回路10、第1の帰還回路20、第2の帰還回路30、および、周波数変換回路40を差動対を用いて構成したものである。   The frequency converter shown in FIG. 8 includes an amplifier circuit 15, a first feedback circuit 25, a second feedback circuit 35, a frequency converter circuit 45, DC cut capacitors 501a, 501b, 503a, 503b, 504a, 504b, and a choke. Inductors 502a and 502b are provided. The amplifier circuit 15, the first feedback circuit 25, the second feedback circuit 35, and the frequency conversion circuit 45 are the amplifier circuit 10, the first feedback circuit 20, and the second feedback, respectively, according to the fifth embodiment. The circuit 30 and the frequency conversion circuit 40 are configured using a differential pair.

増幅回路15、第1の帰還回路25、および、第2の帰還回路35は、第2の実施形態と同じであるので、説明を省略する。周波数変換回路45は、バイポーラトランジスタ401a、401b、402a、402b、バイアス回路403、および、キャパシタ404を備え、増幅回路15の出力信号の周波数を変換する。   Since the amplifier circuit 15, the first feedback circuit 25, and the second feedback circuit 35 are the same as those in the second embodiment, description thereof is omitted. The frequency conversion circuit 45 includes bipolar transistors 401a, 401b, 402a, and 402b, a bias circuit 403, and a capacitor 404, and converts the frequency of the output signal of the amplifier circuit 15.

図8に示す周波数変換装置では、入力端子P1+、P1−は、それぞれ、DCカットキャパシタ501a、501bを介して、バイポーラトランジスタ101a、101bのベースに接続される。バイポーラトランジスタ101a、101bのコレクタは、それぞれ、バイポーラトランジスタ102a、102bのエミッタに接続される。バイポーラトランジスタ102aのコレクタは、バイポーラトランジスタ401aのエミッタと、バイポーラトランジスタ402aのエミッタの両方に接続される。バイポーラトランジスタ102bのコレクタは、バイポーラトランジスタ401bのエミッタと、バイポーラトランジスタ402bのエミッタの両方に接続される。バイポーラトランジスタ401a、401bのコレクタは接続点R1で接続され、バイポーラトランジスタ402a、402bのコレクタは接続点R2で接続され、接続点R1、R2は、それぞれ、DCカットキャパシタ503a、503bを介して、出力端子P3+、P3−に接続される。バイポーラトランジスタ101a、101bのエミッタは、それぞれ、インダクタ201a、201bの一端に接続される。インダクタ201a、201bの他端は接続され、その接続点Q1は接地される。バイポーラトランジスタ101aのベースとエミッタとの間には、キャパシタ202aが挿入され、バイポーラトランジスタ101bのベースとエミッタとの間には、キャパシタ202bが挿入される。バイポーラトランジスタ101a、101bのベースには、いずれもバイアス回路104からベース電流が供給される。バイポーラトランジスタ102a、102bのベースには、いずれもバイアス回路105からベース電流が供給される。バイポーラトランジスタ401a、401b、402a、402bのベースには、いずれもバイアス回路403からベース電流が供給される。   In the frequency converter shown in FIG. 8, the input terminals P1 + and P1- are connected to the bases of the bipolar transistors 101a and 101b via the DC cut capacitors 501a and 501b, respectively. The collectors of bipolar transistors 101a and 101b are connected to the emitters of bipolar transistors 102a and 102b, respectively. The collector of the bipolar transistor 102a is connected to both the emitter of the bipolar transistor 401a and the emitter of the bipolar transistor 402a. The collector of the bipolar transistor 102b is connected to both the emitter of the bipolar transistor 401b and the emitter of the bipolar transistor 402b. The collectors of the bipolar transistors 401a and 401b are connected at the connection point R1, the collectors of the bipolar transistors 402a and 402b are connected at the connection point R2, and the connection points R1 and R2 are output via the DC cut capacitors 503a and 503b, respectively. Connected to terminals P3 + and P3-. The emitters of bipolar transistors 101a and 101b are connected to one ends of inductors 201a and 201b, respectively. The other ends of the inductors 201a and 201b are connected, and the connection point Q1 is grounded. A capacitor 202a is inserted between the base and emitter of the bipolar transistor 101a, and a capacitor 202b is inserted between the base and emitter of the bipolar transistor 101b. A base current is supplied from the bias circuit 104 to the bases of the bipolar transistors 101a and 101b. A base current is supplied from the bias circuit 105 to the bases of the bipolar transistors 102a and 102b. A base current is supplied from the bias circuit 403 to the bases of the bipolar transistors 401a, 401b, 402a, and 402b.

抵抗301aとキャパシタ302aとは、並列に接続される。その並列接続回路とDCカットキャパシタ303aとは、バイポーラトランジスタ101aのベースとバイポーラトランジスタ102aのコレクタとの間に直列に挿入される。抵抗301bとキャパシタ302bとは、並列に接続される。その並列接続回路とDCカットキャパシタ303bとは、バイポーラトランジスタ101bのベースとバイポーラトランジスタ102bのコレクタとの間に直列に挿入される。電源電圧Vccは、チョークインダクタ502a、502bを介して、それぞれ、接続点R1、R2に供給される。   The resistor 301a and the capacitor 302a are connected in parallel. The parallel connection circuit and the DC cut capacitor 303a are inserted in series between the base of the bipolar transistor 101a and the collector of the bipolar transistor 102a. The resistor 301b and the capacitor 302b are connected in parallel. The parallel connection circuit and the DC cut capacitor 303b are inserted in series between the base of the bipolar transistor 101b and the collector of the bipolar transistor 102b. The power supply voltage Vcc is supplied to the connection points R1 and R2 via the choke inductors 502a and 502b, respectively.

入力端子P2+は、DCカットキャパシタ504aを介して、バイポーラトランジスタ401a、402bのベースにそれぞれ接続される。入力端子P2−は、DCカットキャパシタ504bを介して、バイポーラトランジスタ401b、402aのベースにそれぞれ接続される。キャパシタ404は、接続点R1、R2の間に挿入され、ローカル信号の2次高調波の出力端子P3+、P3−へのリークを低減する。   The input terminal P2 + is connected to the bases of the bipolar transistors 401a and 402b via the DC cut capacitor 504a. The input terminal P2- is connected to the bases of the bipolar transistors 401b and 402a via the DC cut capacitor 504b. The capacitor 404 is inserted between the connection points R1 and R2, and reduces leakage of the second harmonic of the local signal to the output terminals P3 + and P3-.

(第7の実施形態)
図9は、本発明の第7の実施形態に係る周波数変換装置の回路図である。図9に示す周波数変換装置は、第6の実施形態に係る周波数変換装置において、第1の帰還回路25を第1の帰還回路26に置換したものである。
(Seventh embodiment)
FIG. 9 is a circuit diagram of a frequency conversion device according to the seventh embodiment of the present invention. The frequency converter illustrated in FIG. 9 is obtained by replacing the first feedback circuit 25 with the first feedback circuit 26 in the frequency converter according to the sixth embodiment.

図9に示す周波数変換装置の構成および効果は、第1および第3の実施形態に係る増幅装置、並びに、第5および第6の実施形態に係る周波数変換装置についての説明から明らかであるので、ここでは説明を省略する。   The configuration and effects of the frequency conversion device shown in FIG. 9 are apparent from the description of the amplification devices according to the first and third embodiments and the frequency conversion devices according to the fifth and sixth embodiments. The description is omitted here.

本実施形態に係る周波数変換装置によれば、インダクタ203を備えることにより、簡単な構成で、第6の実施形態よりも高い自由度で、広いダイナミックレンジを有する高周波負帰還周波数変換装置を実現することができる。   According to the frequency converter according to the present embodiment, by providing the inductor 203, a high-frequency negative feedback frequency converter having a wide dynamic range with a simple configuration and a higher degree of freedom than that of the sixth embodiment is realized. be able to.

(第8の実施形態)
図10は、本発明の第8の実施形態に係る周波数変換装置の回路図である。図10に示す周波数変換装置は、第6の実施形態に係る周波数変換装置において、第1の帰還回路25を第1の帰還回路27に置換したものである。
(Eighth embodiment)
FIG. 10 is a circuit diagram of a frequency conversion device according to the eighth embodiment of the present invention. The frequency converter illustrated in FIG. 10 is obtained by replacing the first feedback circuit 25 with a first feedback circuit 27 in the frequency converter according to the sixth embodiment.

図10に示す周波数変換装置の構成および効果は、第1および第4の実施形態に係る増幅装置、並びに、第5および第6の実施形態に係る周波数変換装置についての説明から明らかであるので、ここでは説明を省略する。   The configuration and effects of the frequency conversion device shown in FIG. 10 are apparent from the description of the amplification devices according to the first and fourth embodiments and the frequency conversion devices according to the fifth and sixth embodiments. The description is omitted here.

本実施形態に係る周波数変換装置によれば、インダクタ201a、201bを取り除くことにより、差動増幅回路のペア性を良く保ちながら、広いダイナミックレンジを有する高周波負帰還周波数変換装置を実現することができる。   According to the frequency conversion device according to the present embodiment, by removing the inductors 201a and 201b, it is possible to realize a high-frequency negative feedback frequency conversion device having a wide dynamic range while maintaining good pair characteristics of the differential amplifier circuit. .

(各実施形態の変形例)
以下、第1ないし第4の実施形態に係る増幅装置、および、第5ないし第8の実施形態に係る周波数変換装置の変形例について説明する。以下に示す装置は、いずれも、これまでに述べた装置と同様の効果を奏する。
(Modification of each embodiment)
Hereinafter, modifications of the amplifying device according to the first to fourth embodiments and the frequency conversion device according to the fifth to eighth embodiments will be described. All of the devices shown below have the same effects as the devices described so far.

まず、各実施形態で示した第2の帰還回路30、35に代えて、他の帰還回路を用いてもよい。例えば、図11に示す3種類の帰還回路のいずれかを用いてもよい。図11(a)に示す帰還回路31は、抵抗311、および、キャパシタ312、313を備える。抵抗311とキャパシタ312とは直列に接続され、キャパシタ313はその直列接続回路と並列に接続される。図11(b)に示す帰還回路32は、キャパシタ321、322、および、抵抗323を備える。キャパシタ321、322は直列に接続され、その接続点S1は抵抗323を介して接地される。図11(c)に示す帰還回路33は、キャパシタ331、332、および、インダクタ333を備える。キャパシタ331、332は直列に接続され、その接続点S2は、インダクタ333を介して接地される。   First, instead of the second feedback circuits 30 and 35 shown in the embodiments, other feedback circuits may be used. For example, any of the three types of feedback circuits shown in FIG. 11 may be used. A feedback circuit 31 illustrated in FIG. 11A includes a resistor 311 and capacitors 312 and 313. The resistor 311 and the capacitor 312 are connected in series, and the capacitor 313 is connected in parallel with the series connection circuit. The feedback circuit 32 illustrated in FIG. 11B includes capacitors 321 and 322 and a resistor 323. The capacitors 321 and 322 are connected in series, and the connection point S1 is grounded via the resistor 323. A feedback circuit 33 illustrated in FIG. 11C includes capacitors 331 and 332 and an inductor 333. The capacitors 331 and 332 are connected in series, and the connection point S2 is grounded via the inductor 333.

例えば、図11(a)に示す帰還回路を第1の実施形態に係る増幅装置に用いる場合、端子P7はバイポーラトランジスタ101のベースに、端子P8はバイポーラトランジスタ102のコレクタにそれぞれ接続される。他の帰還回路を他の実施形態に係る装置に用いる場合も同様である。ただし、差動対を用いて構成される第2の帰還回路35の場合には、図11に示す3種類の帰還回路のいずれかを対にして用いる。   For example, when the feedback circuit shown in FIG. 11A is used in the amplifying device according to the first embodiment, the terminal P7 is connected to the base of the bipolar transistor 101, and the terminal P8 is connected to the collector of the bipolar transistor 102. The same applies to the case where other feedback circuits are used in devices according to other embodiments. However, in the case of the second feedback circuit 35 configured using a differential pair, one of the three types of feedback circuits shown in FIG. 11 is used as a pair.

また、各実施形態で示した帰還回路において、入力信号の大きさなどの条件に対応して帰還信号の振幅および位相を変化させてもよい。例えば、帰還回路に含まれるキャパシタに代えて、可変容量ダイオード(図12を参照)を用いてもよい。図12に示す増幅装置では、第1の帰還回路29は可変容量ダイオード252を備え、第2の帰還回路39は可変容量ダイオード352を備えている。入力信号の大きさなどの条件に応じて、インピーダンス制御信号Vctl1 、Vctl2 の電圧を変化させることにより、可変容量ダイオード252、352の容量値が変化し、その結果、帰還信号の振幅および位相が変化する。これにより、入力電力が小さいときには、利得が高く、かつ、IIP3(3rd Input Intercept Point :3次入力インターセプトポイント)が低くなるように増幅回路を制御し、入力電力が大きいときには、利得が低く、かつ、IIP3が高くなるように増幅回路を制御することができる。   In the feedback circuit shown in each embodiment, the amplitude and phase of the feedback signal may be changed in accordance with conditions such as the magnitude of the input signal. For example, a variable capacitance diode (see FIG. 12) may be used instead of the capacitor included in the feedback circuit. In the amplifying device shown in FIG. 12, the first feedback circuit 29 includes a variable capacitance diode 252, and the second feedback circuit 39 includes a variable capacitance diode 352. By changing the voltages of the impedance control signals Vctl1 and Vctl2 according to the conditions such as the magnitude of the input signal, the capacitance values of the variable capacitance diodes 252 and 352 change, and as a result, the amplitude and phase of the feedback signal change. To do. As a result, when the input power is small, the gain is controlled so that the gain is high and the IIP3 (3rd Input Intercept Point) is low. When the input power is large, the gain is low, and The amplifier circuit can be controlled so that IIP3 becomes high.

また、各実施形態で示したカスコード形式の増幅回路10、15に代えて、他の構成を有する増幅回路を用いてもよい。例えば、シングル形式の増幅回路(図13を参照)を用いてもよい。図13に示す増幅装置において、増幅回路11はバイポーラトランジスタ101およびバイアス回路104を備えており、バイポーラトランジスタ101のコレクタは、DCカットキャパシタ503を介して、出力端子P2に接続される。上記以外の点は、第1の実施形態に係る増幅装置と同じである。このようなシングル形式の増幅回路を用いることにより、雑音特性の良い増幅装置を実現することができる。シングル形式の増幅回路を他の実施形態に係る装置に用いる場合も同様である。   Further, instead of the cascode amplifier circuits 10 and 15 shown in the embodiments, amplifier circuits having other configurations may be used. For example, a single-type amplifier circuit (see FIG. 13) may be used. In the amplifying apparatus shown in FIG. 13, the amplifying circuit 11 includes a bipolar transistor 101 and a bias circuit 104, and the collector of the bipolar transistor 101 is connected to the output terminal P <b> 2 via a DC cut capacitor 503. The points other than the above are the same as those of the amplification device according to the first embodiment. By using such a single-type amplifier circuit, an amplifier device with good noise characteristics can be realized. The same applies to the case where a single-type amplifier circuit is used in an apparatus according to another embodiment.

また、各実施形態で示したバイポーラトランジスタに代えて、SiGe/Si、AlGaAs/GaAs、GaInP/GaAsなどを用いたヘテロ接合バイポーラトランジスタを用いてもよい。これにより、雑音特性や歪み特性など高周波特性の良い装置を実現することができる。また、バイポーラトランジスタに代えて、MOS FETを用いてもよい。これにより、低コストなCMOSプロセスを用いることができるので、各実施形態に係る装置を低コストで製造することができる。なお、このように置換可能なバイポーラトランジスタは、図1では101、102、図3、図4および図6では101a、101b、102a、102b、図7では101、102、401、402、図8、図9および図10では101a、101b、102a、102b、401a、401b、402a、402bの参照符号を付したものである。   Further, instead of the bipolar transistor shown in each embodiment, a heterojunction bipolar transistor using SiGe / Si, AlGaAs / GaAs, GaInP / GaAs, or the like may be used. As a result, a device having good high frequency characteristics such as noise characteristics and distortion characteristics can be realized. Further, a MOS FET may be used in place of the bipolar transistor. Thereby, since a low-cost CMOS process can be used, the device according to each embodiment can be manufactured at a low cost. The bipolar transistors that can be replaced in this way are 101 and 102 in FIG. 1, 101a, 101b, 102a, and 102b in FIG. 3, and 101, 102, 401, 402, FIG. 9 and 10, reference numerals 101a, 101b, 102a, 102b, 401a, 401b, 402a, and 402b are given.

また、各実施形態では第1の帰還回路20、25、26、27をインダクタとキャパシタとを用いて構成したが、インダクタに代えて、インダクタとキャパシタとを並列接続した回路を用いてもよい。これにより、基本波と2次高調波に対する位相制御の自由度を大きくすることができる。なお、このように置換可能なインダクタは、図1および図7では201、図3および図8では201a、201b、図4および図9では201a、201b、203、図6および図10では204の参照符号を付したものである。   In each embodiment, the first feedback circuits 20, 25, 26, and 27 are configured using an inductor and a capacitor. However, a circuit in which an inductor and a capacitor are connected in parallel may be used instead of the inductor. Thereby, the freedom degree of the phase control with respect to a fundamental wave and a 2nd harmonic can be enlarged. 1 and FIG. 7, 201a, 201b in FIGS. 3 and 8, 201a, 201b, 203 in FIGS. 4 and 9, and 204 in FIGS. 6 and 10. A reference numeral is attached.

また、各実施形態で示した抵抗にはポリシリコンを用い、キャパシタにはMOSキャパシタまたはMIM(Metal Insulator Metal )キャパシタを用い、インダクタをアルミ、銅または金などの配線層で形成することが望ましい。これにより、各実施形態に係る装置を半導体集積回路に容易に集積化することができる。なお、ポリシリコンを用いるべき抵抗は、図1および図7では301、図3、図4、図6、図8、図9および図10では301a、301bの参照符号を付したものである。MOSキャパシタなどを用いるべきキャパシタは、図1では103、202、302、303、図3、図4、図6では202a、202b、302a、302b、303a、303b、図7では103、202、302、303、404、図8、図9および図10では202a、202b、302a、302b、303a、303b、404の参照符号を付したものである。配線層で形成すべきインダクタは、図1および図7では201、図3および図8では201a、201b、図4および図9では201a、201b、202、図6および図10では204の参照符号を付したものである。   In addition, it is desirable to use polysilicon for the resistor shown in each embodiment, use a MOS capacitor or a MIM (Metal Insulator Metal) capacitor for the capacitor, and form the inductor with a wiring layer such as aluminum, copper, or gold. Thereby, the device according to each embodiment can be easily integrated in a semiconductor integrated circuit. Note that the resistors to be used for polysilicon are given the reference numerals 301 in FIGS. 1 and 7, and 301 a and 301 b in FIGS. 3, 4, 6, 8, 9, and 10. Capacitors to be used such as MOS capacitors are 103, 202, 302, 303 in FIG. 1, 202a, 202b, 302a, 302b, 303a, 303b in FIG. 3, and 103, 202, 302 in FIG. 303, 404, FIG. 8, FIG. 9, and FIG. 10, the reference numerals 202a, 202b, 302a, 302b, 303a, 303b, 404 are given. Inductors to be formed in the wiring layer are denoted by reference numerals 201 in FIGS. 1 and 7, 201a and 201b in FIGS. 3 and 8, 201a, 201b and 202 in FIGS. 4 and 9, and 204 in FIGS. It is attached.

また、各実施形態に係る装置の帰還信号の位相は、装置から信号源側を見た場合のインピーダンスと、装置から負荷側を見たインピーダンスとの影響を受ける。したがって、各実施形態に係る装置の入力または出力に整合回路を用いる場合には、整合回路のインピーダンスを考慮した上で、入力信号と基本波および2次高調波の帰還信号の位相差が180度となるように、第1および第2の帰還回路を設計する必要がある。   Further, the phase of the feedback signal of the device according to each embodiment is affected by the impedance when the signal source side is viewed from the device and the impedance when the load side is viewed from the device. Therefore, when a matching circuit is used for the input or output of the device according to each embodiment, the phase difference between the input signal and the feedback signal of the fundamental wave and the second harmonic is 180 degrees in consideration of the impedance of the matching circuit. Therefore, it is necessary to design the first and second feedback circuits.

以上に示すように、第1ないし第4の実施形態に係る増幅装置、第5ないし第8の実施形態に係る周波数変換装置、および、各実施形態の変形例に係る装置によれば、第1の帰還回路の通過位相と第2の帰還回路の通過位相の両方を調整することにより、回路全体として入力信号の基本波、3次相互変調波、および、2次高調波を入力に負帰還し、簡単な構成で、広いダイナミックレンジを有する高周波負帰還増幅装置および高周波負帰還周波数変換装置を実現することができる。   As described above, according to the amplification device according to the first to fourth embodiments, the frequency conversion device according to the fifth to eighth embodiments, and the device according to the modification of each embodiment, By adjusting both the passing phase of the feedback circuit and the passing phase of the second feedback circuit, the fundamental wave, the third intermodulation wave, and the second harmonic of the input signal are negatively fed back to the input as a whole circuit. Thus, a high frequency negative feedback amplification device and a high frequency negative feedback frequency conversion device having a wide dynamic range can be realized with a simple configuration.

(第9の実施形態)
図14は、本発明の第9の実施形態に係る無線端末装置の構成を示す図である。送信と受信を同時に行う無線端末装置では、送信時に、送信回路で生成された送信信号の一部が、受信回路にリークする。このとき、受信回路に含まれる増幅装置および周波数変換装置には、非常に大きなダイナミックレンジが必要とされる。また、受信回路に含まれる増幅装置および周波数変換装置は、非送信時には低消費電流であることが要求される。
(Ninth embodiment)
FIG. 14 is a diagram illustrating a configuration of a wireless terminal device according to the ninth embodiment of the present invention. In a wireless terminal device that performs transmission and reception at the same time, a part of the transmission signal generated by the transmission circuit leaks to the reception circuit during transmission. At this time, a very large dynamic range is required for the amplification device and the frequency conversion device included in the reception circuit. Further, the amplification device and the frequency conversion device included in the reception circuit are required to have low current consumption when not transmitting.

そこで、本実施形態に係る無線端末装置は、受信回路に含まれる増幅装置42および周波数変換装置80として、それぞれ、第1〜第4の実施形態およびそれらの変形例に係る増幅装置、並びに、第5〜第8の実施形態およびそれらの変形例に係る周波数変換装置を備えている。また、この無線端末装置は、増幅装置42および周波数変換装置80における消費電流を変化させる制御部90を備えている。   Therefore, the wireless terminal device according to the present embodiment includes, as the amplifying device 42 and the frequency converting device 80 included in the receiving circuit, the amplifying devices according to the first to fourth embodiments and their modifications, respectively, The frequency converter which concerns on 5th-8th embodiment and those modifications is provided. The wireless terminal device also includes a control unit 90 that changes current consumption in the amplification device 42 and the frequency conversion device 80.

制御部90は、送信ベースバンド回路12から送信開始を示す信号を受け取ると、変調器13および増幅装置41を動作状態にする。これ以降、送信回路から受信回路にリークするリーク信号のレベルは高くなる。そこで、制御部90は、送信ベースバンド回路12から送信開始を示す信号を受け取ったときに、増幅装置42および周波数変換装置80における消費電流をより多くする制御を行う。   When the control unit 90 receives a signal indicating the start of transmission from the transmission baseband circuit 12, the control unit 90 puts the modulator 13 and the amplification device 41 into an operating state. Thereafter, the level of the leak signal that leaks from the transmission circuit to the reception circuit increases. Therefore, when the control unit 90 receives a signal indicating the start of transmission from the transmission baseband circuit 12, the control unit 90 performs control to increase current consumption in the amplification device 42 and the frequency conversion device 80.

増幅装置42および周波数変換装置80は負帰還構成を有するので、消費電流を多くしたときでも、増幅装置42および周波数変換装置80の利得は、あまり大きく増加しない。したがって、無線端末装置のレベルダイアグラム構成を大きく変えることなく、ダイナミックレンジの大きな無線端末装置を実現することができる。   Since the amplifying device 42 and the frequency converting device 80 have a negative feedback configuration, even when the current consumption is increased, the gains of the amplifying device 42 and the frequency converting device 80 do not increase so much. Accordingly, it is possible to realize a wireless terminal device having a large dynamic range without greatly changing the level diagram configuration of the wireless terminal device.

以下、図14に示す無線通信端末の詳細な構成を説明する。図14において、送信ベースバンド回路12、変調器13、増幅装置41、アイソレータ50、フィルタ51は、送信回路を構成し、フィルタ52〜54、増幅装置42、70、信号発生器60、周波数変換装置80、復調器21、受信ベースバンド回路22は、受信回路を構成する。送信回路から受信回路にリークするリーク信号は、受信回路に対する妨害信号となる。また、送信ベースバンド回路12は送信信号生成部として、制御部90は妨害信号判定部および制御部として機能する。   Hereinafter, a detailed configuration of the wireless communication terminal illustrated in FIG. 14 will be described. In FIG. 14, a transmission baseband circuit 12, a modulator 13, an amplification device 41, an isolator 50, and a filter 51 constitute a transmission circuit, and filters 52 to 54, amplification devices 42 and 70, a signal generator 60, and a frequency conversion device. 80, the demodulator 21, and the reception baseband circuit 22 constitute a reception circuit. A leak signal leaking from the transmission circuit to the reception circuit becomes an interference signal for the reception circuit. The transmission baseband circuit 12 functions as a transmission signal generation unit, and the control unit 90 functions as an interference signal determination unit and control unit.

送信ベースバンド回路12は、送信信号を生成し、変調器13は、送信ベースバンド回路12から出力された送信信号を変調する。復調器21は、フィルタ54から出力された受信信号を復調し、受信ベースバンド回路22は、復調器21から出力された受信信号に対して所定の処理を行う。増幅装置41、42、70は、入力信号を増幅し、フィルタ51〜54は、入力信号をフィルタリングする。アイソレータ50は、一方向にのみ信号を通過させる。信号生成器60は、所定の周波数を有する信号を生成する。周波数変換装置80は、2本の入力信号を混合する。アンテナ9は、電波の送信と受信を行う。   The transmission baseband circuit 12 generates a transmission signal, and the modulator 13 modulates the transmission signal output from the transmission baseband circuit 12. The demodulator 21 demodulates the reception signal output from the filter 54, and the reception baseband circuit 22 performs predetermined processing on the reception signal output from the demodulator 21. The amplifying devices 41, 42, and 70 amplify the input signal, and the filters 51 to 54 filter the input signal. The isolator 50 allows signals to pass only in one direction. The signal generator 60 generates a signal having a predetermined frequency. The frequency converter 80 mixes two input signals. The antenna 9 transmits and receives radio waves.

制御部90は、上述したように、送信ベースバンド回路12から送信開始を示す信号を受け取ると、変調器13および増幅装置41を動作状態にするとともに、増幅装置42および周波数変換装置80における消費電流をより多くする制御を行う。例えば、制御部90は、図1に示す増幅装置に含まれるバイアス回路のバイアス電圧を上げる制御や、図7に示す周波数変換装置に含まれるバイアス回路のバイアス電圧を上げる制御を行う。これにより、増幅装置42および周波数変換装置80における消費電流はより多くなり、増幅装置42および周波数変換装置80の歪みレベルは高くなる。このように、送信回路から受信回路にリークするリーク信号のレベルが高いときに、増幅装置42および周波数変換装置80における消費電流は高く制御される。   As described above, when receiving a signal indicating the start of transmission from the transmission baseband circuit 12, the control unit 90 puts the modulator 13 and the amplifying device 41 into the operating state and consumes current in the amplifying device 42 and the frequency converting device 80. Do more control. For example, the control unit 90 performs control to increase the bias voltage of the bias circuit included in the amplification device illustrated in FIG. 1 and control to increase the bias voltage of the bias circuit included in the frequency conversion device illustrated in FIG. Thereby, the consumption current in the amplification device 42 and the frequency conversion device 80 is increased, and the distortion level of the amplification device 42 and the frequency conversion device 80 is increased. As described above, when the level of the leak signal leaking from the transmission circuit to the reception circuit is high, the current consumption in the amplification device 42 and the frequency conversion device 80 is controlled to be high.

以下、図14に示す無線通信端末の動作を説明することにより、本発明の無線受信装置および無線受信方法について説明する。ここでは、理解を容易にするために、無線通信端末の動作を送信、受信および制御の3つに分けて説明するが、これら3つの動作は実際には同時に実行される。   Hereinafter, the operation of the wireless communication terminal shown in FIG. 14 will be described to describe the wireless reception device and the wireless reception method of the present invention. Here, in order to facilitate understanding, the operation of the wireless communication terminal will be described in three parts: transmission, reception, and control, but these three operations are actually executed simultaneously.

(1)送信動作
送信ベースバンド回路12は、送信信号を生成し、変調器13に出力する。変調器13は、送信ベースバンド回路12から出力された送信信号を変調し、増幅装置41に出力する。増幅装置41は、変調器13から出力された送信信号を増幅し、アイソレータ50に出力する。アイソレータ50は、増幅装置41から出力された送信信号をフィルタ51に出力するとともに、フィルタ51からの反射信号が増幅装置41に進入することを阻止する。フィルタ51は、アイソレータ50から出力された送信信号をフィルタリングし、アンテナ9に出力する。アンテナ9は、無線電波を利用して、フィルタ51から出力された送信信号を送信する。
(1) Transmission Operation The transmission baseband circuit 12 generates a transmission signal and outputs it to the modulator 13. The modulator 13 modulates the transmission signal output from the transmission baseband circuit 12 and outputs it to the amplifying device 41. The amplifying device 41 amplifies the transmission signal output from the modulator 13 and outputs it to the isolator 50. The isolator 50 outputs the transmission signal output from the amplifying device 41 to the filter 51 and prevents the reflected signal from the filter 51 from entering the amplifying device 41. The filter 51 filters the transmission signal output from the isolator 50 and outputs it to the antenna 9. The antenna 9 transmits the transmission signal output from the filter 51 using radio waves.

(2)受信動作
アンテナ9は、無線電波を利用して受信信号を受信し、フィルタ52に出力する。フィルタ52は、アンテナ9から出力された受信信号をフィルタリングし、増幅装置42に出力する。増幅装置42は、フィルタ52から出力された受信信号を増幅し、フィルタ53に出力する。フィルタ53は、増幅装置42から出力された受信信号をフィルタリングし、周波数変換装置80に出力する。周波数変換装置80は、フィルタ53から出力された受信信号とローカル信号(信号生成器60で生成され、増幅装置70で増幅された信号)とを混合し、フィルタ54に出力する。フィルタ54は、周波数変換装置80から出力された受信信号をフィルタリングし、復調器21に出力する。復調器21は、フィルタ54から出力された受信信号を復調し、受信ベースバンド回路22に出力する。受信ベースバンド回路22は、復調器21から出力された受信信号に対して所定の処理を行う。
(2) Reception Operation The antenna 9 receives a reception signal using radio waves and outputs it to the filter 52. The filter 52 filters the received signal output from the antenna 9 and outputs it to the amplifying device 42. The amplification device 42 amplifies the reception signal output from the filter 52 and outputs the amplified signal to the filter 53. The filter 53 filters the reception signal output from the amplification device 42 and outputs the filtered signal to the frequency conversion device 80. The frequency converter 80 mixes the received signal output from the filter 53 and the local signal (the signal generated by the signal generator 60 and amplified by the amplifier 70), and outputs the mixed signal to the filter 54. The filter 54 filters the reception signal output from the frequency conversion device 80 and outputs the filtered signal to the demodulator 21. The demodulator 21 demodulates the reception signal output from the filter 54 and outputs the demodulated signal to the reception baseband circuit 22. The reception baseband circuit 22 performs predetermined processing on the reception signal output from the demodulator 21.

(3)制御動作
制御部90は、送信ベースバンド回路12から送信開始を示す信号を受け取ると、変調器13および増幅装置41を動作状態にするとともに、増幅装置42および周波数変換装置80における消費電流をより多くする制御を行う。また、制御部90は、送信ベースバンド回路12から送信終了を示す信号を受け取ると、変調器13および増幅装置41を非動作状態にするとともに、増幅装置42および周波数変換装置80における消費電流をより少なくする制御を行う。これにより、増幅装置42および周波数変換装置80における消費電流は、送信回路から受信回路にリークするリーク信号のレベルが高いときに、多くなるように制御される。
(3) Control Operation When the control unit 90 receives a signal indicating the start of transmission from the transmission baseband circuit 12, the control unit 90 puts the modulator 13 and the amplifying device 41 into an operating state and consumes current in the amplifying device 42 and the frequency converting device 80. Do more control. In addition, when the control unit 90 receives a signal indicating the end of transmission from the transmission baseband circuit 12, the control unit 90 puts the modulator 13 and the amplifying device 41 into a non-operating state and further reduces the current consumption in the amplifying device 42 and the frequency converting device 80. Control to reduce. Thereby, the current consumption in the amplifier 42 and the frequency converter 80 is controlled to increase when the level of the leak signal leaking from the transmission circuit to the reception circuit is high.

以上に示すように、本実施形態に係る無線端末装置によれば、送信と受信を同時に行う通信方式(例えば、W−CDMA方式など)が採用される場合でも、消費電流の増加を必要最小限に抑えながら、増幅装置および周波数変換装置のダイナミックレンジを大きくすることができる。このように、ダイナミックレンジの拡大と低消費電流化とを同時に達成することができる。   As described above, according to the wireless terminal device according to the present embodiment, even when a communication method (for example, W-CDMA method) that performs transmission and reception at the same time is adopted, an increase in current consumption is minimized. The dynamic range of the amplification device and the frequency conversion device can be increased while suppressing the noise. In this way, an expansion of the dynamic range and a reduction in current consumption can be achieved at the same time.

本発明の増幅装置および周波数変換装置は、簡単な構成で、広いダイナミックレンジを有するという特徴を有するので、無線通信システムの受信機を始めとする、各種の増幅装置や周波数変換装置などに使用することができる。   Since the amplification device and the frequency conversion device of the present invention have a simple configuration and a wide dynamic range, they are used for various amplification devices and frequency conversion devices including receivers of wireless communication systems. be able to.

本発明の第1の実施形態に係る増幅装置の回路図1 is a circuit diagram of an amplifying device according to a first embodiment of the present invention. 本発明の第1の実施形態に係る増幅装置の動作を説明するための図The figure for demonstrating operation | movement of the amplifier which concerns on the 1st Embodiment of this invention. 本発明の第2の実施形態に係る増幅装置の回路図Circuit diagram of an amplifying device according to a second embodiment of the present invention 本発明の第3の実施形態に係る増幅装置の回路図Circuit diagram of an amplifying apparatus according to a third embodiment of the present invention 本発明の第3の実施形態に係る増幅装置の動作を説明するための図The figure for demonstrating operation | movement of the amplifier which concerns on the 3rd Embodiment of this invention. 本発明の第4の実施形態に係る増幅装置の回路図Circuit diagram of an amplifier according to the fourth embodiment of the present invention 本発明の第5の実施形態に係る周波数変換装置の回路図The circuit diagram of the frequency converter which concerns on the 5th Embodiment of this invention 本発明の第6の実施形態に係る周波数変換装置の回路図The circuit diagram of the frequency converter which concerns on the 6th Embodiment of this invention 本発明の第7の実施形態に係る周波数変換装置の回路図Circuit diagram of frequency converter according to seventh embodiment of the present invention 本発明の第8の実施形態に係る周波数変換装置の回路図The circuit diagram of the frequency converter which concerns on the 8th Embodiment of this invention 本発明の第1ないし第8の実施形態に係る第2の帰還回路の他の回路図Another circuit diagram of the second feedback circuit according to the first to eighth embodiments of the present invention 本発明の第1の実施形態の変形例に係る増幅装置の回路図The circuit diagram of the amplifier which concerns on the modification of the 1st Embodiment of this invention 本発明の第1の実施形態の変形例に係る増幅装置の他の回路図The other circuit diagram of the amplifier which concerns on the modification of the 1st Embodiment of this invention 本発明の第9の実施形態に係る無線端末装置の構成を示す図The figure which shows the structure of the radio | wireless terminal apparatus which concerns on the 9th Embodiment of this invention. 第1の従来例の負帰還増幅装置を示す図The figure which shows the negative feedback amplifier of the 1st prior art example 第2の従来例の負帰還増幅装置を示す図The figure which shows the negative feedback amplifier of the 2nd prior art example 第3の従来例の負帰還増幅装置を示す図The figure which shows the negative feedback amplifier of the 3rd prior art example 第4の従来例の負帰還増幅装置を示す図The figure which shows the negative feedback amplifier of the 4th prior art example 第5の従来例の負帰還増幅装置を示す図The figure which shows the negative feedback amplifier of the 5th prior art example 第6の従来例の負帰還増幅装置を示す図The figure which shows the negative feedback amplifier of a 6th prior art example

符号の説明Explanation of symbols

10、11、15…増幅回路
20、25、26、27、29…第1の帰還回路
30、35、39…第2の帰還回路
31、32、33…帰還回路
40、45…周波数変換回路
101、102、401、402…バイポーラトランジスタ
103…バイパスキャパシタ
104、105、403…バイアス回路
201、203、204、333…インダクタ
202、302、312、313、321、322、331、332、404…キャパシタ
252、352…可変容量ダイオード
301、311、323…抵抗
303、501、503、504…DCカットキャパシタ
502…チョークインダクタ
10, 11, 15... Amplifier circuits 20, 25, 26, 27, 29... First feedback circuits 30, 35, 39... Second feedback circuits 31, 32, 33. , 102, 401, 402 ... Bipolar transistor 103 ... Bypass capacitors 104, 105, 403 ... Bias circuits 201, 203, 204, 333 ... Inductors 202, 302, 312, 313, 321, 322, 331, 332, 404 ... Capacitors 252 352, variable capacitance diodes 301, 311, 323, resistors 303, 501, 503, 504, DC cut capacitors 502, choke inductors.

Claims (39)

入力された信号を増幅して出力する増幅装置であって、
入力端子から出力端子に至る経路上に配置されており、前記入力端子から入力された信号を増幅する増幅回路と、
前記増幅回路の入力と帰還端子との間に配置されており、通過する信号の位相を変化させながら、前記増幅回路の帰還出力を前記増幅回路の入力に帰還する第1の帰還回路と、
前記増幅回路の入力と出力との間に配置されており、通過する信号の位相を変化させながら、前記増幅回路の出力を前記増幅回路の入力に帰還する第2の帰還回路とを備え、
前記第1および第2の帰還回路によって帰還される2本の帰還信号に含まれる基本波を合成した信号の位相が、前記入力端子から入力された信号の基本波の位相から略180度離れていることを特徴とする、増幅装置。
An amplifying apparatus that amplifies and outputs an input signal,
An amplifier circuit that is disposed on a path from the input terminal to the output terminal and amplifies the signal input from the input terminal;
A first feedback circuit that is disposed between the input of the amplifier circuit and a feedback terminal and feeds back the feedback output of the amplifier circuit to the input of the amplifier circuit while changing the phase of a signal passing therethrough;
A second feedback circuit that is disposed between the input and output of the amplifier circuit and feeds back the output of the amplifier circuit to the input of the amplifier circuit while changing the phase of the signal passing therethrough,
The phase of the signal obtained by synthesizing the fundamental wave included in the two feedback signals fed back by the first and second feedback circuits is approximately 180 degrees away from the phase of the fundamental wave of the signal input from the input terminal. An amplifying apparatus characterized by comprising:
前記第1および第2の帰還回路によって帰還される2本の帰還信号に含まれる2次高調波を合成した信号の位相が、前記入力端子から入力された信号の基本波の位相から略180度離れていることを特徴とする、請求項1に記載の増幅装置。   The phase of the signal obtained by synthesizing the second harmonic included in the two feedback signals fed back by the first and second feedback circuits is approximately 180 degrees from the phase of the fundamental wave of the signal input from the input terminal. The amplifying device according to claim 1, wherein the amplifying device is separated. 前記入力端子からは1系統の信号が入力され、
前記増幅回路、前記第1の帰還回路および前記第2の帰還回路は、いずれも、1系統の信号を入出力することを特徴とする、請求項1に記載の増幅装置。
One signal is input from the input terminal,
2. The amplification device according to claim 1, wherein each of the amplification circuit, the first feedback circuit, and the second feedback circuit inputs and outputs one system of signals.
前記第1の帰還回路は、
一端が前記帰還端子に接続され、他端が接地されているインダクタと、
一端が前記帰還端子に接続され、他端が前記入力端子に接続されているキャパシタとを含んだ、請求項3に記載の増幅装置。
The first feedback circuit includes:
An inductor having one end connected to the feedback terminal and the other end grounded;
The amplifying apparatus according to claim 3, further comprising: a capacitor having one end connected to the feedback terminal and the other end connected to the input terminal.
前記第1の帰還回路は、
一端が前記帰還端子に接続され、他端が接地されている、インダクタとキャパシタとの並列接続回路と、
一端が前記帰還端子に接続され、他端が前記入力端子に接続されているキャパシタとを含んだ、請求項3に記載の増幅装置。
The first feedback circuit includes:
A parallel connection circuit of an inductor and a capacitor, with one end connected to the feedback terminal and the other end grounded;
The amplifying apparatus according to claim 3, further comprising: a capacitor having one end connected to the feedback terminal and the other end connected to the input terminal.
前記増幅回路は、
ベースが入力に接続され、エミッタが前記帰還端子に接続されている第1のバイポーラトランジスタと、
エミッタが前記第1のバイポーラトランジスタのコレクタに接続され、コレクタが出力に接続されている第2のバイポーラトランジスタとを含んだ、請求項3に記載の増幅装置。
The amplifier circuit is
A first bipolar transistor having a base connected to the input and an emitter connected to the feedback terminal;
The amplifying apparatus according to claim 3, further comprising: a second bipolar transistor having an emitter connected to the collector of the first bipolar transistor and a collector connected to the output.
前記増幅回路は、ベースが入力に接続され、エミッタが前記帰還端子に接続され、コレクタが出力に接続されているバイポーラトランジスタを含んだ、請求項3に記載の増幅装置。   The amplifying device according to claim 3, wherein the amplifying circuit includes a bipolar transistor having a base connected to an input, an emitter connected to the feedback terminal, and a collector connected to an output. 前記第2の帰還回路は、
抵抗と、
前記抵抗と並列に接続されている第1のキャパシタと、
前記抵抗と前記第1のキャパシタとの並列接続回路と直列に接続されている第2のキャパシタとを含んだ、請求項3に記載の増幅装置。
The second feedback circuit includes:
Resistance,
A first capacitor connected in parallel with the resistor;
The amplification device according to claim 3, further comprising: a second capacitor connected in series with a parallel connection circuit of the resistor and the first capacitor.
前記第2の帰還回路は、
抵抗と、
前記抵抗と直列に接続されている第1のキャパシタと、
前記抵抗と前記第1のキャパシタとの直列接続回路と並列に接続されている第2のキャパシタとを含んだ、請求項3に記載の増幅装置。
The second feedback circuit includes:
Resistance,
A first capacitor connected in series with the resistor;
The amplification device according to claim 3, further comprising: a second capacitor connected in parallel with a series connection circuit of the resistor and the first capacitor.
前記第2の帰還回路は、
直列に接続されている第1および第2のキャパシタと、
前記第1および第2のキャパシタの接続点と接地との間に配置されている抵抗とを含んだ、請求項3に記載の増幅装置。
The second feedback circuit includes:
First and second capacitors connected in series;
The amplifying apparatus according to claim 3, comprising a resistor disposed between a connection point of the first and second capacitors and a ground.
前記第2の帰還回路は、
直列に接続されている第1および第2のキャパシタと、
前記第1および第2のキャパシタの接続点と接地との間に配置されているインダクタとを含んだ、請求項3に記載の増幅装置。
The second feedback circuit includes:
First and second capacitors connected in series;
The amplifying apparatus according to claim 3, further comprising an inductor disposed between a connection point of the first and second capacitors and a ground.
前記入力端子からは同相信号と逆相信号とからなる差動信号が入力され、
前記増幅回路は、
前記同相信号が入力される同相入力端子、および、前記帰還端子の1つである同相帰還端子を有し、前記同相信号に基づき動作する同相増幅部と、
前記逆相信号が入力される逆相入力端子、および、前記帰還端子の他の1つである逆相帰還端子を有し、前記逆相信号に基づき動作する逆相増幅部とを含み、
前記第1の帰還回路は、1以上の帰還部を含み、
前記第2の帰還回路は、
前記同相信号に基づき動作する同相帰還部と、
前記逆相信号に基づき動作する逆相帰還部とを含むことを特徴とする、請求項1に記載の増幅装置。
A differential signal consisting of an in-phase signal and a reverse-phase signal is input from the input terminal,
The amplifier circuit is
An in-phase input unit to which the in-phase signal is input, and an in-phase amplifier having one in-phase feedback terminal that is one of the feedback terminals and operating based on the in-phase signal;
A negative phase input terminal to which the negative phase signal is input, and a negative phase feedback terminal that is another one of the feedback terminals, and a negative phase amplification unit that operates based on the negative phase signal;
The first feedback circuit includes one or more feedback units,
The second feedback circuit includes:
A common-mode feedback unit that operates based on the common-mode signal;
The amplification device according to claim 1, further comprising: a negative phase feedback unit that operates based on the negative phase signal.
前記第1の帰還回路は、一端が接地されている第1および第2の帰還部を含み、
前記第1の帰還部の他の一端は、前記同相帰還端子に接続され、
前記第1の帰還部のさらなる他の一端は、前記同相入力端子に接続され、
前記第2の帰還部の他の一端は、前記逆相帰還端子に接続され、
前記第2の帰還部のさらなる他の一端は、前記逆相入力端子に接続されていることを特徴とする、請求項12に記載の増幅装置。
The first feedback circuit includes first and second feedback units having one end grounded,
The other end of the first feedback section is connected to the common-mode feedback terminal,
Still another end of the first feedback section is connected to the common-mode input terminal,
The other end of the second feedback unit is connected to the negative phase feedback terminal,
The amplification device according to claim 12, wherein the other end of the second feedback section is connected to the negative phase input terminal.
前記第1の帰還回路は、一端が1つの接続点に接続されている第1ないし第3の帰還部を含み、
前記第1の帰還部の他の一端は、前記同相帰還端子に接続され、
前記第1の帰還部のさらなる他の一端は、前記同相入力端子に接続され、
前記第2の帰還部の他の一端は、前記逆相帰還端子に接続され、
前記第2の帰還部のさらなる他の一端は、前記逆相入力端子に接続され、
前記第3の帰還部の他端は、接地されていることを特徴とする、請求項12に記載の増幅装置。
The first feedback circuit includes first to third feedback units having one end connected to one connection point,
The other end of the first feedback section is connected to the common-mode feedback terminal,
Still another end of the first feedback section is connected to the common-mode input terminal,
The other end of the second feedback unit is connected to the negative phase feedback terminal,
Still another end of the second feedback unit is connected to the negative phase input terminal,
The amplifying apparatus according to claim 12, wherein the other end of the third feedback unit is grounded.
前記同相帰還端子と前記逆相帰還端子とは、直接接続されており、
前記第1の帰還回路は、一端が前記同相帰還端子および前記逆相帰還端子に接続されている第1ないし第3の帰還部を含み、
前記第1の帰還部の他端は前記同相入力端子に接続され、
前記第2の帰還部の他端は前記逆相入力端子に接続され、
前記第3の帰還部の他端は接地されていることを特徴とする、請求項12に記載の増幅装置。
The in-phase feedback terminal and the negative-phase feedback terminal are directly connected,
The first feedback circuit includes first to third feedback units, one end of which is connected to the in-phase feedback terminal and the negative-phase feedback terminal.
The other end of the first feedback unit is connected to the in-phase input terminal,
The other end of the second feedback unit is connected to the negative phase input terminal,
The amplifying apparatus according to claim 12, wherein the other end of the third feedback unit is grounded.
前記帰還部は、インダクタを有することを特徴とする、請求項12に記載の増幅装置。   The amplifying apparatus according to claim 12, wherein the feedback unit includes an inductor. 前記帰還部は、インダクタとキャパシタとの並列接続回路を有することを特徴とする、請求項12に記載の増幅装置。   The amplification device according to claim 12, wherein the feedback unit includes a parallel connection circuit of an inductor and a capacitor. 前記同相増幅部および前記逆相増幅部は、いずれも、
ベースが入力に接続され、エミッタが前記同相帰還端子および前記逆相帰還端子のいずれか一方に接続されている第1のバイポーラトランジスタと、
エミッタが前記第1のバイポーラトランジスタのコレクタに接続され、コレクタが出力に接続されている第2のバイポーラトランジスタとを含んだ、請求項12に記載の増幅装置。
The in-phase amplification unit and the reverse-phase amplification unit are both
A first bipolar transistor having a base connected to an input and an emitter connected to one of the common-mode feedback terminal and the negative-phase feedback terminal;
The amplifying apparatus according to claim 12, further comprising: a second bipolar transistor having an emitter connected to a collector of the first bipolar transistor and a collector connected to an output.
前記同相増幅部および前記逆相増幅部は、いずれも、ベースが入力に接続され、エミッタが前記同相帰還端子および前記逆相帰還端子のいずれか一方に接続され、コレクタが出力に接続されているバイポーラトランジスタを含んだ、請求項12に記載の増幅装置。   In each of the in-phase amplification unit and the negative-phase amplification unit, the base is connected to the input, the emitter is connected to one of the common-mode feedback terminal and the negative-phase feedback terminal, and the collector is connected to the output. The amplifying device according to claim 12, comprising a bipolar transistor. 前記同相帰還部および前記逆相帰還部は、いずれも、
抵抗と、
前記抵抗と並列に接続されている第1のキャパシタと、
前記抵抗と前記第1のキャパシタとの並列接続回路と直列に接続されている第2のキャパシタとを含んだ、請求項12に記載の増幅装置。
The in-phase feedback unit and the negative-phase feedback unit are both
Resistance,
A first capacitor connected in parallel with the resistor;
The amplifying apparatus according to claim 12, further comprising: a second capacitor connected in series with a parallel connection circuit of the resistor and the first capacitor.
前記同相帰還部および前記逆相帰還部は、いずれも、
抵抗と、
前記抵抗と直列に接続されている第1のキャパシタと、
前記抵抗と前記第1のキャパシタとの直列接続回路と並列に接続されている第2のキャパシタとを含んだ、請求項12に記載の増幅装置。
The in-phase feedback unit and the negative-phase feedback unit are both
Resistance,
A first capacitor connected in series with the resistor;
The amplification device according to claim 12, further comprising a second capacitor connected in parallel with a series connection circuit of the resistor and the first capacitor.
前記同相帰還部および前記逆相帰還部は、いずれも、
直列に接続されている第1および第2のキャパシタと、
前記第1および第2のキャパシタの接続点と接地との間に配置されている抵抗とを含んだ、請求項12に記載の増幅装置。
The in-phase feedback unit and the negative-phase feedback unit are both
First and second capacitors connected in series;
The amplifying apparatus according to claim 12, further comprising a resistor disposed between a connection point of the first and second capacitors and a ground.
前記同相帰還部および前記逆相帰還部は、いずれも、
直列に接続されている第1および第2のキャパシタと、
前記第1および第2のキャパシタの接続点と接地との間に配置されているインダクタとを含んだ、請求項12に記載の増幅装置。
The in-phase feedback unit and the negative-phase feedback unit are both
First and second capacitors connected in series;
The amplifying apparatus according to claim 12, comprising an inductor disposed between a connection point of the first and second capacitors and ground.
前記第1および第2の帰還回路のインピーダンスが、それぞれ、第1および第2のインピーダンス制御信号に応じて変化することを特徴とする、請求項に1記載の増幅装置。   The amplifying apparatus according to claim 1, wherein impedances of the first and second feedback circuits change in accordance with first and second impedance control signals, respectively. 入力された信号を増幅し、周波数を変換して出力する周波数変換装置であって、
入力端子から出力端子に至る経路上に配置されており、前記入力端子から入力された信号を増幅する増幅回路と、
前記増幅回路で増幅された信号の周波数を変換する周波数変換回路と、
前記増幅回路の入力と帰還端子との間に配置されており、通過する信号の位相を変化させながら、前記増幅回路の帰還出力を前記増幅回路の入力に帰還する第1の帰還回路と、
前記増幅回路の入力と出力との間に配置されており、通過する信号の位相を変化させながら、前記増幅回路の出力を前記増幅回路の入力に帰還する第2の帰還回路とを備え、
前記第1および第2の帰還回路によって帰還される2本の帰還信号に含まれる基本波を合成した信号の位相が、前記入力端子から入力された信号の基本波の位相から略180度離れていることを特徴とする、周波数変換装置。
A frequency converter that amplifies an input signal, converts a frequency, and outputs the converted signal.
An amplifier circuit that is disposed on a path from the input terminal to the output terminal and amplifies the signal input from the input terminal;
A frequency conversion circuit for converting the frequency of the signal amplified by the amplification circuit;
A first feedback circuit that is disposed between the input of the amplifier circuit and a feedback terminal and feeds back the feedback output of the amplifier circuit to the input of the amplifier circuit while changing the phase of a signal passing therethrough;
A second feedback circuit that is disposed between the input and output of the amplifier circuit and feeds back the output of the amplifier circuit to the input of the amplifier circuit while changing the phase of the signal passing therethrough,
The phase of the signal obtained by synthesizing the fundamental wave included in the two feedback signals fed back by the first and second feedback circuits is approximately 180 degrees away from the phase of the fundamental wave of the signal input from the input terminal. A frequency converter characterized by comprising:
前記第1および第2の帰還回路によって帰還される2本の帰還信号に含まれる2次高調波を合成した信号の位相が、前記入力端子から入力された信号の基本波の位相から略180度離れていることを特徴とする、請求項25に記載の周波数変換装置。   The phase of the signal obtained by synthesizing the second harmonic contained in the two feedback signals fed back by the first and second feedback circuits is approximately 180 degrees from the phase of the fundamental wave of the signal input from the input terminal. The frequency converter according to claim 25, wherein the frequency converter is separated. 前記入力端子からは1系統の信号が入力され、
前記増幅回路、前記第1の帰還回路および前記第2の帰還回路は、いずれも、1系統の信号を入出力することを特徴とする、請求項25に記載の周波数変換装置。
One signal is input from the input terminal,
26. The frequency converter according to claim 25, wherein each of the amplifier circuit, the first feedback circuit, and the second feedback circuit inputs and outputs one system signal.
前記第1の帰還回路は、
一端が前記帰還端子に接続され、他端が接地されているインダクタと、
一端が前記帰還端子に接続され、他端が前記入力端子に接続されているキャパシタとを含んだ、請求項27に記載の周波数変換装置。
The first feedback circuit includes:
An inductor having one end connected to the feedback terminal and the other end grounded;
28. The frequency converter according to claim 27, further comprising a capacitor having one end connected to the feedback terminal and the other end connected to the input terminal.
前記第1の帰還回路は、
一端が前記帰還端子に接続され、他端が接地されている、インダクタとキャパシタとの並列接続回路と、
一端が前記帰還端子に接続され、他端が前記入力端子に接続されているキャパシタとを含んだ、請求項27に記載の周波数変換装置。
The first feedback circuit includes:
A parallel connection circuit of an inductor and a capacitor, with one end connected to the feedback terminal and the other end grounded;
28. The frequency converter according to claim 27, further comprising a capacitor having one end connected to the feedback terminal and the other end connected to the input terminal.
前記入力端子からは同相信号と逆相信号とからなる差動信号が入力され、
前記増幅回路は、
前記同相信号が入力される同相入力端子、および、前記帰還端子の1つである同相帰還端子を有し、前記同相信号に基づき動作する同相増幅部と、
前記逆相信号が入力される逆相入力端子、および、前記帰還端子の他の1つである逆相帰還端子を有し、前記逆相信号に基づき動作する逆相増幅部とを含み、
前記第1の帰還回路は、1以上の帰還部を含み、
前記第2の帰還回路は、
前記同相信号に基づき動作する同相帰還部と、
前記逆相信号に基づき動作する逆相帰還部とを含むことを特徴とする、請求項25に記載の周波数変換装置。
A differential signal consisting of an in-phase signal and a reverse-phase signal is input from the input terminal,
The amplifier circuit is
An in-phase input unit to which the in-phase signal is input, and an in-phase amplifier having one in-phase feedback terminal that is one of the feedback terminals and operating based on the in-phase signal;
A negative phase input terminal to which the negative phase signal is input, and a negative phase feedback terminal that is another one of the feedback terminals, and a negative phase amplification unit that operates based on the negative phase signal;
The first feedback circuit includes one or more feedback units,
The second feedback circuit includes:
A common-mode feedback unit that operates based on the common-mode signal;
The frequency converter according to claim 25, further comprising a negative phase feedback unit that operates based on the negative phase signal.
前記第1の帰還回路は、一端が接地されている第1および第2の帰還部を含み、
前記第1の帰還部の他の一端は、前記同相帰還端子に接続され、
前記第1の帰還部のさらなる他の一端は、前記同相入力端子に接続され、
前記第2の帰還部の他の一端は、前記逆相帰還端子に接続され、
前記第2の帰還部のさらなる他の一端は、前記逆相入力端子に接続されていることを特徴とする、請求項30に記載の周波数変換装置。
The first feedback circuit includes first and second feedback units having one end grounded,
The other end of the first feedback section is connected to the common-mode feedback terminal,
Still another end of the first feedback section is connected to the common-mode input terminal,
The other end of the second feedback unit is connected to the negative phase feedback terminal,
The frequency conversion device according to claim 30, wherein the other end of the second feedback unit is connected to the negative phase input terminal.
前記第1の帰還回路は、一端が1つの接続点に接続されている第1ないし第3の帰還部を含み、
前記第1の帰還部の他の一端は、前記同相帰還端子に接続され、
前記第1の帰還部のさらなる他の一端は、前記同相入力端子に接続され、
前記第2の帰還部の他の一端は、前記逆相帰還端子に接続され、
前記第2の帰還部のさらなる他の一端は、前記逆相入力端子に接続され、
前記第3の帰還部の他端は、接地されていることを特徴とする、請求項30に記載の周波数変換装置。
The first feedback circuit includes first to third feedback units having one end connected to one connection point,
The other end of the first feedback section is connected to the common-mode feedback terminal,
Still another end of the first feedback section is connected to the common-mode input terminal,
The other end of the second feedback unit is connected to the negative phase feedback terminal,
Still another end of the second feedback unit is connected to the negative phase input terminal,
The frequency converter according to claim 30, wherein the other end of the third feedback unit is grounded.
前記同相帰還端子と前記逆相帰還端子とは、直接接続されており、
前記第1の帰還回路は、一端が前記同相帰還端子および前記逆相帰還端子に接続されている第1ないし第3の帰還部を含み、
前記第1の帰還部の他端は前記同相入力端子に接続され、
前記第2の帰還部の他端は前記逆相入力端子に接続され、
前記第3の帰還部の他端は接地されていることを特徴とする、請求項30に記載の周波数変換装置。
The in-phase feedback terminal and the negative-phase feedback terminal are directly connected,
The first feedback circuit includes first to third feedback units, one end of which is connected to the in-phase feedback terminal and the negative-phase feedback terminal.
The other end of the first feedback unit is connected to the in-phase input terminal,
The other end of the second feedback unit is connected to the negative phase input terminal,
The frequency converter according to claim 30, wherein the other end of the third feedback unit is grounded.
前記帰還部は、インダクタを有することを特徴とする、請求項30に記載の周波数変換装置。   The frequency converter according to claim 30, wherein the feedback unit includes an inductor. 前記帰還部は、インダクタとキャパシタとの並列接続回路を有することを特徴とする、請求項30に記載の周波数変換装置。   The frequency converter according to claim 30, wherein the feedback unit includes a parallel connection circuit of an inductor and a capacitor. 前記第1および第2の帰還回路のインピーダンスが、それぞれ、第1および第2のインピーダンス制御信号に応じて変化することを特徴とする、請求項25に記載の周波数変換装置。   26. The frequency conversion device according to claim 25, wherein impedances of the first and second feedback circuits change in accordance with first and second impedance control signals, respectively. アンテナで受信した受信信号を増幅する請求項1に記載の増幅装置と、
前記増幅装置の出力を周波数変換する請求項25に記載の周波数変換装置と、
前記受信信号に対する妨害信号に関する判定を行う妨害信号判定部と、
前記妨害信号判定部における判定結果に基づき、前記増幅装置および前記周波数変換装置における消費電流を変化させる制御部とを備えた、無線受信装置。
The amplifying device according to claim 1, which amplifies a received signal received by an antenna;
The frequency converter according to claim 25, which converts the frequency of the output of the amplifier.
An interfering signal determination unit that performs determination regarding an interfering signal with respect to the received signal;
A wireless reception device comprising: a control unit that changes current consumption in the amplification device and the frequency conversion device based on a determination result in the interference signal determination unit.
前記制御部は、前記妨害信号のレベルが大きいと判定されたときには、前記増幅装置および前記周波数変換装置における消費電流をより多くすることを特徴とする、請求項37に記載の無線受信装置。   The radio reception apparatus according to claim 37, wherein the control unit increases current consumption in the amplification device and the frequency conversion device when it is determined that the level of the interference signal is high. 前記アンテナから送信される送信信号を生成する送信信号生成部をさらに備え、
前記妨害信号判定部は、前記送信信号が生成されているか否かに基づき前記判定を行うことを特徴とする、請求項38に記載の無線受信装置。
A transmission signal generation unit that generates a transmission signal transmitted from the antenna;
The radio reception apparatus according to claim 38, wherein the interference signal determination unit performs the determination based on whether or not the transmission signal is generated.
JP2004273879A 2003-09-24 2004-09-21 Amplifier and frequency converter Pending JP2005124175A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004273879A JP2005124175A (en) 2003-09-24 2004-09-21 Amplifier and frequency converter

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003332555 2003-09-24
JP2004273879A JP2005124175A (en) 2003-09-24 2004-09-21 Amplifier and frequency converter

Publications (1)

Publication Number Publication Date
JP2005124175A true JP2005124175A (en) 2005-05-12

Family

ID=34621977

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004273879A Pending JP2005124175A (en) 2003-09-24 2004-09-21 Amplifier and frequency converter

Country Status (1)

Country Link
JP (1) JP2005124175A (en)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007060635A (en) * 2005-07-27 2007-03-08 Matsushita Electric Ind Co Ltd High-frequency amplifying apparatus
WO2008111491A1 (en) * 2007-03-10 2008-09-18 Nagoya Industrial Science Research Institute Tertiary mutual modulation distortion compensation amplifier and low-noise amplifier using the same
JP2009504096A (en) * 2005-08-02 2009-01-29 クゥアルコム・インコーポレイテッド Amplifier with active post-distortion linearization
JP2009518901A (en) * 2005-12-09 2009-05-07 シリフィック ワイヤレス コーポレーション Wideband mixer with multi-standard input
JP2009527904A (en) * 2006-02-17 2009-07-30 フィニサー コーポレイション Discrete bootstrap in an optical receiver to suppress signal feedback
JP2009207031A (en) * 2008-02-29 2009-09-10 Hitachi Ltd Amplifier circuit
JP2012015954A (en) * 2010-07-05 2012-01-19 Asahi Kasei Electronics Co Ltd Phase variable amplifier
JP2012257290A (en) * 2007-04-05 2012-12-27 Qualcomm Inc Differential amplifier with active post-distortion linearization
WO2015122139A1 (en) * 2014-02-12 2015-08-20 株式会社デンソー Differential amplifier
JP2019516308A (en) * 2016-05-02 2019-06-13 テレフオンアクチーボラゲット エルエム エリクソン(パブル) amplifier
US10897231B2 (en) 2018-06-21 2021-01-19 Murata Manufacturing Co., Ltd. Power amplifier circuit
US11043918B2 (en) 2018-10-02 2021-06-22 Murata Manufacturing Co., Ltd. Power amplifier circuit
JP7387855B1 (en) 2022-11-15 2023-11-28 株式会社フジクラ power amplifier device

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007060635A (en) * 2005-07-27 2007-03-08 Matsushita Electric Ind Co Ltd High-frequency amplifying apparatus
JP2009504096A (en) * 2005-08-02 2009-01-29 クゥアルコム・インコーポレイテッド Amplifier with active post-distortion linearization
JP4838308B2 (en) * 2005-08-02 2011-12-14 クゥアルコム・インコーポレイテッド Amplifier with active post-distortion linearization
JP2011254499A (en) * 2005-08-02 2011-12-15 Qualcomm Incorporated Amplifier with active post-distortion linearization
JP2009518901A (en) * 2005-12-09 2009-05-07 シリフィック ワイヤレス コーポレーション Wideband mixer with multi-standard input
JP4778069B2 (en) * 2005-12-09 2011-09-21 アイセラ カナダ ユーエルシー Multi-standard, multi-band direct conversion device and integrated circuit package for wireless transceiver
JP2009527904A (en) * 2006-02-17 2009-07-30 フィニサー コーポレイション Discrete bootstrap in an optical receiver to suppress signal feedback
WO2008111491A1 (en) * 2007-03-10 2008-09-18 Nagoya Industrial Science Research Institute Tertiary mutual modulation distortion compensation amplifier and low-noise amplifier using the same
JP2012257290A (en) * 2007-04-05 2012-12-27 Qualcomm Inc Differential amplifier with active post-distortion linearization
JP2014225893A (en) * 2007-04-05 2014-12-04 クゥアルコム・インコーポレイテッドQualcomm Incorporated Differential amplifier with active post-distortion linearization
JP2009207031A (en) * 2008-02-29 2009-09-10 Hitachi Ltd Amplifier circuit
JP2012015954A (en) * 2010-07-05 2012-01-19 Asahi Kasei Electronics Co Ltd Phase variable amplifier
WO2015122139A1 (en) * 2014-02-12 2015-08-20 株式会社デンソー Differential amplifier
JP2019516308A (en) * 2016-05-02 2019-06-13 テレフオンアクチーボラゲット エルエム エリクソン(パブル) amplifier
US10673393B2 (en) 2016-05-02 2020-06-02 Telefonaktiebolaget Lm Ericsson (Publ) Amplifier
US11290064B2 (en) 2016-05-02 2022-03-29 Telefonaktiebolaget Lm Ericsson (Publ) Amplifier
US10897231B2 (en) 2018-06-21 2021-01-19 Murata Manufacturing Co., Ltd. Power amplifier circuit
US11043918B2 (en) 2018-10-02 2021-06-22 Murata Manufacturing Co., Ltd. Power amplifier circuit
US11558014B2 (en) 2018-10-02 2023-01-17 Murata Manufacturing Co., Ltd. Power amplifier circuit
US11757411B2 (en) 2018-10-02 2023-09-12 Murata Manufacturing Co., Ltd. Power amplifier circuit
JP7387855B1 (en) 2022-11-15 2023-11-28 株式会社フジクラ power amplifier device

Similar Documents

Publication Publication Date Title
US7804361B2 (en) Low noise amplifier
JP3929031B2 (en) Amplifier
US6057714A (en) Double balance differential active ring mixer with current shared active input balun
US7457606B2 (en) Mixer circuit for direct conversion transceiver with improved IP2
KR101125500B1 (en) Lna having a post-distortion mode and a high-gain mode
US9954500B2 (en) Complementary low noise transductor with active single ended to differential signal conversion
US7298205B2 (en) Amplifier and frequency converter
US20040214547A1 (en) Circuit and method for receiving and mixing radio frequencies in a direct conversion receiver
US6906601B2 (en) Variable phase shifter and a system using variable phase shifter
US10014835B1 (en) Frequency enhanced active transistor
JP2005124175A (en) Amplifier and frequency converter
US8204469B2 (en) Low-noise mixer
US7340232B2 (en) Receiving system and semiconductor integrated circuit device for processing wireless communication signal
EP1037380A2 (en) Frequency converter
US20020146998A1 (en) Single-to-differential conversion circuit outputting DC-balanced differential signal
Le et al. A CMOS 77 GHz radar receiver front-end
EP1022848B1 (en) Amplifier and radio communication apparatus using the same
US20070132512A1 (en) Variable gain amplifier
US8994451B1 (en) RF amplifier
US6239656B1 (en) Power amplifier
US8396435B2 (en) Adder, and power combiner, quadrature modulator, quadrature demodulator, power amplifier, transmitter and wireless communicator using same
JP2005086620A (en) Balanced power amplifier and high frequency communication equipment
CN117526974A (en) 5G dual-frequency bidirectional transceiver with high image rejection degree
JP2013081090A (en) Power amplifier circuit and radio communication device
JP2005175668A (en) Power amplifier circuit, transmitter , receiver and transceiver employing the same