JP2005115171A - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor device Download PDFInfo
- Publication number
- JP2005115171A JP2005115171A JP2003351229A JP2003351229A JP2005115171A JP 2005115171 A JP2005115171 A JP 2005115171A JP 2003351229 A JP2003351229 A JP 2003351229A JP 2003351229 A JP2003351229 A JP 2003351229A JP 2005115171 A JP2005115171 A JP 2005115171A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- surfactant
- polymer
- pattern
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Materials For Photolithography (AREA)
Abstract
Description
本発明は、改善したレジスト材料を用いた半導体装置の製造方法に関し、特に化学増幅型レジストを用いた半導体装置の製造方法である。 The present invention relates to a method for manufacturing a semiconductor device using an improved resist material, and more particularly to a method for manufacturing a semiconductor device using a chemically amplified resist.
近年半導体デバイスは益々高集積化し、それにつれパターンの微細化が急速に進行している。それに伴い要求されるCD制御範囲も、狭くなる傾向にあり、CD制御の1つとして、レジストパターン端部の乱れ、いわゆるラインエッジラフネス(LER)も微細化を要求されるようになり、制御が困難を極める状況になっている。このLERはレジストパターニング後のエッチング工程での線幅ばらつきに影響を与えるため、製造管理の手法である3σにて数nmレベルの値を要求されるようになってきている。 In recent years, semiconductor devices have been increasingly integrated, and the pattern miniaturization has been rapidly progressing. Along with this, the required CD control range tends to become narrower, and as one of the CD controls, disturbance of the resist pattern end, so-called line edge roughness (LER), is required to be miniaturized, and the control is performed. The situation is extremely difficult. Since this LER affects the line width variation in the etching process after resist patterning, a value of several nm level is required for 3σ which is a manufacturing management method.
現在レジストに使用されているポリマーは、分子量が100程度のポリマーであり、そのポリマー1つの大きさは数nmに相当する。更にこのポリマーは、数個のポリマー分子が凝集して、クラスター化するため、このレジストを用いてパターニングしたパターンにおいては、LERが大きくなる要因を持っている。このように、現状のレジストでは、LERはポリマー種に依存してしまうため、ポリマーを最適化しても、必ずしもLERを改善することができなかった。 The polymer currently used for the resist is a polymer having a molecular weight of about 100, and the size of one polymer corresponds to several nm. Furthermore, since this polymer is agglomerated and clustered by several polymer molecules, the pattern patterned using this resist has a factor of increasing LER. Thus, in the current resist, since LER depends on the polymer type, LER cannot always be improved even if the polymer is optimized.
従来のレジストを用いたパターン形成方法を、プロセスを示す概略断面図である図3を用いて説明する。まず。図3(a)に示すように、下地30にレジスト31を塗布する。次いで、図3(b)に示すように、このレジスト31に対して、図示しないマスクを用いて露光する。この露光によって非感光領域31aと、感光領域31bが形成される。次いで、図3(c)に示すように、これを現像すると、パターン31aが形成される。得られるパターン31aは、図4に示すように、パターン側壁及び上面に凹凸が生じてしまう。図4は図3のパターン部分38を拡大した模式図である。
A pattern forming method using a conventional resist will be described with reference to FIG. 3 which is a schematic sectional view showing the process. First. As shown in FIG. 3A, a
パターンを構成するレジストは、レジストポリマーのミクロ結晶ないしはポリマーの分子が集合したクラスター(以下「ポリマーミクロ構造体」という)が集合して形成されており、このポリマーミクロ構造体は、レジスト中においてランダムに位置している。
図4において、これはレジスト内を大きく占めているレジストを構成する材料であるポリマーのポリマーミクロ構造体32が、レジストの4中でランダムに離散的に分散しており、このようにポリマーミクロ構造体がレジストパターン中で分散していると、パターニングされたレジスト界面部は、ポリマーミクロ構造体に対応して凹凸が形成されてしまう。
The resist constituting the pattern is formed by agglomerating clusters of resist polymer microcrystals or polymer molecules (hereinafter referred to as “polymer microstructures”). The polymer microstructures are randomly formed in the resist. Is located.
In FIG. 4, the
このラインエッジラフネスを防止するために、最初に高温でPEBを施すことが知られている(特許文献1参照)。しかしながら、この方法によれば、耐熱性に劣るレジストを用いた場合、レジストに熱履歴が残留し、その特性に悪影響を及ぼすおそれがあった。
本発明は、従来のレジストを用いたリソグラフィにおいて、レジストパターンの端部に凹凸が発生するのを改善するものであり、レジストのミクロ構造を改善することにより、パターニング後のレジスト界面の凹凸(ラインエッジラフネス:LER)を減少させることを目的とするものである。
The present invention improves the occurrence of unevenness at the edge of a resist pattern in lithography using a conventional resist. By improving the resist microstructure, the unevenness (line) of the resist interface after patterning is improved. The object is to reduce edge roughness (LER).
本発明はレジストに界面活性剤を配合することにより、レジスト中のポリマーミクロ構造体を配向させることができることに着目してなされたものである。 The present invention has been made paying attention to the fact that a polymer microstructure in a resist can be oriented by adding a surfactant to the resist.
本発明は、界面活性剤を含有するレジスト材料を、下地層表面に塗布・乾燥してレジスト層を形成する工程と、
前記レジスト層に、光、X線、もしくは電子線を照射して前記レジスト層を露光する工程と、
前記露光したレジスト層を熱処理する工程と、
前記熱処理したレジスト層をアルカリ現像して、端部に凹凸のないパターンを形成する工程を少なくとも備えたことを特徴とする半導体装置の製造方法である。
The present invention comprises a step of applying a resist material containing a surfactant to the surface of the underlayer and drying to form a resist layer;
Irradiating the resist layer with light, X-rays or electron beam to expose the resist layer;
Heat treating the exposed resist layer;
A method of manufacturing a semiconductor device, comprising: at least a step of alkali-developing the heat-treated resist layer to form a pattern without unevenness at an end portion.
前記本発明において、前記レジスト材料が、化学増幅型レジスト材料であることが好ましい。また、前記界面活性剤としては、前記露光光によって分解することのない界面活性剤であり、また、前記熱処理によって揮発するものでないことが好ましい。
In the present invention, the resist material is preferably a chemically amplified resist material. The surfactant is preferably a surfactant that is not decomposed by the exposure light and does not volatilize by the heat treatment.
以上のように従来のレジストに、界面活性剤を加える事により、レジストパターンのラインエッジラフネスを効果的に低減できる。また本発明は特に特別なプロセスを経由しないため、スループットを落とすことなく良好なパターンを得る事を可能とする。
As described above, the line edge roughness of the resist pattern can be effectively reduced by adding a surfactant to the conventional resist. In addition, since the present invention does not go through a special process, it is possible to obtain a good pattern without reducing the throughput.
本発明で用いられるレジスト材料は、酸によって可溶化または架橋化するポリマーと、光酸発生剤と、界面活性剤と、有機溶剤を少なくとも含むものである。 The resist material used in the present invention contains at least a polymer that is solubilized or cross-linked by an acid, a photoacid generator, a surfactant, and an organic solvent.
本実施の形態においては、レジストとしては、微細パターンのリソグラフを高解像度で可能にする化学増幅型レジストが好ましい。 In the present embodiment, the resist is preferably a chemically amplified resist that enables lithographic fine patterns with high resolution.
本実施の形態の化学増幅型レジストは、レジストの本体となるポリマー、光酸発生剤(PAG)、界面活性剤及びそれらを溶解させる有機溶媒からなっている。 The chemically amplified resist according to the present embodiment is composed of a polymer as a resist body, a photoacid generator (PAG), a surfactant, and an organic solvent for dissolving them.
このレジストを構成するポリマーとしては、酸の作用によって可溶化または架橋化するポリマーが用いられ、具体的には、ポリヒドロキシスチレン(PHS)、またはPHSとメタクリレート共重合ポリマーとの混合材料(ESCAP)、アクリル系ポリマー、およびフッ素含有ポリマーなど、公知のポリマー材料を用いることができる。
これらのポリマーは側鎖に、ハイドロオキシ基(−OH)、カルボキシル基(−COO−)などの極性基(親水性基)を有しており、また、主鎖は炭素と水素で構成されている非極性基(疎水性基)のアルキル鎖からなっている。
As the polymer constituting the resist, a polymer that is solubilized or cross-linked by the action of an acid is used. Specifically, polyhydroxystyrene (PHS), or a mixed material of PHS and a methacrylate copolymer (ESCAP). Known polymer materials such as acrylic polymers and fluorine-containing polymers can be used.
These polymers have polar groups (hydrophilic groups) such as hydroxy groups (—OH) and carboxyl groups (—COO − ) in the side chains, and the main chain is composed of carbon and hydrogen. It consists of a non-polar group (hydrophobic group) alkyl chain.
また、光酸発生剤としては、ビススルホニウジアゾメタン類、ニトロベンジル誘導体、ポリヒドロキシ化合物と脂肪族または芳香族スルホン酸エステル類、オニウム塩、スルホニルカルボニルアルカン類、スルホニルカルボニルジアゾメタン類、ハロゲン含有トリアジン化合物類、オキシムスルホネート系化合物類、フェニルスルホニルオキシフタルイミド類など公知の化合物を用いることができる。 Photoacid generators include bissulfoniudiazomethanes, nitrobenzyl derivatives, polyhydroxy compounds and aliphatic or aromatic sulfonic acid esters, onium salts, sulfonylcarbonylalkanes, sulfonylcarbonyldiazomethanes, halogen-containing triazine compounds. , Oxime sulfonate compounds, and phenylsulfonyloxyphthalimides can be used.
本実施の形態で用いる界面活性剤は、その分子中に極性の高い基(親水性基)と極性の低い基(疎水性基)を有するものである。 The surfactant used in the present embodiment has a highly polar group (hydrophilic group) and a less polar group (hydrophobic group) in the molecule.
この界面活性剤としては、陰イオン界面活性剤、陽イオン界面活性剤、非イオン界面活性剤、および両性イオン界面活性剤のいずれも用いることができる。
陰イオン界面活性剤としては、脂肪酸ナトリウム塩、アルファスルホ脂肪酸エステル、アルキルベンゼンスルホン酸塩、アルキル硫酸塩、アルキルエーテル硫酸エステル塩、アルキル硫酸トリエタノールアミンなどが挙げられる。陽イオン界面活性剤としては、アルキルトリメチルアンモニウム塩、ジアルキルジメチルアンモニウムクロリド、アルキルピリジニウムクロリドなどが挙げられる。非イオン界面活性剤としては、脂肪酸ジエタノールアミン、ポリオキシエチレンアルキルエーテル、ポリオキシエチレンアルキルフェニルエーテルなどが挙げられる。また、両性イオン界面活性剤としては、アルキルカルボキシベタインなどが挙げられる。
As the surfactant, any of an anionic surfactant, a cationic surfactant, a nonionic surfactant, and a zwitterionic surfactant can be used.
Examples of the anionic surfactant include fatty acid sodium salts, alpha sulfo fatty acid esters, alkyl benzene sulfonates, alkyl sulfates, alkyl ether sulfate esters, and alkyl sulfate triethanolamine. Examples of the cationic surfactant include alkyltrimethylammonium salt, dialkyldimethylammonium chloride, alkylpyridinium chloride and the like. Nonionic surfactants include fatty acid diethanolamine, polyoxyethylene alkyl ether, polyoxyethylene alkylphenyl ether, and the like. Examples of the zwitterionic surfactant include alkyl carboxybetaines.
本実施の形態において用いられる界面活性剤としては、レジストの露光工程において、露光光によって分解されるものでないことが必要であり、また、熱処理工程で、揮散することのないものであることが必要である。このような要件を備えた界面活性剤としては、分子量が、230以上の界面活性剤を挙げることができる。
また、これらの界面活性剤としては、半導体装置を汚染することの無いよう、金属不純物元素を含まない材料が好ましい。
The surfactant used in the present embodiment must not be decomposed by exposure light in the resist exposure process, and must not be volatilized in the heat treatment process. It is. Examples of the surfactant having such requirements include surfactants having a molecular weight of 230 or more.
These surfactants are preferably materials that do not contain a metal impurity element so as not to contaminate the semiconductor device.
レジストに配合する界面活性剤の量としては、1〜10重量%程度添加することが好ましい。この配合量が、上記範囲を下回った場合には、界面活性剤添加の効果を発揮せず、一方、上記範囲を上回った場合には、パターンの機械的強度が低下して好ましくない。 The amount of the surfactant to be blended in the resist is preferably about 1 to 10% by weight. When the amount is less than the above range, the effect of adding the surfactant is not exhibited. On the other hand, when the amount exceeds the above range, the mechanical strength of the pattern is lowered, which is not preferable.
以下、上記レジスト材料を用いた場合のパターン形成の原理について説明する。混合材料である化学増幅型レジストには、一般にポリマー、酸発生剤(PAG)、及びそれらを溶解させる有機溶媒から形成され、さらにクエンチャー(塩基性物質)と呼ばれる成分を添加することもある。本発明においては、上記したようにこれにさらに、分子内に親水基と疎水基を有する界面活性剤を配合することを特徴としている。
このような配合のレジストを用いたパターン形成について、そのプロセスの概略断面図である図1および図1のプロセスで形成したパターン付近18の拡大断面図である図2を用いて説明する。図1(a)に示すように、下地10上に塗布したレジスト11では、ポテンシャルエネルギーの高い界面活性剤13がレジストと空気の界面に配列する。このレジスト11を図1(b)および図1(c)に示す露光及び現像することで得られるパターン11aにおいても、界面活性剤が配向し、これに伴って、レジストを構成するポリマーミクロ構造体も配向し、その結果、レジストパターンのラインエッジラフネスも改善されることになる。すなわち、パターンの拡大図である図2に示すように、界面活性剤13の界面配列に伴って、ポリマーミクロ構造体12が配向する。このレジストを構成するポリマー配向により、レジストパターン界面でのポリマー位置が整列するため、結果として界面の凹凸(ラインエッジラフネス:LER)を減少させることができる。
Hereinafter, the principle of pattern formation when the resist material is used will be described. A chemical amplification resist, which is a mixed material, is generally formed from a polymer, an acid generator (PAG), and an organic solvent that dissolves them, and a component called a quencher (basic substance) may be added. In the present invention, as described above, a surfactant having a hydrophilic group and a hydrophobic group in the molecule is further blended.
Pattern formation using a resist having such a composition will be described with reference to FIG. 1 which is a schematic cross-sectional view of the process and FIG. As shown in FIG. 1A, in the resist 11 applied on the
以下、本発明のプロセスを示す概略断面図である図1を用いて本実施の形態の半導体製造方法を工程順に説明する。 Hereinafter, the semiconductor manufacturing method of the present embodiment will be described in the order of steps with reference to FIG. 1 which is a schematic sectional view showing the process of the present invention.
まず、図1(a)に示すように、シリコンウェハ半導体基板上に各種薄膜を形成した下地層10上に膜厚200〜300nmにレジスト11を塗布する。本実施の形態においては、このレジスト材料に、界面活性剤を添加して用いることを特徴としている。
First, as shown in FIG. 1A, a resist 11 is applied to a thickness of 200 to 300 nm on an
この工程で、レジスト11を塗布した後、レジスト11が乾燥するまでの時点で、この界面活性剤13は、レジスト11中を移動し、図1(a)に示すように、レジスト11と空気の界面に配列する。上記したように、レジスト11のポリマーの側鎖には、親水性基が存在しており、この親水性基と、界面活性剤13の親水性基14が近接するように、界面活性剤13が配向することになる。
In this step, after the resist 11 is applied and until the resist 11 is dried, the
次いで、レジストを乾燥し、100℃以下の温度で15分程度プリベーク処理を行った後、図1(b)に示すように、図示しないマスクを用いて、光、X線または電子線にて露光する。 Next, after drying the resist and performing a pre-bake treatment at a temperature of 100 ° C. or less for about 15 minutes, as shown in FIG. 1B, exposure is performed with light, X-rays or electron beams using a mask not shown To do.
次いで、図1(c)に示すように、露光後の熱処理を経て、テトラメチルアンモニウムハイドロオキサイドのようなアルカリ現像剤によって現像し、パターンを得る。
この工程における熱処理は、PEBと呼ばれている「露光後やきしめ」であり、露光時の定在波の影響によるパターンエッジの凹凸を減少させたり、あるいは、化学増幅型レジストの触媒作用による酸の発生を加速させたりするために行われるものであり、慣用されている条件を採用することができる。
Next, as shown in FIG. 1 (c), after the heat treatment after exposure, development is performed with an alkali developer such as tetramethylammonium hydroxide to obtain a pattern.
The heat treatment in this process is “post-exposure squeezing” called PEB, which reduces the unevenness of the pattern edge due to the influence of standing waves during exposure, or the acid action by the catalytic action of a chemically amplified resist. It is carried out to accelerate the generation of the above, and a conventionally used condition can be adopted.
図1(c)におけるパターン部分18の拡大図を、図2に示す。
アルカリ現像工程を経てパターンを構成する際、界面活性剤13はレジスト11上部だけで無く、パターン側壁部にも移動して界面に配列する。界面活性剤13は低分子で極性の高い種類では、分子エネルギーが高いために、即座にレジスト11中を移動して界面に配列し易いと考えられる。パターン界面へ界面活性剤13が配列することにより、界面活性剤13の極性部位(親水性基)14がレジスト11内部に向き、ポリマーミクロ構造体の極性と相互作用することでポリマーのミクロ結晶構造自体の配向が起きる。
FIG. 2 shows an enlarged view of the
When the pattern is formed through the alkali development process, the
以上のプロセスにより、パターン界面にポリマーが均一に存在し、レジストポリマーのミクロ構造を適正化することで、ラインエッジラフネスを低減させることができる。そして、このように、ラインエッジラフネスが低減されたパターンを下地層の各種加工に適用した場合、微細パターンの半導体装置を高い製造歩留まりで、製造することができる。
By the above process, the polymer exists uniformly at the pattern interface, and the line edge roughness can be reduced by optimizing the microstructure of the resist polymer. Thus, when a pattern with reduced line edge roughness is applied to various processing of the underlayer, a semiconductor device with a fine pattern can be manufactured with a high manufacturing yield.
10、30:下地層
11、31:塗布レジスト
11a、31a:レジストの非露光領域
11b、31b:レジストの露光領域
12、32:ポリマーのミクロ構造体
13:界面活性剤
14:親水性基
15:疎水性基
16、36:露光におけるエネルギー照射部分を示す矢印
18、38:パターン部分
DESCRIPTION OF
Claims (4)
前記レジスト層に、光、X線、もしくは電子線を照射してレジスト層を露光する工程と、
前記露光したレジスト層を熱処理する工程と、
前記熱処理したレジスト層をアルカリ現像して、端部に凹凸のないパターンを形成する工程を少なくとも備えたことを特徴とする半導体装置の製造方法。 Applying a resist material containing a surfactant to the surface of the underlayer and drying to form a resist layer;
Irradiating the resist layer with light, X-rays or electron beam to expose the resist layer;
Heat treating the exposed resist layer;
A method of manufacturing a semiconductor device, comprising at least a step of alkali-developing the heat-treated resist layer to form a pattern without unevenness at an end portion.
4. The method of manufacturing a semiconductor device according to claim 1, wherein the surfactant is a surfactant that is not volatilized by the heat treatment.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003351229A JP2005115171A (en) | 2003-10-09 | 2003-10-09 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003351229A JP2005115171A (en) | 2003-10-09 | 2003-10-09 | Method for manufacturing semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005115171A true JP2005115171A (en) | 2005-04-28 |
Family
ID=34542557
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003351229A Pending JP2005115171A (en) | 2003-10-09 | 2003-10-09 | Method for manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005115171A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110189858A1 (en) * | 2010-02-01 | 2011-08-04 | Lam Research Corporation | Method for reducing pattern collapse in high aspect ratio nanostructures |
KR101082094B1 (en) | 2007-12-28 | 2011-11-10 | 주식회사 하이닉스반도체 | Method for depositing photoresist |
-
2003
- 2003-10-09 JP JP2003351229A patent/JP2005115171A/en active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101082094B1 (en) | 2007-12-28 | 2011-11-10 | 주식회사 하이닉스반도체 | Method for depositing photoresist |
US20110189858A1 (en) * | 2010-02-01 | 2011-08-04 | Lam Research Corporation | Method for reducing pattern collapse in high aspect ratio nanostructures |
WO2011094132A2 (en) * | 2010-02-01 | 2011-08-04 | Lam Research Corporation | Method of reducing pattern collapse in high aspect ratio nanostructures |
WO2011094132A3 (en) * | 2010-02-01 | 2011-10-13 | Lam Research Corporation | Method of reducing pattern collapse in high aspect ratio nanostructures |
US8617993B2 (en) * | 2010-02-01 | 2013-12-31 | Lam Research Corporation | Method of reducing pattern collapse in high aspect ratio nanostructures |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5313030B2 (en) | Method for forming fine pattern of semiconductor device by double patterning process using acid diffusion | |
US8956981B2 (en) | Methods of eliminating pattern collapse on photoresist patterns | |
TWI387998B (en) | A lithography method | |
US8137893B2 (en) | Chemical trim of photoresist lines by means of a tuned overcoat | |
JP5944484B2 (en) | Method for narrowing lines of radiation sensitive material in lithographic applications | |
TW201721711A (en) | Method of making semiconductor device | |
JP2007057967A (en) | Resist pattern thickening material, method of forming resist pattern, semiconductor device, and manufacturing method thereof | |
US6767693B1 (en) | Materials and methods for sub-lithographic patterning of contact, via, and trench structures in integrated circuit devices | |
KR100555497B1 (en) | Method for forming fine patterns | |
US9766545B2 (en) | Methods for small trench patterning using chemical amplified photoresist compositions | |
US6352818B1 (en) | Photoresist development method employing multiple photoresist developer rinse | |
JP5980648B2 (en) | Method for forming pattern of semiconductor element | |
US7662542B2 (en) | Pattern forming method and semiconductor device manufacturing method | |
US9891522B2 (en) | Method and composition of a chemically amplified copolymer resist | |
JP5240297B2 (en) | Pattern forming method, semiconductor device manufacturing method, and resist pattern coating layer forming material | |
JP2012256726A (en) | Rework method for resist film, manufacturing method for semiconductor device, and substrate processing system | |
JP2004505319A (en) | Manufacturing method of microelectronic device | |
JP2005115171A (en) | Method for manufacturing semiconductor device | |
JP2009139695A (en) | Method for manufacturing semiconductor device | |
CN115868012A (en) | Method for forming narrow groove contact part | |
JP2013057877A (en) | Pattern forming method | |
JP5096860B2 (en) | Pattern formation method | |
JP2015528644A (en) | Reduced EUV resist sensitivity | |
TW202238276A (en) | Lithography method | |
JP5527440B2 (en) | Pattern forming method and semiconductor device manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050926 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060929 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090428 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090908 |