JP2005115110A - Method and program for correcting figure of photomask, recording medium having the program recorded thereon, apparatus and method for forming photomask pattern, photomask, and method for manufacturing semiconductor integrated circuit device - Google Patents
Method and program for correcting figure of photomask, recording medium having the program recorded thereon, apparatus and method for forming photomask pattern, photomask, and method for manufacturing semiconductor integrated circuit device Download PDFInfo
- Publication number
- JP2005115110A JP2005115110A JP2003350393A JP2003350393A JP2005115110A JP 2005115110 A JP2005115110 A JP 2005115110A JP 2003350393 A JP2003350393 A JP 2003350393A JP 2003350393 A JP2003350393 A JP 2003350393A JP 2005115110 A JP2005115110 A JP 2005115110A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- photomask
- deviation amount
- dimension
- limit value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、半導体集積回路装置(LSI)の製造におけるリソグラフィ工程において用いられるホトマスク、ホトマスクの図形補正方法、ホトマスクの図形補正プログラム、このプログラムを記録した記録媒体、ホトマスクのパターン形成装置、ホトマスクのパターン形成方法、及び半導体集積回路装置の製造方法に関するものである。 The present invention relates to a photomask used in a lithography process in the manufacture of a semiconductor integrated circuit device (LSI), a photomask graphic correction method, a photomask graphic correction program, a recording medium recording the program, a photomask pattern forming apparatus, and a photomask pattern. The present invention relates to a forming method and a manufacturing method of a semiconductor integrated circuit device.
一般に、LSIの製造に際しては、半導体集積回路基板(半導体ウェハ)上にレジストを塗布し、リソグラフィ工程によってホトマスクの転写像であるレジストパターンを形成し、エッチング工程によって半導体ウェハの被加工層の不要部分を除去するプロセスが実行される。このような各プロセスにおいては、マスクパターン、レジストパターン、及び被加工層のエッチングパターンの形状は、意図的に形状に変化を与える場合を除いて、厳密に一致していることが望ましい。しかし、実際には、各プロセスにおける転写特性に起因した形状変化が生じ、特に、リソグラフィ工程で用いられる露光波長を下回るような微細なパターン形成においては、好ましくない形状変化が生じる(即ち、被加工層のパターンが、本来の設計位置とは異なる位置になる。)(例えば、特許文献1参照)。 In general, when manufacturing an LSI, a resist is applied on a semiconductor integrated circuit substrate (semiconductor wafer), a resist pattern that is a transfer image of a photomask is formed by a lithography process, and an unnecessary portion of a processed layer of a semiconductor wafer is formed by an etching process. The process of removing is performed. In each of these processes, it is desirable that the shapes of the mask pattern, the resist pattern, and the etching pattern of the layer to be processed are exactly the same except when the shape is intentionally changed. However, in practice, shape changes due to transfer characteristics in each process occur, and in particular, in the formation of a fine pattern that is lower than the exposure wavelength used in the lithography process, unfavorable shape changes occur (that is, the workpiece is processed). The layer pattern is different from the original design position. (For example, see Patent Document 1).
この形状変化を低減させるための手法の一つに、ルールベースPPC(Process Proximity Correction:プロセス近接効果補正)がある。この手法は、数十から数百の基準パターンを実測することによって他の類似パターンの形状を予測し、マスクパターンを補正する手法である。具体的には、ホトマスクを用いて転写された半導体ウェハの実際のパターンのエッジ位置と設計パターンの設計エッジ位置との差異をエッジ位置の偏差量としたときに、設計パターンとその幅方向の両側の隣接パターンとの間のパターン間隔とエッジ位置の偏差量との関係を実測によって取得した基準データを用いて、補正対象のホトマスクの図形について、パターンのエッジ位置の偏差量を判定し、補正が必要であると判定された領域について、ホトマスクの図形を補正する。 One method for reducing the shape change is rule-based PPC (Process Proximity Correction). This method is a method of correcting a mask pattern by predicting the shape of another similar pattern by actually measuring several tens to several hundreds of reference patterns. Specifically, when the difference between the edge position of the actual pattern of the semiconductor wafer transferred using a photomask and the design edge position of the design pattern is the deviation amount of the edge position, both sides of the design pattern and its width direction Using the reference data obtained by actual measurement of the relationship between the pattern interval between adjacent patterns and the deviation amount of the edge position, the deviation amount of the edge position of the pattern is determined for the figure of the photomask to be corrected. The photomask figure is corrected for the area determined to be necessary.
図8は、従来のホトマスクの図形補正方法を説明するための図である。図8において、横軸はパターン間隔(μm)を示し、縦軸はエッジ位置の偏差量(nm)を示し、実線111はPPC処理前のエッジ位置の偏差量(nm)を示し、破線112はPPC処理後のエッジ位置の偏差量(nm)を示す。PPC処理は、次のように実行される。図8に実線111で示されるように、エッジ位置の偏差量が上限値(+5nm)以上になると判定された領域(パターン間隔がd31以下の領域)について、図8に破線112で示されるように、エッジ位置の偏差量を所定の値(ホトマスクのパターン形成時における最小描画寸法(最小補正単位)であり、例えば、10nmである。)だけ減少させるようにホトマスクのパターンのエッジ位置を変更し、また、エッジ位置の偏差量が下限値(−5nm)以下になると判定された領域について(図示せず)、エッジ位置の偏差量を所定の値だけ増加させるようにホトマスクのパターンのエッジ位置を変更する。
FIG. 8 is a diagram for explaining a conventional photomask graphic correction method. In FIG. 8, the horizontal axis indicates the pattern interval (μm), the vertical axis indicates the deviation amount (nm) of the edge position, the
しかし、上記した従来のホトマスクの図形補正方法においては、ホトマスクの図形の補正を行うか否かの判断は、エッジ位置の偏差量に基づいて行っていたので、半導体集積回路装置の特性に大きな影響を与えるホトマスクのパターン寸法(パターン幅)は最適な値に補正されていなかった。 However, in the conventional photomask graphic correction method described above, the determination as to whether or not to correct the photomask graphic is made based on the deviation amount of the edge position, so that the characteristics of the semiconductor integrated circuit device are greatly affected. The pattern size (pattern width) of the photomask that gives the above was not corrected to an optimum value.
また、図8に破線112で示されるように、エッジ位置の偏差量をパターンの片側について−5nmから+5nmまでの範囲内に補正したとしても、パターン寸法の偏差量は、図9に破線122で示されるように−10nmから+10nmまでの範囲になり、パターン寸法ばらつきは最大20nmになり、ホトマスクのパターン形成に際しての最小補正単位(例えば、10nm)よりも大きな値になっていた。このように、エッジ位置の偏差量に基づいて行うホトマスクの図形補正方法は、半導体集積回路装置の性能を大きく左右するパターン寸法の精度の点から見れば、適切な補正方法ではなかった。
Further, as shown by the
そこで、本発明は上記したような従来技術の課題を解決するためになされたものであり、その目的は、半導体集積回路装置の特性に大きな影響を与える半導体ウェハの転写パターンのパターン寸法のばらつきを小さくすることができるホトマスクの図形補正方法、ホトマスクの図形補正プログラム、このプログラムを記録した記録媒体、ホトマスクのパターン形成装置、ホトマスクのパターン形成方法、ホトマスク、及び半導体集積回路装置の製造方法を提供することにある。 Accordingly, the present invention has been made to solve the above-described problems of the prior art, and its purpose is to reduce variations in the pattern size of the transfer pattern of the semiconductor wafer, which has a great influence on the characteristics of the semiconductor integrated circuit device. Provided are a photomask graphic correction method, a photomask graphic correction program, a recording medium recording the program, a photomask pattern forming apparatus, a photomask pattern forming method, a photomask, and a method for manufacturing a semiconductor integrated circuit device. There is.
本発明に係るホトマスクの図形補正方法の一態様は、ホトマスクを用いて転写された半導体ウェハの実際の転写パターンのパターン寸法から前記半導体ウェハの設計パターン寸法を差し引いた値をパターン寸法の偏差量としたときに、前記設計パターンとその幅方向の両側の隣接パターンとの間のパターン間隔と前記パターン寸法の偏差量との関係を実測によって取得した基準データを用いてホトマスクの図形を補正する方法であって、
〔1A〕 前記基準データを用いて、補正対象のホトマスクの図形について、パターン寸法の偏差量が所定の上限値以上又は所定の下限値以下になるか否かを判定するステップと、
〔1B〕 前記ステップ〔1A〕においてパターン寸法の偏差量が前記上限値以上又は前記下限値以下になると判定された領域について、前記ホトマスクの図形を補正するステップとを有するものである。
In one aspect of the photomask graphic correction method according to the present invention, a value obtained by subtracting the design pattern dimension of the semiconductor wafer from the pattern dimension of the actual transfer pattern of the semiconductor wafer transferred using the photomask is defined as a pattern dimension deviation amount. When correcting the figure of the photomask using reference data obtained by actual measurement of the relationship between the pattern interval between the design pattern and adjacent patterns on both sides in the width direction and the deviation amount of the pattern dimension There,
[1A] A step of determining whether or not a deviation amount of a pattern dimension is not less than a predetermined upper limit value or not more than a predetermined lower limit value with respect to a photomask figure to be corrected using the reference data;
[1B] The step of correcting the figure of the photomask for the area determined in step [1A] where the deviation amount of the pattern dimension is greater than or equal to the upper limit value or less than the lower limit value.
また、本発明に係るホトマスクの図形補正方法の他の態様は、ホトマスクを用いて転写された半導体ウェハの実際の転写パターンのパターン寸法から前記半導体ウェハの設計パターン寸法を差し引いた値をパターン寸法の偏差量としたときに、前記設計パターンとその幅方向の両側の隣接パターンとの間のパターン間隔と前記パターン寸法の偏差量との関係を実測によって取得した基準データを用いてホトマスクの図形を補正する方法であって、
〔5A〕 前記設計パターンとその両側の隣接パターンとの間のパターン間隔をd1及びd2とした非対称パターンのパターン寸法の偏差量をF(d0)とし、前記設計パターンとその両側の隣接パターンとの間のパターン間隔をいずれもd1とした対称パターンのパターン寸法の偏差量をF(d1)とし、前記設計パターンとその両側の隣接パターンとの間のパターン間隔をいずれもd2とした対称パターンのパターン寸法の偏差量をF(d2)としたときに、前記基準データからパターン寸法の偏差量F(d1)及びF(d2)を呼び出し、非対称パターンのパターン寸法の偏差量をF(d0)=F(d1)/2+F(d2)/2によって近似し、補正対象のホトマスクの図形について、パターン寸法の偏差量F(d0)が所定の上限値以上又は所定の下限値以下になるか否かを判定するステップと、
〔5B〕 前記ステップ〔5A〕においてパターン寸法の偏差量F(d0)が前記上限値以上又は前記下限値以下になると判定された領域について、前記ホトマスクの図形を補正するステップとを有するものである。
According to another aspect of the photomask graphic correction method of the present invention, a value obtained by subtracting the design pattern dimension of the semiconductor wafer from the pattern dimension of the actual transfer pattern of the semiconductor wafer transferred using the photomask is used as the pattern dimension. When taking the deviation amount, the photo mask figure is corrected using reference data obtained by actual measurement of the relationship between the pattern interval between the design pattern and adjacent patterns on both sides in the width direction and the deviation amount of the pattern dimension. A way to
[5A] The deviation of the pattern dimension of the asymmetric pattern in which the pattern interval between the design pattern and the adjacent patterns on both sides thereof is d 1 and d 2 is F (d 0 ), and the design pattern is adjacent to both sides of the design pattern. F (d 1 ) is the deviation amount of the pattern dimension of the symmetrical pattern where the pattern spacing between the patterns is d 1, and the pattern spacing between the design pattern and the adjacent patterns on both sides is d 2. When the deviation amount of the pattern dimension of the symmetric pattern is F (d 2 ), the deviation amounts F (d 1 ) and F (d 2 ) of the pattern dimension are called from the reference data, and the pattern dimensions of the asymmetric pattern the deviation is approximated by F (d 0) = F ( d 1) / 2 + F (d 2) / 2, the shapes of the corrected photomask, the deviation amount of the pattern size F (d 0) Determining whether equal to or less than a predetermined upper limit value or more or a predetermined lower limit value,
[5B] The method includes a step of correcting the figure of the photomask for an area determined in step [5A] where the pattern dimension deviation amount F (d 0 ) is greater than or equal to the upper limit value or less than the lower limit value. is there.
本発明によれば、半導体集積回路装置の特性に大きな影響を与える半導体ウェハの転写パターンのパターン寸法のばらつきを小さくすることができ、半導体集積回路装置に所望の特性を持たせることができるという効果が得られる。 According to the present invention, it is possible to reduce variations in the pattern size of the transfer pattern of a semiconductor wafer that greatly affects the characteristics of the semiconductor integrated circuit device, and to provide the semiconductor integrated circuit device with desired characteristics. Is obtained.
図1は、本発明に係るホトマスクの図形補正方法(この方法をコンピュータに実行させるための図形補正プログラム、及びこのプログラムを記録したコンピュータ読取り可能な記録媒体)、ホトマスクのパターン形成方法(この方法を実施するパターン形成装置、及びパターンが形成されたホトマスク)、及び半導体集積回路装置の製造方法を概略的に示すフローチャートである。 FIG. 1 shows a photomask graphic correction method according to the present invention (a graphic correction program for causing a computer to execute this method, and a computer-readable recording medium on which this program is recorded), a photomask pattern forming method (this method). 1 is a flowchart schematically showing a pattern forming apparatus to be implemented, a photomask on which a pattern is formed, and a method for manufacturing a semiconductor integrated circuit device.
本発明に係るホトマスクの図形補正方法は、ルールベースPPC(プロセス近接効果補正)に属する。本発明に係るホトマスクの図形補正方法においては、ホトマスクの図形補正方法を実施する際に使用される基準データを予め取得しておく(図1のステップST11)。基準データは、パターン間隔とパターン寸法の偏差量との関係を基準パターンについて実測することによって、取得される。ここで、パターン間隔とは、設計パターン(ラインパターン)とその幅方向の両側の隣接パターンとの間の距離のことである。また、パターン寸法の偏差量とは、光近接効果等の影響によって生じる偏差量であって、ホトマスクを用いて転写された半導体ウェハの実際の転写パターンのパターン寸法から半導体ウェハの設計パターン寸法を差し引いた値である。 The photomask graphic correction method according to the present invention belongs to rule-based PPC (process proximity effect correction). In the photomask graphic correction method according to the present invention, reference data to be used in carrying out the photomask graphic correction method is acquired in advance (step ST11 in FIG. 1). The reference data is acquired by actually measuring the relationship between the pattern interval and the pattern dimension deviation amount for the reference pattern. Here, the pattern interval is a distance between a design pattern (line pattern) and adjacent patterns on both sides in the width direction. The pattern dimension deviation amount is a deviation amount caused by an optical proximity effect, etc., and the design pattern dimension of the semiconductor wafer is subtracted from the pattern dimension of the actual transfer pattern of the semiconductor wafer transferred using the photomask. Value.
本発明に係るホトマスクの図形補正方法を実施する際には、予め取得された基準データを用いて、補正対象となるホトマスクの図形(即ち、図形データ)について(図1のステップST21)、パターン寸法の偏差量を判定し、補正が必要であると判定された領域について、ホトマスクの図形を補正する(図1のステップST22)。これらの処理は、本発明に係るホトマスクのパターン形成装置の一部を構成するコンピュータ(計算機)によって実行される。また、これらの処理をコンピュータに実行させるためのプログラム、及び、このプログラムを記録したコンピュータ読取り可能な記録媒体(例えば、CD−ROM)も本発明に含まれる。 When carrying out the photomask graphic correction method according to the present invention, the photomask figure to be corrected (that is, graphic data) using the reference data acquired in advance (step ST21 in FIG. 1), pattern dimensions. The amount of deviation is determined, and the photomask figure is corrected for the area determined to be corrected (step ST22 in FIG. 1). These processes are executed by a computer (computer) constituting a part of the photomask pattern forming apparatus according to the present invention. Further, a program for causing a computer to execute these processes and a computer-readable recording medium (for example, a CD-ROM) on which the program is recorded are also included in the present invention.
また、本発明に係るホトマスクのパターン形成方法を実施する際には、マスク形成用の層(例えば、クロム膜)を備えた基板を用意し(図1のステップST31)、補正されたホトマスクの図形データに基づいて、ホトマスクのパターン形成装置(パターン描画装置)によって、ホトマスクを加工してマスクパターンを形成する(図1のステップST32)。 Further, when carrying out the photomask pattern forming method according to the present invention, a substrate provided with a mask forming layer (for example, a chromium film) is prepared (step ST31 in FIG. 1), and the corrected photomask figure is prepared. Based on the data, the photomask is processed by a photomask pattern forming device (pattern drawing device) to form a mask pattern (step ST32 in FIG. 1).
さらに、本発明に係る半導体集積回路装置の製造方法を実施する際には、半導体ウェハの被加工層上にレジストを塗布し(図1のステップST41)、上記方法により形成されたパターンを持つホトマスクを用いたリソグラフィ工程によってレジストパターンを形成し(図1のステップST42)、レジストパターンをエッチング阻止部としたエッチング工程によって被加工層の不要部分を除去して被加工層のパターンを形成する(図1のステップST43)。 Furthermore, when carrying out the method for manufacturing a semiconductor integrated circuit device according to the present invention, a resist is applied on a layer to be processed of a semiconductor wafer (step ST41 in FIG. 1), and a photomask having a pattern formed by the method described above. A resist pattern is formed by a lithography process using (step ST42 in FIG. 1), and an unnecessary portion of the processed layer is removed by an etching process using the resist pattern as an etching blocking portion to form a pattern of the processed layer (FIG. 1). 1 step ST43).
<第1の実施形態>
図2は、本発明の第1の実施形態に係るホトマスクの図形補正方法を説明するための図である。図2において、横軸はパターン間隔(μm)を示し、0μmから40μmまでの範囲を示している。また、縦軸はパターン寸法の偏差量(nm)を示し、−15nmから+20nmまでの範囲を示している。図2においては、パターン寸法の偏差量を、ホトマスクを用いて転写された半導体ウェハの被加工層の実際の転写パターンのパターン寸法から半導体ウェハの設計パターン寸法を差し引いた値としている。図2において、実線101は、ホトマスクの図形補正処理が実行される前のパターン寸法の偏差量の変化を示し、破線102は、第1の実施形態に係るホトマスクの図形補正処理が実行された後のパターン寸法の偏差量の変化を示す。ただし、実線101及び破線102は、第1の実施形態に係るホトマスクの図形補正方法を説明するために、パターン寸法の偏差量及び図形の補正内容の一例を示すものであり、パターン寸法の偏差量及び図形の補正内容は、図示のものに限定されない。
<First Embodiment>
FIG. 2 is a diagram for explaining a photomask graphic correction method according to the first embodiment of the present invention. In FIG. 2, the horizontal axis indicates the pattern interval (μm) and indicates the range from 0 μm to 40 μm. The vertical axis represents the pattern dimension deviation amount (nm), indicating the range from -15 nm to +20 nm. In FIG. 2, the deviation amount of the pattern dimension is a value obtained by subtracting the design pattern dimension of the semiconductor wafer from the pattern dimension of the actual transfer pattern of the layer to be processed of the semiconductor wafer transferred using the photomask. In FIG. 2, a
図2の実線101からわかるように、パターン間隔がd13のときにパターン寸法の偏差量が0になり、パターン間隔がd13より狭いときにはパターン寸法の偏差量が正の値になり、パターン間隔がd13より広いときにはパターン寸法の偏差量が負の値になる。これは、パターン間隔が狭いときには被加工層の転写パターンの幅が広がり、パターン間隔が広いときには被加工層の転写パターンの幅が狭くなることを示している。
As can be seen from the
第1の実施形態においては、予め測定された基準データを用いて、補正対象のホトマスクの図形について、パターン寸法の偏差量が所定の上限値FH以上又は所定の下限値FL以下になるか否かを判定する。そして、パターン寸法の偏差量が上限値FH以上又は下限値FL以下になると判定された領域について、ホトマスクの図形を補正する。 Or In a first embodiment, by using the reference data which has been previously measured, the graphic to be corrected photomask, the deviation amount of the pattern size equal to or less than a predetermined upper limit value F H above or a predetermined lower limit value F L Determine whether or not. Then, the region where the deviation amount of the pattern size is determined to be less than the upper limit value F H above or the lower limit value F L, to correct the shape of the photomask.
次に、第1の実施形態に係るホトマスクの図形補正方法を具体的に説明する。第1の実施形態に係るホトマスクの図形補正方法は、例えば、ホトマスクのパターン形成装置によって実行される。図3は、ホトマスクのパターン形成装置の構成を概略的に示すブロック図である。図3に示されるように、ホトマスクのパターン形成装置200は、中央演算部201と、記憶部202と、記録媒体204の情報を読取る媒体読取り部203と、マスクパターンを電子線等により形成(描画)する描画部205と、操作部206とを有している。ホトマスクのパターン形成装置200には、第1の実施形態に係るホトマスクの図形補正方法を実施するためのプログラム(例えば、記録媒体204に記録されたプログラム)がインストールされている。また、ホトマスクのパターン形成装置200の記憶部202には、第1の実施形態に係るホトマスクの図形補正方法を実施する際に使用される基準データが予め記憶されている。ホトマスクのラインパターンの図形データについての補正の要否の判定処理及びホトマスクの図形データに対する補正処理は、中央演算部201が行う。描画部205は、中央演算部201によって補正された図形データに基づいて、マスクパターンを形成する。
Next, the photomask figure correction method according to the first embodiment will be described in detail. The photomask graphic correction method according to the first embodiment is executed by, for example, a photomask pattern forming apparatus. FIG. 3 is a block diagram schematically showing the configuration of a photomask pattern forming apparatus. As shown in FIG. 3, a photomask
図4は、第1の実施形態に係るホトマスクの図形補正方法を説明するための図である。第1の実施形態において、基準データの取得は次のように行われる。図4に示されるように、設計パターン301とその幅方向の両側の隣接パターン302,303とのパターン間隔をd1及びd2とし、設計パターン301の幅をWmとし、設計パターン301に対応する被加工層の実際の転写パターン401のパターン幅をd1及びd2の関数We(d1,d2)とし、パターン寸法の偏差量をd1及びd2の関数F(d1,d2)=We(d1,d2)−Wmとしたときに、パターン間隔d1及びd2とパターン寸法の偏差量F(d1,d2)との関係を実測して基準データを取得する。ここで、設計パターンがホトマスクのパターンに厳密に一致している場合には、設計パターン301の幅Wmは、ホトマスクの対応するラインパターンの幅に一致する。
FIG. 4 is a diagram for explaining a photomask graphic correction method according to the first embodiment. In the first embodiment, the reference data is acquired as follows. As shown in FIG. 4, the pattern interval between the
次に、基準データを用いて、判定対象であるホトマスクの図形データについて、パターン寸法の偏差量F(d1,d2)が所定の上限値(図2のFH=+5nm)以上又は所定の下限値(図2のFL=−5nm)以下になるか否かを判定する。 Next, using the reference data, the pattern dimension deviation amount F (d 1 , d 2 ) is greater than or equal to a predetermined upper limit (F H = + 5 nm in FIG. 2) or predetermined It is determined whether or not the lower limit value (F L = −5 nm in FIG. 2) is reached.
次に、パターン寸法の偏差量F(d1,d2)が上限値FH以上又は下限値FL以下になると判定された領域について、ホトマスクの図形データを補正する。図形データの補正は、図2のパターン間隔がd12以下の領域に破線102で示されるように、パターン寸法の偏差量が上限値FH以上になると判定された領域について、パターン寸法の偏差量を所定の値FAだけ減少させるように実行される。また、補正されたホトマスクの図形を再度補正対象として、再度判定を行い、図1のパターン間隔がd11以下の領域に破線102で示されるように、パターン寸法の偏差量が上限値FH以上になると判定された領域について、パターン寸法の偏差量を再度所定の値FAだけ減少させるように、図形の補正を繰り返す。さらに、図形データの補正は、図2のパターン間隔がd14以上d15以下の領域に破線102で示されるように、パターン寸法の偏差量が下限値FL以下になると判定された領域について、パターン寸法の偏差量を所定の値FAだけ増加させるように実行される。
Next, the region where the deviation amount of the pattern size F (d 1, d 2) is determined to be less than the upper limit value F H above or the lower limit value F L, corrects the graphic data photomask. Correction of the graphic data, such that the pattern spacing of Figure 2 is indicated by dashed
なお、図2においては、所定の値FAは、上限値FHと下限値FLとの差異に等しい10nmとしている。この値FAは、ホトマスクにパターンを形成する際に補正可能な最小描画寸法(最小補正単位)に設定されている。なお、必ずしも上限値FHと下限値FLとの差異を最小描画寸法と等しくする必要はない。例えば、微細パターンにおけるマスク寸法の敏感度が大きいこと(例えば、マスクサイズの寸法変更値以上の寸法変動がウェハ上のパターンに生じること)を考慮して、上限値FH及び下限値FLの絶対値のそれぞれを、最小描画寸法の1/2以上になるようにすることが多い。また、ホトマスクの図形の補正を行うエッジは、ホトマスクのラインパターンの両側のエッジのいずれでもよい。図2のd11及びd12に示されるように、多段の補正を行う場合には、一段目は右側のエッジを変更(パターン間隔を広くするように又は狭くするように)し、二段目は左側のエッジを変更(パターン間隔を広くするように又は狭くするように)するというように、両側のエッジで補正(ラインパターンのエッジ位置の変更)を交互に振り分けてもよい。 In FIG. 2, the predetermined value F A is set to 10 nm which is equal to the difference between the upper limit value F H and the lower limit value F L. This value F A is set to correctable minimum drawing size when forming a pattern on a photomask (minimum correction units). It is not always necessary to equalize the difference between the upper limit value F H and the lower limit F L and minimum drawing dimensions. For example, the upper limit value F H and the lower limit value F L are considered in consideration of the high sensitivity of the mask dimension in the fine pattern (for example, the pattern variation on the wafer more than the dimension change value of the mask size occurs). In many cases, each absolute value is set to be 1/2 or more of the minimum drawing size. Further, the edge for correcting the photomask figure may be either edge on either side of the photomask line pattern. As shown in d 11 and d 12 of FIG. 2, when performing multi-stage correction, the first stage changes the right edge (to widen or narrow the pattern interval), and the second stage The left edge may be changed (to make the pattern interval wider or narrower), and the correction (change of the edge position of the line pattern) may be distributed alternately on both edges.
図8に示されるように、従来のホトマスクの図形補正方法においては、ホトマスクのパターンの図形補正を行うか否かの判断は、エッジ位置の偏差量が−5nmから+5nmまでの範囲の外にあるか否かによって行っていた。そのため、補正後におけるパターン寸法の偏差量には、図9に示されるように、−10nmから+10nmまで範囲内の誤差(最大20nmの誤差)があった。これに対し、第1の実施形態に係るホトマスクの図形補正方法においては、ホトマスクの図形補正を行うか否かの判断を、パターン寸法の偏差量に基づいて行うので、図形補正後のパターン寸法の偏差量は、図2に示されるように、−5nmから+5nmまでの10nmの範囲内とすることができる。このように、第1の実施形態に係るホトマスクの図形補正方法を用いることにより、半導体ウェハの被加工層の転写パターンの寸法精度(設計パターン寸法からの差異)を従来の手法の2倍に向上させることができる。 As shown in FIG. 8, in the conventional photomask graphic correction method, the determination of whether or not to correct the photomask pattern graphic is outside the range where the edge position deviation amount is from -5 nm to +5 nm. Was going depending on whether or not. For this reason, as shown in FIG. 9, there is an error within the range from −10 nm to +10 nm (maximum error of 20 nm) in the deviation amount of the pattern dimension after correction. On the other hand, in the photomask graphic correction method according to the first embodiment, whether or not to perform photomask graphic correction is determined based on the pattern dimension deviation amount. As shown in FIG. 2, the deviation amount can be within a range of 10 nm from −5 nm to +5 nm. As described above, by using the photomask graphic correction method according to the first embodiment, the dimensional accuracy (difference from the design pattern dimension) of the transfer pattern of the layer to be processed of the semiconductor wafer is improved to twice that of the conventional method. Can be made.
<第2の実施形態>
上記第1の実施形態において説明したように、設計パターンとその幅方向の両側の隣接パターンとのパターン間隔をd1及びd2とし、設計パターンの幅をWmとし、設計パターンに対応する半導体ウェハの被加工層の転写パターンの幅をWe(d1,d2)としたときに、パターン寸法の偏差量F(d1,d2)は、F(d1,d2)=We(d1,d2)−Wmによって計算できる。しかし、この計算を行うためには、パターン間隔d1及びd2のあらゆる組み合わせに対してパターン寸法の偏差量F(d1,d2)を把握する必要があった。このため、非常に多くの基準データを取得しておく必要があった。そこで、第2の実施形態においては、パターン寸法の偏差量の計算式として近似式を用いることによって、取得しなければならない基準データを減らす(d1=d2の対称パターンについてのみ把握すればよい)ことを可能にしている。
<Second Embodiment>
As described in the first embodiment, the pattern spacing between the design pattern and adjacent patterns on both sides in the width direction is d 1 and d 2 , the width of the design pattern is W m, and the semiconductor corresponding to the design pattern When the width of the transfer pattern of the processed layer of the wafer is W e (d 1 , d 2 ), the pattern dimension deviation amount F (d 1 , d 2 ) is F (d 1 , d 2 ) = W It can be calculated by e (d 1 , d 2 ) −W m . However, in order to perform this calculation, it is necessary to grasp the pattern dimension deviation amount F (d 1 , d 2 ) for every combination of the pattern intervals d 1 and d 2 . For this reason, it is necessary to acquire a very large amount of reference data. Therefore, in the second embodiment, by using an approximate expression as a calculation formula for the deviation amount of the pattern dimension, the reference data to be acquired is reduced (only the symmetric pattern of d 1 = d 2 needs to be grasped. ) Makes it possible.
第2の実施形態において、基準データの取得は次のように行われる。図6(a)及び(b)に示されるように、設計パターン511又は521とその幅方向の両側の隣接パターン512,513又は522,523とのパターン間隔をそれぞれd(=d1又はd2)とし、設計パターン511又は521の設計パターンの幅をWmとし、設計パターン511又は521に対応する被加工層の実際の転写パターン611又は621のパターン幅をWe(d)とし、パターン寸法の偏差量をF(d)=We(d)−Wmによって計算されるF(d)としたときに、パターン間隔dとパターン寸法の偏差量F(d)との関係を実測して基準データを取得する。基準データの数は、寸法パターンの偏差量として許容される誤差やホトマスクの図形補正を行う装置の処理能力等の各種要因に基づいて決定すればよい。
In the second embodiment, acquisition of reference data is performed as follows. As shown in FIGS. 6A and 6B, the pattern interval between the
図5は、本発明の第2の実施形態に係るホトマスクの図形補正方法を説明するための図である。図5において、設計パターン501とその幅方向の両側の隣接パターン502,503とのパターン間隔をd1及びd2とし、設計パターン501のパターン幅をWmとし、設計パターン501に対応する被加工層の実際の転写パターン601の幅をWe(d0)とし、パターン寸法の偏差量をF(d0)とした。第2の実施形態においては、パターン寸法の偏差量をF(d0)を以下の近似式によって計算する。
F(d0)=F(d1)/2+F(d2)/2
ここで、F(d1)及びF(d2)は、図6(a)及び(b)に示される、対称パターンのパターン寸法の偏差量であり、基準データとして記憶されているデータである。したがって、図5に示されるような非対称パターン(d1≠d2)のパターン寸法の偏差量を上記式によって近似計算できる。なお、図5に示されるような非対称パターン501の左側エッジの偏差量D501は、図6(a)に示される対称パターン511の左側エッジの偏差量D511と、厳密には一致しないことがプロセスの特性上から知られている。しかし、その誤差量の大きさがPPC処理で想定している精度に比べて十分に小さい場合には、それらが等しいと扱って、上記近似式を用いても、実用上の不具合はないと考えられる。
FIG. 5 is a diagram for explaining a photomask graphic correction method according to the second embodiment of the present invention. In FIG. 5, the pattern interval between the
F (d 0 ) = F (d 1 ) / 2 + F (d 2 ) / 2
Here, F (d 1 ) and F (d 2 ) are deviation amounts of the pattern dimensions of the symmetrical pattern shown in FIGS. 6A and 6B, and are data stored as reference data. . Therefore, the deviation amount of the pattern dimension of the asymmetric pattern (d 1 ≠ d 2 ) as shown in FIG. 5 can be approximated by the above formula. Incidentally, the deviation D 501 of the left edge of the
ホトマスクの図形について、パターン寸法の偏差量F(d0)が上限値FH以上又は下限値FL以下になるか否かを判定する。そして、パターン寸法の偏差量F(d0)が上限値FH以上又は下限値FL以下になると判定された領域について、ホトマスクの図形を補正する。 For graphic photomask determines whether the deviation amount of the pattern size F (d 0) is equal to or less than the upper limit value F H above or the lower limit value F L. Then, the region where the deviation amount of the pattern size F (d 0) is determined to be less than the upper limit value F H above or the lower limit value F L, to correct the shape of the photomask.
上記第1の実施形態を達成するには、パターン間隔d1,d2のあらゆる組み合わせ(非対称パターン)に対するパターン寸法の偏差量を基準データとして事前に取得する必要があった。しかし、そのためには、非常に多くのパターン種の測定を行い、その特性の解析・把握を行わなければならず、非常に多くの時間と労力を要し、本発明を実際に適用する上での障壁となっていた。これに対し、第2の実施形態に係るマスクパターンの図形補正方法によれば、非対称パターンの寸法偏差量を対称パターンの寸法偏差量の基準データを用いて近似することができる。このため、第2の実施形態に係るマスクパターンの図形補正方法によれば、第1の実施形態を達成する上での障壁であった、非対称パターンの寸法偏差量の把握が容易になる。なお、第2の実施形態において、上記以外の点は、上記第1の実施形態と同様である。 In order to achieve the first embodiment, it is necessary to obtain in advance, as reference data, the deviation amount of the pattern dimension with respect to all combinations (asymmetric patterns) of the pattern intervals d 1 and d 2 . However, in order to do so, it is necessary to measure a very large number of pattern types and analyze and grasp their characteristics, which requires a great deal of time and labor. Was a barrier. In contrast, according to the mask pattern graphic correction method according to the second embodiment, the dimensional deviation amount of the asymmetric pattern can be approximated using the reference data of the dimensional deviation amount of the symmetric pattern. For this reason, according to the figure correction method of the mask pattern according to the second embodiment, it becomes easy to grasp the dimensional deviation amount of the asymmetric pattern, which is a barrier for achieving the first embodiment. In the second embodiment, points other than those described above are the same as those in the first embodiment.
<第3の実施形態>
図7は、本発明の第3の実施形態に係るホトマスクの図形補正方法を説明するための図である。図7に示される直交座標系において、横軸と縦軸のそれぞれは、設計パターン(ラインパターン)の幅方向の両側のパターン間隔d1及びd2を示している。図7には、横軸方向に0μmから40μmまでの範囲のパターン間隔が示されており、縦軸方向に0μmから40μmまでの範囲のパターン間隔が示されている。また、図7には、パターン寸法の偏差量F(d1,d2)が同じ値になる等高線(円弧状の曲線)が複数本プロットされている。各等高線に付された数値−9nmから+12nmまでは、パターン寸法の偏差量F(d1,d2)を示している。
<Third Embodiment>
FIG. 7 is a diagram for explaining a photomask graphic correction method according to the third embodiment of the present invention. In the orthogonal coordinate system shown in FIG. 7, the horizontal axis and the vertical axis respectively indicate pattern intervals d 1 and d 2 on both sides in the width direction of the design pattern (line pattern). In FIG. 7, the pattern interval in the range from 0 μm to 40 μm is shown in the horizontal axis direction, and the pattern interval in the range from 0 μm to 40 μm is shown in the vertical axis direction. In FIG. 7, a plurality of contour lines (arc-shaped curves) having the same pattern dimension deviation amount F (d 1 , d 2 ) are plotted. Numerical values −9 nm to +12 nm attached to the contour lines indicate pattern dimension deviation amounts F (d 1 , d 2 ).
上記第1の実施形態の場合には、パターン寸法の偏差量F(d1,d2)が、等高線の一つを境界とする上限値(+5nm)以上の領域701(図7の左下のハッチング領域)又は等高線の他の一つを境界とする下限値(−5nm)以下の領域702(図7の右上のハッチング領域)にある場合には、ホトマスクの図形を補正する。このため、領域701及び702の範囲を計算機に明示することが必要であった。しかし、このように境界を曲線とした領域を計算機において正確に示すことは非常に困難であり、また、仮に達成できたとしても後の計算が非常に複雑なものとなり、処理時間の大幅な増大を招き、実用的ではなかった。
In the case of the first embodiment, a region 701 in which the pattern dimension deviation amount F (d 1 , d 2 ) is equal to or higher than the upper limit (+5 nm) with one of the contour lines as a boundary (lower left hatching in FIG. 7). If it is in a region 702 (hatched region in the upper right in FIG. 7) that is equal to or lower than the lower limit (−5 nm) with another one of the contour lines as a boundary, the photomask figure is corrected. For this reason, it is necessary to clearly indicate the range of the
そこで、第3の実施形態においては、領域701及び702の範囲を大小さまざまな大きさの複数の四角形によって切り出している。ここで、四角形は、図7における横軸に平行な辺と縦軸に平行な辺を持つ。このように、曲線の境界を持つ領域701及び702の範囲を、複数の四角形の組み合わせで近似しているので、計算機に与える条件は、パターン間隔d1,d2の上限値と下限値のみでよく、四角形の個数分だけ、上限値及び下限値を準備すればよい。
Therefore, in the third embodiment, the ranges of the
図7には、切り出し誤差量を±1nmとした場合の例が示されている。つまり、図7の領域701の境界線(即ち、+5nmの等高線)の誤差+1nm(即ち、+6nmの等高線)時から誤差−1nm(即ち、+4nmの等高線)時までの間に四角形の境界線が位置する例が示されている。この場合には、領域701は5個の四角形(点線で示す)によって近似できる。同様に、図7の領域702の境界線(即ち、−5nmの等高線)の誤差+1nm(即ち、−4nmの等高線)時から誤差−1nm(即ち、−6nmの等高線)までの間に四角形の境界線が位置する例が示されている。この場合には、領域702は3個の四角形(点線で示す)によって近似できる。
FIG. 7 shows an example in which the cut-out error amount is ± 1 nm. That is, a square boundary is located between the time of error +1 nm (ie, +6 nm contour) of the boundary line (ie, +5 nm contour) of the region 701 in FIG. 7 and the time of error −1 nm (ie, +4 nm contour). An example is shown. In this case, the region 701 can be approximated by five squares (shown by dotted lines). Similarly, a square boundary between the error +1 nm (ie, −4 nm contour) of the boundary line (ie, −5 nm contour) of the
上記第1の実施形態においては、曲線によって構成された領域を計算機に明示する必要があり、処理時間の増大を招いたが、第3の実施形態を用いることにより、計算機への負荷を低減させることが可能となり、処理時間の大幅な低減が図れる。これにより、第1の実施形態の達成が容易なものとなる。なお、第3の実施形態において、上記以外の点は、上記第1の実施形態と同様である。 In the first embodiment, it is necessary to clearly indicate to the computer the area formed by the curve, which increases the processing time. However, by using the third embodiment, the load on the computer is reduced. Therefore, the processing time can be greatly reduced. Thereby, the achievement of the first embodiment is facilitated. In the third embodiment, points other than those described above are the same as those in the first embodiment.
301,501,511,521 設計パターン、 401,601,611,621 半導体ウェハの被加工層の転写パターン、 302,303,502,503,512,513,522,523 設計パターンの隣接パターン。
301, 501, 511, 521 Design pattern, 401, 601, 611, 621 A transfer pattern of a layer to be processed of a semiconductor wafer, 302, 303, 502, 503, 512, 513, 522, 523 An adjacent pattern of the design pattern.
Claims (14)
〔1A〕 前記基準データを用いて、補正対象のホトマスクの図形について、パターン寸法の偏差量が所定の上限値以上又は所定の下限値以下になるか否かを判定するステップと、
〔1B〕 前記ステップ〔1A〕においてパターン寸法の偏差量が前記上限値以上又は前記下限値以下になると判定された領域について、前記ホトマスクの図形を補正するステップと
を有することを特徴とするホトマスクの図形補正方法。 When the value obtained by subtracting the design pattern dimension of the semiconductor wafer from the pattern dimension of the actual transfer pattern of the semiconductor wafer transferred using the photomask is used as the deviation amount of the pattern dimension, the design pattern and both sides in the width direction thereof A method of correcting a figure of a photomask using reference data obtained by actual measurement of a relationship between a pattern interval between adjacent patterns and a deviation amount of the pattern dimension,
[1A] A step of determining whether or not a deviation amount of a pattern dimension is not less than a predetermined upper limit value or not more than a predetermined lower limit value with respect to a photomask figure to be corrected using the reference data;
[1B] A step of correcting a figure of the photomask for an area where it is determined in step [1A] that the pattern dimension deviation amount is greater than or equal to the upper limit value or less than the lower limit value. Figure correction method.
前記ステップ〔1A〕においてパターン寸法の偏差量が所定の下限値以下になると判定された領域については、前記ステップ〔1B〕においてパターン寸法の偏差量を所定の第2の値だけ増加させるように前記ホトマスクの図形を補正する
ことを特徴とする請求項1又は2のいずれかに記載のホトマスクの図形補正方法。 For the region in which the pattern dimension deviation amount is determined to be greater than or equal to a predetermined upper limit value in the step [1A], the pattern dimension deviation amount is decreased by a predetermined first value in the step [1B]. Correct the photo mask shape,
For the region in which the pattern dimension deviation amount is determined to be less than or equal to the predetermined lower limit value in the step [1A], the pattern dimension deviation amount is increased by a predetermined second value in the step [1B]. The photomask graphic correction method according to claim 1, wherein the photomask graphic is corrected.
前記ステップ〔1A〕において、前記パターン間隔の組み合わせが、前記複数個の四角形の組み合わせの領域内に含まれるときに、パターン寸法の偏差量が所定の上限値以上又は所定の下限値以下になるとみなす
ことを特徴とする請求項1から3までのいずれかに記載のホトマスクの図形補正方法。 Based on the reference data, when plotting a plurality of contour lines in which the deviation amount of the pattern dimension is the same value in the orthogonal coordinate system with the one pattern interval as the horizontal axis and the other pattern interval as the vertical axis, A region that is greater than or equal to the upper limit value bounded by one of the contour lines and a region that is less than or equal to the lower limit value bounded by another one of the contour lines has a side parallel to the horizontal axis and a side parallel to the vertical axis. Approximate a region that combines multiple rectangles,
In the step [1A], when the combination of the pattern intervals is included in the region of the combination of the plurality of squares, it is considered that the deviation amount of the pattern dimension is not less than a predetermined upper limit value or not more than a predetermined lower limit value. 4. The method of correcting a photomask figure according to claim 1, wherein
〔5A〕 前記設計パターンとその両側の隣接パターンとの間のパターン間隔をd1及びd2とした非対称パターンのパターン寸法の偏差量をF(d0)とし、前記設計パターンとその両側の隣接パターンとの間のパターン間隔をいずれもd1とした対称パターンのパターン寸法の偏差量をF(d1)とし、前記設計パターンとその両側の隣接パターンとの間のパターン間隔をいずれもd2とした対称パターンのパターン寸法の偏差量をF(d2)としたときに、前記基準データからパターン寸法の偏差量F(d1)及びF(d2)を呼び出し、非対称パターンのパターン寸法の偏差量をF(d0)=F(d1)/2+F(d2)/2によって近似し、補正対象のホトマスクの図形について、パターン寸法の偏差量F(d0)が所定の上限値以上又は所定の下限値以下になるか否かを判定するステップと、
〔5B〕 前記ステップ〔5A〕においてパターン寸法の偏差量F(d0)が前記上限値以上又は前記下限値以下になると判定された領域について、前記ホトマスクの図形を補正するステップと
を有することを特徴とするホトマスクの図形補正方法。 When the value obtained by subtracting the design pattern dimension of the semiconductor wafer from the pattern dimension of the actual transfer pattern of the semiconductor wafer transferred using the photomask is used as the deviation amount of the pattern dimension, the design pattern and both sides in the width direction thereof A method of correcting a figure of a photomask using reference data obtained by actual measurement of a relationship between a pattern interval between adjacent patterns and a deviation amount of the pattern dimension,
[5A] The deviation of the pattern dimension of the asymmetric pattern in which the pattern interval between the design pattern and the adjacent patterns on both sides thereof is d 1 and d 2 is F (d 0 ), and the design pattern is adjacent to both sides of the design pattern. F (d 1 ) is the deviation amount of the pattern dimension of the symmetrical pattern where the pattern spacing between the patterns is d 1, and the pattern spacing between the design pattern and the adjacent patterns on both sides is d 2. When the deviation amount of the pattern dimension of the symmetric pattern is F (d 2 ), the deviation amounts F (d 1 ) and F (d 2 ) of the pattern dimension are called from the reference data, and the pattern dimensions of the asymmetric pattern the deviation is approximated by F (d 0) = F ( d 1) / 2 + F (d 2) / 2, the shapes of the corrected photomask, the deviation amount of the pattern size F (d 0) Determining whether equal to or less than a predetermined upper limit value or more or a predetermined lower limit value,
[5B] The step of correcting the figure of the photomask for the area determined in step [5A] where the pattern dimension deviation amount F (d 0 ) is not less than the upper limit value or not more than the lower limit value. Characteristic photomask correction method.
前記ステップ〔5A〕おいてパターン寸法の偏差量F(d0)が所定の下限値以下になると判定された領域については、前記ステップ〔5B〕おいてパターン寸法の偏差量F(d0)を所定の第2の値だけ増加させるように前記ホトマスクの図形を補正する
ことを特徴とする請求項5又は6のいずれかに記載のホトマスクの図形補正方法。 The deviation of the step [5A] Oite pattern dimension F (d 0) is determined to be above a predetermined upper limit value area, the deviation amount of the step [5B] Oite pattern dimension F a (d 0) Correcting the photomask graphic to reduce it by a predetermined first value;
The deviation of the step [5A] Oite pattern dimension F (d 0) is determined to be below a predetermined lower limit value area, the deviation amount of the step [5B] Oite pattern dimension F a (d 0) The photomask graphic correction method according to claim 5, wherein the photomask graphic is corrected so as to be increased by a predetermined second value.
前記上限値及び前記下限値の絶対値がそれぞれ、前記第1の値及び前記第2の値の1/2以上である
ことを特徴とする請求項3又は7のいずれかに記載のホトマスクの図形補正方法。 The first value and the second value are equal to a minimum drawing dimension when forming a mask pattern of a photomask,
The absolute value of the said upper limit value and the said lower limit value is respectively 1/2 or more of the said 1st value and the said 2nd value. The photomask figure in any one of Claim 3 or 7 characterized by the above-mentioned. Correction method.
前記補正されたホトマスクの図形に基づいてマスクパターンを形成する
ことを特徴とするホトマスクのパターン形成装置。 A figure of a photomask is corrected using the figure correction method according to any one of claims 1 to 8,
A photomask pattern forming apparatus, wherein a mask pattern is formed based on the corrected photomask figure.
前記補正されたホトマスクの図形に基づいてマスクパターンを形成するステップと
を有することを特徴とするホトマスクのパターン形成方法。 Correcting the figure of the photomask using the figure correcting method according to any one of claims 1 to 8,
Forming a mask pattern based on the corrected photomask figure. A photomask pattern forming method comprising:
前記補正された図形を用いてマスクパターンを形成するステップと、
前記マスクパターンを持つホトマスクを用いたリソグラフィ工程によって半導体ウェハの被加工層上にレジストパターンを形成するステップと、
前記レジストパターンを用いたエッチング工程によって前記半導体ウェハの被加工層にパターンを形成するステップと
を有することを特徴とする半導体集積回路装置の製造方法。
Correcting the figure of the photomask using the figure correcting method according to any one of claims 1 to 8,
Forming a mask pattern using the corrected figure;
Forming a resist pattern on a work layer of a semiconductor wafer by a lithography process using a photomask having the mask pattern;
Forming a pattern on a layer to be processed of the semiconductor wafer by an etching process using the resist pattern. A method for manufacturing a semiconductor integrated circuit device, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003350393A JP4372509B2 (en) | 2003-10-09 | 2003-10-09 | Photomask graphic correction method, photomask graphic correction program, recording medium recording this program, photomask pattern forming apparatus, photomask pattern forming method, photomask, and semiconductor integrated circuit device manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003350393A JP4372509B2 (en) | 2003-10-09 | 2003-10-09 | Photomask graphic correction method, photomask graphic correction program, recording medium recording this program, photomask pattern forming apparatus, photomask pattern forming method, photomask, and semiconductor integrated circuit device manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005115110A true JP2005115110A (en) | 2005-04-28 |
JP4372509B2 JP4372509B2 (en) | 2009-11-25 |
Family
ID=34541963
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003350393A Expired - Fee Related JP4372509B2 (en) | 2003-10-09 | 2003-10-09 | Photomask graphic correction method, photomask graphic correction program, recording medium recording this program, photomask pattern forming apparatus, photomask pattern forming method, photomask, and semiconductor integrated circuit device manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4372509B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7735053B2 (en) | 2006-06-29 | 2010-06-08 | Sharp Kabushiki Kaisha | Correction method and correction system for design data or mask data, validation method and validation system for design data or mask data, yield estimation method for semiconductor integrated circuit, method for improving design rule, mask production method, and semiconductor integrated circuit production method |
CN113380701A (en) * | 2021-05-28 | 2021-09-10 | 惠科股份有限公司 | Manufacturing method of thin film transistor and mask |
-
2003
- 2003-10-09 JP JP2003350393A patent/JP4372509B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7735053B2 (en) | 2006-06-29 | 2010-06-08 | Sharp Kabushiki Kaisha | Correction method and correction system for design data or mask data, validation method and validation system for design data or mask data, yield estimation method for semiconductor integrated circuit, method for improving design rule, mask production method, and semiconductor integrated circuit production method |
CN113380701A (en) * | 2021-05-28 | 2021-09-10 | 惠科股份有限公司 | Manufacturing method of thin film transistor and mask |
Also Published As
Publication number | Publication date |
---|---|
JP4372509B2 (en) | 2009-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100423917B1 (en) | Correction method and correction device for mask pattern | |
CN106575630B (en) | Metrology using overlay and yield critical patterns | |
JP3825744B2 (en) | Photomask manufacturing method and semiconductor device manufacturing method | |
JP3805936B2 (en) | Mask pattern correction method and mask pattern creation system | |
US8261214B2 (en) | Pattern layout creation method, program product, and semiconductor device manufacturing method | |
KR100470375B1 (en) | Pattern correction method of exposure mask, producing method of semiconductor device including pattern forming process and computer readable recording medium | |
US6311319B1 (en) | Solving line-end shortening and corner rounding problems by using a simple checking rule | |
JP4345804B2 (en) | Mask pattern correction program and mask pattern correction system | |
JP3828552B2 (en) | Dimension measurement method, dimension measurement system, and dimension measurement program | |
CN115993754B (en) | Model calibration method and device, electronic equipment and computer storage medium | |
JP2011145564A (en) | Mask pattern generating method, method of manufacturing semiconductor device, and mask pattern generation program | |
US20020182523A1 (en) | Method for carrying out a rule-based optical proximity correction with simultaneous scatter bar insertion | |
JP2000214577A (en) | Method and device for detecting pattern distortion and its recording medium | |
TWI547819B (en) | Data amending apparatus, drawing apparatus, inspecting apparatus, data amending method, drawing method, inspecting method and recording medium storing a program | |
KR100664635B1 (en) | Pattern correction method and system, mask manufacturing method, semiconductor device manufacturing method, computer-readable recording media with pattern correction program therein, and design pattern | |
KR20210033907A (en) | Mark position determination method, lithography method, method of manufacturing article, program, and lithography apparatus | |
JP4372509B2 (en) | Photomask graphic correction method, photomask graphic correction program, recording medium recording this program, photomask pattern forming apparatus, photomask pattern forming method, photomask, and semiconductor integrated circuit device manufacturing method | |
US7858271B2 (en) | Method of measuring dimension of pattern and method of forming pattern | |
JP5673947B2 (en) | Mask pattern correction method, program, and photomask using the correction method | |
US7912275B2 (en) | Method of evaluating a photo mask and method of manufacturing a semiconductor device | |
US8438527B2 (en) | Original plate evaluation method, computer readable storage medium, and original plate manufacturing method | |
JP2000100692A (en) | Method for correcting design pattern | |
JP6631156B2 (en) | Photomask manufacturing method, photomask data processing apparatus, and program | |
JP2002062633A (en) | Mask pattern correction method and correction device | |
US20210241446A1 (en) | Method of verifying optical proximity effect correction |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060216 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081126 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090128 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090128 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090310 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090422 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090901 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090902 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130911 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |