JP2005110041A - Optical signal receiving apparatus and dc offset adjusting circuit - Google Patents
Optical signal receiving apparatus and dc offset adjusting circuit Download PDFInfo
- Publication number
- JP2005110041A JP2005110041A JP2003342536A JP2003342536A JP2005110041A JP 2005110041 A JP2005110041 A JP 2005110041A JP 2003342536 A JP2003342536 A JP 2003342536A JP 2003342536 A JP2003342536 A JP 2003342536A JP 2005110041 A JP2005110041 A JP 2005110041A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- current
- blocking
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 47
- 238000010521 absorption reaction Methods 0.000 claims abstract description 84
- 238000001514 detection method Methods 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims abstract description 11
- 230000000903 blocking effect Effects 0.000 claims description 118
- 238000006243 chemical reaction Methods 0.000 claims description 49
- 230000003321 amplification Effects 0.000 claims description 35
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 35
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 16
- 230000007423 decrease Effects 0.000 description 4
- 230000005764 inhibitory process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000000470 constituent Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
Images
Abstract
Description
本発明は光信号受信装置及びDCオフセット調整回路に関する。 The present invention relates to an optical signal receiving apparatus and a DC offset adjustment circuit.
光通信装置は、フォトダーオードに代表される光電変換素子を用いて、伝送されてくる光信号を受信し電器信号への変換を行う。 An optical communication device receives a transmitted optical signal and converts it into an electrical signal using a photoelectric conversion element typified by a photodiode.
例えばPIN型フォトダイオードとトランスインピーダンス型増幅回路を用いて光通信装置は構成される。一般にPIN型フォトダイオードとトランスインピーダンス型増幅器は製造プロセスが異なるため、1チップ化することなく、個別の素子,すなわちフォトダイオードの素子チップと増幅器の集積回路として夫々製造され、ボンディングワイヤなどを用いて電気的に接続されることになる。 For example, an optical communication device is configured using a PIN photodiode and a transimpedance amplifier circuit. In general, PIN type photodiodes and transimpedance type amplifiers are manufactured in different processes, so that they are manufactured as individual elements, that is, as integrated circuits of photodiode element chips and amplifiers, without using a single chip, and using bonding wires or the like. It will be electrically connected.
光通信装置では、微小な光信号から大きな光信号までの広いダイナミックレンジで動作する必要がある。また、このフォトダイオードから出力される信号に含まれるDC電流成分は、微小な光信号時には小さく、大きな光信号の場合には大きなDC電流が発生するため、入力信号パワーに応じてDC電流も変化することになる。 An optical communication apparatus needs to operate in a wide dynamic range from a minute optical signal to a large optical signal. In addition, the DC current component included in the signal output from the photodiode is small when the optical signal is small, and a large DC current is generated when the optical signal is large. Therefore, the DC current also changes according to the input signal power. Will do.
このDC電流が集積回路(増幅器)に流入するため、増幅器側のバイアスレベルの変動によってダイナミックレンジが制限されていた。 Since this DC current flows into the integrated circuit (amplifier), the dynamic range is limited by fluctuations in the bias level on the amplifier side.
このような問題に対処するためフォトダイオードのDC電流成分を除去する方法(DCオフセット調整回路)が提案されている。例えば特開2000−269541号公報には、電気信号増幅用集積回路内部にフォトダイオードの電源電圧供給手段を設け集積回路からフォトダイオードに電源供給を行い、また、集積回路内にフォトダイオード電流検知回路を設け、その検知結果に応じてDC電流吸収回路によってフォトダイオードの出力電流からDC電流を吸収し、電気信号増幅回路にはDC電流を流入させない方式を用いる技術が開示されている。 In order to cope with such a problem, a method (DC offset adjustment circuit) for removing the DC current component of the photodiode has been proposed. For example, in Japanese Patent Laid-Open No. 2000-269541, a power supply voltage supply means for a photodiode is provided in an integrated circuit for electric signal amplification to supply power to the photodiode from the integrated circuit. , And a technique using a system in which a DC current is absorbed from an output current of a photodiode by a DC current absorption circuit according to the detection result, and a DC current is not allowed to flow into an electric signal amplifier circuit.
この特開2000−269541号公報に記載された電流吸収回路は電圧比較器と電流吸収用素子から構成されている。この回路は素子個数が多く複雑であり、チップ面積の増大,消費電流の増大,吸収電流の誤差が生じ易いなどの問題がある。 The current absorption circuit described in Japanese Patent Application Laid-Open No. 2000-269541 includes a voltage comparator and a current absorption element. This circuit has a large number of elements and is complicated, and has problems such as an increase in chip area, an increase in current consumption, and an error in absorption current.
また吸収電流が大きくなると電流吸収回路での電圧降下の影響でDC電流を吸収しきれず、増幅器の正常動作を保てなくなるという恐れもあった。 Further, when the absorption current is increased, the DC current cannot be absorbed due to the voltage drop in the current absorption circuit, and there is a fear that the normal operation of the amplifier cannot be maintained.
更に比較器には電流制限値があるため、最大吸収電流が比較器によって決まってしまうため、この比較器の性能により用途が制限される問題があった。
本発明は以上の点を考慮してなされたものであり、ダイナミックレンジの大きな光信号受信装置及びDCオフセット調整回路を提供することを目的とする。 The present invention has been made in consideration of the above points, and an object thereof is to provide an optical signal receiving apparatus and a DC offset adjustment circuit having a large dynamic range.
本発明は、光電変換素子と;前記光電変換素子に電源電圧を供給し、かつ前記光電変換
素子からの出力信号を処理する電気信号増幅集積回路とを備えた光信号受信装置において、
前記電気信号増幅集積回路は、前記光電変換素子に流入する電流量を検知し、この検知された電流量に応じた第1の出力電流を出力する第1のカレントミラー回路を備えた電流検知回路と;前記光電変換素子の出力信号を増幅する電気信号増幅回路と;前記第1の出力電流に応じた第2の出力電流を折り返す第2のカレントミラー回路を備え、前記増幅回路へ入力される前記光電変換素子の出力信号から前記第2の出力電流を吸収するDC電流吸収回路とを具備したことを特徴とする光信号受信装置である。
The present invention relates to an optical signal receiving apparatus comprising: a photoelectric conversion element; and an electric signal amplification integrated circuit that supplies a power supply voltage to the photoelectric conversion element and processes an output signal from the photoelectric conversion element.
The electric signal amplification integrated circuit detects a current amount flowing into the photoelectric conversion element, and a current detection circuit including a first current mirror circuit that outputs a first output current corresponding to the detected current amount An electric signal amplification circuit for amplifying an output signal of the photoelectric conversion element; and a second current mirror circuit for turning back a second output current corresponding to the first output current, and is input to the amplification circuit. An optical signal receiving apparatus comprising: a DC current absorption circuit that absorbs the second output current from an output signal of the photoelectric conversion element.
カレントミラー回路を2個組み合わせることにより、比較器を用いた場合に比べ簡単な構成の回路でDC電流の吸収を実現することができる。またカレントミラー回路を用いることで、比較器を用いた場合の吸収電流の制限がないので、特に大光信号が入力した時に増幅回路のバイアスレベルの変動を抑制することが可能となり、広ダイナミックレンジの光信号に対応して増幅回路は動作することが可能となる。 By combining two current mirror circuits, it is possible to realize absorption of a DC current with a circuit having a simpler configuration than when a comparator is used. In addition, since the current mirror circuit does not limit the absorption current when a comparator is used, it is possible to suppress fluctuations in the bias level of the amplifier circuit, particularly when a large optical signal is input, and a wide dynamic range. The amplifier circuit can operate in response to the optical signal.
また本発明は、光電変換素子,無線機の高周波処理部などからのDCオフセット電流を含む出力信号を増幅する電気信号増幅回路と;前記増幅回路へ入力される出力信号からDC電流を吸収するDC電流吸収回路と;前記増幅回路に入力される前記出力信号から前記DC電流吸収回路に流入する信号電流の阻止量が可変に設定された信号阻止回路とを具備したことを特徴とするDCオフセット調整回路である。 The present invention also relates to an electric signal amplifier circuit that amplifies an output signal including a DC offset current from a photoelectric conversion element, a radio frequency processing unit of a radio device, and the like; DC offset adjustment comprising: a current absorption circuit; and a signal blocking circuit in which a blocking amount of a signal current flowing into the DC current absorption circuit from the output signal input to the amplifier circuit is variably set. Circuit.
光電変換回路などからの出力信号は、電気信号増幅回路を構成する増幅器の入力インピーダンスと増幅器の入力端から分岐された信号阻止回路及びDC電流吸収回路のインピーダンスとの比で分配される。一般に増幅器の入力インピーダンスは10Ω前後であり、1kΩ程度となる電流吸収回路側のインピーダンスに比較して極めて小さい。また所定量のDCオフセット電流はDC電流吸収回路により吸収される。従ってこのDC電流を除いた出力信号(信号電流)はほとんど増幅器に流れることになる。 An output signal from a photoelectric conversion circuit or the like is distributed in a ratio between the input impedance of the amplifier constituting the electric signal amplification circuit and the impedance of the signal blocking circuit and the DC current absorption circuit branched from the input terminal of the amplifier. In general, the input impedance of an amplifier is about 10Ω, which is extremely small compared to the impedance on the side of the current absorption circuit, which is about 1 kΩ. The predetermined amount of DC offset current is absorbed by the DC current absorption circuit. Therefore, most of the output signal (signal current) excluding this DC current flows to the amplifier.
DC電流量が大きくなると(例えば、光信号パワーが大となった場合,RF受信信号レベルが大きくなった場合など)、信号阻止回路での電圧降下の影響により、DC電流吸収回路が正常動作できなくなる場合がある。例えばDC電流吸収回路に定電流源を用いた場合、トランジスタのソース・ドレイン間電圧が確保できなくなる恐れがある。 When the amount of DC current increases (for example, when the optical signal power increases or the RF reception signal level increases), the DC current absorption circuit can operate normally due to the voltage drop in the signal blocking circuit. It may disappear. For example, when a constant current source is used for the DC current absorption circuit, the source-drain voltage of the transistor may not be secured.
このような場合は所定量のDC電流を吸収することができなくなるので、増幅器にDC電流成分が流れ込むことになり、増幅器のバイアスレベルが変化し、増幅器の正常動作が確保できなくなる。 In such a case, since a predetermined amount of DC current cannot be absorbed, a DC current component flows into the amplifier, the amplifier bias level changes, and normal operation of the amplifier cannot be ensured.
このような事態を防止するため、信号阻止量を可変としている。すなわち吸収するDC電流が大きく信号阻止回路での電圧降下が大きい場合には信号阻止量を低くし、電圧降下が少なくなるように制御する。逆に吸収するDC電流量が小さい場合は、信号阻止量を大きくして増幅器側に流れるPDの出力信号の量を多くすることで小信号時のS/Nを確保する。 In order to prevent such a situation, the signal blocking amount is made variable. That is, when the DC current to be absorbed is large and the voltage drop in the signal blocking circuit is large, the signal blocking amount is lowered and the voltage drop is controlled to be small. Conversely, when the amount of DC current to be absorbed is small, the S / N at the time of a small signal is ensured by increasing the amount of signal output and increasing the amount of the PD output signal flowing to the amplifier side.
このような信号阻止量が可変の信号阻止回路を設けたことで、吸収電流が大きくなって電流吸収回路の電圧レベルが低下した場合でも、信号阻止量を少なくするように制御することで増幅器の正常動作範囲での駆動が可能となり、広ダイナミックレンジの光信号に対応して増幅回路は動作することが可能となる。 By providing such a signal blocking circuit with a variable signal blocking amount, even when the absorption current increases and the voltage level of the current absorption circuit decreases, the amplifier can be controlled by reducing the signal blocking amount. Driving in the normal operating range is possible, and the amplifier circuit can operate in response to an optical signal having a wide dynamic range.
またアンテナと;アンテナからのRF信号を処理する高周波信号処理部と;この高周波信号処理部からの出力信号を処理するベースバンド処理部とを備えた無線機において:
前記高周波信号処理部とベースバンド処理部との間に上述のようなDCオフセット調整回路が設けられ、前記高周波信号処理部からDCオフセット電流を吸収する無線機としても有効である。
Further, in a wireless device including an antenna; a high-frequency signal processing unit that processes an RF signal from the antenna; and a baseband processing unit that processes an output signal from the high-frequency signal processing unit:
A DC offset adjustment circuit as described above is provided between the high-frequency signal processing unit and the baseband processing unit, and is effective as a radio device that absorbs a DC offset current from the high-frequency signal processing unit.
特に中間周波数処理部を介さないダイレクトコンバージョン方式の無線機の場合にDCオフセットの問題は顕著であるため、本発明の適用効果は大なるものがある。 In particular, in the case of a direct-conversion radio that does not require an intermediate frequency processing unit, the problem of DC offset is significant, so that the application effect of the present invention is significant.
なお信号阻止回路は可変抵抗などの簡単な構成で済むため、回路構成を複雑化することはない。 Since the signal blocking circuit only needs a simple configuration such as a variable resistor, the circuit configuration is not complicated.
本発明によれば、ダイナミックレンジの大きな光信号受信装置及びDCオフセット調整回路を得ることができる。 According to the present invention, it is possible to obtain an optical signal receiving device and a DC offset adjustment circuit having a large dynamic range.
以下に本発明の実施の形態を説明する。 Embodiments of the present invention will be described below.
図1は本発明の一実施形態を示す機能構成図である。点線枠で囲んだ部分が電気信号増幅集積回路10内部を意味する。光電変換回路20は電気信号増幅集積回路10の外部にある。
FIG. 1 is a functional configuration diagram showing an embodiment of the present invention. A portion surrounded by a dotted frame means the inside of the electric signal amplification integrated
光電変換回路20の電源電圧は、電気信号増幅集積回路10内部の電流検知回路101を介して供給される。
The power supply voltage of the
光電変換回路20では光信号を受光して光電変換後に電気信号を出力する。出力された電気信号は電気信号増幅集積回路10内部の電気信号増幅回路102へ入力され、電圧増幅されて電気信号増幅集積回路10外部に出力される。
The
電流検知回路101で検知された電流に応じて、光電変換回路20から電気信号増幅回路102へ供給される信号からDC電流が電流吸収回路103にて吸収される。
In accordance with the current detected by the current detection circuit 101, DC current is absorbed by the current absorption circuit 103 from the signal supplied from the
電流吸収回路103は電気信号増幅回路102の信号入力端子に接続されており、所望の電流を電気信号増幅回路102への入力から吸収する。
The current absorption circuit 103 is connected to the signal input terminal of the electric
本実施形態では電流検知回路にて検知されるDC電流は、カレントミラー回路構成により電流吸収回路に伝達される。 In the present embodiment, the DC current detected by the current detection circuit is transmitted to the current absorption circuit by the current mirror circuit configuration.
電流検知回路101は第1のカレントミラー回路から構成され、光電変換回路20で発生するDC電流を検知し、光電変換回路20のDC電流に比例した電流を出力する。
The current detection circuit 101 includes a first current mirror circuit, detects a DC current generated in the
電流吸収回路103は第2のカレントミラー回路から構成され、光電変換回路20のDC電流に比例した電流検知回路101からの出力電流を受け、これに比例した電流を折り返すことで電気信号増幅回路102への入力から吸収することになる。
The current absorption circuit 103 includes a second current mirror circuit, receives an output current from the current detection circuit 101 proportional to the DC current of the
従って、光電変換回路20から電気信号増幅回路102への入力からDC電流分が電流吸収回路103に吸収されることになり、電気信号増幅回路102への流入を低減することができる。
Therefore, the DC current is absorbed by the current absorption circuit 103 from the input from the
従って大光信号が入力した時に電気信号増幅回路102のバイアスレベルの変動を抑制することが可能となり、広ダイナミックレンジの光信号に対応して、電気信号増幅回路1
02は動作することが可能となる。
Therefore, it is possible to suppress the fluctuation of the bias level of the electric
02 can operate.
図2は本発明の一実施形態を示す回路図である。点線内が集積回路内部回路を意味している。図中Mはトランジスタ、Rは抵抗、Ampは増幅器、PDは光電変換回路20を構成するフォトダイオードを示す。
FIG. 2 is a circuit diagram showing an embodiment of the present invention. The dotted line means the internal circuit of the integrated circuit. In the figure, M is a transistor, R is a resistor, Amp is an amplifier, and PD is a photodiode constituting the
なお図示はしないが、高周波電位の安定化のためにキャパシタを介してPDを接地することも可能である。 Although not shown, the PD can be grounded via a capacitor in order to stabilize the high-frequency potential.
トランジスタM1,M2で電流検知回路101を構成する第1のカレントミラー回路を構成し、トランジスタM3,M4で電流吸収回路103を構成する第2のカレントミラー回路を構成する。 The transistors M1 and M2 constitute a first current mirror circuit constituting the current detection circuit 101, and the transistors M3 and M4 constitute a second current mirror circuit constituting the current absorption circuit 103.
トランジスタM1のソースはVpdに接続され、ドレインはPD電源出力用の端子に接続され、またゲートとドレインが接続(ダイオード接続)されている。 The source of the transistor M1 is connected to Vpd, the drain is connected to a terminal for PD power supply output, and the gate and drain are connected (diode connection).
トランジスタM2のソースはVpdに接続され、ゲートはトランジスタM1のゲートと接続されている。ソースは後述のトランジスタM3のドレインに接続される。 The source of the transistor M2 is connected to Vpd, and the gate is connected to the gate of the transistor M1. The source is connected to the drain of a transistor M3 described later.
このようにダイオード接続されたトランジスタM1と定電流源を構成するトランジスタM2とで第1のカレントミラー回路(電流検知回路102)を構成している。 The diode-connected transistor M1 and the transistor M2 constituting the constant current source constitute a first current mirror circuit (current detection circuit 102).
トランジスタM3のドレインはトランジスタM2のドレインに接続され、ソースは接地(GND)されている。またゲートとドレインが接続(ダイオード接続)されている。 The drain of the transistor M3 is connected to the drain of the transistor M2, and the source is grounded (GND). The gate and drain are connected (diode connection).
トランジスタM4のソースは接地(GND)され、ゲートはトランジスタM3のゲートと接続されている。ドレインは抵抗R1を介して増幅器Ampの入力端に接続される。 The source of the transistor M4 is grounded (GND), and the gate is connected to the gate of the transistor M3. The drain is connected to the input terminal of the amplifier Amp via the resistor R1.
抵抗R1は電流吸収回路103と増幅器Ampの入力端(電流信号増幅回路102の入力端)との間には設けられ、信号電流が増幅器Ampに分配されるようにするため設けられている。 The resistor R1 is provided between the current absorption circuit 103 and the input terminal of the amplifier Amp (input terminal of the current signal amplifier circuit 102), and is provided so that the signal current is distributed to the amplifier Amp.
このようにダイオード接続されたトランジスタM3と定電流源を構成するトランジスタM4とで第2のカレントミラー回路(電流吸収回路103)を構成している。 The diode-connected transistor M3 and the transistor M4 constituting the constant current source form a second current mirror circuit (current absorption circuit 103).
電気信号増幅回路102は増幅器Amp及び負帰還用抵抗R2から構成されており、増幅器Ampには駆動電圧Vccが供給されている。O1は信号出力端子である。
The electric
VpdはPDの電源電圧で集積回路10内部に取り入れられ、トランジスタM1を介して集積回路10外部に出力され、出力されたPD電源電圧はPDのカソード端子側に接続される。
Vpd is taken into the
ついで回路動作について説明する。 Next, circuit operation will be described.
PDに光信号が入力されると、光電変換によりPDのアノード端子側に電気信号が出力される。出力された電気信号は電気信号増幅回路102に入力される。
When an optical signal is input to the PD, an electrical signal is output to the anode terminal side of the PD by photoelectric conversion. The output electric signal is input to the electric
トランジスタM1で検知したPD電流はカレントミラーを構成するトランジスタM2に出力され、検知結果に比例した電流がトランジスタM3に入力される。 The PD current detected by the transistor M1 is output to the transistor M2 constituting the current mirror, and a current proportional to the detection result is input to the transistor M3.
トランジスタM3が受け取ったPD電流に比例した電流は、トランジスタM4で大略PDのDC電流と等しい吸収電流に変換され、抵抗R1を介して、PDの出力電流からDC電流のみを吸収する。 The current proportional to the PD current received by the transistor M3 is converted into an absorption current approximately equal to the DC current of the PD by the transistor M4, and only the DC current is absorbed from the output current of the PD via the resistor R1.
PDの出力信号から定電流源(トランジスタM4)で強制的に引き込まれる電流が差し引かれた信号成分は、電気信号増幅回路102への入力と、電流吸収回路及び抵抗R1への入力とに分岐される。
A signal component obtained by subtracting a current forcibly drawn by the constant current source (transistor M4) from the output signal of the PD is branched into an input to the electric
一般に前述のような負帰還増幅器では入力インピーダンスは低く(例えば10Ω程度)、
これに対して電気信号増幅回路102の入力端から分岐する側のインピーダンス電流源を構成するトランジスタM4の出力インピーダンスと抵抗R1との合成インピーダンス(例えば1kΩ程度)は高い(100倍程度の比)ので、電流吸収回路102にはこの信号成分はほとんど流れないとみなすことができる。
Generally, in the negative feedback amplifier as described above, the input impedance is low (for example, about 10Ω)
On the other hand, the combined impedance (for example, about 1 kΩ) of the output impedance of the transistor M4 and the resistor R1 constituting the impedance current source branched from the input end of the electric
このように本回路構成によって、光信号受信時に生じるPDのDC電流は電流吸収回路で吸収され、電気信号増幅回路へ流れ込むことなく、安定した動作が得られる。 As described above, with this circuit configuration, the DC current of the PD generated at the time of optical signal reception is absorbed by the current absorption circuit, and stable operation can be obtained without flowing into the electric signal amplification circuit.
また、電流検知回路と電流吸収回路をカレントミラーで構成することにより、簡便で、電流精度が高く、さらにPDから発生するDC電流値に制限無く広範囲の電流吸収が可能な光信号受光装置を提供することができる。 Also, by configuring the current detection circuit and the current absorption circuit with a current mirror, an optical signal light receiving device that is simple, has high current accuracy, and can absorb a wide range of current without being limited by the DC current value generated from the PD is provided. can do.
従来のごとく電流吸収回路に比較器を用いた場合は、比較器の精度を得るが困難であり電流吸収量の誤差が発生しやすかったが、本発明では回路構成が単純であり、高精度の電流吸収値を実現できる。また比較器では電流制限値があり、最大吸収電流が比較器性能によって制限されてしまうが、本実施態様ではそのような制限はない。 When a comparator is used in a current absorption circuit as in the past, it is difficult to obtain the accuracy of the comparator and an error in the current absorption amount is likely to occur.However, in the present invention, the circuit configuration is simple and high accuracy is achieved. A current absorption value can be realized. The comparator has a current limit value, and the maximum absorption current is limited by the performance of the comparator. However, in this embodiment, there is no such limit.
図3は本発明の他の一実施形態を示す機能構成図である。図1と同じブロックには同じ番号を付与しており、説明を省略する。 FIG. 3 is a functional configuration diagram showing another embodiment of the present invention. The same numbers are assigned to the same blocks as in FIG.
電流検知回路101は光電変換回路20で発生するDC電流を検知し、検知結果を電流吸収回路103へ出力する。
The current detection circuit 101 detects a DC current generated in the
電流吸収回路103は信号阻止量の制御が可能な信号阻止回路104を介して電気信号増幅回路102の信号入力端子に接続されている。この信号阻止回路104は、光電変換回路20の出力信号の信号成分が適切に電気信号増幅回路102へ入力されるように配置されるものである。すなわち、電気信号増幅回路102の入力端における分岐点において、電気信号増幅回路の入力インピーダンスに対し、電流吸収回路103側の分岐が十分高い適度なインピーダンスをもつように設定される。
The current absorption circuit 103 is connected to a signal input terminal of the electric
信号阻止回路104の出力端は電流電流吸収回路103の入力端に接続される。信号阻止回路104は信号阻止量が可変に設定されている。
The output terminal of the
PDの出力信号からのDC電流は信号阻止回路104及び電流吸収回路103を介して、PDの出力信号から吸収される。しかしながら吸収電流量が大きくなると、信号阻止回路104での電圧降下が大きくなり、結果として電流吸収回路103の正常なバイアスレベルを保つことが困難になる場合がある。
The DC current from the PD output signal is absorbed from the PD output signal via the
そこで信号阻止回路104の出力端の電圧(すなわち電流吸収回路103のバイアスレベル)を検知し、信号阻止回路104での電圧降下量をコントロールする構成を採る。
Therefore, a configuration is adopted in which the voltage at the output terminal of the signal blocking circuit 104 (that is, the bias level of the current absorption circuit 103) is detected and the voltage drop amount in the
すなわち信号阻止回路104での電圧降下量がある基準以上となった場合には、信号阻止量を上げ電圧降下量を抑制するのである。このような制御を行うことで上記問題は解消される。
That is, when the voltage drop amount in the
図4は本発明の一実施形態を示す回路図である。図2と同じ部分に関しては同じ番号を付与しており、説明を省略する。 FIG. 4 is a circuit diagram showing an embodiment of the present invention. The same parts as those in FIG. 2 are given the same numbers, and the description thereof is omitted.
図2の回路構成では抵抗R1が信号阻止機能を果たしている。図4ではこの抵抗R1に直列に可変抵抗R3を介在させている。 In the circuit configuration of FIG. 2, the resistor R1 performs a signal blocking function. In FIG. 4, a variable resistor R3 is interposed in series with the resistor R1.
大きな光信号が入力した場合は吸収電流量が大きくなるが、その分抵抗R1及びR3による電圧降下が大きくなり、これに直列接続されているトランジスタM4の動作に必要な電位を確保できなくなる恐れがある。 When a large optical signal is input, the amount of absorbed current increases, but the voltage drop due to the resistors R1 and R3 increases correspondingly, and there is a risk that the potential necessary for the operation of the transistor M4 connected in series cannot be secured. is there.
これを避けるために吸収電流量が大きい場合には可変抵抗R3の抵抗値を下げ、電圧降下を抑制する。このように制御すればトランジスタM4の動作を確保しつつ、適正な電流吸収を行うことができる。 In order to avoid this, when the amount of absorbed current is large, the resistance value of the variable resistor R3 is lowered to suppress the voltage drop. By controlling in this way, appropriate current absorption can be performed while ensuring the operation of the transistor M4.
なおトランジスタM4は定電流源を構成しているため、R3の抵抗値が変わっても吸収するDC電流量は変わらない。 Since the transistor M4 forms a constant current source, the amount of DC current absorbed does not change even if the resistance value of R3 changes.
一方、小さな光信号の場合は吸収電流は小さく上記電圧降下の問題はない。この場合は信号阻止量(すなわち電気信号増幅器102側の入力インピーダンスに対する電流吸収回路及び信号阻止回路との合成インピーダンスの比)を大きくしておくことがS/N向上のためには好ましい。
On the other hand, in the case of a small optical signal, the absorption current is small and there is no problem of the voltage drop. In this case, it is preferable to increase the signal blocking amount (that is, the ratio of the combined impedance of the current absorption circuit and the signal blocking circuit to the input impedance on the
従って、トランジスタM4の正常動作を確保できる範囲において例えばこの可変抵抗値の最大抵抗値に設定すればよい。 Therefore, for example, the maximum resistance value of the variable resistance value may be set within a range in which the normal operation of the transistor M4 can be ensured.
従って電流吸収回路を構成するトランジスタM4のドレイン電圧が、信号阻止回路の電圧降下によって下がる問題を解決することができると同時に、小信号が入力した場合は信号阻止回路の阻止量が最大状態となっており、この結果、ノイズの少ない、良好な信号増幅が可能となり、大信号が入力したときの電流吸収量も増やすことができ、広ダイナミックレンジの回路を提供できる。 Accordingly, it is possible to solve the problem that the drain voltage of the transistor M4 constituting the current absorption circuit is lowered due to the voltage drop of the signal blocking circuit, and at the same time, when the small signal is input, the blocking amount of the signal blocking circuit is maximized. As a result, good signal amplification with less noise is possible, the amount of current absorption when a large signal is input can be increased, and a circuit with a wide dynamic range can be provided.
このような可変抵抗R3の機能を抵抗R3’とトランジスタM5が並列に接続された
構成で実現したのが図5に示す回路である。
The circuit shown in FIG. 5 realizes such a function of the variable resistor R3 with a configuration in which the resistor R3 ′ and the transistor M5 are connected in parallel.
この回路では、図4の可変抵抗R3の代わりに、抵抗R3’とトランジスタM5とが並列に接続されている。トランジスタM5の制御端子(ゲート端子)は、信号阻止量制御回路105からの制御信号(ゲート電圧となる)を受け、トランジスタM5に分流される電流が制御される。
In this circuit, a resistor R3 'and a transistor M5 are connected in parallel instead of the variable resistor R3 in FIG. The control terminal (gate terminal) of the transistor M5 receives a control signal (becomes a gate voltage) from the signal blocking
信号阻止量制御回路105は抵抗R1とR3’による電圧降下を検知し、この電位が適正な範囲におさまるようにトランジスタM5のゲート電位を決めることになる。
The signal blocking
すなわちPDの出力信号レベルが低いときにはS/N比が小さいためできるだけ信号電流は増幅器側に流したいので、トランジスタM5へ流れる電流量を絞り込むように制御する。結果として抵抗R3’とトランジスタM5で構成される並列回路の抵抗値は上がり、
信号阻止量が大きくなる。
That is, when the output signal level of the PD is low, since the S / N ratio is small, it is desired to flow the signal current to the amplifier side as much as possible. As a result, the resistance value of the parallel circuit composed of the resistor R3 ′ and the transistor M5 increases,
The amount of signal blocking increases.
逆にPDの出力信号レベルが高いときには吸収電流による電圧降下を低減させるため、トランジスタM5に流れる電流量を大きくするように制御することになる。結果として抵抗R3’とトランジスタM5で構成される並列回路の抵抗値は下がり、信号阻止量が小さくなる。 Conversely, when the output signal level of the PD is high, control is performed to increase the amount of current flowing through the transistor M5 in order to reduce the voltage drop due to the absorbed current. As a result, the resistance value of the parallel circuit composed of the resistor R3 'and the transistor M5 decreases, and the signal blocking amount decreases.
このように制御することにより、電流吸収回路103を構成するトランジスタM4の動作を確保することができる。 By controlling in this way, the operation of the transistor M4 constituting the current absorption circuit 103 can be ensured.
例えば吸収電流量が大きく信号阻止回路104の抵抗が大きいと電圧降下も大きく、余り電圧降下が大きいとトランジスタM4の動作に必要な電圧を確保できなくなる。すなわちトランジスタM4のドレイン−ソース間の電圧は正常動作領域である飽和領域から、線形領域に入ってしまい、正常にDC電流を吸収できなくなる恐れがある。
For example, if the amount of absorbed current is large and the resistance of the
従って、電流吸収量が過大な場合は、信号阻止回路104の抵抗値を下げ、電圧降下を低減する必要があり、本実施形態ではそのような制御を行うことが可能になるのである。
Therefore, when the amount of current absorption is excessive, it is necessary to reduce the resistance value of the
小信号時にはS/N比を稼ぐために電流吸収回路103に流れる信号電流をできるだけ下げる必要があり、信号阻止回路104の抵抗値を上げることになる。
In the case of a small signal, it is necessary to reduce the signal current flowing through the current absorption circuit 103 as much as possible in order to increase the S / N ratio, and the resistance value of the
即ち、小信号入力時には信号阻止量を大きく設定し、大信号入力時は信号阻止量を小さく設定することにより、小信号時にはノイズ特性を向上させ、大信号時には電圧降下による電流吸収機能の低下を阻止することができる。 That is, by setting a large signal blocking amount when a small signal is input and by setting a small signal blocking amount when a large signal is input, the noise characteristics are improved when the signal is small, and the current absorption function is reduced due to a voltage drop when the signal is large. Can be blocked.
従って、広ダイナミックレンジの光信号に対応して、動作することができる。 Therefore, it can operate in response to an optical signal having a wide dynamic range.
図6は上記実施形態の信号阻止量制御回路(DCオフセット調整回路)の回路構成を示すブロック図である。 FIG. 6 is a block diagram showing a circuit configuration of the signal inhibition amount control circuit (DC offset adjustment circuit) of the above embodiment.
PDの電流検知回路に関しては特に限定は無いので記載は省略している。 Since there is no particular limitation on the PD current detection circuit, the description is omitted.
また信号入力回路は光電変換回路に限定されるものではない。例えば無線機の高周波信号処理部でもよい。出力としてDCオフセットを含み、これを解消する必要のあるものであれば何にでも適用は可能である。 Further, the signal input circuit is not limited to the photoelectric conversion circuit. For example, a high-frequency signal processing unit of a radio device may be used. The present invention can be applied to anything that includes a DC offset as an output and needs to eliminate this.
信号入力回路(図5における光電変換回路20からの信号入力端子に相当)からの出力信号は、電気信号増幅回路(図5の102に相当)に入力される。この出力信号の一部(DC電流)は信号阻止回路(図5の104に相当)を介して電流吸収回路(図5の104に相当)にて吸収される。信号阻止回路は、信号阻止量制御回路にて信号阻止量が調整される。
An output signal from a signal input circuit (corresponding to a signal input terminal from the
信号阻止量制御回路は、信号阻止手段の電圧を検知する電圧検知手段を備え、これを、基準電圧発生手段から得られる基準電圧と比較手段にて比較し、その結果をもとに制御信号発生手段にて、信号阻止手段に送る制御信号を発生する。図5の回路でいえばトランジスタM5のゲート電圧が制御信号に相当する。 The signal blocking amount control circuit includes voltage detecting means for detecting the voltage of the signal blocking means, and compares this with a reference voltage obtained from the reference voltage generating means, and generates a control signal based on the result. The means generates a control signal to be sent to the signal blocking means. In the circuit of FIG. 5, the gate voltage of the transistor M5 corresponds to the control signal.
なおこの実施形態では電流検知回路及び電流吸収回路は図1に記載したようなカレントミラー回路を用いたものでも良いが、特に限定されるものではない。過大吸収電流に対応する必要のある回路構成であればいかなる回路と組み合わせても良い。 In this embodiment, the current detection circuit and the current absorption circuit may use a current mirror circuit as shown in FIG. 1, but are not particularly limited. It may be combined with any circuit as long as the circuit configuration needs to cope with the excessive absorption current.
図7に図6のブロック図に対応した一例としての回路図を示す。 FIG. 7 shows a circuit diagram as an example corresponding to the block diagram of FIG.
電流検知回路(図示せず。例えば図2に示す構成で可。)からの出力電流をトランジスタM3(図2と同様にダイオード接続されている)で受け、これとカレントミラー回路を構成するトランジスタM4で電流を吸収する。 An output current from a current detection circuit (not shown; for example, the configuration shown in FIG. 2 is acceptable) is received by a transistor M3 (diode-connected as in FIG. 2), and this is a transistor M4 that forms a current mirror circuit. To absorb current.
トランジスタM4のソースは接地されており、ドレインは直列接続された抵抗R1及びR3を介して光電変換回路から電気信号増幅回路(Amp回路)への入力線路に接続されており、電流検知回路で検知された電流に伴って吸収電流が流れる構成となっている。 The source of the transistor M4 is grounded, and the drain is connected to the input line from the photoelectric conversion circuit to the electric signal amplification circuit (Amp circuit) via the resistors R1 and R3 connected in series, and is detected by the current detection circuit. The absorption current flows with the generated current.
なお抵抗R1及びR3のうち、トランジスタM4に近い方の抵抗R3’にはトランジスタM5が並列に接続されている。 Of the resistors R1 and R3, the transistor R5 'closer to the transistor M4 is connected to the transistor M5 in parallel.
図6のブロックと対応させれば、抵抗R1,R3’及びトランジスタM5が信号阻止回路、トランジスタM3,M4が電流吸収回路となる。 Corresponding to the block of FIG. 6, the resistors R1 and R3 'and the transistor M5 are signal blocking circuits, and the transistors M3 and M4 are current absorption circuits.
なお信号阻止量制御回路の具体例を説明するため電流吸収回路をあわせて記載したが、信号阻止量制御回路内部の回路構成以外は、この回路に限定されるものではない。例えば抵抗R1はインダクタで構成することも可能である。 The current absorption circuit is also described in order to describe a specific example of the signal inhibition amount control circuit. However, the circuit configuration other than the signal inhibition amount control circuit is not limited to this circuit. For example, the resistor R1 can be composed of an inductor.
ついで信号阻止量制御回路について説明する。図6の点線枠内で示した部分である。 Next, the signal inhibition amount control circuit will be described. It is the part shown in the dotted-line frame of FIG.
トランジスタM10とこれに接続された定電流源I10とで電圧検知回路を構成する。信号阻止回路の出力端の電圧を検知するように、抵抗R3’のトランジスタM4側の一端がトランジスタM10のゲート(制御端子)に接続されている。トランジスタM10のソースは定電流源I10を介して電源電圧Vccに接続され、ドレインは接地(GND)されている。 The transistor M10 and the constant current source I10 connected thereto constitute a voltage detection circuit. One end of the resistor R3 'on the transistor M4 side is connected to the gate (control terminal) of the transistor M10 so as to detect the voltage at the output terminal of the signal blocking circuit. The source of the transistor M10 is connected to the power supply voltage Vcc via the constant current source I10, and the drain is grounded (GND).
また基準電圧発生回路は、トランジスタM15と抵抗R10と各々に接続された定電流源I12,I13とで構成される。定電流源I12は一端がVccに接続され、他端がトランジスタM15のソースに接続され、トランジスタM15のドレインは接地されている。またトランジスタM15のゲートは抵抗R10を介して接地されている。なお抵抗R10は、一端がVccに接続された定電流源I13に接続されている。 The reference voltage generating circuit includes a transistor M15, a resistor R10, and constant current sources I12 and I13 connected to each of them. One end of the constant current source I12 is connected to Vcc, the other end is connected to the source of the transistor M15, and the drain of the transistor M15 is grounded. The gate of the transistor M15 is grounded via the resistor R10. The resistor R10 is connected to a constant current source I13 having one end connected to Vcc.
ついで比較回路である。 Next is a comparison circuit.
ゲートがトランジスタM10のソースに接続されたトランジスタM12と、ゲートがトランジスタM15のソースに接続されたトランジスタM14とを備え、各々のソースが共通に接続され定電流源I11を介して接地されている。 A transistor M12 having a gate connected to the source of the transistor M10 and a transistor M14 having a gate connected to the source of the transistor M15 are connected to each other in common and grounded via the constant current source I11.
トランジスタM12のドレインには、ダイオード接続されたトランジスタM11を介してVccが供給されている。またトランジスタM14のドレインには、同じくダイオード接続されたトランジスタM13を介してVccが供給されている。 Vcc is supplied to the drain of the transistor M12 through the diode-connected transistor M11. Further, Vcc is supplied to the drain of the transistor M14 through the transistor M13 which is also diode-connected.
トランジスタM11とカレントミラー回路を構成するトランジスタM16は、ゲートがトランジスタM12のドレインに接続され、ソースにはVccが供給され、ドレインは後述のトランジスタM17のドレインに接続されている。 The transistor M11 that forms a current mirror circuit with the transistor M11 has a gate connected to the drain of the transistor M12, a source supplied with Vcc, and a drain connected to the drain of a transistor M17 described later.
またトランジスタM13とカレントミラー回路を構成するトランジスタM18は、ゲー
トがトランジスタM14のドレインに接続され、ソースにはVccが供給され、ドレインは後述のトランジスタM19のドレインに接続されている。
The transistor M13, which forms a current mirror circuit with the transistor M13, has a gate connected to the drain of the transistor M14, a source supplied with Vcc, and a drain connected to the drain of a transistor M19 described later.
ついで制御信号発生回路である。 Next, a control signal generation circuit.
トランジスタM17はダイオード接続されており、トランジスタM19とカレントミラー回路を構成する。すなわちトランジスタM17のゲートはトランジスタM17のドレインと接続され、トランジスタM17のソースは接地されている。トランジスタM17のドレインはトランジスタM16を介してVccが供給される。 The transistor M17 is diode-connected and forms a current mirror circuit with the transistor M19. That is, the gate of the transistor M17 is connected to the drain of the transistor M17, and the source of the transistor M17 is grounded. The drain of the transistor M17 is supplied with Vcc through the transistor M16.
トランジスタM19のゲートはトランジスタM17のゲートと接続され、トランジスタM19のソースは接地され、ドレインにはトランジスタM18を介してVccが供給される。 The gate of the transistor M19 is connected to the gate of the transistor M17, the source of the transistor M19 is grounded, and Vcc is supplied to the drain via the transistor M18.
このトランジスタM19のドレインから得られる信号が制御信号として信号阻止回路に供給される。すなわちトランジスタM5のゲートはトランジスタM19のドレインに接続されている。 A signal obtained from the drain of the transistor M19 is supplied as a control signal to the signal blocking circuit. That is, the gate of the transistor M5 is connected to the drain of the transistor M19.
ついで回路動作について説明する。 Next, circuit operation will be described.
信号阻止回路の出力端の電圧がトランジスタM10のゲートに入力され、これに対応した電圧がトランジスタM12のゲートに入力される。一方、抵抗R10で発生する電圧がトランジスタM15のゲートに入力され、これに対応した電圧がトランジスタM14のゲートに入力される。 The voltage at the output terminal of the signal blocking circuit is input to the gate of the transistor M10, and the corresponding voltage is input to the gate of the transistor M12. On the other hand, a voltage generated in the resistor R10 is input to the gate of the transistor M15, and a voltage corresponding to the voltage is input to the gate of the transistor M14.
トランジスタM12,M14に入力された電圧に応じて、トランジスタM16,M18のゲート電圧が変化する。 The gate voltages of the transistors M16 and M18 change according to the voltages input to the transistors M12 and M14.
トランジスタM10のゲートに入力される電圧は信号阻止回路の出力端の電圧に相当する。比較対象となるのはトランジスタM15のゲートに入力される電圧であり、抵抗R10で発生する電圧である。これが基準電圧となる。 The voltage input to the gate of the transistor M10 corresponds to the voltage at the output terminal of the signal blocking circuit. The voltage to be compared is the voltage input to the gate of the transistor M15, and is the voltage generated by the resistor R10. This is the reference voltage.
トランジスタM12には信号阻止回路の電圧に応じた電圧が入力される。トランジスタM14には基準電圧に応じた電圧が入力される。 A voltage corresponding to the voltage of the signal blocking circuit is input to the transistor M12. A voltage corresponding to the reference voltage is input to the transistor M14.
トランジスタM12,M14は共通の定電流源I11にソースが共通に接続されているので、個々のトランジスタの入力電圧に応じて電流が分配されることになる。 Since the sources of the transistors M12 and M14 are connected to the common constant current source I11, the current is distributed according to the input voltage of each transistor.
例えば信号阻止回路の電圧が基準電圧より低い場合を考える。トランジスタM14のゲート電圧の方がトランジスタM12のゲート電圧より高くなるので、トランジスタM14の方に多くの電流が分配されることになり、結果としてトランジスタM16のゲート電圧の方がトランジスタM18のゲート電圧に比較し高くなる。 For example, consider the case where the voltage of the signal blocking circuit is lower than the reference voltage. Since the gate voltage of the transistor M14 is higher than the gate voltage of the transistor M12, more current is distributed to the transistor M14. As a result, the gate voltage of the transistor M16 becomes the gate voltage of the transistor M18. Compared to higher.
一方、信号阻止回路の電圧が基準電圧より高い場合は、トランジスタM14のゲート電圧の方がトランジスタM12のゲート電圧より低くなるので、トランジスタM12の方に多くの電流が分配されることになり、結果としてトランジスタM16のゲート電圧の方がトランジスタM18のゲート電圧に比較し低くなる。 On the other hand, when the voltage of the signal blocking circuit is higher than the reference voltage, the gate voltage of the transistor M14 is lower than the gate voltage of the transistor M12, so that more current is distributed to the transistor M12. As a result, the gate voltage of the transistor M16 is lower than the gate voltage of the transistor M18.
従って、信号阻止回路の電圧が基準電圧より高い場合はトランジスタM18のゲート電圧は上がり、信号阻止回路の電圧が基準電圧より低い場合はトランジスタM18のゲート
電圧は下がることになる。
Therefore, when the voltage of the signal blocking circuit is higher than the reference voltage, the gate voltage of the transistor M18 increases, and when the voltage of the signal blocking circuit is lower than the reference voltage, the gate voltage of the transistor M18 decreases.
これにより、トランジスタM19のドレインから導かれるトランジスタM5の制御信号(ゲート電圧)は、信号阻止回路の電圧が基準電圧より高い場合は低く、信号阻止回路の電圧が基準電圧より低い場合は高くなる。 Thereby, the control signal (gate voltage) of the transistor M5 guided from the drain of the transistor M19 is low when the voltage of the signal blocking circuit is higher than the reference voltage, and is high when the voltage of the signal blocking circuit is lower than the reference voltage.
このように吸収するDC電流が大きい場合にはM10のゲート電位が下がり、M18のゲート電位が下がって、M19のドレイン電位が上がり、M5がONとなる。一方、DC電流が小さい場合は、M10のゲート電位が上がり、M18のゲート電位が上がって、M19のドレイン電位が下がって、M5がOFFになる。 When the DC current absorbed in this way is large, the gate potential of M10 is lowered, the gate potential of M18 is lowered, the drain potential of M19 is raised, and M5 is turned ON. On the other hand, when the DC current is small, the gate potential of M10 is increased, the gate potential of M18 is increased, the drain potential of M19 is decreased, and M5 is turned OFF.
このように、信号阻止回路と信号阻止量制御回路とで負帰還の閉ループが形成されることになり、信号阻止回路の出力端電圧、すなわち、電流吸収回路にかかる電圧を自動的に一定に保つことができることになる。 Thus, a closed loop of negative feedback is formed by the signal blocking circuit and the signal blocking amount control circuit, and the output terminal voltage of the signal blocking circuit, that is, the voltage applied to the current absorption circuit is automatically kept constant. Will be able to.
なお、制御信号を取り出すライン上に抵抗が存在しないので、この制御信号はVccからGNDまでほぼフルレンジで変化させることが可能である。信号阻止回路の出力端抵抗は電流吸収量に応じて変わるので、制御信号の変化幅が大きくとれる本回路構成によれば、電流吸収量のダイナミックレンジを広く確保することができるという効果がある。 Since there is no resistance on the line from which the control signal is extracted, this control signal can be changed in almost full range from Vcc to GND. Since the output terminal resistance of the signal blocking circuit changes according to the amount of current absorption, the present circuit configuration in which the change width of the control signal can be large has an effect that a wide dynamic range of the current absorption amount can be secured.
以上の実施形態では光受信装置の例を説明したが、上述のDCオフセット調整回路は無線機にも適用できる。図8として無線機のブロック図を示す。 In the above embodiment, an example of an optical receiver has been described. However, the above-described DC offset adjustment circuit can also be applied to a wireless device. FIG. 8 shows a block diagram of the radio.
図8はダイレクトコンバージョン方式の無線機の実施形態を示している。アンテナからの受信信号を高周波信号処理部(ローカル信号との乗算などが行われ、ベースバンド信号にダウンコンバートされる)と、高周波信号処理部からの信号を処理するベースバンド信号処理部(信号増幅などが行われる)を備えている。ベースバンド信号処理部からの出力はデジタル信号処理部(図示せず)にて処理される。この高周波信号処理部からの出力にはDCオフセットが含まれている。従って、高周波信号処理部とベースバンド信号処理部との間に、図6で示すような信号阻止回路/電流吸収回路/信号阻止量制御回路を介在させる。 FIG. 8 shows an embodiment of a direct conversion radio. The received signal from the antenna is subjected to a high-frequency signal processing unit (multiplication with a local signal and down-converted to a baseband signal), and a baseband signal processing unit (signal amplification) that processes the signal from the high-frequency signal processing unit Etc. are performed). The output from the baseband signal processing unit is processed by a digital signal processing unit (not shown). The output from the high-frequency signal processing unit includes a DC offset. Therefore, a signal blocking circuit / current absorption circuit / signal blocking amount control circuit as shown in FIG. 6 is interposed between the high-frequency signal processing unit and the baseband signal processing unit.
ここで、図6における信号入力回路が高周波信号処理回路に対応し、信号増幅回路がベースバンド信号処理回路に対応することになる。 Here, the signal input circuit in FIG. 6 corresponds to the high-frequency signal processing circuit, and the signal amplification circuit corresponds to the baseband signal processing circuit.
このような構成の無線機によれば、DCオフセット電流吸収のダイナミックレンジが広く、DCオフセットの調整幅が大きく取れる効果がある。 According to the radio apparatus having such a configuration, the dynamic range of DC offset current absorption is wide, and there is an effect that a large adjustment range of DC offset can be obtained.
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。 Note that the present invention is not limited to the above-described embodiment as it is, and can be embodied by modifying the constituent elements without departing from the scope of the invention in the implementation stage. In addition, various inventions can be formed by appropriately combining a plurality of components disclosed in the embodiment. For example, some components may be deleted from all the components shown in the embodiment. Furthermore, constituent elements over different embodiments may be appropriately combined.
また上述の実施形態ではトランジスタとしてFETを用いた例を示したが、トランジスタは他の種類、例えばバイポーラトランジスタでも良いことは言うまでもない。 Moreover, although the example using FET as a transistor was shown in the above-mentioned embodiment, it cannot be overemphasized that a transistor may be another kind, for example, a bipolar transistor.
電気信号増幅集積回路・・・10;光電変換回路・・・20;電流検知回路・・・101;電気信号増幅回路・・・102;電流吸収回路・・・103;信号阻止回路・・・104 Electric signal amplification integrated circuit ... 10; photoelectric conversion circuit ... 20; current detection circuit ... 101; electric signal amplification circuit ... 102; current absorption circuit ... 103; signal blocking circuit ... 104
Claims (16)
前記光電変換素子に電源電圧を供給し、かつ前記光電変換素子からの出力信号を処理する電気信号増幅集積回路とを備えた光信号受信装置において、
前記電気信号増幅集積回路は、
前記光電変換素子に流入する電流量を検知し、この検知された電流量に応じた第1の出力電流を出力する第1のカレントミラー回路を備えた電流検知回路と;
前記光電変換素子の出力信号を増幅する電気信号増幅回路と;
前記第1の出力電流に応じた第2の出力電流を折り返す第2のカレントミラー回路を備え、前記増幅回路へ入力される前記光電変換素子の出力信号から前記第2の出力電流を吸収するDC電流吸収回路と;
を具備したことを特徴とする光信号受信装置。 A photoelectric conversion element;
In an optical signal receiving device including an electric signal amplification integrated circuit that supplies a power supply voltage to the photoelectric conversion element and processes an output signal from the photoelectric conversion element.
The electric signal amplification integrated circuit includes:
A current detection circuit including a first current mirror circuit that detects a current amount flowing into the photoelectric conversion element and outputs a first output current corresponding to the detected current amount;
An electric signal amplifying circuit for amplifying an output signal of the photoelectric conversion element;
DC comprising a second current mirror circuit that turns back a second output current corresponding to the first output current, and absorbing the second output current from an output signal of the photoelectric conversion element input to the amplifier circuit A current absorption circuit;
An optical signal receiving apparatus comprising:
前記光電変換素子に電源電圧を供給し、かつ前記光電変換素子からの出力信号を処理する電気信号増幅集積回路とを備えた光信号受信装置において、
前記電気信号増幅集積回路は、
前記光電変換素子の出力信号を増幅する電気信号増幅回路と;
前記増幅回路へ入力される前記光電変換素子の出力信号からDC電流を吸収するDC電流吸収回路と;
前記増幅回路に入力される前記出力信号から前記DC電流吸収回路に流入する信号電流の阻止量が可変に設定された信号阻止回路とを具備したことを特徴とする光信号受信装置。 A photoelectric conversion element;
In an optical signal receiving device including an electric signal amplification integrated circuit that supplies a power supply voltage to the photoelectric conversion element and processes an output signal from the photoelectric conversion element.
The electric signal amplification integrated circuit includes:
An electric signal amplifying circuit for amplifying an output signal of the photoelectric conversion element;
A DC current absorption circuit that absorbs a DC current from an output signal of the photoelectric conversion element input to the amplifier circuit;
An optical signal receiving apparatus comprising: a signal blocking circuit in which a blocking amount of a signal current flowing into the DC current absorption circuit from the output signal input to the amplifier circuit is variably set.
えた光信号受信装置において、
前記電気信号増幅集積回路は、
前記光電変換素子の出力信号を増幅する電気信号増幅回路と;
前記増幅回路へ入力される前記光電変換素子の出力信号からDC電流を吸収するDC電流吸収回路と;
前記増幅回路の入力端と前記DC電流吸収回路との間に介在し、前記出力信号から前記DC電流吸収回路に流入する信号電流の阻止量が可変に設定された信号阻止回路と;
前記信号阻止回路の信号阻止量を制御する信号阻止量制御回路とを具備し、
前記信号阻止量制御回路は、
前記信号阻止回路の出力端の電圧を検知する電圧検知回路と;
前記信号阻止回路で検知された前記信号阻止回路の出力端の電圧と基準電圧とを比較する比較回路と;
前記比較回路での比較結果に基づいて前記信号阻止回路の信号阻止量を制御する制御信号を発生する制御信号発生回路とを具備したことを特徴とする光信号受信装置。 In an optical signal receiving device comprising a photoelectric conversion element and an electric signal amplification integrated circuit for processing an output signal from the photoelectric conversion element,
The electric signal amplification integrated circuit includes:
An electric signal amplifying circuit for amplifying an output signal of the photoelectric conversion element;
A DC current absorption circuit that absorbs a DC current from an output signal of the photoelectric conversion element input to the amplifier circuit;
A signal blocking circuit which is interposed between the input terminal of the amplifier circuit and the DC current absorption circuit and in which the blocking amount of the signal current flowing from the output signal into the DC current absorption circuit is variably set;
A signal blocking amount control circuit for controlling a signal blocking amount of the signal blocking circuit,
The signal blocking amount control circuit includes:
A voltage detection circuit for detecting a voltage at an output terminal of the signal blocking circuit;
A comparison circuit that compares a voltage at the output terminal of the signal blocking circuit detected by the signal blocking circuit with a reference voltage;
An optical signal receiving device comprising: a control signal generating circuit that generates a control signal for controlling a signal blocking amount of the signal blocking circuit based on a comparison result in the comparing circuit.
前記光電変換素子に電源電圧を供給し、かつ前記光電変換素子からの出力信号を処理する電気信号増幅集積回路とを備えた光信号受信装置において、
前記電気信号増幅集積回路は、
前記光電変換素子に流入する電流量を検知し、この検知された電流量に応じた第1の出力電流を出力する第1のカレントミラー回路を備えた電流検知回路と;
前記光電変換素子の出力信号を増幅する電気信号増幅回路と;
前記第1の出力電流に応じた第2の出力電流を折り返す第2のカレントミラー回路を備え、前記増幅回路へ入力される前記光電変換素子の出力信号から前記第2の出力電流を吸収するDC電流吸収回路と;
前記増幅回路の入力端と前記DC電流吸収回路との間に介在し、前記出力信号から前記DC電流吸収回路に流入する信号電流の阻止量が可変に設定された信号阻止回路と;
前記信号阻止回路の信号阻止量を制御する信号阻止量制御回路とを具備し、
前記信号阻止量制御回路は、
前記信号阻止回路の出力端の電圧を検知する電圧検知回路と;
前記信号阻止回路で検知された前記信号阻止回路の出力端の電圧と基準電圧とを比較する比較回路と;
前記比較回路での比較結果に基づいて前記信号阻止回路の信号阻止量を制御する制御信号を発生する制御信号発生回路とを具備したことを特徴とする光信号受信装置。 A photoelectric conversion element;
In an optical signal receiving device including an electric signal amplification integrated circuit that supplies a power supply voltage to the photoelectric conversion element and processes an output signal from the photoelectric conversion element,
The electric signal amplification integrated circuit includes:
A current detection circuit including a first current mirror circuit that detects a current amount flowing into the photoelectric conversion element and outputs a first output current corresponding to the detected current amount;
An electric signal amplifying circuit for amplifying an output signal of the photoelectric conversion element;
DC comprising a second current mirror circuit that turns back a second output current corresponding to the first output current, and absorbing the second output current from an output signal of the photoelectric conversion element input to the amplifier circuit A current absorption circuit;
A signal blocking circuit which is interposed between the input terminal of the amplifier circuit and the DC current absorption circuit and in which the blocking amount of the signal current flowing from the output signal into the DC current absorption circuit is variably set;
A signal blocking amount control circuit for controlling a signal blocking amount of the signal blocking circuit,
The signal blocking amount control circuit includes:
A voltage detection circuit for detecting a voltage at an output terminal of the signal blocking circuit;
A comparison circuit that compares a voltage at the output terminal of the signal blocking circuit detected by the signal blocking circuit with a reference voltage;
An optical signal receiving apparatus comprising: a control signal generating circuit that generates a control signal for controlling a signal blocking amount of the signal blocking circuit based on a comparison result in the comparing circuit.
前記信号から前記DCオフセット電流を吸収するDC電流吸収回路と;
前記増幅回路の入力端と前記DC電流吸収回路との間に介在し、前記信号から前記DC電流吸収回路に流入する信号電流の阻止量が可変に設定された信号阻止回路と;
前記信号阻止回路の信号阻止量を制御する信号阻止量制御回路とを具備し、
前記信号阻止量制御回路は、
前記信号阻止回路の出力端の電圧を検知する電圧検知回路と;
前記信号阻止回路で検知された前記信号阻止回路の出力端の電圧と基準電圧とを比較する比較回路と;
前記比較回路での比較結果に基づいて前記信号阻止回路の信号阻止量を制御する制御信号を発生する制御信号発生回路とを具備したことを特徴とするDCオフセット調整回路。 An electrical signal amplifier circuit for amplifying a signal including a DC offset current;
A DC current absorption circuit for absorbing the DC offset current from the signal;
A signal blocking circuit interposed between the input terminal of the amplifier circuit and the DC current absorption circuit, wherein the blocking amount of the signal current flowing from the signal into the DC current absorption circuit is variably set;
A signal blocking amount control circuit for controlling a signal blocking amount of the signal blocking circuit,
The signal blocking amount control circuit includes:
A voltage detection circuit for detecting a voltage at an output terminal of the signal blocking circuit;
A comparison circuit that compares a voltage at the output terminal of the signal blocking circuit detected by the signal blocking circuit with a reference voltage;
A DC offset adjustment circuit, comprising: a control signal generation circuit that generates a control signal for controlling a signal blocking amount of the signal blocking circuit based on a comparison result in the comparison circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003342536A JP3999184B2 (en) | 2003-09-30 | 2003-09-30 | Optical signal receiving apparatus and DC offset adjusting circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003342536A JP3999184B2 (en) | 2003-09-30 | 2003-09-30 | Optical signal receiving apparatus and DC offset adjusting circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005110041A true JP2005110041A (en) | 2005-04-21 |
JP3999184B2 JP3999184B2 (en) | 2007-10-31 |
Family
ID=34536779
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003342536A Expired - Lifetime JP3999184B2 (en) | 2003-09-30 | 2003-09-30 | Optical signal receiving apparatus and DC offset adjusting circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3999184B2 (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010273221A (en) * | 2009-05-22 | 2010-12-02 | Fujikura Ltd | Monitor circuit, method for outputting monitor signal, and optical receiver |
KR101047748B1 (en) | 2005-10-28 | 2011-07-07 | 엘지이노텍 주식회사 | Transimpedance amplifier |
JP2012505582A (en) * | 2008-10-09 | 2012-03-01 | シリコン・ライン・ゲー・エム・ベー・ハー | Circuit device and method for transmitting TMDS encoded signal |
JP2014192898A (en) * | 2013-03-26 | 2014-10-06 | Excelitas Canada Inc | Optical receiver with fast recovery time |
KR101513373B1 (en) * | 2013-12-31 | 2015-04-20 | 한양대학교 산학협력단 | Optical receiver for compensating dc offset |
-
2003
- 2003-09-30 JP JP2003342536A patent/JP3999184B2/en not_active Expired - Lifetime
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101047748B1 (en) | 2005-10-28 | 2011-07-07 | 엘지이노텍 주식회사 | Transimpedance amplifier |
JP2012505582A (en) * | 2008-10-09 | 2012-03-01 | シリコン・ライン・ゲー・エム・ベー・ハー | Circuit device and method for transmitting TMDS encoded signal |
JP2010273221A (en) * | 2009-05-22 | 2010-12-02 | Fujikura Ltd | Monitor circuit, method for outputting monitor signal, and optical receiver |
US8476894B2 (en) | 2009-05-22 | 2013-07-02 | Fujikura Ltd. | Monitoring circuit, method for outputting monitor signal, and optical receiver |
JP2014192898A (en) * | 2013-03-26 | 2014-10-06 | Excelitas Canada Inc | Optical receiver with fast recovery time |
KR101513373B1 (en) * | 2013-12-31 | 2015-04-20 | 한양대학교 산학협력단 | Optical receiver for compensating dc offset |
US9438353B2 (en) | 2013-12-31 | 2016-09-06 | Industry-University Cooperation Foundation Hanyang University | Optical receiver for compensating DC offset |
Also Published As
Publication number | Publication date |
---|---|
JP3999184B2 (en) | 2007-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6972628B2 (en) | Integratable, voltage-controlled RF power amplifier | |
JP4683468B2 (en) | High frequency power amplifier circuit | |
JP4488309B2 (en) | Electronic components for high frequency power amplification | |
US7714657B2 (en) | Low noise amplifier gain controlled scheme | |
JP5854372B2 (en) | Power amplification module | |
US20050168281A1 (en) | High-frequency power amplification electronic part and wireless communication system | |
US20190326865A1 (en) | Control circuit for power amplifier | |
US8217720B2 (en) | Variable-gain low noise amplifier | |
US6717471B2 (en) | Automatic gain adjustment circuit and amplifier using the same | |
JP5268036B2 (en) | Bias control circuit | |
JP4497480B2 (en) | Optical receiver circuit | |
US20070032215A1 (en) | Circuit current generation apparatus and method thereof, and singal processing apparatus | |
JP3999184B2 (en) | Optical signal receiving apparatus and DC offset adjusting circuit | |
US9537458B2 (en) | Feedback amplifier | |
US7102445B2 (en) | Power amplifier module | |
US20050259375A1 (en) | Overcurrent protection circuit | |
US7548116B2 (en) | High-frequency circuit of reduced circuit scale | |
KR20010065363A (en) | Apparatus for amplifying received signal and control method of receiver in mobile station | |
US7271660B1 (en) | Selectively adding auxiliary frequency compensation depending on the behaviour of an output transistor of a rail-to-rail operational amplifier | |
US10958222B2 (en) | Bias circuit | |
US11405111B2 (en) | Receiving circuit and optical receiver | |
JP4253308B2 (en) | Optical receiver circuit device | |
JP2008040696A (en) | Power supply circuit and power amplifier using the power supply circuit | |
US20060141972A1 (en) | Signal processing device and direct conversion reception device | |
US7471074B2 (en) | Re-referencing a reference voltage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050119 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050415 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070302 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070525 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070717 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070807 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070808 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 3999184 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120817 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120817 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130817 Year of fee payment: 6 |
|
EXPY | Cancellation because of completion of term |