JP2005102181A - 積層構造体及びその製造方法、並びに、超音波トランスデューサアレイ - Google Patents

積層構造体及びその製造方法、並びに、超音波トランスデューサアレイ Download PDF

Info

Publication number
JP2005102181A
JP2005102181A JP2004245249A JP2004245249A JP2005102181A JP 2005102181 A JP2005102181 A JP 2005102181A JP 2004245249 A JP2004245249 A JP 2004245249A JP 2004245249 A JP2004245249 A JP 2004245249A JP 2005102181 A JP2005102181 A JP 2005102181A
Authority
JP
Japan
Prior art keywords
electrode
layer
electrode material
laminated structure
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004245249A
Other languages
English (en)
Inventor
Takashi Nakamura
隆 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Holdings Corp
Original Assignee
Fuji Photo Film Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Photo Film Co Ltd filed Critical Fuji Photo Film Co Ltd
Priority to JP2004245249A priority Critical patent/JP2005102181A/ja
Publication of JP2005102181A publication Critical patent/JP2005102181A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Transducers For Ultrasonic Waves (AREA)
  • Measurement Of Velocity Or Position Using Acoustic Or Ultrasonic Waves (AREA)

Abstract

【課題】 応力による絶縁層の破損の少ない、配線が容易な積層構造体等を提供する。
【解決手段】 この積層構造体は、少なくとも第1の電極層20aと、誘電体層10と、第2の電極層20bとを具備し、第1の電極層20aと誘電体層10と第2の誘電体層20bとが、この順序で積層されている積層構造体であって、第1の電極層20aが、積層構造体の第1の側面領域1aにおいて端面が露出するように配置された第1の電極材料21と、積層構造体の第1の側面領域とは異なる第2の側面領域1bにおいて端面に絶縁膜が形成された第2の電極材料22とを含み、第2の電極層20bが、積層構造体の第2の側面領域1bにおいて端面が露出するように配置された第1の電極材料21と、積層構造体の第1の側面領域1aにおいて端面に絶縁膜が形成された第2の電極材料22とを含む。
【選択図】 図1

Description

本発明は、絶縁体と電極とが交互に積層されている積層構造体及びその製造方法に関する。また、本発明は、そのような複数の積層構造体を含み、超音波診断や非破壊検査等に用いられる超音波トランスデューサアレイに関する。
絶縁体(誘電体)と電極とが交互に形成されている積層構造は、積層コンデンサの他にも、圧電ポンプ、圧電アクチュエータ、超音波トランスデューサ等の様々な用途に利用されている。近年、MEMS(マイクロエレクトロメカニカルシステム)関連の機器の開発に伴い、このような積層構造を有する素子の微細化及び集積化がますます進んでいる。
対向電極を有する素子の微細化においては、素子の面積を小さくすると電極間の容量が小さくなるので、素子の電気インピーダンスが上昇するという問題が生じている。そのため、例えば、圧電アクチュエータにおいて電気インピーダンスが上昇すると、圧電アクチュエータを駆動するための信号回路とのインピーダンスマッチングが取れなくなって電力が供給され難くなり、圧電アクチュエータとしての性能が落ちてしまう。或いは、圧電素子を用いた超音波トランスデューサにおいては、超音波の発信強度が落ちてしまう。そのため、素子を微細化しつつ電極間容量を大きくするために、複数の圧電材料層と複数の電極層とを交互に積層することが行われている。積層された複数の層を並列に接続することにより、素子全体の電極間容量を大きくすることができるからである。
このような積層構造体においては、複数の電極層を互いに接続するために、積層構造体の側面から配線が行われる。図9は、積層構造体の一般的な配線方法を説明するための断面図である。積層構造体100は、複数の圧電材料層101と、複数の電極層102及び103と、側面電極104及び105とを含んでいる。電極102は、その一端が積層構造体の一方の壁面まで延びるように形成されており、側面電極104と接続され、側面電極105から絶縁されている。また、電極103は、その一端が積層構造体の他方の壁面まで延びるように形成されており、側面電極105と接続され、側面電極104から絶縁されている。側面電極104と側面電極105との間に電位差を与えることにより、電極102と電極103の間に配置された圧電材料層101に電圧が印加され、圧電効果によって圧電材料層101が伸縮する。
ところで、図9に示すように、電極102及び103には、一方の側面電極から絶縁するために、電極が形成されていない絶縁領域106が設けられている。この絶縁領域106は、積層構造体100に電圧を印加しても伸縮しない。そのため、この部分に応力が集中して破損し易いという問題が生じている。
積層構造体における他の配線方法として、特許文献1には、個別に制御される多数の電極を持つ圧電・電歪体を有する多電極圧電デバイスの配線方法であって、圧電・電歪体の表面に外部接続用電極が形成された電気回路基板もしくは電子回路基板の一部もしくは全部を絶縁性材料で被覆し、外部接続用電極上に被覆された絶縁性材料を除去してその表面上に配線パターンを形成し、所望の電極と配線の導通を確保することが開示されている。しかしながら、このような方法を用いて多数の積層構造体の各々に配線することは煩雑であり、特に、積層構造体が2次元に配列されたアレイの場合には、配線を行うことが困難である。
特開2002−118305号公報(第1頁、図1)
そこで、上記の点に鑑み、本発明は、応力による絶縁層の破損の少ない積層構造体を提供することを目的とする。また、本発明は、そのような積層構造体を容易に製造することができる積層構造体の製造方法を提供することを目的とする。さらに、本発明は、そのような積層構造体を用いた超音波トランスデューサアレイを提供することを目的とする。
上記課題を解決するため、本発明に係る積層構造体は、少なくとも第1の電極層と誘電体層と第2の電極層とを具備し、第1の電極層と誘電体層と第2の誘電体層とが、この順序で積層されている積層構造体であって、第1の電極層が、上記積層構造体の第1の側面領域において端面が露出するように配置された第1の電極材料と、上記積層構造体の第1の側面領域とは異なる第2の側面領域において端面に絶縁膜が形成された第2の電極材料とを含み、第2の電極層が、上記積層構造体の第2の側面領域において端面が露出するように配置された第1の電極材料と、上記積層構造体の第1の側面領域において端面に絶縁膜が形成された第2の電極材料とを含む。
また、本発明に係る超音波トランスデューサアレイは、配線基板と、該配線基板上に配置された複数の上記積層構造体とを具備する。
さらに、本発明に係る積層構造体の製造方法は、少なくとも第1の電極層と誘電体層と第2の電極層とが、この順序で積層されている積層構造を有する積層構造体の製造方法であって、誘電体層を形成するステップ(a)と、ステップ(a)において形成された誘電体層の上層に、上記積層構造体の第1の側面領域において端面が露出するように第1の電極材料を配置し、上記積層構造体の第1の側面領域とは異なる第2の側面領域において端面が露出するように第2の電極材料を配置することにより、第1の電極層を形成するステップ(b)と、ステップ(b)において形成された第1の電極層の上層に、誘電体層を形成するステップ(c)と、ステップ(c)において形成された誘電体層の上層に、上記積層構造体の第2の側面領域において端面が露出するように第1の電極材料を配置し、上記積層構造体の第1の側面領域において端面が露出するように第2の電極材料を配置することにより、第2の電極層を形成するステップ(d)と、上記積層構造体の第1及び第2の側面領域において露出している第2の電極材料の端面に、絶縁膜を形成するステップ(e)とを具備する。
また、本発明の別の観点に係る積層構造体の製造方法は、少なくとも第1の電極層と誘電体層と第2の電極層とが、この順序で積層されている積層構造を有する複数の積層構造体の製造方法であって、誘電体層を形成するステップ(a)と、ステップ(a)において形成された誘電体層の上層に、第1の電極材料と第1の電極材料とは異なる第2の電極材料とを交互に配置することにより、第1の電極層を形成するステップ(b)と、ステップ(b)において形成された第1の電極層の上層に、誘電体層を形成するステップ(c)と、ステップ(c)において形成された誘電体層の上層に、第1の電極材料及び第2の電極材料を、第1の電極層における配置関係と逆となるように交互に配置することにより、第2の電極層を形成するステップ(d)と、ステップ(a)〜(d)において形成された積層体を積層方向に切断して複数の積層構造体に分割することにより、分割された複数の積層構造体の各々について、前記第1の電極層における第1の電極材料の端面及び前記第2の電極層における第2の電極材料の端面を第1の側面領域に露出させ、前記第1の電極層における第2の電極材料の端面及び前記第2の電極層における第1の電極材料の端面を前記第1の側面領域とは異なる第2の側面領域に露出させるステップ(e)と、分割された複数の積層構造体の各々について、第1及び第2の側面領域において露出している第2の電極材料の端面に、絶縁膜を形成するステップ(f)とを具備する。
本発明によれば、2種類の電極材料を用いて電極層を形成し、その内の一方の電極材料の端面を酸化又はフッ化させることによって側面電極から絶縁するので、圧電材料層において電極が設けられていない領域を最小限に留め、応力による絶縁層の破損の少ない積層構造体を容易に作製することができる。
以下、本発明を実施するための最良の形態について、図面を参照しながら詳しく説明する。なお、同一の構成要素には同一の参照番号を付して、説明を省略する。
図1は、本発明の第1の実施形態に係る積層構造体を示す断面図である。この積層構造体1は、例えば、底面の一辺が0.2mm〜1.0mm程度、高さが1.0mm程度の微小な柱状の構造体である。本実施形態においては、誘電体として圧電材料を用いている。積層構造体1は、複数の圧電材料層10と、2種類の電極材料を含む複数の電極層20a及び20bと、積層構造体1の側面1a及び1bにそれぞれ形成された側面電極31及び32とを含んでいる。また、積層構造体1は、側面電極31及び32にそれぞれ接続された上部電極33及び下部電極34を含んでも良い。なお、積層構造体1の底面の形状は正方形に限られず、長方形やその他の形状でも良い。また、側面電極が配置される領域は、対向する1組の側面に限られず、電気的に離れた領域であれば良い。
圧電材料層10は、例えば、PZT(チタン酸ジルコン酸鉛:Pb(lead) zirconate titanate)によって形成されている。この圧電材料層10に、電極層20a及び20bを介して電圧を印加することにより、圧電材料層10は圧電効果によって伸縮する。このようなPZT等の圧電材料を絶縁層(誘電体層)として用いる積層構造体は、圧電ポンプや、圧電アクチュエータや、超音波用探触子において超音波を送受信する超音波トランスデューサ等に用いられる。また、このような積層構造を有する構造体は、単層の構造体と比較して、対向する電極の面積を増加させることが可能であるので、電気的インピーダンスを下げることができる。従って、単層の構造体と比較して、印加される電圧に対して効率良く動作する。
電極層20a及び20bの各々は、異なる2種類の電極材料である第1電極材料21及び第2電極材料22を含んでいる。
電極層20aにおいては、第1電極材料21の端面が側面1aに露出するように配置され、第2電極材料22の端面が、側面1aとは異なる側面1bに露出するように配置されている。一方、電極層20bにおいては、第1電極材料21の端面が側面1bに露出するように配置され、第2電極材料22の端面が、側面1aに露出するように配置されている。また、電極層20a及び20bの内部においては、第1電極材料21と第2電極材料22とが接触するように配置されている。このような電極層20a及び20bは、圧電材料層10を挟んで交互に積層されている。
図1に示すように、側面1a又は1bに露出している第2電極材料22の端面は酸化している。これにより、電極層20aは、側面1bに配置されている側面電極31から絶縁され、電極層20bは、側面1aに配置されている側面電極32から絶縁される。積層構造体1の内部電極(電極層20a及び20b)をこのように構成することにより、積層された複数の層が並列に接続される。
ここで、第1電極材料21及び第2電極材料22として用いられる材料について説明する。本実施形態においては、内部電極の所定の部分を絶縁するために、異なる2種類の電極材料の内の一方のみを酸化させている。そのため、内部電極の材料として、同じ使用条件や加工条件の下で酸化する材料と酸化しない材料とを組み合わせて用いている。
さらに、そのような電気的特性の観点に加えて、使用する製造方法に適した材料を選択する必要がある。例えば、圧電材料層20を形成する際に、材料の粉体を下層に吹き付けて堆積させるエアロゾルデポジション法(AD法)を用いる場合には、電極材料の硬度が問題となる。硬度の低い電極材料を用いると、圧電材料の粉体を吹き付けたときに電極層が削られてしまい、硬度の高すぎる電極材料を用いると、吹き付けられた圧電材料の粉体が電極層に食い込まないので、圧電材料を堆積させることができないからである。AD法に用いることができる第1電極材料21としては、プラチナ(Pt)やパラジウム(Pd)等の金属、又は、それらの内の少なくとも1つを含む合金や、SRO(ストロンチウムルテニウムオキサイド:SrRuO)等の導電性酸化物が挙げられる。また、AD法に用いることができる第2電極材料22としては、ニッケル(Ni)、クロム(Cr)、チタン(Ti)、コバルト(Co)等の金属や、それらの内の少なくとも1つを含む合金が挙げられる。本実施形態においては、第1電極材料21としてプラチナ(Pt)を用い、第2電極材料22として、ニッケル(Ni)を用いている。なお、AD法については、後で詳しく説明する。
次に、本発明の第1の実施形態に係る積層構造体の製造方法について、図2〜図4を参照しながら説明する。図2及び図3は、本実施形態に係る積層構造体の製造方法を説明するための図である。
まず、図2の(a)に示すように、基板50上に圧電材料層60を形成する。本実施形態においては、材料の粉体を高速で下層に吹き付けて堆積させることにより膜を形成するエアロゾルデポジション(aerosol deposition:AD)法を用いている。なお、エアロゾルデポジション法は、ガスデポジション法、ジェットプリンティングシステム、又は、噴射堆積法とも呼ばれている。
図4は、AD法による成膜装置を示す模式図である。この成膜装置は、原料の粉体51を配置するエアロゾル生成容器52を有している。ここで、エアロゾルとは、気体中に浮遊している固体や液体の微粒子のことをいう。エアロゾル生成容器52には、キャリアガス導入部53、エアロゾル導出部54、振動部55が設けられている。キャリアガス導入部53から窒素ガス(N)等の気体を導入することによってエアロゾル生成容器52内に配置された原料の粉体が噴き上げられ、エアロゾルが生成される。その際に、振動部55によってエアロゾル生成容器52に振動を与えることにより、原料の粉体が撹拌され、効率良くエアロゾルが生成される。生成されたエアロゾルは、エアロゾル導出部54を通って、成膜チャンバ56に導かれる。
成膜チャンバ56には、排気管57、ノズル58、可動ステージ59が設けられている。排気管57は、真空ポンプに接続されており、成膜チャンバ56内を排気する。エアロゾル生成容器52において生成され、エアロゾル導出部54を通って成膜チャンバ56に導かれたエアロゾルは、ノズル58から基板50に向けて噴射される。これにより、原料の粉体が基板50上に衝突して堆積する。この時、ノズルから基板50へ噴射されるエアロゾル粒子の速度は、15m/s〜450m/s程度である。AD法においては、高速に加速された高い運動エネルギーを有する粒子が基板に衝突した際に発生するエネルギーにより化学反応(メカノケミカル反応)が生じ、膜が形成されると考えられている。基板50は、3次元に移動可能な可動ステージ59に戴置されており、可動ステージ59を制御することにより、基板50とノズル58との相対的位置が調節される。
原料として、例えば、平均粒径0.3μmのPZT単結晶粉体を用い、図4に示す成膜装置を駆動することにより、図2の(a)に示すような圧電材料層60が基板50上に形成される。
次に、図2の(b)に示すように、第1電極材料(Pt電極)21と第2電極材料(Ni電極)22とを帯状に交互に配置することにより、電極層61を形成する。その際に、圧電材料層60の側面60a側にNi電極22を配置し、側面60b側にPt電極21を配置する。電極層61は、スパッタリングや真空蒸着等の成膜方法と、フォトリソグラフィ法とを用いて形成することができる。或いは、AD法を用いて電極層61を形成しても良い。
次に、図2の(c)に示すように、電極層61の上に、AD法を用いて圧電材料層60を形成する。
次に、図2の(d)に示すように、第1電極材料(Pt電極)21と第2電極材料(Ni電極)22とを、帯状に交互に配置することにより、電極層62を形成する。その際に、電極層61における2種類の電極の配置関係と逆にするために、圧電材料層60の側面60a側にPt電極21を配置し、側面60b側にNi電極22を配置する。電極層62の形成方法等については、電極層61におけるものと同様である。
ここで、電極層61及び電極層62の厚さは、200nm以上にすることが望ましく、さらに好ましくは、300nm以上にする。その理由は、以下の通りである。電極層の上には、AD法を用いて圧電材料層60が形成される。AD法においては、堆積させる材料の粉体が下層の電極層に食い込む現象(「アンカーリング」と呼ばれる)が生じる。このアンカーリングによって生じるアンカー層(粉体が食い込んだ層)の厚さは、下層(電極層)の材質や粉体の速度等によって異なるが、通常は、10nm〜300nm程度となる。従って、十分にアンカーリングを生じさせて電極層と圧電材料層とを密着させると共に、電極層として良好に機能させるためには、電極層の厚さが200nm程度は必要となる。本実施形態においては、電極層61及び62の厚さを、約300nmとしている。
このような図2の(a)〜(d)の工程を複数回繰り返すことにより、図2の(e)に示す積層体70が形成される。
次に、図3の(a)に示すように、ダイシングにより、積層体70を分割する。或いは、サンドブラスト法により分割することもできる。さらに、分割された積層体を、500℃〜1000℃程度の酸素雰囲気又は空気中で熱処理する。これにより、圧電材料層60に含まれるPZT結晶のグレインサイズを大きくすると共に、図3の(b)に示すように、側面に露出しているNi電極22の端面を酸化させて、酸化膜23を形成する。
次に、熱処理した積層体に、側面電極63及び64を形成する。この側面電極63及び64は、最上段に配置された圧電体層60の側面や、最下段に配置されている圧電体層60の側面のように、絶縁させる部分を予めマスクした上で、蒸着やスパッタ法により形成する。或いは、光CVD法により形成しても良い。また、メッキ浴に浸すことにより側面電極を形成しても良い。これにより、図3の(c)に示すように、柱状の積層構造体が作製される。その際、図1に示すように、上部電極33を形成しても良い。また、柱状の積層構造体を、側面電極に垂直な方向に分割しても良い。これにより、図3の(d)に示すような積層構造体が作製される。さらに、基板50を除去し、個々の積層構造体に下部電極34を設けても良い。
本実施形態においては、図2の(a)に示すように、基板50の上に圧電材料層を直接形成したが、基板50に予め所定の配線や複数の電極を設け、その上に圧電材料層を形成しても良い。その場合には、基板50に予め形成されている電極の配置に合わせて、積層構造体を分割する。これにより、基板50をそのまま配線基板として用いることができるので、基板を除去したり、積層構造体の素子を再配置する手間をなくすことができる。
また、本実施形態においては、積層体70を分割して複数の積層構造体を作製する場合について説明したが、積層体70を分割することなく1つの素子(積層構造体1)として用いても良い。その場合には、図2の(b)及び(d)において、2種類の電極材料を帯状に交互に配置する必要はなく、2種類の電極材料が異なる側面にそれぞれ露出するように、単に並べて配置すれば良い。そして、側面に露出している一方の電極材料(Ni)の端面を酸化させることにより絶縁膜23を形成し、必要に応じて、側面電極等を設ければ良い。
以上説明したように、本実施形態によれば、積層構造体の内部電極を2種類の材料で構成し、その内一方の材料の端面を酸化させることによって側面電極から絶縁させる。従って、圧電材料層において応力が集中する領域を最小限に小さくして、積層構造体の破損を低減することができる。また、内部電極の絶縁膜を、圧電材料層の熱処理工程において形成するので、微細な素子を大量に作製する場合においても、容易且つ安価に作製することができる。さらに、圧電材料層を形成する際にAD法を用いることにより、複数の積層構造体の素子が2次元に配置されたアレイ状の積層構造体を、容易に作製することができる。
次に、本発明の第2の実施形態に係る積層構造体について説明する。図5は、本実施形態に係る積層構造体を示す断面図である。この第2の実施形態においても、誘電体として圧電材料を用いている。この積層構造体2は、圧電材料層10と電極層20a又は20bとの間に形成された密着層40を含んでいる。その他の構成については、本発明の第1の実施形態において説明したものと同様である。
圧電材料層に接している電極層は、圧電材料層の熱処理時に発生した酸素による酸化や、圧電材料層と電極層との熱膨張率の違いにより、剥がれが生じやすい。特に、スパッタリングや真空蒸着法等を用いて形成された薄膜は、下層との密着性が比較的低いので、そのような現象が顕著に生じる。そのため、本実施形態においては、圧電材料層10と電極層20a又は20bとの密着性を高めるために、それらの層の間に、両者との密着性の高い材料層を設けている。密着層40としては、チタン(Ti)層や酸化チタン(TiO)層を用いることができ、本実施形態においては、例えば、50nm程度の厚さを有する酸化チタン層を用いている。酸化チタンは、PZTや白金との密着性が高く、また、予め酸化されているので、下層の圧電材料層から酸素が進入しても変性することなく、密着性を維持することができる。密着層40を設ける場合には、図2の(b)又は(d)において電極層61及び62を形成する前に、スパッタリング等の方法を用いて、圧電材料層60の上にチタンや酸化チタンの膜を形成すれば良い。
なお、本実施形態において、下層が電極層20a又は20bであり、上層が圧電材料層である層の間には、密着層を設けていない。圧電材料層をAD法によって形成する場合には、圧電材料の粉体が下層の電極層に食い込むアンカーリングにより、それらの層の間において、高い密着性が保たれるからである。
次に、本発明の第3の実施形態に係る積層構造体について説明する。先に説明した第1の実施形態に係る積層構造体の製造方法においては、図1又は図5に示す電極層20a及び20bを形成する際に、1つの積層構造体1又は2の幅の中に2種類の電極材料が配置されるように、圧電材料層の上に第1電極材料21及び第2電極材料22を帯状に配置した。一方、本実施形態においては、第1電極材料21及び第2電極材料22の幅が、1つの積層構造体の幅と概略等しくなるように、各電極材料を形成している。その他の構成については、本発明の第1及び第2の実施形態において説明したものと同様である。
図6は、本発明の第3の実施形態に係る積層構造体の製造方法を説明するための図である。まず、図6の(a)に示すように、第1の実施形態に係る積層構造体の製造方法と同様に、基板50上に圧電材料層60を形成した後で、図6の(b)に示すように、第1電極材料(例えば、プラチナ)21と第2電極材料(例えば、ニッケル)22とを、各々の幅が1つの積層構造体1又は2(図1又は図5)の幅と概略等しくなるように、圧電材料層60上に交互に配置することにより、電極層71を形成する。このとき、電極材料21と電極材料22とは、それらの端面において接触している。具体的には、積層構造体1の幅と概略等しい幅及び間隔でスリット状の開口が形成されたマスクを用いたフォトリソグラフィ法と、スパッタリング又は真空蒸着等の成膜法とを用いて電極材料21を配置し、次に、上記マスクを積層構造体1の幅と概略等しい分だけシフトさせた後、フォトリソグラフィ法及び成膜法を用いて、電極材料22を同様に配置することによって、電極層71が形成される。なお、図6の(b)に示す構造体の両端部においては、第1電極材料21及び第2電極材料22は、積層構造体1の幅より小さくしても構わない。
次に、図6の(c)に示すように、電極層71の上に、AD法を用いて圧電材料層60を形成する。
次に、図6の(d)に示すように、第1電極材料21と第2電極材料22とを、各々の幅が1つの積層構造体1又は2の幅と概略等しくなるように、圧電材料層60上に交互に配置することにより、電極層72を形成する。その際に、第1電極材料21と第2電極材料22の配置関係が、電極層71におけるそれらの配置関係と逆になるようにする。電極材料21及び22の形成方法等については、電極層71におけるのと同様である。
さらに、図6の(a)〜(d)に示す工程を複数回繰り返すことにより、図6の(e)に示す積層体73が形成される。
次に、図7の(a)に示すように、積層構造体73において、第1電極材料21の略中央部、及び、第2電極材料22の略中央部(図中太線部)をダイシングする。これにより、図7の(b)に示すように、第1電極材料21及び第2電極材料22が各々に配置された電極層71及び72を含み、アレイ状に配置された複数の積層構造体1が形成される。その後の工程については、第1の実施形態におけるのと同様である。
このように積層体73を形成することにより、第1電極材料21及び第2電極材料22を形成する際に、電極層71と電極層72との間における電極材料の位置合わせの精度を比較的緩くすることができると共に、各電極材料21及び22の端面を、積層構造体1の側面部に正確な配置関係で確実に露出させることができる。なお、本実施形態においては、積層体73において第1電極材料21と第2電極材料22の中央部付近を切断したが、切断する位置はこれに限られず、第1電極材料21と第2電極材料22の境界付近以外であれば良い。
また、図7の(a)に示す積層体73を形成した後に、マスクを積層体73上に配置し、積層体73に対して上方からサンドブラスト法を施すことにより、積層体73を切断するようにしても良い。その場合には、マスクは、電極材料21及び電極材料22の両方を含む領域に配置される。この方法を用いることにより、例えば、各積層構造体が円柱形状を有する積層体アレイや、複数の積層構造体が任意に配置された積層構造アレイを形成することができる。
以上説明したように、第3の実施形態に係る積層構造体の製造方法によれば、積層体73の内部電極を2種類の材料によって形成する際に、1つの積層構造体の幅と概略等しくなるように各電極材料を配置し、積層体の形成後に、各電極材料の中央部付近を切断することにより、1つの積層構造体を作製する。従って、2種類の材料を用いて電極を形成する際に、異なる電極層の間における配置関係の位置精度を緩くすることができると共に、切断後の各積層構造体において、2種類の電極材料を正確な配置関係で確実に側面に露出させることができる。また、マスクを用いたサンドブラスト法によって積層体を切断する場合には、マスクの形状に応じて、所望の形状(例えば、円柱形状)や所望の配置(例えば、同心円状)の積層構造体を作製することができる。
以上説明した本発明の第1〜第3の実施形態においては、AD法を用いて圧電材料層を形成しているが、圧電材料層として、予め板状に形成されたPZT板材を用いても良い。その場合には、PZT板材と電極層との密着性を高めるために、PZT板材の上層だけでなく、下層にも密着層を設けることが望ましい。また、その場合には、AD法によるアンカーリングを考慮する必要はなくなるので、第1電極材料及び第2電極材料に用いられる金属の種類を、硬度の観点から選択する必要はなく、酸化し易さといった電気的特性の観点から選択すれば良い。
また、本発明の第1〜第3の実施形態においては、内部電極の端面の絶縁膜を、第2の電極材料を酸化させることによって形成しているが、第2の電極材料をフッ化させることによって形成しても良い。具体的には、例えば、第2の電極材料としてニッケルを用い、その端面をフッ化させてフッ化ニッケル(NiF)を形成する。ニッケルをフッ化させるためには、例えば、塩酸を用いて塩化ニッケルを形成した後、150℃でフッ素を作用させれば良い。
さらに、本発明の第1〜第3の実施形態においては、誘電体層として圧電材料を用いているが、その他の誘電体材料を用いても良い。例えば、強誘電体であるチタン酸バリウム(TiBaO)を用いることにより、積層コンデンサを作製することができる。その場合には、積層コンデンサに上記の実施形態を適用することにより、誘電体層における電極が設けられていない領域を最小限に留めることができるので、電気容量を最大限に大きくすることが可能である。また、上記の実施形態に係る製造方法を用いることにより、積層構造を有するコンデンサを容易に製造することができる。
図8は、本発明の一実施形態に係る超音波トランスデューサアレイを示す斜視図である。この超音波トランスデューサアレイは、図1に示す複数の積層構造体1と、配線基板80と、共通電極90とを含んでいる。複数の積層構造体1は、配線基板80上に、2次元マトリクス状に配置されている。
配線基板80には、複数の積層構造体1の配置に対応して、複数の電極が形成されている。これらの複数の電極及び共通電極90を介して、各々の積層構造体1に電圧を印加することにより、積層構造体1から超音波が発生する。その際に、各々の積層構造体1に所定の遅延時間を与えながら駆動することにより、所望の方向及び深さにフォーカスされた超音波ビームを形成することができる。
ここで、複数の積層構造体を配列する方法は、2次元マトリクス状に限られない。例えば、1次元アレイや、数個の1次元アレイを並列に配置した2次元アレイ(1.5次元アレイとも呼ばれる)や、同心円状の配列でも良いし、ランダムな配置でも良い。また、複数の積層構造体1の替わりに、図5に示す複数の積層構造体2を用いても良い。さらに、このような超音波トランスデューサアレイに音響整合層やバッキング層等を設けることにより、超音波診断装置に用いられる超音波用探触子を作製することができる。
本発明の第1の実施形態に係る積層構造体を示す断面図である。 本発明の第1の実施形態に係る積層構造体の製造方法を説明するための図である。 本発明の第1の実施形態に係る積層構造体の製造方法を説明するための図である。 エアロゾルデポジション法を用いた成膜装置の構成を示す模式図である。 本発明の第2の実施形態に係る積層構造体を示す断面図である。 本発明の第3の実施形態に係る積層構造体の製造方法を説明するための図である。 本発明の第3の実施形態に係る積層構造体の製造方法を説明するための図である。 本発明の一実施形態に係る超音波トランスデューサアレイを示す斜視図である。 従来の積層構造体における配線方法を説明するための図である。
符号の説明
1、2、100 積層構造体
1a、1b、60a、60b 側面
10、60、101 圧電材料層
20a、20b、61、62、71、72、102、103 電極層
21 第1電極材料(Pt電極)
22 第2電極材料(Ni電極)
23 酸化膜
31、32、63、64、104、105 側面電極
33 上部電極
34 下部電極
40 密着層
50 基板
51 原料の粉体
52 エアロゾル生成容器
53 キャリアガス導入部
54 エアロゾル導出部
55 振動部
56 成膜チャンバ
57 排気管
58 ノズル
59 可動ステージ
70、73 積層体
80 配線基板
90 共通電極

Claims (21)

  1. 少なくとも第1の電極層と誘電体層と第2の電極層とを具備し、前記第1の電極層と前記誘電体層と前記第2の誘電体層とが、この順序で積層されている積層構造体であって、
    前記第1の電極層が、前記積層構造体の第1の側面領域において端面が露出するように配置された第1の電極材料と、前記積層構造体の第1の側面領域とは異なる第2の側面領域において端面に絶縁膜が形成された第2の電極材料とを含み、
    前記第2の電極層が、前記積層構造体の第2の側面領域において端面が露出するように配置された第1の電極材料と、前記積層構造体の第1の側面領域において端面に絶縁膜が形成された第2の電極材料とを含む、
    を前記積層構造体。
  2. 前記絶縁膜が、前記積層構造体の第1及び第2の側面領域において露出している前記第2の電極材料の端面を酸化することにより形成されている、請求項1記載の積層構造体。
  3. 前記絶縁膜が、前記積層構造体の第1及び第2の側面領域において露出している前記第2の電極材料の端面をフッ化することにより形成されている、請求項1記載の積層構造体。
  4. 前記誘電体層と前記第1又は第2の電極層との間に設けられている酸化チタン(TiO)層又はチタン(Ti)層をさらに具備する、請求項1〜3のいずれか1項記載の積層構造体。
  5. 前記積層構造体の第1及び/又は第2の側面領域に形成された少なくとも1つの側面電極をさらに具備する請求項1〜4のいずれか1項記載の積層構造体。
  6. 前記誘電体層が、圧電体によって構成される圧電体層を含む、請求項1〜5のいずれか1項記載の積層構造体。
  7. 前記圧電体層が、圧電材料の粉体を噴射して堆積することによって形成されている、請求項6記載の積層構造体。
  8. 前記第1の電極材料が、プラチナ(Pt)、パラジウム(Pd)、及び、ストロンチウムルテニウムオキサイド(SRO:SrRuO)の内の少なくとも1つを含み、
    前記第2の電極材料が、ニッケル(Ni)、コバルト(Co)、クロム(Cr)、及び、チタン(Ti)の内の少なくとも1つを含む、
    請求項7記載の積層構造体。
  9. 配線基板と、
    前記配線基板上に配置された請求項1〜8のいずれか1項記載の複数の積層構造体と、
    を具備する超音波トランスデューサアレイ。
  10. 少なくとも第1の電極層と誘電体層と第2の電極層とが、この順序で積層されている積層構造を有する積層構造体の製造方法であって、
    誘電体層を形成するステップ(a)と、
    ステップ(a)において形成された前記誘電体層の上層に、前記積層構造体の第1の側面領域において端面が露出するように第1の電極材料を配置し、前記積層構造体の第1の側面領域とは異なる第2の側面領域において端面が露出するように第2の電極材料を配置することにより、第1の電極層を形成するステップ(b)と、
    ステップ(b)において形成された第1の電極層の上層に、誘電体層を形成するステップ(c)と、
    ステップ(c)において形成された前記誘電体層の上層に、前記積層構造体の第2の側面領域において端面が露出するように第1の電極材料を配置し、前記積層構造体の第1の側面領域において端面が露出するように第2の電極材料を配置することにより、第2の電極層を形成するステップ(d)と、
    前記積層構造体の第1及び第2の側面領域において露出している前記第2の電極材料の端面に、絶縁膜を形成するステップ(e)と、
    を具備する積層構造体の製造方法。
  11. ステップ(e)が、前記積層構造体の第1及び第2の側面領域において露出している前記第2の電極材料の端面を酸化することにより絶縁膜を形成することを含む、請求項10記載の積層構造体の製造方法。
  12. ステップ(e)が、前記積層構造体の第1及び第2の側面領域において露出している前記第2の電極材料の端面をフッ化することにより絶縁膜を形成することを含む、請求項10記載の積層構造体の製造方法。
  13. 前記積層構造体の第1及び/又は第2の側面領域に少なくとも1つの側面電極を形成するステップをさらに具備する請求項10〜12のいずれか1項記載の積層構造体の製造方法。
  14. 少なくとも第1の電極層と誘電体層と第2の電極層とが、この順序で積層されている積層構造を有する複数の積層構造体の製造方法であって、
    誘電体層を形成するステップ(a)と、
    ステップ(a)において形成された前記誘電体層の上層に、第1の電極材料と前記第1の電極材料とは異なる第2の電極材料とを交互に配置することにより、第1の電極層を形成するステップ(b)と、
    ステップ(b)において形成された第1の電極層の上層に、誘電体層を形成するステップ(c)と、
    ステップ(c)において形成された前記誘電体層の上層に、前記第1の電極材料及び前記第2の電極材料を、前記第1の電極層における配置関係と逆になるように交互に配置することにより、第2の電極層を形成するステップ(d)と、
    ステップ(a)〜(d)において形成された積層体を積層方向に切断して複数の積層構造体に分割することにより、分割された複数の積層構造体の各々について、前記第1の電極層における第1の電極材料の端面及び前記第2の電極層における第2の電極材料の端面を第1の側面領域に露出させ、前記第1の電極層における第2の電極材料の端面及び前記第2の電極層における第1の電極材料の端面を前記第1の側面領域とは異なる第2の側面領域に露出させるステップ(e)と、
    分割された前記複数の積層構造体の各々について、第1及び第2の側面領域において露出している前記第2の電極材料の端面に、絶縁膜を形成するステップ(f)と、
    を具備する積層構造体の製造方法。
  15. ステップ(f)が、前記積層構造体の第1及び第2の側面領域において露出している前記第2の電極材料の端面を酸化することにより絶縁膜を形成することを含む、請求項14記載の積層構造体の製造方法。
  16. ステップ(f)が、前記積層構造体の第1及び第2の側面領域において露出している前記第2の電極材料の端面をフッ化することにより絶縁膜を形成することを含む、請求項14記載の積層構造体の製造方法。
  17. 分割された前記複数の積層構造体の各々の第1及び/又は第2の側面領域に少なくとも1つの側面電極を形成するステップをさらに具備する請求項14〜16のいずれか1項記載の積層構造体の製造方法。
  18. ステップ(a)が、前記誘電体層として、圧電体によって構成される圧電体層を形成することを含む、請求項10〜17のいずれか1項記載の積層構造体の製造方法。
  19. ステップ(a)が、圧電材料の粉体を噴射して堆積させることにより前記圧電体を形成することを含む、請求項18記載の積層構造体の製造方法。
  20. ステップ(b)及び/又はステップ(d)が、プラチナ(Pt)、パラジウム(Pd)、及び、ストロンチウムルテニウムオキサイド(SRO:SrRuO)の内の少なくとも1つを含む第1の電極材料を配置することを含み、
    ステップ(b)及び/又はステップ(d)が、ニッケル(Ni)、コバルト(Co)、クロム(Cr)、及び、チタン(Ti)の内の少なくとも1つを含む第2の電極材料を配置することを含む、
    請求項19記載の積層構造体の製造方法。
  21. ステップ(b)又は(d)に先立って、前記誘電体層の上に酸化チタン(TiO)層又はチタン(Ti)層を形成するステップをさらに具備する請求項10〜20のいずれか1項記載の積層構造体の製造方法。
JP2004245249A 2003-08-29 2004-08-25 積層構造体及びその製造方法、並びに、超音波トランスデューサアレイ Withdrawn JP2005102181A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004245249A JP2005102181A (ja) 2003-08-29 2004-08-25 積層構造体及びその製造方法、並びに、超音波トランスデューサアレイ

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003307663 2003-08-29
JP2004245249A JP2005102181A (ja) 2003-08-29 2004-08-25 積層構造体及びその製造方法、並びに、超音波トランスデューサアレイ

Publications (1)

Publication Number Publication Date
JP2005102181A true JP2005102181A (ja) 2005-04-14

Family

ID=34467419

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004245249A Withdrawn JP2005102181A (ja) 2003-08-29 2004-08-25 積層構造体及びその製造方法、並びに、超音波トランスデューサアレイ

Country Status (1)

Country Link
JP (1) JP2005102181A (ja)

Similar Documents

Publication Publication Date Title
US7454820B2 (en) Method of manufacturing a plurality of laminated structures
US7673385B2 (en) Laminated structure method
US7765660B2 (en) Method of manufacturing a multilayered piezoelectric element having internal electrodes and side electrodes
US9136459B2 (en) Piezoelectric device and method of manufacturing piezoelectric device
JP4492821B2 (ja) 圧電素子
US7581295B2 (en) Piezoelectric element and method of manufacturing the same
US7199509B2 (en) Multilayered structure and method of manufacturing the same, and ultrasonic transducer
GB2334483A (en) Forming an oxide piezoelectric element(s) and upper electrode layer(s) of an inkjet printhead microactuator using a photoresist film(s) and etching process
JP2006093449A (ja) 積層構造体及び積層構造体アレイ、並びに、それらの製造方法
US7268017B2 (en) Multilayered structure, multilayered structure array and method of manufacturing the same
JP4804760B2 (ja) 積層型圧電構造体の製造方法
US8169123B2 (en) Multilayered piezoelectric element and method of manufacturing the same
JP2005102181A (ja) 積層構造体及びその製造方法、並びに、超音波トランスデューサアレイ
JP4094521B2 (ja) 構造物の製造方法
JP3340043B2 (ja) 圧電アクチュエータとその製造方法
JP2007095991A (ja) 積層構造体及び積層構造体アレイ、並びに、それらの製造方法
JP5536310B2 (ja) 積層型圧電素子及びその製造方法
JP4908746B2 (ja) 積層構造体及び圧電アクチュエータ、並びに、それらの製造方法
JP4516327B2 (ja) 積層構造体の製造方法
JPH11135851A (ja) 積層型圧電アクチュエータ
JP2024068247A (ja) 積層構造体、素子、電子デバイス、電子機器及びシステム
JP2024061965A (ja) 自立膜、積層構造体、素子、電子デバイス、電子機器及びシステム
TW202418978A (zh) 積層構造體、元件、電子器件、電子機器及系統
JP2007165372A (ja) 積層構造体及びその製造方法
JPH11135850A (ja) 薄膜積層圧電素子およびその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20061206

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20071106