JP2005101406A - 磁気素子およびそれを搭載したスイッチング電源 - Google Patents

Abstract

【課題】小型・薄型化に優れたトランスを提供する。
【解決手段】上部磁性層と下部磁性層との間に平面コイルを狭持した構造になる磁気素子において、該平面コイルの中間位置に、１次コイル領域と２次コイル領域とを区画し、かつ外部と接続するためのタップを設ける。
【選択図】図２

Description

本発明は、小型かつ薄型化に有利な磁気素子およびそれを搭載したスイッチング電源に関するものである。

近年、携帯機器やノート型パソコン等のような、電池で駆動される携帯機器の利用が進んでいる。
このような携帯機器に対しては、従来から、より一層の小型化・軽量化が求められている。また最近では、これらに加えて、マルチメディア化への対応、すなわち通信機能や表示機能の充実、あるいは画像データを含む大量情報の高速処理化などの高機能が求められている。

これに伴い、電池からの単一電圧を、ＣＰＵやＬＣＤモジュール、通信用パワーアンプなどの様々な搭載デバイスが必要とする各々の電圧レベルに的確に変換できる電源の需要が増大してきた。
そのため、電子機器の小型・軽量化と高機能化とを両立させるべく、電源に搭載されるトランスやインダクタ等の磁気素子についても、その小型・薄型化を進めることが重要な課題となってきた。

このような状況下で、従来、電源に搭載されるトランスやインダクタなどの磁気素子としては、焼結フェライトコアにコイルを巻いたものが使用されてきたが、このようなトランスやインダクタは薄型化が困難なため、電源の薄型化を阻害していた。
そこで、磁気素子の小型・薄型化を図るために、平面コイルを上下のフェライト磁性層で挟み、かつコイルパターン間の隙間をフェライトで埋めた構造になる平面磁気素子が提案された（例えば特許文献１、特許文献２）。
これは、基板上に下部フェライト磁性層を印刷法などで形成し、その上にコイルパターンをめっき法などで形成したのち、コイルパターン間の隙間および上部フェライト磁性層を印刷法で形成して、平面磁気素子としたものである。

上記のような構造とすることにより、磁気素子の薄型化に成功し、さらにこれを搭載することで、スイッチング電源の薄型化も達成された。

特開2001−244123号公報 特開2001−244124号公報

従来の平面磁気素子を搭載したスイッチング電源は、基本的に、半導体スイッチの１周期におけるスイッチ ON/時間の割合であるオンデューティー比で電圧制御を行っていた。非絶縁チョッパ型スイッチング電源において、降圧型、昇圧型および昇降圧反転型におけるオンデューティー比Ｄ（＝Ｔ_on／（Ｔ_on＋Ｔ_off ) ）と入出力電圧比Ｇ_V (＝Ｖ_o ／Ｅ）の関係は、次のとおりである。
・降圧型 Ｇ_V ＝Ｄ (1)
・昇圧型 Ｇ_V ＝１／（１−Ｄ） (2)
・昇降圧型 Ｇ_V ＝Ｄ／（１−Ｄ） (3)
ここで、Ｅ，Ｖ_o はそれぞれ入力電圧、出力電圧であり、Ｔ_on、Ｔ_off はそれぞれメインスイッチのオン時間とオフ時間である。これらの関係式は、半導体スイッチやダイオード、磁気素子などの損失抵抗を無視した理想的な場合に成り立つものであるが、種々の形式のスイッチング電源の動作を議論する上では、この式で十分である。

これらの関係式から、電源の入力電圧と出力電圧の差が大きくなる（Ｇ_V ＜＜１またはＧ_V ＞＞1 の場合）と、オンデューティ比Ｄを０近く、あるいは１近くに設定する必要が生じ、半導体スイッチのオン時間あるいはオフ時間が極端に短くなる。このような状況は、特にＬＳＩの低電圧化に対応した低電圧出力降圧電源の場合に大きな問題として顕在化してきている。ＭＯＳＦＥＴやバイポーラトランジスタ等の半導体スイッチング素子には、急峻なスイッチングを阻害する蓄積時間およびそのバラッキが不可避であり、オン／オフ時間が極端に短くなると、スイッチング損失が増加したり、制御が不可能になったりするという問題があるため、オンデューティ比は 0.2〜0.8 程度が現実的な範囲である。

上記の問題を解決する手段の一つは、トランスを用いて電圧変換する絶縁型のスイッチング電源とすることである。この場合、スイッチングの時比率を 0.5付近にして、トランスで所望の電圧に変換することができる。しかしながら、この方法は、巻線型トランスでは容易であるものの、平面コイルを用いた磁気素子では構造的な困難さを伴っている。

図１に、平面コイルを用いた磁気素子の基本構造の一例を示す（白江 他：マイクロ磁気デバイスのすべて、工業調査会、1992年、P.43）。
同図に示したとおり、絶縁層１を挟んで１次および２次平面コイル２，３をおき、これらの平面コイル２，３を絶縁層４，５で挟み、さらに上下２枚の磁性層６，７で包み込んだ構造とする必要がある。

以下、上記の構造を実現するための困難さについて列挙する。
(1) コイルの製造工程が２倍になる。
(2) Ｚ軸方向に平面コイルを重ねるために、薄型化が阻害される。
(3) 平面コイルを重ねるので、２番目のコイルを作成する際に中間絶縁層の平坦化が必須となる。パワー系コイルに不可欠な低抵抗化を実現するためにコイル厚みを大きくしたとき、中間絶縁層の凹凸が大きくなり、これを平坦化する工程が別途必要となる。この工程は製品のコストアップを招来する。

本発明は、上記の実状に鑑み開発されたもので、小型・薄型化に優れたトランスを、それを搭載したスイッチング電源と共に提案することを目的とする。

さて、発明者は、上記の目的を達成すべく鋭意研究を重ねた結果、携帯機器ではリチウムイオン２次電池やNi−ＭＨ２次電池などを一次側入力とするため、従来のトランスのように、１次／２次コイル間の電気的絶縁は必ずしも必須ではなく、単巻きコイルの両端子の間からタップをとった構造が適しているとの考えをもつに至った。
そこで、この観点から、新たな磁気素子の開発を進めた結果、本発明を完成させるに至ったのである。

すなわち、本発明の要旨構成は次のとおりである。
１．上部磁性層と下部磁性層との間に平面コイルを狭持した構造になる磁気素子において、該平面コイルの両端部およびその中間位置に、外部と接続するための端子を設けたことを特徴とする磁気素子（第１発明）。

２．磁性層を導線で巻線した構造を有する磁気素子において、該導線の両端部および中間位置に、外部と接続するための端子を設けたことを特徴とする磁気素子（第２発明）。

３．前記平面コイルの中間位置に設けた端子が、１次コイル領域と２次コイル領域とを区画するものであることを特徴とする上記１または２記載の磁気素子。

４．上記１〜３のいずれかに記載の磁気素子を搭載したことを特徴とするスイッチング電源（第３発明）。

本発明によれば、平面コイルを２段に重ねることなくトランス機能を発現できるので、構造上の困難さを回避した薄型のトランス、ひいては薄型のスイッチング電源を実現することができる。

以下、本発明を具体的に説明する。
第１発明の磁気素子としては、図２(a), (b)に示すような、スパイラルやミアンダ構造のコイルを適用することができるが、中でもスパイイラルコイルが好適である。また、スパイラルコイルは、図２(c) に示すように、２つ以上を直列につないでも良い。図２に示したコイルパターンについては、これらコイルの上下を磁性層で挟んで磁気素子を完成する。このときの導体（コイル線）間は、非磁性の絶縁体あるいは磁性体とすることができる。なお、図中、番号８は磁性層、９は平面コイル、そして10が平面コイル９の中間位置に設けた端子（タップ）である。

第２発明の磁気素子としては、図３(a), (b), (c) に示すような構造が適用可能である。図３(a) は、断面で示したが、鼓状の磁性体コアの中芯11を導体12で巻いた構造である。この場合、磁束の漏れを低減し、１次／２次コイルの結合を改善するために、外周コア13を配置することができる。なお、図中14は端子台である。
図３(b) は、板状の磁性体コア15に導線12を巻線したものである。そして、この構造に外周コア13を配置して、磁束の漏れを低減し、１次／２次コイルの結合を改善した構造が、図３(c) に示した構造である。

上記の構造において、磁性体としては、導体との絶縁さえ考慮すれば特に限定されるものではなく、フェライト系、Fe−Si系、Fe−Al−Si系、Fe−Ni系、Fe系アモルフォスおよびCo系アモルフォスなど多岐にわたって適用することができる。但し、比抵抗の低い材料については、導体との絶縁を取るなどの考慮が必要となる。なお、高周波で駆動する場合には、フェライト材料とりわけ絶縁体であるNi−Zn系フェライト材料が好適である。

以下、本発明の磁気素子をタップドインダクタに適用した場合の好適製造方法について述べる。なお、製造方法が、これだけに限定されるものではないのは言うまでもない。
フェライト基板に、ショットブラストにて、外部端子と接続が必要な平面コイルの両端部およびその中間位置に穴あけ加工を施す。ついで、コイル面側にシード層としてのCuを 0.5μm 厚程度成膜したのち、レジスト塗布−露光−現像工程により、図２に示したようなコイルパターンのレジストフーレムを作成する。次に、レジストフレーム内に電気めっきでCuを析出させたのち、レジストフレームを剥離し、引き続き導体（コイル線）間をエッチング処理してコイルを完成させる。その後、コイルの上にフェライト粉末を含有するエポキシ樹脂をスクリーン印刷法にて塗布、硬化させて、磁気素子を完成させる。また、３端子が存在する裏面には、必要に応じてNi／AuやNi／Snなどの外部端子を形成することが可能である。
なお、スクリーン印刷する樹脂は、エポキシ樹脂に限るものではなく、ポリイミド樹脂その他の適用も可能である。また、１次／２次コイル間の結合を制御するために、コイル間にはフェライトを含有しない構造としたり、イイダクタンスを増加するためにコイルの上部の少なくとも一部をフェライト焼結体とすることも可能である。

図４(a), (b)に、図２(a) におけるＡ−Ａ′断面の例を図示する。
図４(a) は、コイル線間に磁性体16を充填した場合、図４(b) は、コイル線間に非磁性絶縁体17を充填した場合である。なお、番号18は導体ビア、19は外部電極である。

本発明では、図２および図３に示したように、導体の中間位置にタップを形成するが、その形成位置は、所望の昇降圧比が得られるような位置が選ばれる。選び方の具体例は、スイッチング電源回路との組み合わせで後述する。

次に、第１発明および第２発明のタップドインダクタンスを搭載したスイッチング電源の基本回路を、図５（降圧型コンバータ）、図６（昇圧型コンバータ）および図７(a), (b)（昇降圧型コンバータ）に示す。
図７(a), (b)に示したとおり、昇降圧型コンバータでは、１次側コイルの位置により、２とおりの回路が可能となる。なお、これらは基本回路を示すもので、ここに示された部品以外に、出力電圧をモニターする回路や所望の出力電圧を得るためスイッチング時比率を制御するＩＣなどを含むことは言うまでもない。
また、図５〜７での主スイッチには、トランジスタやＭＯＳＦＥＴなどのパワー系スイッチング半導体素子が用いられる。主スイッチがＭＯＳＦＥＴの場合には、ダイオードをＭＯＳＦＥＴに置き換えた同期整流方式として低損失化を図ることができる。

以下、各回路における基本動作について説明する。
(1) 降圧型コンバータ（図５）
タップドインダクタの１次／２次結合係数を１とすると、Ｔ_on期間における磁束変化量Δφ_onは、次式で与えられる。
Δφ_on＝（Ｅ−Ｖ₀)Ｔ_on／（Ｎ₁ ＋Ｎ₂) (4)
また、Ｔ_off 期間における磁束変化量Δφ_off は、次式で与えられる。
Δφ_off ＝Ｖ₀ Ｔ_off ／Ｎ₂ (5)
スイッチＯＮ期間ならびにＯＦＦ期間で磁束変化量Δφ_on、Δφ_off は等しいので、
Δφ_on＝Δφ_off (6)
が成り立ち、(6) 式を用いて各式を整理すると、タップドインダクタを用いた降圧型コンバータの降圧比Ｇ_V （＝Ｖ₀ ／Ｅ）は次式のようになる。
Ｇ_V ＝Ｄ／｛１＋（１−Ｄ）／ａ｝ (7)
ただし、Ｄ＝Ｔ_on／Ｔ (8)
α＝Ｎ₂ ／Ｎ₁ (9)
ここで、Ｄは半導体スイッチのオンデューティ比、a はタップドインダクタの巻数比である。

図８に、(7) 式から算出される、オンデューティー比Ｄと電圧変換比Ｇ_V の関係を示す。ここで、ａ＝∞が、従来の降圧型コンバータ回路での結果である。
図８から明らかなように、本発明に従うタップドインダクタを用いると、同じデューティー比でより小さな電圧にまで降圧することができる。このことは、低電圧出力コンバータにおいて、巻数比ａの小さなタップドインダクタを用いることにより、デューティー比を50％を中心としてＰＷＭ制御できることを意味する。通常のＰＷＭ制御ＩＣのデューティー比の制御範囲は 0.2〜0.8 程度であるため、タップドインダクタを用いないで低電圧化しようとしても、デューティー比の下限が 0.2であり、またメインスイッチのＯＮ期間Ｔ_onが短くなるために、立ち上がり、立下り期間の早い高速半導体スイッチを使わないと同期整流方式の採用も難しくなる。従って、タップドインダクタを用いる方法は、同期整流方式の場合においても、メインスイッチと同期整流スイッチの同通時間が同程度になり、コンプリメンタリＭＯＳＦＥＴ（Ｐ−ＭＯＳとＮ−ＭＯＳ）を使用するメリットを活かすことができる。

(2) 昇圧型コンバータ（図６）
上述した降圧型コンバータと同様な解析を行うと、
Δφ_on＝ＥＴ_on／Ｎ₁ (10)
Δφ_on＝（Ｖ₀ −Ｅ) Ｔ_off ／（Ｎ₁ ＋Ｎ₂) (11)
Δφ_on＝Δφ_off (12)
(7）〜(9）より、
Ｇ_V ＝（１＋ａＤ）／（１−Ｄ） (13)
となる。

図９に、(13)式から算出される、オンデューティー比Ｄと電圧変換比Ｇ_V の関係を示す。ここで、ａ＝０（Ｎ₂ ＝０）が、従来の昇圧型コンバータ回路での結果である。
図９から明らかなように、本発明に従うタップドインダクタを用いると、同じデューティー比でより大きな電圧にまで昇圧することができる。このことは、高電圧出力コンバータにおいて、巻数比ａの小さなタップドインダクタを用いることにより、デューティー比を50％を中心にしてＰＷＭ制御できることを意味する。なお、このタップドインダクタを用いないで高電圧化しようとしても、オンデューティー比の上限が 0.8であり、また降圧コンバータの場合と同じように、立ち上がり、立下り期間の早い高速半導体スイッチを使わないと同期整流方式の採用も難しくなる。

(3) 昇降圧型コンバータ（図７(a), (b)）
この方式のコンバータは反転出力を得る場合に用いられる。
上述した降圧型コンバータおよび昇圧型コンバータと同様な解析を行うことにより、図７(a) の場合の電圧変換比Ｇ_V （＝Ｖ_o ／Ｅ）は次式で与えられる。
Ｇ_V ＝−｛α／（１＋α）｝×｛Ｄ／（１−Ｄ）｝ (14)
また、図７(b) の場合の電圧変換比Ｇ_V （＝Ｖ_o ／Ｅ）は次式で与えられる。
Ｇ_V ＝−（１＋α）×｛Ｄ／（１−Ｄ）｝ (15)
低電圧反転出力を得たい場合には、図７(a）の回路方式を選択し、(14)式に従い、巻数比a を小さくすることで、同じデューティー比でも降圧比を低くすることができる。この場合のＤと｜Ｇ_V ｜の関係を、図10(a)に示す。なお、ａ＝∞（Ｎ₁ ＝０）の場合の電圧変換比は、通常の昇降圧コンバータの場合に等しくなる。一方、高電圧反転出力を得たい場合には、図７(b) の回路方式を選択し、(15)式に従い、巻数比ａを大きくすることで、同じデューティー比でも昇圧比を低くすることができる。この場合のＤと｜Ｇ_V ｜の関係を図10(b) に示す。なお、ａ＝0 （Ｎ₂ ＝０）の場合の電圧変換比は、通常の昇降圧コンバータの場合に等しくなる。

このように、上記したようなタップドインダクタを搭載することによって、スイッチング電源を作製することができる。ここに上記したタップドインダクタは、小型かつ薄型なので、かような平面磁気素子を使用することにより、スイッチング電源の小型・薄型化を達成することができる。

フェライト基板に、ショットブラストにて、図２(a)に示したコイル構造に対応する端子位置に穴あけ加工を施した。ついで、コイル面側にシード層としての 0.5μm 厚のCu膜を成膜したのち、レジスト塗布−露光−現像工程により、図２(a)に示したコイルパターンのレジストフレームを作成した。その後、電気めっきによりレジスフレーム内にCuを析出させたのち、レジストフレームを剥離し、ついでコイル線間をエッチング処理してコイルを完成させた。
次に、スクリーン印刷法により、コイル線間をエポキシ樹脂で埋めたのち、その上にフェライト焼結板を貼り付けて磁気素子を完成させた。また、３端子に接続するために、裏面にNi／Snの外部端子を形成した。中間タップの位置は、１次／２次のインダクタンスが約 0.3μH となる位置とした。

また、比較例として、図１を基本構造とする、１次／２次コイルが絶縁体を介して厚さ方向に重ねた構造のトランスを用意した。作成方法は、上記の発明例と同様に２端子の１次コイルを完成したのち、この上に絶縁性のエポキシ樹脂を塗布し、表面平滑処理を施したのち、再度、同様にして２次コイルを作成し、スクリーン印刷法によりコイル線間をエポキシ樹脂で埋めたのち、その上に端子部分に穴をあけたフェライト焼結板を貼り付けて磁気素子を完成させた。なお、１次／２次のインダクタンスはそれぞれ、0.6 μH 、0.3μH となるようにターン数を調整した。
両者の素子高さと製造コストについて比較した結果を表１に示す。

同表から明らかなように、本発明に従う磁気素子は、比較例に比べて、素子高さが格段に低く、また製造コストも大幅に低減することができた。

フェライト基板に、ショットブラストにて、図２(a)に示したコイル構造に対応する端子位置に穴あけ加工を施した。ついで、コイル面側にシード層としての 0.5μm 厚のCu膜を成膜したのち、レジスト塗布−露光−現像工程により、図２(a)に示したコイルパターンのレジストフレームを作成した。その後、電気めっきによりレジスフレーム内にCuを析出させたのち、レジストフレームを剥離し、ついでコイル線間をエッチング処理してコイルを完成させた。
コイル線間は、エポキシ樹脂もしくはフェライト粉末をエポキシ樹脂に分散したペーストをスクリーン印刷法にて埋めた２パターン、一方その上のフェライト層は、フェライト粉末をエポキシ樹脂に分散したペーストをスクリーン印刷法にて成膜した場合とフェライト焼結板を貼り付けた２パターンの合計４パターンの磁気素子を完成させた。また、３端子に接続するために、裏面にNi／Snの外部端子を形成した。中間タップの位置は、１次／２次のインダクタンスがおおよそ１：１となる位置に調整した。

それぞれの磁気素子を、図５〜７に示した評価回路に搭載し、電源効率を評価した結果（発明例２〜６）を表２に示す。
なお、メインスイッチにはＭＯＳＦＥＴを、ダイオードにはＳＢＤを用いた。また、スイッチング周波数は３ MHz、入力電圧は 3.6Ｖ、出力電圧は表２に示したものについて調査した。
また、比較のため、中間位置に設けた端子のない２端子インダクタを搭載してデューティー比のみで昇降圧するコンバータについて調べた結果（比較例２〜６）も、表２に併記する。

同表から明らかなように、２端子インダクタを搭載した従来の電源に比べて、本発明のタップドインダクタを搭載した電源は、制御可能範囲が広く、また高効率を達成できている。

平面コイルを用いた磁気素子の従来の基本構造の一例を示した図である。 本発明（第１発明）従う磁気素子を示した図である。 本発明（第２発明）従う磁気素子を示した図である。 本発明（第１発明）従う磁気素子の断面図である。 本発明の磁気素子を搭載したスイッチング電源の基本回路（降圧型コンバータ）を示した図である。 本発明の磁気素子を搭載したスイッチング電源の基本回路（昇圧型コンバータ）を示した図である。 本発明の磁気素子を搭載したスイッチング電源の基本回路（昇降圧型コンバータ）を示した図である。 降圧型コンバータを用いた場合におけるオンデューティー比Ｄと電圧変換比Ｇ_V の関係を示した図である。 昇圧型コンバータを用いた場合におけるオンデューティー比Ｄと電圧変換比Ｇ_V の関係を示した図である。 昇降圧型コンバータを用いた場合におけるオンデューティー比Ｄと電圧変換比Ｇ_V の関係を示した図である。

符号の説明

１ 絶縁層 ２ １次平面コイル ３ ２次平面コイル
４ 絶縁層 ５ 絶縁層 ６ 磁性層
７ 磁性層 ８ 磁性層 ９ 平面コイル
10 タップ 11 磁性体コアの中芯 12 導体
13 外周コア 14 端子台で 15 磁性体コア
16 磁性体 17 非磁性絶縁体 18 導体ビア
19 外部電極

Claims (4)

1. 上部磁性層と下部磁性層との間に平面コイルを狭持した構造になる磁気素子において、該平面コイルの両端部およびその中間位置に、外部と接続するための端子を設けたことを特徴とする磁気素子。
2. 磁性層を導線で巻線した構造を有する磁気素子において、該導線の両端部および中間位置に、外部と接続するための端子を設けたことを特徴とする磁気素子。
3. 前記平面コイルの中間位置に設けた端子が、１次コイル領域と２次コイル領域とを区画するものであることを特徴とする請求項１または２記載の磁気素子。
4. 請求項１〜３のいずれかに記載の磁気素子を搭載したことを特徴とするスイッチング電源。

Images