JP2005094566A

JP2005094566A - Image reading apparatus

Info

Publication number: JP2005094566A
Application number: JP2003327450A
Authority: JP
Inventors: Masashiro Nagase; 将城長瀬
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2003-09-19
Filing date: 2003-09-19
Publication date: 2005-04-07

Abstract

<P>PROBLEM TO BE SOLVED: To provide an image reading apparatus capable of making streaks appearing on an image inconspicuous or eliminating them. <P>SOLUTION: This image reading apparatus is provided with an analog signal processing circuit 27 for processing an analog image signal, a digital signal processing circuit 28 for processing a digital image signal, a timing signal generating circuit 26 for controlling the operation timings of the circuits 27 and 28 on the basis of a predetermined oscillation frequency signal of a clock oscillator 24, and an EMI reducing clock generator 25 for performing frequency spreading. The circuit 26 is configured so that it sets a timing of line sync of reading main scanning at X×1.5(X being an integer), and allows the EMI reducing clock generator 25 to perform frequency dispersion at a timing of assertion of line sync or to perform frequency dispersion at a timing after power-on. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、画像を読み取ったアナログ画像信号に所定のアナログ処理を施し、かつアナログ画像信号をデジタル画像信号に変換して所定のデジタル処理を施すことにより画像信号をディスプレイや所定の印刷用紙に出力する画像読取装置に係わり、詳しくは規定によりアナログ画像信号およびデジタル画像信号に周波数拡散による変調を行っても画像信号のディスプレイや所定の印刷用紙への出力に際し出力画像に不要なスジ等が目立って画像の品質が低下することを回避することが可能である画像読取装置に関する。 The present invention performs predetermined analog processing on an analog image signal obtained by reading an image, converts the analog image signal into a digital image signal, and performs predetermined digital processing to output the image signal to a display or predetermined printing paper. Specifically, even if the analog image signal and the digital image signal are modulated by frequency diffusion according to regulations, unnecessary streaks, etc. are conspicuous in the output image when the image signal is output to a display or predetermined printing paper. The present invention relates to an image reading apparatus capable of avoiding deterioration in image quality.

従来より、一般家電用品や画像読取装置等においては、放電電磁波の発生により近くにある他の家電製品等が誤動作してしまうことを有効に防止すべくＥＭＩ（Electromagnetic Interference：電磁波干渉）対策を講じることが義務付けられている。 Conventionally, in general household appliances and image readers, EMI (Electromagnetic Interference) measures have been taken to effectively prevent other nearby household appliances from malfunctioning due to the occurrence of discharge electromagnetic waves. It is mandatory.

ＥＭＩ対策を含む機器として、主走査ライン同期信号ＬＳＹＮＣの周期をスペクトラム拡散クロック発生手段の変調周波数の整数倍＋半周期に設定することで、１主走査ライン毎のノイズのレベル自体には変化はないが、次の１主走査ラインの積分効果によって打ち消しあってノイズを目立たなくするという画像読取装置が知られている（例えば特許文献１参照）。 As a device including EMI countermeasures, by setting the period of the main scanning line synchronization signal LSYNC to an integral multiple of the modulation frequency of the spread spectrum clock generating means + a half period, there is no change in the noise level itself for each main scanning line. There is known an image reading apparatus that cancels out by the integration effect of the next main scanning line and makes noise inconspicuous (see, for example, Patent Document 1).

また、基準クロックに所定の周期で連続的に周波数変調をかけた周波数拡散クロックの拡散周期ｘと、ＣＣＤ主走査１ライン毎に発生するラインＳＹＮＣ信号の周期ｙの同期化の関係を、ｙ≒ａ×ｘ（ａは整数）とすると、ラインＳＹＮＣ信号の周期の長さ、１ライン毎の基準数が変わることなく同期化ができ、従って画像ノイズを初期化でき、拡散周期に乱れがないので放射ノイズレベルを安定して低減できるという画像処理装置が知られている（例えば特許文献２参照）。 Further, the relationship between synchronization of the spread period x of the frequency spread clock obtained by continuously frequency-modulating the reference clock with a predetermined period and the period y of the line SYNC signal generated for each CCD main scan line is represented by y≈ Assuming that a × x (a is an integer), the length of the line SYNC signal can be synchronized without changing the reference number for each line, so that the image noise can be initialized and the diffusion period is not disturbed. An image processing apparatus that can stably reduce a radiation noise level is known (see, for example, Patent Document 2).

また、基準クロックの周波数を設定された周期で連続的に変更したクロックを発生する周波数拡散回路と、該周期を所定のタイミングで変更する拡散周期設定部と、ＣＣＤラインセンサを駆動・制御するための駆動・制御クロックを発生する駆動・制御クロック発生器とを備える撮像素子の駆動装置が知られている（例えば特許文献３参照）。 In addition, a frequency spread circuit that generates a clock that is continuously changed at a set cycle of the frequency of the reference clock, a diffusion cycle setting unit that changes the cycle at a predetermined timing, and a CCD line sensor for driving and controlling the CCD line sensor There is known an image pickup device driving device including a driving / control clock generator for generating a driving / control clock (see, for example, Patent Document 3).

特開２００１−４５２４５号公報JP 2001-45245 A 特開２００２−２８１２５２号公報JP 2002-281252 A 特開２００２−１０１４４号公報JP 2002-10144 A

しかしながら、特許文献１，２，３に記載の従来例においては、各回路のタイミングを計るクロック信号（システムクロック）にも周波数拡散をかけるため、図１５に示すシステムクロックに図１６に示すように周波数拡散の変調が含まれることになり、また周波数拡散に伴って図１５に示すクロック信号の電界強度が低減されてＥＭＩ対策の基準を満たすものである。しかし、クロック信号の周波数拡散を通して他の各種回路にも周波数拡散の影響が生じて各回路のサンプリングタイミングが周期的にずれでしまう結果、アナログ画像信号に周期的なレベルの高低差（図１６参照）が発生し、かつ、図１８に示すように、主走査１ライン期間よりも周波数拡散の変調周期の方が短くなり（速くなり）、このため各主走査ラインの画像データに位相のずれが規則的に現われて図１７に示すように出力画像内に複数のスジが目立って現われてしまうという問題がある。 However, in the conventional examples described in Patent Documents 1, 2, and 3, since the frequency spread is also applied to the clock signal (system clock) for measuring the timing of each circuit, the system clock shown in FIG. Frequency spread modulation is included, and the electric field strength of the clock signal shown in FIG. 15 is reduced along with the frequency spread to satisfy the EMI countermeasure standard. However, the influence of frequency spreading on other various circuits through the frequency spreading of the clock signal causes the sampling timing of each circuit to shift periodically. As a result, the analog image signal has a periodic level difference (see FIG. 16). 18), and the frequency spreading modulation period is shorter (faster) than the main scanning line period, as shown in FIG. 18, and therefore, there is a phase shift in the image data of each main scanning line. There is a problem that a plurality of streaks appear conspicuously in the output image as shown regularly in FIG.

本発明は、上記問題に鑑みてなされたものであり、画像に現われるスジを目立たなくするか、消滅させることを可能にする画像読取装置を提供することを目的とする。 The present invention has been made in view of the above problems, and an object of the present invention is to provide an image reading apparatus that can make streaks appearing in an image inconspicuous or disappear.

上述の目的を達成するため、請求項１に記載の発明は、画像を読み取ったアナログ画像信号に所定の処理を施すアナログ信号処理回路と、前記アナログ信号処理回路から出力されたアナログ画像信号をデジタル画像信号に変換して所定の処理を施すデジタル信号処理回路と、所定の発振周波数信号を出力するクロック発振器と、前記クロック発振器の所定の発振周波数信号に基づいて、前記アナログ信号処理回路および前記デジタル信号処理回路の動作タイミングを制御するタイミング信号発生回路と、前記クロック発振器の所定の発振周波数信号に基づいて、前記タイミング信号発生回路を通して周波数拡散を行うＥＭＩ低減用クロックジェネレータとを備え、前記タイミング信号発生回路は、読取主走査のラインシンクのタイミングをＸ×１．５（Ｘは整数）に設定し、かつ前記ラインシンクのアサートのタイミングで前記ＥＭＩ低減用クロックジェネレータに周波数拡散を行わせるか、もしくは電源投入後のタイミングで前記ＥＭＩ低減用クロックジェネレータに周波数拡散を行わせるようにしたことを特徴とする。 In order to achieve the above-mentioned object, an invention according to claim 1 is directed to an analog signal processing circuit that performs predetermined processing on an analog image signal obtained by reading an image, and an analog image signal output from the analog signal processing circuit. A digital signal processing circuit for converting to an image signal and performing a predetermined process; a clock oscillator for outputting a predetermined oscillation frequency signal; and the analog signal processing circuit and the digital based on a predetermined oscillation frequency signal of the clock oscillator A timing signal generation circuit for controlling the operation timing of the signal processing circuit; and an EMI reduction clock generator for performing frequency spreading through the timing signal generation circuit based on a predetermined oscillation frequency signal of the clock oscillator. The generation circuit determines the line sync timing of the read main scan to X 1.5 (X is an integer) and the EMI reduction clock generator performs frequency spreading at the timing of assertion of the line sync, or the frequency of the EMI reduction clock generator at the timing after power-on. It is characterized in that diffusion is performed.

請求項２に記載の発明は、画像を読み取ったアナログ画像信号に所定の処理を施すアナログ信号処理回路と、前記アナログ信号処理回路から出力されたアナログ画像信号をデジタル画像信号に変換して所定の処理を施すデジタル信号処理回路と、所定の発振周波数信号を出力するクロック発振器と、前記クロック発振器の所定の発振周波数信号に基づいて、前記アナログ信号処理回路および前記デジタル信号処理回路の動作タイミングを制御するタイミング信号発生回路と、前記クロック発振器の所定の発振周波数信号に基づいて、前記タイミング信号発生回路を通して周波数拡散を行う該周波数拡散の周波数があらかじめ異なる複数のＥＭＩ低減用クロックジェネレータと、前記複数のＥＭＩ低減用クロックジェネレータの起動を切換えるＳＳＧ出力切換回路とを備え、前記タイミング信号発生回路は、読取主走査のラインシンクのタイミングをＸ×１．５（Ｘは整数）に設定し、かつ前記ラインシンクのアサートのタイミングで前記ＳＳＧ出力切換回路を作動させて前記複数のＥＭＩ低減用クロックジェネレータの起動を順次に、もしくは任意に切換えるか、または任意のタイミングで前記ＳＳＧ切替回路を作動させて前記複数のＥＭＩ低減用クロックジェネレータの起動を順次に、もしくは任意に切替えるようにしたことを特徴とする。 According to a second aspect of the present invention, there is provided an analog signal processing circuit for performing predetermined processing on an analog image signal obtained by reading an image, and converting the analog image signal output from the analog signal processing circuit into a digital image signal. A digital signal processing circuit that performs processing, a clock oscillator that outputs a predetermined oscillation frequency signal, and an operation timing of the analog signal processing circuit and the digital signal processing circuit are controlled based on a predetermined oscillation frequency signal of the clock oscillator A timing signal generating circuit, a plurality of EMI reduction clock generators having different frequency spread frequencies that perform frequency spreading through the timing signal generating circuit based on a predetermined oscillation frequency signal of the clock oscillator, and the plurality of clock generators Switching activation of EMI reduction clock generator And an SG output switching circuit, wherein the timing signal generation circuit sets the line sync timing of the read main scan to X × 1.5 (X is an integer), and the SSG output at the timing of assertion of the line sync. The switching circuit is operated to start the plurality of EMI reduction clock generators sequentially or arbitrarily, or the SSG switching circuit is operated at an arbitrary timing to start the plurality of EMI reduction clock generators. It is characterized by switching sequentially or arbitrarily.

請求項３に記載の発明は、画像を読み取ったアナログ画像信号に所定の処理を施すアナログ信号処理回路と、前記アナログ信号処理回路から出力されたアナログ画像信号をデジタル画像信号に変換して所定の処理を施すデジタル信号処理回路と、所定の発振周波数信号を出力するクロック発振器と、前記クロック発振器の所定の発振周波数信号に基づいて、前記アナログ信号処理回路および前記デジタル信号処理回路の動作タイミングを制御するタイミング信号発生回路と、前記クロック発振器の所定の発振周波数信号に基づいて、前記タイミング信号発生回路を通して周波数拡散を行う直列接続の複数のＥＭＩ低減用クロックジェネレータとを備え、前記複数のＥＭＩ低減用クロックジェネレータにより複数段階の周波数拡散を行うようにしたことを特徴とする。 According to a third aspect of the present invention, there is provided an analog signal processing circuit for performing predetermined processing on an analog image signal obtained by reading an image, and converting the analog image signal output from the analog signal processing circuit into a digital image signal. A digital signal processing circuit that performs processing, a clock oscillator that outputs a predetermined oscillation frequency signal, and an operation timing of the analog signal processing circuit and the digital signal processing circuit are controlled based on a predetermined oscillation frequency signal of the clock oscillator And a plurality of serially connected EMI reduction clock generators that perform frequency diffusion through the timing signal generation circuit based on a predetermined oscillation frequency signal of the clock oscillator, and the plurality of EMI reduction clock generators. Multi-level spread by clock generator Characterized in that was.

請求項４に記載の発明は、画像を読み取ったアナログ画像信号に所定の処理を施すアナログ信号処理回路と、前記アナログ信号処理回路から出力されたアナログ画像信号をデジタル画像信号に変換して所定の処理を施すデジタル信号処理回路と、所定の発振周波数信号を出力するクロック発振器と、前記クロック発振器の所定の発振周波数信号に基づいて、前記アナログ信号処理回路および前記デジタル信号処理回路の動作タイミングを制御するタイミング信号発生回路と、前記クロック発振器の所定の発振周波数信号に基づいて、前記タイミング信号発生回路を通して周波数拡散を行うＥＭＩ低減用クロックジェネレータと、前記アナログ信号処理回路から出力されたアナログ画像信号に位相変更を行う検波回路とを備え、前記タイミング信号発生回路は、前記ＥＭＩ低減用クロックジェネレータの起動するタイミング、もしくは任意のタイミングで前記検波回路を起動させ、前記アナログ画像信号の位相を変更させることを特徴とする。 According to a fourth aspect of the present invention, there is provided an analog signal processing circuit for performing predetermined processing on an analog image signal obtained by reading an image, and converting the analog image signal output from the analog signal processing circuit into a digital image signal. A digital signal processing circuit that performs processing, a clock oscillator that outputs a predetermined oscillation frequency signal, and an operation timing of the analog signal processing circuit and the digital signal processing circuit are controlled based on a predetermined oscillation frequency signal of the clock oscillator An EMI reduction clock generator that performs frequency spreading through the timing signal generation circuit based on a predetermined oscillation frequency signal of the clock oscillator, and an analog image signal output from the analog signal processing circuit. A detection circuit for performing phase change, and the timing No. generating circuit, the activation timing of the EMI reduction clock generator or activates the detection circuit at an arbitrary timing, characterized in that to change the phase of the analog image signal.

請求項５に記載の発明は、画像を読み取ったアナログ画像信号に所定の処理を施すアナログ信号処理回路と、前記アナログ信号処理回路から出力されたアナログ画像信号をデジタル画像信号に変換して所定の処理を施すデジタル信号処理回路と、所定の発振周波数信号を出力するクロック発振器と、前記クロック発振器の所定の発振周波数信号に基づいて、前記アナログ信号処理回路および前記デジタル信号処理回路の動作タイミングを制御するタイミング信号発生回路と、前記クロック発振器の所定の発振周波数信号に基づいて、前記タイミング信号発生回路を通して周波数拡散を行うＥＭＩ低減用クロックジェネレータと、前記デジタル信号処理回路が処理するデジタル画像信号の振幅変化を加減算して調整する加減算回路とを備え、前記タイミング信号発生回路は、前記ＥＭＩ低減用クロックジェネレータの起動するタイミング、もしくは任意のタイミングで前記加減算回路を起動させ、前記デジタル信号の振幅変化を打ち消すべく調整させることを特徴とする。 According to a fifth aspect of the present invention, there is provided an analog signal processing circuit for performing predetermined processing on an analog image signal obtained by reading an image, and converting the analog image signal output from the analog signal processing circuit into a digital image signal. A digital signal processing circuit that performs processing, a clock oscillator that outputs a predetermined oscillation frequency signal, and an operation timing of the analog signal processing circuit and the digital signal processing circuit are controlled based on a predetermined oscillation frequency signal of the clock oscillator A timing signal generating circuit that performs frequency spreading based on a predetermined oscillation frequency signal of the clock oscillator, and an amplitude of a digital image signal processed by the digital signal processing circuit And an addition / subtraction circuit that adjusts by adding / subtracting the change. Timing signal generation circuit, the start timing of the EMI reduction clock generator or activates the subtraction circuit at an arbitrary timing, characterized in that to adjust to cancel the amplitude change of the digital signal.

請求項６に記載の発明は、画像を読み取ったアナログ画像信号に所定の処理を施すアナログ信号処理回路と、前記アナログ信号処理回路から出力されたアナログ画像信号をデジタル画像信号に変換して所定の処理を施すデジタル信号処理回路と、所定の発振周波数信号を出力するクロック発振器と、前記クロック発振器の所定の発振周波数信号に基づいて、前記アナログ信号処理回路および前記デジタル信号処理回路の動作タイミングを制御するタイミング信号発生回路と、前記クロック発振器の所定の発振周波数信号に基づいて、前記タイミング信号発生回路を通して周波数拡散を行うＥＭＩ低減用クロックジェネレータと、ランダムノイズを発生するランダムノイズ発生回路とを備え、前記ランダムノイズ発生回路は、前記アナログ信号処理回路が出力するアナログ画像信号にランダムノイズを印加し、前記アナログ画像信号の振幅を平準化することを特徴とする。 According to a sixth aspect of the present invention, there is provided an analog signal processing circuit for performing predetermined processing on an analog image signal obtained by reading an image, and converting the analog image signal output from the analog signal processing circuit into a digital image signal. A digital signal processing circuit that performs processing, a clock oscillator that outputs a predetermined oscillation frequency signal, and an operation timing of the analog signal processing circuit and the digital signal processing circuit are controlled based on a predetermined oscillation frequency signal of the clock oscillator A timing signal generating circuit, an EMI reduction clock generator for performing frequency spreading through the timing signal generating circuit based on a predetermined oscillation frequency signal of the clock oscillator, and a random noise generating circuit for generating random noise, The random noise generation circuit includes the analog signal. Applying a random noise to the analog image signal output from the management circuit, characterized by leveling the amplitudes of the analog image signal.

請求項７に記載の発明は、画像を読み取ったアナログ画像信号に所定の処理を施すアナログ信号処理回路と、前記アナログ信号処理回路から出力されたアナログ画像信号をデジタル画像信号に変換して所定の処理を施すデジタル信号処理回路と、所定の異なる発振周波数信号を出力する複数のクロック発振器と、いずれかの前記クロック発振器の駆動を選択するクロック切替回路と、選択された前記クロック発振器の所定の発振周波数信号に基づいて、前記アナログ信号処理回路および前記デジタル信号処理回路の動作タイミングを制御するタイミング信号発生回路とを備え、前記タイミング信号発生回路は、読取主走査のラインシンクのタイミングをＸ×１．５（Ｘは整数）に設定し、かつ前記ラインシンクのアサートのタイミングで前記クロック切替回路を起動させるか、もしくは任意のタイミングで前記クロック切替回路を起動させることを特徴とする。 According to a seventh aspect of the present invention, an analog signal processing circuit that performs a predetermined process on an analog image signal obtained by reading an image, and an analog image signal output from the analog signal processing circuit is converted into a digital image signal. A digital signal processing circuit that performs processing, a plurality of clock oscillators that output predetermined different oscillation frequency signals, a clock switching circuit that selects driving of any one of the clock oscillators, and a predetermined oscillation of the selected clock oscillator A timing signal generation circuit for controlling the operation timing of the analog signal processing circuit and the digital signal processing circuit based on a frequency signal, and the timing signal generation circuit sets the timing of the line sync of the read main scan to X × 1. .5 (X is an integer) and at the timing of assertion of the line sync Or to activate the lock switching circuit, or wherein the activating the clock switching circuit at an arbitrary timing.

本発明にかかる画像読取装置によれば、ラインシンクを周波数拡散の変調周期のＸ・１．５（Ｘは整数）に設定して、ラインシンクのアサートのタイミングで周波数拡散をオンすることで、周波数拡散の変調周期が副走査方向のライン毎に位相が反転することになり、周波数拡散の変調周期に同期した画像データの変動も同様にライン毎に位相が反転し、結果として、出力画像にスジが目立たなくなり画像の品質が向上する。 According to the image reading device of the present invention, by setting the line sync to X · 1.5 (X is an integer) of the frequency spread modulation period, and turning on the frequency spread at the timing of the line sync assertion, The phase of the frequency spread modulation cycle is reversed for each line in the sub-scanning direction, and the fluctuation of the image data synchronized with the frequency spread modulation cycle is also reversed for each line, resulting in an output image. Streaks are less noticeable and the image quality is improved.

また、本発明にかかる画像読取装置によれば、周波数拡散の変調周期を、数ライン毎に変化させることによって、出力画像に現われ易いスジの周期性が崩れるため、出力画像にスジが目立たなくなり画像の品質が向上する。 Further, according to the image reading apparatus of the present invention, since the periodicity of streaks that easily appear in the output image is broken by changing the modulation cycle of frequency diffusion every several lines, the streak is not noticeable in the output image. Improve the quality.

また、本発明にかかる画像読取装置によれば、周波数拡散の変調周期を、主走査1ラインの周期より長くすることによって、もしくは、数段階に周波数拡散の変調をかけることによって、アナログ画像信号の変動する周期を周波数拡散の変調周期に比べ長くすることが可能であり、この結果、出力画像に現われ易いスジを目立たなく、もしくは消滅させることができ、画像の品質が向上する。 Further, according to the image reading apparatus of the present invention, the frequency spread modulation period is made longer than the period of one main scanning line, or by applying frequency spread modulation in several stages, The fluctuating period can be made longer than the modulation period of frequency spreading. As a result, streaks that tend to appear in the output image can be made inconspicuous or eliminated, and the quality of the image is improved.

また、本発明にかかる画像読取装置によれば、周波数拡散の変調周期に同期したアナログ画像信号の変動に対して、画像信号の変動と逆相ノイズを重畳させることによって、出力画像に現われ易いスジを目立たなくさせるか、消滅させることが可能であり、出力画像の品質が向上する。 In addition, according to the image reading apparatus of the present invention, the streak that is likely to appear in the output image is generated by superimposing the fluctuation of the image signal and the negative phase noise on the fluctuation of the analog image signal synchronized with the modulation period of the frequency spread. Can be made inconspicuous or disappear, and the quality of the output image is improved.

また、本発明にかかる画像読取装置によれば、周波数拡散の変調周期に同期した画像信号の変動、即ちＡ／Ｄ変換後のデジタル画像信号の変動を打ち消す方向に加減算を行なって、出力画像に現われ易いスジを目立たなくするか、消滅させることが可能であり、出力画像の品質が向上する。 In addition, according to the image reading apparatus of the present invention, an addition / subtraction is performed in the direction to cancel the fluctuation of the image signal synchronized with the modulation period of the frequency spread, that is, the fluctuation of the digital image signal after A / D conversion, to the output image. Streaks that tend to appear can be made inconspicuous or eliminated, improving the quality of the output image.

また、本発明にかかる画像読取装置によれば、周波数拡散の変調周期に同期したアナログ画像信号の変動に対して、ランダムなノイズを印加することによって、出力画像に現れ易いスジを目立たなくするか、消滅させることが可能であり、出力画像の品質が向上する。 In addition, according to the image reading apparatus of the present invention, by applying random noise to the fluctuation of the analog image signal synchronized with the modulation cycle of the frequency spread, the streak that tends to appear in the output image is made inconspicuous. Can be extinguished and the quality of the output image is improved.

また、本発明にかかる画像読取装置によれば、読取主走査1ライン毎に、画像周波数を微妙に変化させることによって、周波数拡散を行うＥＭＩ低減用クロックジェネレータを使用することなく、安価な構成でＥＭＩ低減効果が得られるとともに、出力画像に現われ易いスジを目立たなくするか、消滅させることが可能であり、出力画像の品質が向上する。 Further, according to the image reading apparatus of the present invention, it is possible to reduce the image frequency for each main scanning line without using an EMI reduction clock generator that performs frequency spreading. In addition to obtaining an EMI reduction effect, streaks that tend to appear in the output image can be made inconspicuous or eliminated, thereby improving the quality of the output image.

以下、図面を参照して、本発明の好ましい実施の形態に係わる画像読取装置を説明する。図１は、実施の形態１に係わる画像読取装置の光学系の構成を示す構成図である。画像読取装置は、図１に示すように、原稿１４を載置するコンタクトガラス１と、原稿露光用のキセノンランプ２と、第１反射ミラー３とからなる第１キャリッジ６と、第２反射ミラー４および第３反射ミラー５からなる第２キャリッジ７と、ＣＣＤリニアイメージセンサ(以下ＣＣＤと称する)９に結像するためのレンズユニット８と、読み取り光学系等による各種の歪みを補正するための白基準板１５とを備えている。走査時は第１キャリッジ６および第２キャリッジ７はステッピングモータ（図示省略）によって副走査方向（矢印Ａ方向）に移動する。 Hereinafter, an image reading apparatus according to a preferred embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a configuration diagram illustrating a configuration of an optical system of the image reading apparatus according to the first embodiment. As shown in FIG. 1, the image reading apparatus includes a first carriage 6 including a contact glass 1 on which a document 14 is placed, a xenon lamp 2 for document exposure, and a first reflection mirror 3, and a second reflection mirror. A second carriage 7 composed of four and third reflecting mirrors 5, a lens unit 8 for forming an image on a CCD linear image sensor (hereinafter referred to as CCD) 9, and various distortions due to a reading optical system or the like. A white reference plate 15 is provided. During scanning, the first carriage 6 and the second carriage 7 are moved in the sub-scanning direction (arrow A direction) by a stepping motor (not shown).

図２は、ＣＣＤ９の出力からデジタル画像信号を得るまでの回路構成を示すブロック図である。図２に示すように、まずＣＣＤ９から駆動パルスに同期して画像信号Ｖ_E,Ｖ_Oが出力され、サンプルホールド回路１６によって画像信号Ｖ_E,Ｖ_Oをそれぞれサンプルパルスによりサンプリングし保持することによって画像信号を連続したアナログ信号にする。また黒レベル補正回路１７においてＣＣＤ９の暗出力のレベルのバラツキを補正した後、増幅回路１８において各色信号の奇数、偶数画素の出力を一定レベルに合わせ、かつマルチプレクス回路１９において奇数、偶数画素の出力をマルチプレクスし画像信号Ｖを得る。画像信号Ｖは増幅回路２０でＡ／Ｄ変換の基準電圧のレベルに増幅されＡ／Ｄ変換回路２１によって８ｂｉｔのデジタルデータに変換される。こうして得られたデジタル画像信号はシェーディング補正回路２２においてキセノンランプ２で照射された白基準板１５の反射光をＣＣＤ９で読み取った値を参考にして所定の濃度のレベルを得て、ＣＣＤ９の感度バラツキや照射系の配光ムラが補正される。また補正されたデジタル画像信号はさらにγ補正回路２３においてγ補正などのデジタル処理が施される。γ補正が施されたデジタル画像信号は例えばＩ／Ｆ（インタフェイス）を通して出力される。 FIG. 2 is a block diagram showing a circuit configuration from the output of the CCD 9 to obtaining a digital image signal. 2, the image signal V _E in synchronization with the drive pulse must first CCD 9, V _O is the output, a sample and hold circuit 16 by the image signal V _E, by sampling and holding the respective sample pulse V _O The image signal is converted into a continuous analog signal. Further, after correcting the variation in the dark output level of the CCD 9 in the black level correction circuit 17, the output of the odd and even pixels of each color signal is adjusted to a constant level in the amplifier circuit 18, and the odd and even pixels of the multiplex circuit 19 are adjusted. The output is multiplexed to obtain the image signal V. The image signal V is amplified to the level of the reference voltage for A / D conversion by the amplifier circuit 20 and converted into 8-bit digital data by the A / D conversion circuit 21. The digital image signal thus obtained is obtained with a predetermined density level with reference to the value obtained by reading the reflected light of the white reference plate 15 irradiated by the xenon lamp 2 in the shading correction circuit 22 with the CCD 9, and the sensitivity variation of the CCD 9 is obtained. And uneven light distribution in the irradiation system are corrected. The corrected digital image signal is further subjected to digital processing such as γ correction in the γ correction circuit 23. The digital image signal subjected to γ correction is output through, for example, an I / F (interface).

ＣＣＤ９およびその他の回路の駆動に必要なタイミング信号は信号処理基板（図１参照）１２上の発振器（以下ＯＳＣと称する）２４からのクロック信号に基づいてタイミング信号発生回路２６から出力されるものであり、ＣＣＤ９、アナログ信号処理回路（即ちサンプルホールド回路１６、黒レベル補正回路１７、増幅回路１８、マルチプレクス回路１９、増幅回路２０）２７、およびデジタル信号処理回路（Ａ／Ｄ変換器２１、シェーディング補正回路２２、γ補正回路２３）２８に対し入力される。タイミング信号発生回路部２６の前段にはＥＭＩ低減用クロックジェネレータ（Spread Spectrum Generation：以下ＳＳＧと称する）２５を搭載して周波数拡散を行う。この場合、システムクロックを低周波で変調することにより、特定の周波数で発生するクロックに起因する出力が周囲に拡散されてピーク部分の強度を低減させる。 Timing signals necessary for driving the CCD 9 and other circuits are output from the timing signal generation circuit 26 based on a clock signal from an oscillator (hereinafter referred to as OSC) 24 on a signal processing board (see FIG. 1) 12. Yes, CCD 9, analog signal processing circuit (that is, sample hold circuit 16, black level correction circuit 17, amplification circuit 18, multiplexing circuit 19, amplification circuit 20) 27, and digital signal processing circuit (A / D converter 21, shading) The correction circuit 22 and the γ correction circuit 23) 28 are input. An EMI reduction clock generator (Spread Spectrum Generation: hereinafter referred to as SSG) 25 is mounted in the preceding stage of the timing signal generation circuit unit 26 to perform frequency spreading. In this case, by modulating the system clock at a low frequency, the output due to the clock generated at a specific frequency is diffused to the surroundings to reduce the intensity of the peak portion.

一方、タイミング信号発生回路２６は、ＣＣＤ９による読取主走査の同期信号の出力（以下ラインシンクと称する）のタイミングをＸ×１．５（Ｘは整数）に設定し、かつラインシンクのアサートのタイミングでＳＳＧ２５に対し周波数拡散を行わせるタイミング信号を出力する。但し、タイミング信号発生回路２６は、電源投入後（電源投入時）のタイミングでＳＳＧ２５に対し周波数拡散を行わせるタイミング信号を出力するようにしてもよい。 On the other hand, the timing signal generation circuit 26 sets the timing of the output of the main scanning synchronization signal (hereinafter referred to as line sync) by the CCD 9 to X × 1.5 (X is an integer), and the timing of the line sync assertion. To output a timing signal for causing the SSG 25 to perform frequency spreading. However, the timing signal generation circuit 26 may output a timing signal that causes the SSG 25 to perform frequency spreading at a timing after the power is turned on (when the power is turned on).

ＣＣＤ９により画像を読取る場合、図３に示すように、主走査１ライン期間において、主走査ライン同期信号（ＬＳＹＮＣ）が出力されるが、この間に例えばＳＳＧ２５から所定の周波数の信号（周波数拡散）が出力されてアナログ画像信号も該周波数に同期した波形を示す。一方、出力画像データにおいては、図３に示すように、周波数拡散の各変調周期において副走査方向の１ライン毎の位相が交互に反転する。 When an image is read by the CCD 9, as shown in FIG. 3, a main scanning line synchronization signal (LSYNC) is output during one main scanning line period. During this period, for example, a signal (frequency spread) of a predetermined frequency is output from the SSG 25. The output analog image signal also shows a waveform synchronized with the frequency. On the other hand, in the output image data, as shown in FIG. 3, the phase for each line in the sub-scanning direction is alternately inverted in each modulation cycle of frequency spreading.

本実施の形態１においては、ＣＣＤ９による読取主走査の同期信号のラインシンクのタイミングをＸ×１．５（Ｘは整数）に設定し、かつラインシンクのアサートのタイミングでＳＳＧ２５に対し周波数拡散を行わせるタイミング信号を出力するようにしたため、周波数拡散の各変調周期において副走査方向の１ライン毎の位相が反転することになり、周波数拡散の変調周期に同期した出力画像データの変動も同様に１ライン毎に位相が反転する（図３参照）。この各ライン毎の各出力画像データの位相が交互に反転されてずれることにより、結果として出力画像に現われるスジが規則性を失い、該スジを目立たなく（もしくは消滅）することが可能となり、高品質の出力画像が得られる。 In the first embodiment, the line sync timing of the synchronization signal for the main scanning by the CCD 9 is set to X × 1.5 (X is an integer), and the frequency spread is applied to the SSG 25 at the timing of the line sync assertion. Since the timing signal to be output is output, the phase for each line in the sub-scanning direction is inverted in each frequency spreading modulation period, and the fluctuation of the output image data in synchronization with the frequency spreading modulation period is also the same. The phase is inverted every line (see FIG. 3). As the phase of each output image data for each line is alternately inverted and shifted, the streaks appearing in the output image as a result lose regularity, and the streaks can be inconspicuous (or disappear). A quality output image is obtained.

次に、図４および図５を参照して、本発明の実施の形態２に係わる画像読取装置を説明する。図４は、実施の形態２に係わる画像読取装置の回路構成を示すブロック図である。尚、本実施の形態２においては、図１に示した構成と同一の構成を備えるためこの点については説明を省略するが、かつ図２に示す部分と同一部分においても同一符号を付して説明を省略する。本実施の形態２においては、ＯＳＣ２４に対し複数のＳＳＧ３１，３２，３３を備えるとともに、各ＳＳＧ３１，３２，３３の出力をタイミング信号発生回路２６に入力し得るように構成し、かつタイミング信号発生回路２６からのタイミング信号により各ＳＳＧ３１，３２，３３の起動を選択するＳＳＧ出力切替回路３４を備えたことに相違点がある。 Next, an image reading apparatus according to the second embodiment of the present invention will be described with reference to FIGS. FIG. 4 is a block diagram illustrating a circuit configuration of the image reading apparatus according to the second embodiment. In the second embodiment, since the same configuration as that shown in FIG. 1 is provided, description thereof will be omitted, but the same reference numerals are given to the same portions as those shown in FIG. Description is omitted. In the second embodiment, the OSC 24 is provided with a plurality of SSGs 31, 32, 33, and the output of each SSG 31, 32, 33 can be input to the timing signal generation circuit 26, and the timing signal generation circuit 26 is provided with an SSG output switching circuit 34 that selects activation of each of the SSGs 31, 32, and 33 by a timing signal from the H.26.

ＳＳＧ３１は、例えば３０ｋＨｚの周波数の周期でタイミング信号発生回路２６を通して周波数拡散を行う。ＳＳＧ３２は、例えば１０ｋＨｚの周波数の周期でタイミング信号発生回路２６を通して周波数拡散を行う。ＳＳＧ３３は、例えば５０ｋＨｚの周波数の周期でタイミング信号発生回路２６を通して周波数拡散を行う。但し、各ＳＳＧ３１，３２，３３に設定する周波数の周期は上述の周波数以外にも出力画像のスジを目立たなくすべく任意の周波数を設定してもよい。一方、タイミング信号発生回路２６は、例えばＣＣＤ９による読取主走査の同期信号のラインシンクのタイミングをＸ×１．５（Ｘは整数）に設定し、かつラインシンクのアサートのタイミングで、もしくは任意のタイミングでＳＳＧ出力切替回路３４に対し起動開始のタイミング信号を出力する。ＳＳＧ出力切替回路３４は、タイミング信号の入力により例えばＳＳＧ３１，ＳＳＧ３２，ＳＳＧ３３の順に１回ずつ起動を選択するが、この順序に限定されるものではなく、逆の順序、あるいは任意の順序に起動を選択するようにしてもよい。 The SSG 31 performs frequency spreading through the timing signal generation circuit 26 with a frequency cycle of, for example, 30 kHz. The SSG 32 performs frequency spreading through the timing signal generation circuit 26 at a frequency cycle of 10 kHz, for example. The SSG 33 performs frequency spreading through the timing signal generation circuit 26 at a frequency cycle of 50 kHz, for example. However, the frequency period set in each of the SSGs 31, 32, and 33 may be set to any frequency other than the above-described frequency so that the streak of the output image is not noticeable. On the other hand, the timing signal generation circuit 26 sets the timing of the line sync of the synchronization signal for the main scanning by the CCD 9 to X × 1.5 (X is an integer), and at the timing of the line sync assertion or any At the timing, a start timing signal is output to the SSG output switching circuit 34. The SSG output switching circuit 34 selects activation one by one in the order of, for example, SSG31, SSG32, and SSG33 according to the input of the timing signal, but is not limited to this order, and is activated in the reverse order or an arbitrary order. You may make it select.

ＳＳＧ３１，ＳＳＧ３２，ＳＳＧ３３を切替えて使用する場合、図５に示すように、例えば主走査１ライン期間毎に、例えば第１にＳＳＧ３１からＳＳＧ出力１、即ち３０ｋＨｚに対応する周波数拡散が各回路２７等に影響を与え、これに同期したアナログ画像信号１が得られる。第２に、ＳＳＧ３２からＳＳＧ出力２、即ち１０ｋＨｚに対応する周波数拡散が各回路２７等に影響を与え、これに同期したアナログ画像信号２が得られる。第３に、ＳＳＧ３３からＳＳＧ出力３、即ち５０ｋＨｚに対応する周波数拡散が各回路２７等に影響を与え、これに同期したアナログ画像信号３が得られる。この結果、図５に示すように、各ライン毎の出力画像データには、各々異なる周波数、即ちＳＳＧ３１，ＳＳＧ３２，ＳＳＧ３３の各周波数に対応した周波数に変更される。 When SSG31, SSG32, and SSG33 are used by switching, as shown in FIG. 5, for example, each circuit 27 has a frequency spread corresponding to SSG output 1 from SSG31, that is, 30 kHz first, for example, every main scanning line period. Thus, an analog image signal 1 synchronized with this is obtained. Second, the SSG output 2 from SSG 32, that is, the frequency spread corresponding to 10 kHz, affects each circuit 27 and the like, and an analog image signal 2 synchronized therewith is obtained. Thirdly, the SSG output 3 from SSG 33, that is, the frequency spread corresponding to 50 kHz affects each circuit 27 and the like, and an analog image signal 3 synchronized therewith is obtained. As a result, as shown in FIG. 5, the output image data for each line is changed to a different frequency, that is, a frequency corresponding to each frequency of SSG31, SSG32, and SSG33.

本実施の形態２においては、例えばＣＣＤ９による読取主走査の同期信号のラインシンクのタイミングをＸ×１．５（Ｘは整数）に設定し、かつラインシンクのアサートのタイミングでＳＳＧ出力切替回路３４に対しＳＳＧ３１，３２，３３のいずれかに周波数拡散を行わせるタイミング信号を出力するようにしたため、周波数拡散の各変調周期において例えば副走査方向の１ライン毎、もしくは数ライン毎の位相がずれることになり、周波数拡散の変調周期に同期した出力画像データの変動も同様に１ライン毎、もしくは数ライン毎に位相がずれる結果となる（図５参照）。この各ライン毎の各出力画像データの位相が各ＳＳＧ３１，３２，３３が行う周波数拡散毎にずれることにより、結果として出力画像に現われるスジが規則性を失い、該スジを目立たなく（もしくは消滅）することが可能となり、高品質の出力画像が得られる。 In the second embodiment, for example, the line sync timing of the synchronization signal for reading main scanning by the CCD 9 is set to X × 1.5 (X is an integer), and the SSG output switching circuit 34 is set at the line sync assertion timing. In contrast, since a timing signal for performing frequency spreading on one of the SSGs 31, 32, and 33 is output, the phase of each line in the sub-scanning direction or every several lines is shifted in each modulation period of frequency spreading. Thus, the fluctuation of the output image data synchronized with the modulation cycle of the frequency spread also results in a phase shift every line or every several lines (see FIG. 5). The phase of each output image data for each line is shifted for each frequency spread performed by each SSG 31, 32, 33. As a result, streaks appearing in the output image lose regularity, and the streaks are inconspicuous (or disappear). And a high-quality output image can be obtained.

次に、図６および図７を参照して、本発明の実施の形態３に係わる画像読取装置を説明する。図６は、実施の形態３に係わる画像読取装置の回路構成を示すブロック図である。尚、本実施の形態３においては、図１に示した構成と同一の構成を備えるためこの点については説明を省略するが、かつ図２に示す部分と同一部分においても同一符号を付して説明を省略する。本実施の形態３においては、図６に示すように、ＯＳＣ２４に対し直列接続のＳＳＧ４１，４２を備え、ＳＳＧ４１の起動による周波数拡散を、さらにＳＳＧ４２の起動により２重に周波数拡散を行うことに相違点がある。 Next, an image reading apparatus according to Embodiment 3 of the present invention will be described with reference to FIGS. FIG. 6 is a block diagram illustrating a circuit configuration of the image reading apparatus according to the third embodiment. In the third embodiment, since the same configuration as that shown in FIG. 1 is provided, description thereof will be omitted, but the same reference numerals are given to the same portions as those shown in FIG. Description is omitted. In the third embodiment, as shown in FIG. 6, SSGs 41 and 42 connected in series to the OSC 24 are provided, and the frequency spread by the activation of the SSG 41 and the frequency spread by the double activation by the activation of the SSG 42 are different. There is a point.

ＳＳＧ４１，ＳＳＧ４２を使用する場合、図７に示すように、例えば主走査１ライン期間毎に、ＳＳＧ４１の周波数拡散の影響を与えるのであればＳＳＧ出力１の周波数拡散の影響でアナログ画像信号１も同期した周波数を現す。ＳＳＧ４２の周波数拡散の影響を与えるのであればＳＳＧ出力２の周波数拡散の影響でアナログ画像信号２も同期した周波数を現す。しかし、ＳＳＧ４１，ＳＳＧ４２を同時に使用した場合は、図７に示すように、アナログ画像信号には、波形の崩れた周波数の出力になる。 When using SSG41 and SSG42, as shown in FIG. 7, for example, if the influence of the frequency spread of SSG41 is given for each main scanning one line period, the analog image signal 1 is also synchronized by the influence of the frequency spread of SSG output 1. Frequency. If the influence of the frequency spread of the SSG 42 is exerted, the analog image signal 2 also exhibits a synchronized frequency due to the influence of the frequency spread of the SSG output 2. However, when SSG41 and SSG42 are used at the same time, as shown in FIG. 7, the analog image signal has an output of a frequency with a broken waveform.

本実施の形態３においては、例えばＣＣＤ９による読取主走査の同期信号のラインシンクのタイミングをＸ×１．５（Ｘは整数）に設定し、ラインシンクのアサートのタイミングでＳＳＧ４１に周波数拡散を行なわせ、かつＳＳＧ４１の周波数拡散に対しＳＳＧ４２においてさらに周波数拡散を行なわせるようにしたため、例えばＳＳＧ４２に同期したアナログ画像信号の変動の周期は極端に長く（１ライン周期より長く）なり、この結果、出力画像に周期的な周波数パターンが現われ難くなり、出力画像に現われるスジは目立たなくなる。 In the third embodiment, for example, the line sync timing of the synchronization signal for reading main scanning by the CCD 9 is set to X × 1.5 (X is an integer), and frequency spreading is performed on the SSG 41 at the timing of the line sync assertion. In addition, since the frequency spreading of the SSG 41 is further performed in the SSG 42, for example, the period of fluctuation of the analog image signal synchronized with the SSG 42 becomes extremely long (longer than one line period), and as a result, the output Periodic frequency patterns are less likely to appear in the image, and streaks appearing in the output image are less noticeable.

次に、図８および図９を参照して、本発明の実施の形態４に係わる画像読取装置を説明する。図８は、実施の形態４に係わる画像読取装置の回路構成を示すブロック図である。尚、本実施の形態４においては、図１に示した構成と同一の構成を備えるためこの点については説明を省略するが、かつ図２に示す部分と同一部分においても同一符号を付して説明を省略する。本実施の形態４においては、ＳＳＧ２５により周波数拡散のかかっているタイミング信号発生回路２６からのタイミング信号の入力に基づいてアナログ信号処理回路２７からの出力であるアナログ画像信号に検波を行う検波回路５１を備えたことに相違点がある。 Next, an image reading apparatus according to the fourth embodiment of the present invention will be described with reference to FIGS. FIG. 8 is a block diagram illustrating a circuit configuration of the image reading apparatus according to the fourth embodiment. In the fourth embodiment, since the same configuration as that shown in FIG. 1 is provided, the description thereof is omitted, and the same reference numerals are given to the same portions as those shown in FIG. Description is omitted. In the fourth embodiment, a detection circuit 51 that detects an analog image signal that is an output from the analog signal processing circuit 27 based on an input of a timing signal from the timing signal generation circuit 26 subjected to frequency spreading by the SSG 25. There is a difference in having.

検波回路５１の出力とアナログ信号処理回路２７の出力であるアナログ画像信号とを合成させることで、アナログ画像信号の位相を９０°遅らせるか進ませ、これによりデジタル信号処理回路２８の出力であるデジタル画像信号の位相もアナログ信号と同様に位相が９０°遅れるか進ませることが可能となる。例えばＣＣＤ９による読取主走査の同期信号のラインシンクのタイミングをＸ×１．５（Ｘは整数）に設定し、かつラインシンクのアサートのタイミングで検波回路５１から出力を行なわせる場合、各主走査ライン毎の出力画像データの位相も交互にずらせることが可能である。 By synthesizing the output of the detection circuit 51 and the analog image signal that is the output of the analog signal processing circuit 27, the phase of the analog image signal is delayed or advanced by 90 °, and thereby the digital signal that is the output of the digital signal processing circuit 28. As with the analog signal, the phase of the image signal can be delayed or advanced by 90 °. For example, in the case where the line sync timing of the synchronization signal of the reading main scan by the CCD 9 is set to X × 1.5 (X is an integer), and output is performed from the detection circuit 51 at the assertion timing of the line sync, each main scan is performed. The phase of the output image data for each line can also be shifted alternately.

検波回路５１を使用する場合、図９に示すように、ＳＳＧ２５の周波数拡散に同期したアナログ画像信号が検波回路５１による位相調整（例えば位相を９０°送らせるか進めさせる）の影響を受けた周波数特性を現す。例えば各々の主走査１ライン毎に検波回路５１の位相調整の影響（例えば各偶数ラインでは位相調整を行い、各奇数ラインでは位相調整を行なわないという態様でもよい）を与えることで出力画像に周期的な周波数パターンが現われ難くなる。 When using the detection circuit 51, as shown in FIG. 9, the frequency at which the analog image signal synchronized with the frequency spread of the SSG 25 is affected by the phase adjustment by the detection circuit 51 (for example, the phase is advanced or advanced by 90 °). Show properties. For example, by giving the influence of the phase adjustment of the detection circuit 51 for each main scanning line (for example, the phase adjustment may be performed for each even line, and the phase adjustment may not be performed for each odd line). It becomes difficult for a typical frequency pattern to appear.

本実施の形態４においては、ＳＳＧ２５により周波数拡散のかかっているタイミング信号発生回路２６からのタイミング信号に基づいてアナログ信号処理回路２７からの出力であるアナログ画像信号に対し、変調周期を電圧波形として発生させ、かつ検波回路５１によりそのアナログ画像信号の電圧波形を逆位相（即ち位相を９０°遅らせるか進ませる）に変換した出力を合成させるようにしたため、Ａ／Ｄ変換器２１に入力させるアナログ画像信号の一定の変動周期を抑え、即ち規則性を崩して出力画像に現われるスジを低減することが可能であり、高品質の出力画像が得られる。 In the fourth embodiment, the modulation period is set as a voltage waveform for the analog image signal output from the analog signal processing circuit 27 based on the timing signal from the timing signal generating circuit 26 subjected to frequency spreading by the SSG 25. An analog signal to be input to the A / D converter 21 is generated by combining the output generated by the detection circuit 51 and converting the voltage waveform of the analog image signal into an opposite phase (that is, the phase is delayed or advanced by 90 °). It is possible to suppress a constant fluctuation period of the image signal, that is, to reduce the streaks appearing in the output image by breaking regularity, and a high-quality output image can be obtained.

次に、図１０および図１１を参照して、本発明の実施の形態５に係わる画像読取装置を説明する。図１０は、実施の形態５に係わる画像読取装置の回路構成を示すブロック図である。尚、本実施の形態５においては、図１に示した構成と同一の構成を備えるためこの点については説明を省略するが、かつ図２に示す部分と同一部分においても同一符号を付して説明を省略する。本実施の形態５においては、デジタル信号処理回路２８内のシェーディング補正回路２２とγ補正回路２３との間にタイミング信号発生回路２６からのタイミング信号（例えばリセットを意図するリセット信号）によりＳＳＧ２５に同期して動作する加減算回路６１を接続したことに相違点がある。 Next, with reference to FIGS. 10 and 11, an image reading apparatus according to Embodiment 5 of the present invention will be described. FIG. 10 is a block diagram illustrating a circuit configuration of the image reading apparatus according to the fifth embodiment. In the fifth embodiment, since the same configuration as that shown in FIG. 1 is provided, the description thereof is omitted, and the same reference numerals are given to the same portions as those shown in FIG. Description is omitted. In the fifth embodiment, the timing signal from the timing signal generation circuit 26 (for example, a reset signal intended to be reset) is synchronized with the SSG 25 between the shading correction circuit 22 and the γ correction circuit 23 in the digital signal processing circuit 28. The difference is that the adder / subtractor circuit 61 operating in the same manner is connected.

加減算回路６１は、シェーディング補正回路２２からの周波数拡散の影響を受けた出力であるデジタル画像信号に対し周波数拡散の変調周期に同期したレベル変動（例えば電圧レベルの振幅変動）を打ち消すべくデジタル画像信号のレベルをある一定のレベルとなるようにレベル加算（レベル増）を行うか、もしくは逆にある一定のレベルとなるようにレベル減算（レベル減）を行うものである。 The adder / subtractor circuit 61 cancels the level fluctuation (for example, voltage level amplitude fluctuation) synchronized with the modulation period of the frequency spread with respect to the digital image signal that is the output affected by the frequency spread from the shading correction circuit 22. Level addition (level increase) is performed so that the level becomes a certain level, or level subtraction (level decrease) is performed so that the level becomes a certain level.

加減算回路６１によりデジタル画像信号のレベルがある一定のレベルになることで、出力画像データのレベル変動も低減されることになり、出力画像にスジを発生し得る変動（乱れ）を低減させることが可能となる。 When the level of the digital image signal becomes a certain level by the addition / subtraction circuit 61, the level fluctuation of the output image data is also reduced, and the fluctuation (disturbance) that may cause a streak in the output image is reduced. It becomes possible.

加減算回路６１を使用する場合、図１１に示すように、ＳＳＧ出力に同期したアナログ画像信号をデジタル画像信号に変換する際に、逆振幅のレベルを加減算することになり、加減算実行後のデジタル画像信号は例えばフラットな状態になり、周波数の規則性を打ち消す。 When the adder / subtractor circuit 61 is used, as shown in FIG. 11, when an analog image signal synchronized with the SSG output is converted into a digital image signal, the level of the reverse amplitude is added / subtracted. The signal is, for example, in a flat state and cancels the frequency regularity.

本実施の形態５においては、加減算回路６１により周波数拡散の変調周期に同期したデジタル画像信号のレベル変動を打ち消すようにレベルの加減算を行うようにしたため、出力画像にスジを発生し得る変動（乱れ）を低減し、出力画像に現われるスジを低減、もしくは消滅させることが可能であり、高品質の出力画像が得られる。 In the fifth embodiment, since the level addition / subtraction is performed by the addition / subtraction circuit 61 so as to cancel the level fluctuation of the digital image signal synchronized with the modulation cycle of the frequency spread, the fluctuation (disturbance) that may cause a streak in the output image. ) And streaks appearing in the output image can be reduced or eliminated, and a high-quality output image can be obtained.

次に、図１２および図１３を参照して、本発明の実施の形態６に係わる画像読取装置を説明する。図１２は、実施の形態６に係わる画像読取装置の回路構成を示すブロック図である。尚、本実施の形態６においても、図１に示した構成と同一の構成を備えるためこの点については説明を省略するが、かつ図２に示す部分と同一部分においても同一符号を付して説明を省略する。本実施の形態６においては、アナログ信号処理回路２７の出力であるアナログ画像信号にランダムなノイズを発生させるランダムノイズ発生回路７１を備えたことに相違点がある。 Next, an image reading apparatus according to Embodiment 6 of the present invention will be described with reference to FIGS. FIG. 12 is a block diagram illustrating a circuit configuration of the image reading apparatus according to the sixth embodiment. In the sixth embodiment, the same configuration as that shown in FIG. 1 is provided, so that the description thereof will be omitted. However, the same parts as those shown in FIG. Description is omitted. The sixth embodiment is different from the sixth embodiment in that a random noise generating circuit 71 that generates random noise in the analog image signal output from the analog signal processing circuit 27 is provided.

ランダムノイズ発生回路７１は、アナログ画像信号にランダムノイズを発生させることで、デジタル画像信号を再生した出力画像に現われ易い周期的な特徴的変化を消滅させることが可能となる。 The random noise generating circuit 71 can eliminate periodic characteristic changes that are likely to appear in an output image obtained by reproducing a digital image signal by generating random noise in the analog image signal.

ランダムノイズ発生回路７１を使用した場合、図１３に示すように、ＳＳＧ２５の周波数変調に同期したアナログ画像信号がランダムノイズの影響を受けて規則性のない波形を現す。 When the random noise generating circuit 71 is used, as shown in FIG. 13, the analog image signal synchronized with the frequency modulation of the SSG 25 is affected by random noise and exhibits a waveform having no regularity.

本実施の形態６においては、ランダムノイズ発生回路７１は、アナログ画像信号にランダムノイズを発生させるため、出力画像にスジを発生し得る特徴的変化や周期的変動をランダムな状態にして、出力画像に現われるスジを低減、もしくは消滅させることが可能であり、高品質の出力画像が得られる。 In the sixth embodiment, the random noise generation circuit 71 generates random noise in the analog image signal, so that the characteristic change or periodic variation that may cause streaks in the output image is made random, and the output image It is possible to reduce or eliminate streaks appearing in the image, and a high-quality output image can be obtained.

次に、図１４を参照して、本発明の実施の形態７に係わる画像読取装置を説明する。図１４は、実施の形態７に係わる画像読取装置の回路構成を示すブロック図である。尚、本実施の形態７においても、図１に示した構成と同一の構成を備えるためこの点については説明を省略するが、かつ図２に示す部分と同一部分においても同一符号を付して説明を省略する。本実施の形態７においては、タイミング信号発生回路２６に所定周波数のクロック信号を出力する複数のＯＳＣ８１，８２を備えるとともに、タイミング信号発生回路２６からのタイミング信号で起動しＯＳＣ８１，８２のタイミング信号発生回路２６に対する接続を切替るクロック切替回路８３を備えたことに相違点がある。 Next, an image reading apparatus according to Embodiment 7 of the present invention will be described with reference to FIG. FIG. 14 is a block diagram illustrating a circuit configuration of the image reading apparatus according to the seventh embodiment. In the seventh embodiment, the same configuration as that shown in FIG. 1 is provided, so that the description thereof is omitted. However, the same parts as those shown in FIG. Description is omitted. In the seventh embodiment, a plurality of OSCs 81 and 82 for outputting a clock signal of a predetermined frequency are provided to the timing signal generating circuit 26, and the OSCs 81 and 82 are activated by timing signals generated from the timing signal generating circuit 26. There is a difference in that a clock switching circuit 83 for switching connection to the circuit 26 is provided.

ＯＳＣ８１は、例えば５０ｋＨｚの発振周波数のクロック信号を出力し、ＯＳＣ８２は、ＯＳＣ８１の発振周波数に対し１％もしくは０．５％程度多い発振周波数か、少ない発振周波数のクロック信号を出力する。このＯＳＣ８１，８２を用いてクロック切替回路８３によりタイミング信号発生回路２６に与えるクロック信号の発振周波数を例えば交互に切換えることで、周波数拡散と同一の機能を得るとともに、アナログ画像信号、デジタル画像信号に対し周期的な位相のずれを能動的に調整することが可能となり、出力画像にスジを発生し得る特徴的変化や変動を任意に調整することが可能となる。 The OSC 81 outputs a clock signal having an oscillation frequency of 50 kHz, for example, and the OSC 82 outputs a clock signal having an oscillation frequency that is 1% or 0.5% higher or lower than the oscillation frequency of the OSC 81. The OSC 81 and 82 are used to switch the oscillation frequency of the clock signal applied to the timing signal generation circuit 26 by the clock switching circuit 83, for example, so that the same function as the frequency spreading is obtained, and an analog image signal and a digital image signal are obtained. On the other hand, it is possible to actively adjust the periodic phase shift, and it is possible to arbitrarily adjust characteristic changes and fluctuations that may cause streaks in the output image.

本実施の形態７においては、例えばＣＣＤ９による読取主走査の同期信号のラインシンクのタイミングをＸ×１．５（Ｘは整数）に設定し、かつラインシンクのアサートのタイミングでＯＳＣ８１からＯＳＣ８２の接続に切替えることで、所謂周波数拡散の変調周期と同様の作用を発揮する一方で、例えば副走査方向の１ライン毎、もしくは数ライン毎の位相を能動的にずらすことになり、出力画像データも同様に１ライン毎、もしくは数ライン毎に位相をずらす結果となり規則的な変動もなくなる。この結果として出力画像に現われるスジが規則性を失い、該スジを目立たなく（もしくは消滅）することが可能となり、高品質の出力画像が得られる。 In the seventh embodiment, for example, the line sync timing of the synchronization signal for reading main scanning by the CCD 9 is set to X × 1.5 (X is an integer), and the OSC 81 to the OSC 82 are connected at the timing of the line sync assertion. By switching to, the same effect as the modulation period of so-called frequency spread is exhibited, while the phase of each line in the sub-scanning direction or every several lines is actively shifted, for example, and the output image data is also the same As a result, the phase is shifted every line or every several lines, and regular fluctuations are eliminated. As a result, streaks appearing in the output image lose regularity, and the streaks can be made inconspicuous (or disappear), and a high-quality output image can be obtained.

本発明にかかる画像読取装置は、出力画像に現われるスジを目立たなくするか消滅させることが可能であり、この結果、出力画像の品質が向上するため、例えば複写機やプリンタ装置等においても利用することが可能である。 The image reading apparatus according to the present invention can make streaks appearing in the output image inconspicuous or disappear, and as a result, the quality of the output image is improved. It is possible.

本発明の実施の形態１に係わる画像読取装置の光学系の構成を示す構成図である。1 is a configuration diagram showing a configuration of an optical system of an image reading apparatus according to Embodiment 1 of the present invention. 実施の形態１に係わる回路構成を示すブロック図である。1 is a block diagram illustrating a circuit configuration according to a first embodiment. 実施の形態１に係わる各信号の波形を説明するタイムチャートである。3 is a time chart illustrating waveforms of signals according to the first embodiment. 本発明の実施の形態２に係わる回路構成を示すブロック図である。It is a block diagram which shows the circuit structure concerning Embodiment 2 of this invention. 実施の形態２に係わる各信号の波形を説明するタイムチャートである。10 is a time chart for explaining waveforms of signals according to the second embodiment. 本発明の実施の形態３に係わる回路構成を示すブロック図である。It is a block diagram which shows the circuit structure concerning Embodiment 3 of this invention. 実施の形態３に係わる各信号の波形を説明するタイムチャートである。12 is a time chart for explaining waveforms of signals according to the third embodiment. 本発明の実施の形態４に係わる回路構成を示すブロック図である。It is a block diagram which shows the circuit structure concerning Embodiment 4 of this invention. 実施の形態４に係わる各信号の波形を説明するタイムチャートである。10 is a time chart for explaining waveforms of signals according to the fourth embodiment. 本発明の実施の形態５に係わる回路構成を示すブロック図である。It is a block diagram which shows the circuit structure concerning Embodiment 5 of this invention. 実施の形態５に係わる各信号の波形を説明するタイムチャートである。10 is a time chart for explaining waveforms of signals according to the fifth embodiment. 本発明の実施の形態６に係わる回路構成を示すブロック図である。It is a block diagram which shows the circuit structure concerning Embodiment 6 of this invention. 実施の形態６に係わる各信号の波形を説明するタイムチャートである。10 is a time chart for explaining waveforms of signals according to the sixth embodiment. 本発明の実施の形態７に係わる回路構成を示すブロック図である。It is a block diagram which shows the circuit structure concerning Embodiment 7 of this invention. 従来の周波数拡散を行った場合の各信号波形を説明する説明図である。It is explanatory drawing explaining each signal waveform at the time of performing the conventional frequency spreading. 従来の周波数拡散を行った場合のアナログ画像信号とクロック信号との関係を説明する説明図である。It is explanatory drawing explaining the relationship between the analog image signal and clock signal at the time of performing the conventional frequency spreading. 従来の出力画像にスジが現われた場合の具体例を説明する説明図である。It is explanatory drawing explaining the specific example when a stripe appears in the conventional output image. 従来の技術に係わる各信号の波形を説明するタイムチャートである。It is a time chart explaining the waveform of each signal concerning a prior art.

Explanation of symbols

１コンタクトガラス
２キセノンランプ
３第１反射ミラー
４第２反射ミラー
５第３反射ミラー
６第１キャリッジ
７第２キャリッジ
８レンズユニット
９ＣＣＤ
１２信号処理基板
１４原稿
１５白基準板
１６サンプルホールド回路
１７黒レベル補正回路
１８増幅回路
１９マルチプレクス回路
２０増幅回路
２１Ａ／Ｄ変換器
２２シェーディング補正回路
２３ γ補正回路
２４，８１，８２ＯＳＣ（発振器：クロック発振器）
２５，３１，３２，３３，４１，４２ＳＳＧ（ＥＭＩ低減用クロックジェネレータ）
２６タイミング信号発生回路
２７アナログ信号処理回路
２８デジタル信号処理回路
３４ＳＳＧ出力切替回路
５１検波回路
６１加減算回路
７１ランダムノイズ発生回路
８３クロック切替回路

DESCRIPTION OF SYMBOLS 1 Contact glass 2 Xenon lamp 3 1st reflective mirror 4 2nd reflective mirror 5 3rd reflective mirror 6 1st carriage 7 2nd carriage 8 Lens unit 9 CCD
12 signal processing board 14 document 15 white reference plate 16 sample hold circuit 17 black level correction circuit 18 amplifier circuit 19 multiplex circuit 20 amplifier circuit 21 A / D converter 22 shading correction circuit 23 γ correction circuit 24, 81, 82 OSC ( (Oscillator: Clock oscillator)
25, 31, 32, 33, 41, 42 SSG (EMI reduction clock generator)
26 Timing signal generation circuit 27 Analog signal processing circuit 28 Digital signal processing circuit 34 SSG output switching circuit 51 Detection circuit 61 Addition / subtraction circuit 71 Random noise generation circuit 83 Clock switching circuit

Claims

An analog signal processing circuit for performing predetermined processing on the analog image signal read from the image;
A digital signal processing circuit for converting the analog image signal output from the analog signal processing circuit into a digital image signal and performing a predetermined process;
A clock oscillator that outputs a predetermined oscillation frequency signal;
A timing signal generation circuit for controlling operation timing of the analog signal processing circuit and the digital signal processing circuit based on a predetermined oscillation frequency signal of the clock oscillator;
An EMI reduction clock generator that performs frequency spreading through the timing signal generation circuit based on a predetermined oscillation frequency signal of the clock oscillator;
With
The timing signal generation circuit sets the line sync timing of the read main scan to X × 1.5 (X is an integer), and performs frequency spreading to the EMI reduction clock generator at the assertion timing of the line sync. An image reading apparatus characterized in that the EMI reduction clock generator performs frequency spreading at a timing after power is turned on.

An analog signal processing circuit for performing predetermined processing on the analog image signal read from the image;
A digital signal processing circuit for converting the analog image signal output from the analog signal processing circuit into a digital image signal and performing a predetermined process;
A clock oscillator that outputs a predetermined oscillation frequency signal;
A timing signal generation circuit for controlling operation timing of the analog signal processing circuit and the digital signal processing circuit based on a predetermined oscillation frequency signal of the clock oscillator;
A plurality of EMI reduction clock generators having different frequency spread frequencies that perform frequency spreading through the timing signal generation circuit based on a predetermined oscillation frequency signal of the clock oscillator;
An SSG output switching circuit for switching activation of the plurality of EMI reduction clock generators;
With
The timing signal generation circuit sets the timing of the main sync line sync to X × 1.5 (X is an integer), and operates the SSG output switching circuit at the assertion timing of the line sync. The activation of the EMI reduction clock generators is switched sequentially or arbitrarily, or the SSG switching circuit is operated at an arbitrary timing to sequentially or arbitrarily switch the activation of the plurality of EMI reduction clock generators. An image reading apparatus characterized by that.

An analog signal processing circuit for performing predetermined processing on the analog image signal read from the image;
A digital signal processing circuit for converting the analog image signal output from the analog signal processing circuit into a digital image signal and performing a predetermined process;
A clock oscillator that outputs a predetermined oscillation frequency signal;
A timing signal generation circuit for controlling operation timing of the analog signal processing circuit and the digital signal processing circuit based on a predetermined oscillation frequency signal of the clock oscillator;
A plurality of serially connected EMI reduction clock generators that perform frequency spreading through the timing signal generation circuit based on a predetermined oscillation frequency signal of the clock oscillator;
With
An image reading apparatus characterized in that a plurality of stages of frequency spreading are performed by the plurality of EMI reduction clock generators.

An analog signal processing circuit for performing predetermined processing on the analog image signal read from the image;
A digital signal processing circuit for converting the analog image signal output from the analog signal processing circuit into a digital image signal and performing a predetermined process;
A clock oscillator that outputs a predetermined oscillation frequency signal;
A timing signal generation circuit for controlling operation timing of the analog signal processing circuit and the digital signal processing circuit based on a predetermined oscillation frequency signal of the clock oscillator;
An EMI reduction clock generator that performs frequency spreading through the timing signal generation circuit based on a predetermined oscillation frequency signal of the clock oscillator;
A detection circuit for changing the phase of the analog image signal output from the analog signal processing circuit;
With
2. The image reading apparatus according to claim 1, wherein the timing signal generation circuit activates the detection circuit at a timing at which the EMI reduction clock generator is activated or at an arbitrary timing to change the phase of the analog image signal.

An analog signal processing circuit for performing predetermined processing on the analog image signal read from the image;
A digital signal processing circuit for converting the analog image signal output from the analog signal processing circuit into a digital image signal and performing a predetermined process;
A clock oscillator that outputs a predetermined oscillation frequency signal;
A timing signal generation circuit for controlling operation timing of the analog signal processing circuit and the digital signal processing circuit based on a predetermined oscillation frequency signal of the clock oscillator;
An EMI reduction clock generator that performs frequency spreading through the timing signal generation circuit based on a predetermined oscillation frequency signal of the clock oscillator;
An addition / subtraction circuit that adjusts the amplitude change of the digital image signal processed by the digital signal processing circuit by adding / subtracting; and
With
2. The image reading apparatus according to claim 1, wherein the timing signal generation circuit is configured to activate the addition / subtraction circuit at a timing when the clock generator for EMI reduction is activated, or at an arbitrary timing, and to adjust to cancel an amplitude change of the digital signal.

An analog signal processing circuit for performing predetermined processing on the analog image signal read from the image;
A digital signal processing circuit for converting the analog image signal output from the analog signal processing circuit into a digital image signal and performing a predetermined process;
A clock oscillator that outputs a predetermined oscillation frequency signal;
A timing signal generation circuit for controlling operation timing of the analog signal processing circuit and the digital signal processing circuit based on a predetermined oscillation frequency signal of the clock oscillator;
An EMI reduction clock generator that performs frequency spreading through the timing signal generation circuit based on a predetermined oscillation frequency signal of the clock oscillator;
A random noise generating circuit for generating random noise;
With
2. The image reading apparatus according to claim 1, wherein the random noise generating circuit applies random noise to the analog image signal output from the analog signal processing circuit to level the amplitude of the analog image signal.

An analog signal processing circuit for performing predetermined processing on the analog image signal read from the image;
A digital signal processing circuit for converting the analog image signal output from the analog signal processing circuit into a digital image signal and performing a predetermined process;
A plurality of clock oscillators for outputting predetermined different oscillation frequency signals;
A clock switching circuit for selecting driving of the clock oscillator;
A timing signal generation circuit for controlling operation timing of the analog signal processing circuit and the digital signal processing circuit based on a predetermined oscillation frequency signal of the selected clock oscillator;
With
The timing signal generation circuit sets the timing of the line sync of the reading main scan to X × 1.5 (X is an integer) and activates the clock switching circuit at the assertion timing of the line sync, or arbitrarily The image reading apparatus is characterized in that the clock switching circuit is activated at the timing of