JP2005093574A - Multilayer positive characteristic thermistor and method of manufacturing the same - Google Patents

Multilayer positive characteristic thermistor and method of manufacturing the same Download PDF

Info

Publication number
JP2005093574A
JP2005093574A JP2003322486A JP2003322486A JP2005093574A JP 2005093574 A JP2005093574 A JP 2005093574A JP 2003322486 A JP2003322486 A JP 2003322486A JP 2003322486 A JP2003322486 A JP 2003322486A JP 2005093574 A JP2005093574 A JP 2005093574A
Authority
JP
Japan
Prior art keywords
thermistor
porosity
temperature coefficient
layers
positive temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003322486A
Other languages
Japanese (ja)
Inventor
Atsushi Kishimoto
敦司 岸本
Kenjiro Mihara
賢二良 三原
Hideaki Niimi
秀明 新見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2003322486A priority Critical patent/JP2005093574A/en
Publication of JP2005093574A publication Critical patent/JP2005093574A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To improve withstand voltage in a multilayer positive characteristic thermistor by hardly causing breakdown at the center of ceramic raw material when testing withstand voltage. <P>SOLUTION: Gradient distribution is given to gap rate so that a gap rate of a thermistor layer 5 provided at the center in the laminating direction of a plurality of thermistor layers 3 to 7 of effective layers in the ceramic raw material 11 becomes higher than that of the thermistor layers 3, 7 provided at the external side in the laminating direction. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

この発明は、積層型正特性サーミスタおよびその製造方法に関するもので、特に、耐電圧性能の向上を図るための改良に関するものである。   The present invention relates to a laminated positive temperature coefficient thermistor and a method for manufacturing the same, and more particularly to an improvement for improving withstand voltage performance.

近年、電子機器の分野において、小型化かつ高集積化が進んでおり、これに伴い、たとえば正特性サーミスタについても、その小型化かつ面実装化が要求されるようになってきている。このような要求を有利に満たし得るものとして、積層型正特性サーミスタが提案されている。   In recent years, in the field of electronic equipment, miniaturization and high integration have progressed, and accordingly, for example, positive characteristic thermistors are also required to be miniaturized and surface-mounted. A multilayer positive temperature coefficient thermistor has been proposed as one that can advantageously satisfy such a requirement.

積層型正特性サーミスタは、一般的に、たとえばBaTiO3 を主成分とする半導体セラミックからなる複数のサーミスタ層とサーミスタ層間の所定の界面に沿って形成される複数の内部電極とを積層してなるセラミック素体を備えている。内部電極には、サーミスタ層との間でオーミック接触が得られるように、ニッケル等の金属が用いられる。 A multilayer positive characteristic thermistor is generally formed by laminating a plurality of thermistor layers made of, for example, a semiconductor ceramic mainly composed of BaTiO 3 and a plurality of internal electrodes formed along a predetermined interface between the thermistor layers. It has a ceramic body. For the internal electrode, a metal such as nickel is used so that an ohmic contact is obtained with the thermistor layer.

上述のセラミック素体は、サーミスタ層と内部電極とを一体的に焼結させて得られるものであるが、セラミック素体を焼結させるための焼成工程では、内部電極に含まれるニッケル等の酸化を回避するため、還元性雰囲気が適用される。したがって、サーミスタ層においてサーミスタ特性を十分に発現させるようにするため、焼成工程の後、焼結したセラミック素体を、ニッケル等が酸化されない程度の条件で再酸化処理するようにしている。   The ceramic body described above is obtained by integrally sintering the thermistor layer and the internal electrode. In the firing step for sintering the ceramic body, oxidation of nickel or the like contained in the internal electrode is performed. In order to avoid this, a reducing atmosphere is applied. Therefore, in order to sufficiently develop the thermistor characteristics in the thermistor layer, the sintered ceramic body is subjected to a re-oxidation treatment after the firing step under conditions such that nickel or the like is not oxidized.

ところが、この再酸化処理にはむらが生じやすい。そのため、再酸化条件が弱すぎると、セラミック素体の内部まで酸化が進まず、他方、再酸化条件が強すぎると、内部電極もが酸化されて、そのオーミック性が損なわれるという問題が生じる。   However, this reoxidation treatment tends to be uneven. Therefore, if the reoxidation condition is too weak, the oxidation does not proceed to the inside of the ceramic body, while if the reoxidation condition is too strong, the internal electrode is also oxidized and its ohmic property is impaired.

そこで、上述の問題を解決するため、セラミック素体、特にサーミスタ層が空隙を有する構造とし、この空隙率を3〜15体積%とすることによって、再酸化条件を良好に制御し、その結果、再酸化むらを防止しようとすることが提案されている(たとえば、特許文献1参照)。
特開平6−302403号公報
Therefore, in order to solve the above-mentioned problem, the ceramic body, in particular, the thermistor layer has a structure having voids, and by setting the porosity to 3 to 15% by volume, the reoxidation conditions are controlled well, and as a result, It has been proposed to prevent uneven reoxidation (see, for example, Patent Document 1).
JP-A-6-302403

しかしながら、積層型正特性サーミスタに対して耐電圧試験を行なうと、サーミスタ素体が破壊されることになるが、この破壊は、サーミスタ素体の中央部で生じやすく、このように中央部で破壊が生じたものについては、耐電圧性能が低い。これは、セラミック素体の中央部の体積抵抗率および抵抗変化率が、外周部に比べて、より低くなっているためであると考えられる。   However, when a withstand voltage test is performed on a stacked positive temperature coefficient thermistor, the thermistor element is destroyed, but this destruction is likely to occur at the center of the thermistor element, and thus the destruction at the center. Withstand voltage performance is low for those in which. This is considered to be because the volume resistivity and resistance change rate of the central part of the ceramic body are lower than those of the outer peripheral part.

上述のように、中央部の体積抵抗率および抵抗変化率が、外周部に比べて、より低くなるのは、再酸化処理でのむらが原因となっていると推測することができる。すなわち、セラミック素体に対する再酸化処理は、セラミック素体の外周部に比べて、セラミック素体の中央部では進みにくいため、中央部の体積抵抗率および抵抗変化率が、外周部に比べて、より低くなってしまう。その結果、セラミック素体の中央部では、より低い温度にて熱暴走が生じるため、セラミック素体全体としては、より低い電圧にしか耐えられないことになる。   As described above, it can be presumed that the lower volume resistivity and resistance change rate in the central part than in the outer peripheral part are caused by unevenness in the reoxidation treatment. That is, since the reoxidation process for the ceramic body is less likely to proceed at the center of the ceramic body than at the outer periphery of the ceramic body, the volume resistivity and resistance change rate at the center are higher than those at the outer periphery. It will be lower. As a result, thermal runaway occurs at a lower temperature in the central portion of the ceramic body, so that the entire ceramic body can only withstand a lower voltage.

特許文献1に記載されたように空隙率が選ばれたセラミック素体を備える積層型正特性サーミスタであっても、再酸化処理でのむらを完全には防止しきれないことがある。このことは、特許文献1に記載されたような空隙率を有する積層型正特性サーミスタに対して耐電圧試験を行なった場合にも、サーミスタ素体の中央部で破壊が生じやすいことから推測することができる。   Even in a laminated positive temperature coefficient thermistor including a ceramic body with a selected porosity as described in Patent Document 1, unevenness in the reoxidation process may not be completely prevented. This is presumed from the fact that even when a withstand voltage test is performed on a laminated positive temperature coefficient thermistor having a void ratio as described in Patent Document 1, the center portion of the thermistor body is easily broken. be able to.

そこで、この発明の目的は、セラミック素体の中央部での体積抵抗率および抵抗変化率をより高くすることができ、それによって耐電圧性能が高められた、積層型正特性サーミスタを提供しようとすることである。   Accordingly, an object of the present invention is to provide a laminated positive temperature coefficient thermistor that can further increase the volume resistivity and the resistance change rate at the center of the ceramic body, thereby improving the withstand voltage performance. It is to be.

この発明は、正の抵抗温度係数を有する複数のサーミスタ層とサーミスタ層間の所定の界面に沿って形成される複数の内部電極とを積層してなるセラミック素体、および内部電極の所定のものと電気的に接続されるようにセラミック素体の外表面上に形成された外部電極を備える、積層型正特性サーミスタに向けられるものであって、上述した技術的課題を解決するため、次のような構成を備えることを特徴としている。   The present invention relates to a ceramic body formed by laminating a plurality of thermistor layers having a positive resistance temperature coefficient and a plurality of internal electrodes formed along a predetermined interface between the thermistor layers, and a predetermined one of the internal electrodes. In order to solve the above technical problem, the present invention is directed to a multilayer positive temperature coefficient thermistor having an external electrode formed on the outer surface of a ceramic body so as to be electrically connected. It is characterized by having a simple structure.

すなわち、この発明に係る積層型正特性サーミスタは、積層方向に関して最も外側にそれぞれ位置する2つの内部電極の間にある有効層となる複数のサーミスタ層のうち、積層方向での中央部にあるサーミスタ層の空隙率が、積層方向での外側にあるサーミスタ層の空隙率より高いことを特徴としている。   That is, the laminated positive temperature coefficient thermistor according to the present invention is a thermistor at the center in the laminating direction among a plurality of thermistor layers which are effective layers between the two internal electrodes located on the outermost sides in the laminating direction. It is characterized in that the porosity of the layer is higher than the porosity of the thermistor layer on the outside in the stacking direction.

この発明において、有効層となる複数のサーミスタ層の各空隙率は、積層方向での中央部にあるサーミスタ層の空隙率が、積層方向での外側にあるサーミスタ層の空隙率より高くなるような傾斜をなしていることが好ましい。   In this invention, the porosity of the plurality of thermistor layers that are effective layers is such that the porosity of the thermistor layer in the center in the stacking direction is higher than the porosity of the thermistor layer on the outside in the stacking direction. It is preferable that it is inclined.

また、この発明において、有効層となる複数のサーミスタ層において、積層方向での中央部にあるサーミスタ層の最大空隙率が、積層方向での外側にあるサーミスタ層の最小空隙率の1.5倍以上であることが好ましい。   Further, in the present invention, in a plurality of thermistor layers serving as effective layers, the maximum porosity of the thermistor layer at the center in the stacking direction is 1.5 times the minimum porosity of the thermistor layer outside in the stacking direction. The above is preferable.

また、この発明において、セラミック素体の空隙率は、全体として、5〜40体積%であることが好ましい。   Moreover, in this invention, it is preferable that the porosity of a ceramic element | base_body is 5-40 volume% as a whole.

この発明は、また、正の抵抗温度係数を有する複数のサーミスタ層とサーミスタ層間の所定の界面に沿って形成される複数の内部電極とを積層してなるセラミック素体、および内部電極の所定のものと電気的に接続されるようにセラミック素体の外表面上に形成された外部電極を備える、積層型正特性サーミスタを製造する方法にも向けられる。この発明に係る積層型正特性サーミスタの製造方法は、次のような工程が実施されることを特徴としている。   The present invention also provides a ceramic body formed by laminating a plurality of thermistor layers having a positive resistance temperature coefficient and a plurality of internal electrodes formed along a predetermined interface between the thermistor layers, and a predetermined internal electrode The present invention is also directed to a method of manufacturing a laminated positive temperature coefficient thermistor comprising external electrodes formed on the outer surface of a ceramic body so as to be electrically connected to the object. The manufacturing method of the laminated positive temperature coefficient thermistor according to the present invention is characterized in that the following steps are performed.

すなわち、有機材料の含有割合が互いに異なる複数種類のセラミックグリーンシートを用意し、各セラミックグリーンシート上に内部電極のための導電性ペースト膜を形成する、各工程が実施される。   That is, a plurality of types of ceramic green sheets having different organic material content ratios are prepared, and each step of forming a conductive paste film for internal electrodes on each ceramic green sheet is performed.

また、積層方向での中央部に有機材料の含有割合の比較的高いものが位置し、かつ積層方向での外側に有機材料の含有割合の比較的低いものが位置するように、複数種類のセラミックグリーンシートを積層し、それによって、生の積層体を得る工程が実施される。   In addition, a plurality of types of ceramics are provided so that a relatively high organic material content is positioned in the center in the stacking direction and a relatively low organic material content is positioned outside in the stacking direction. The process of laminating green sheets and thereby obtaining a green laminate is carried out.

また、生の積層体を還元性雰囲気中にて焼成し、それによって、サーミスタ層がセラミックグリーンシートによって与えられ、かつ内部電極が導電性ペースト膜によって与えられた、セラミック素体を得る工程が実施される。   In addition, the raw laminate is fired in a reducing atmosphere, whereby a step of obtaining a ceramic body in which the thermistor layer is provided by a ceramic green sheet and the internal electrodes are provided by a conductive paste film is performed. Is done.

また、焼成後のセラミック素体を再酸化処理する工程が実施される。   Further, a step of reoxidizing the fired ceramic body is performed.

また、セラミック素体の外表面上に、内部電極の所定のものに電気的に接続された外部電極を形成する工程が実施される。   In addition, a step of forming an external electrode electrically connected to a predetermined one of the internal electrodes is performed on the outer surface of the ceramic body.

この発明によれば、積層方向での中央部にあるサーミスタ層の空隙率が、積層方向での外側にあるサーミスタ層の空隙率より高いため、再酸化処理に際して、中央部での再酸化が進みやすくなり、中央部での体積抵抗率および抵抗変化率をより確実に高くすることができる。これによって、積層型正特性サーミスタに備えるセラミック素体の中央部における熱暴走を防ぐことができ、その結果、積層型正特性サーミスタの耐電圧性能を高めることができる。   According to this invention, since the porosity of the thermistor layer at the center in the stacking direction is higher than the porosity of the thermistor layer at the outside in the stacking direction, reoxidation at the center proceeds during the reoxidation process. It becomes easy to increase the volume resistivity and the resistance change rate in the central portion more reliably. As a result, thermal runaway at the center of the ceramic body provided in the multilayer positive characteristic thermistor can be prevented, and as a result, the withstand voltage performance of the multilayer positive characteristic thermistor can be enhanced.

この発明において、有効層となる複数のサーミスタ層の各空隙率に関して、外側から中央部に向かうほど傾斜をなして高くなるようにされていると、隣り合うサーミスタ層間の空隙率の差をより小さくすることができ、より再酸化を進みやすくすることができる。また、空隙率の差によってサーミスタ層間の界面でのデラミネーション(ひび割れ)を生じさせる可能性があるが、それを防ぐことができる。   In this invention, when the porosity of the plurality of thermistor layers serving as the effective layers is increased from the outside toward the center, the difference in porosity between adjacent thermistor layers is further reduced. This can facilitate re-oxidation. Moreover, although there is a possibility of causing delamination (cracking) at the interface between the thermistor layers due to the difference in porosity, this can be prevented.

この発明において、積層方向での中央部にあるサーミスタ層の最大空隙率が、積層方向での外側にあるサーミスタ層の最小空隙率の1.5倍以上となるようにされると、再酸化処理において、中央部での再酸化をより確実に促進することができ、耐電圧性能の向上をより確実に達成することができる。   In this invention, when the maximum porosity of the thermistor layer at the center in the stacking direction is 1.5 times or more than the minimum porosity of the thermistor layer outside in the stacking direction, the reoxidation treatment is performed. In this case, the re-oxidation at the central portion can be more surely promoted, and the withstand voltage performance can be improved more reliably.

この発明において、セラミック素体の空隙率が全体として5〜40体積%になるようにされると、再酸化処理工程での再酸化をより円滑に進めることができ、サーミスタ特性をより十分に発現させることができるとともに、サーミスタ素体の強度を高く維持することができる。すなわち、全体としての空隙率が5体積%未満であると、再酸化処理工程での再酸化が進みにくく、サーミスタ特性を十分に発現させることができず、また、このことから、セラミック素体の中央部での再酸化についても、これが円滑に進まず、中央部と外周部との間での体積抵抗率の差が大きくなる結果を招き、熱暴走による破壊が生じやすくなる。他方、全体としての空隙率が40体積%を超えると、セラミック素体の強度が低下するため、好ましくない。   In this invention, when the porosity of the ceramic body is 5 to 40% by volume as a whole, the reoxidation in the reoxidation process can be promoted more smoothly, and the thermistor characteristics are more fully expressed. And the strength of the thermistor body can be maintained high. That is, when the overall porosity is less than 5% by volume, reoxidation in the reoxidation treatment process is difficult to proceed, and the thermistor characteristics cannot be sufficiently exhibited. The re-oxidation at the central portion also does not proceed smoothly, resulting in a large difference in volume resistivity between the central portion and the outer peripheral portion, and breakage due to thermal runaway tends to occur. On the other hand, when the porosity as a whole exceeds 40% by volume, the strength of the ceramic body is lowered, which is not preferable.

また、この発明に係る積層型正特性サーミスタの製造方法によれば、有機材料の含有割合が互いに異なる複数種類のセラミックグリーンシートを用いて生の積層体を作製し、セラミックグリーンシートに含有される有機材料の割合を異ならせることによって所望の空隙率を得るようにしているので、空隙率が前述したように制御された積層型正特性サーミスタを容易に製造することができる。   Further, according to the method for manufacturing a laminated positive temperature coefficient thermistor according to the present invention, a raw laminate is produced using a plurality of types of ceramic green sheets having different organic material content ratios, and is contained in the ceramic green sheet. Since the desired porosity is obtained by varying the ratio of the organic material, a laminated positive temperature coefficient thermistor whose porosity is controlled as described above can be easily manufactured.

図1は、この発明の一実施形態による積層型正特性サーミスタ1を示す断面図である。   FIG. 1 is a sectional view showing a laminated positive temperature coefficient thermistor 1 according to an embodiment of the present invention.

積層型正特性サーミスタ1は、たとえばBaTiO3 を主成分とする半導体セラミックからなりかつ正の抵抗温度係数を有する複数のサーミスタ層2〜8とサーミスタ層2〜8間の所定の界面に沿って形成される複数の内部電極9および10とを積層してなるセラミック素体11を備えている。 The laminated positive temperature coefficient thermistor 1 is formed along a predetermined interface between a plurality of thermistor layers 2 to 8 and the thermistor layers 2 to 8 made of, for example, a semiconductor ceramic mainly composed of BaTiO 3 and having a positive resistance temperature coefficient. The ceramic body 11 is formed by laminating a plurality of internal electrodes 9 and 10.

内部電極9および10は、たとえばニッケルのような卑金属からなる粉末を導電成分として含む導電性ペーストを用いて形成される。内部電極9および10は、セラミック素体11の外表面にまで到達するように形成されるが、セラミック素体1の一方の端面12にまで引き出される内部電極9と他方の端面13にまで引き出される内部電極10とが、セラミック素体11の内部において交互に配置されている。   Internal electrodes 9 and 10 are formed using a conductive paste containing, as a conductive component, powder made of a base metal such as nickel. The internal electrodes 9 and 10 are formed so as to reach the outer surface of the ceramic body 11, but are extended to the internal electrode 9 and the other end face 13 that are drawn to one end face 12 of the ceramic body 1. The internal electrodes 10 are alternately arranged inside the ceramic body 11.

セラミック素体11の外表面の各一部である端面12および13上には、外部電極14および15がそれぞれ形成されている。外部電極14および15は、それぞれ、セラミック素体11の端面12および13上において内部電極9および10の各端縁と電気的に接続される。外部電極14および15は、たとえば、銀、パラジウム、銀−パラジウム合金もしくは白金のような貴金属、またはニッケルもしくは銅のような卑金属からなる粉末を導電成分として含む導電性ペーストを端面12および13上に付与し、これを焼き付けることによって形成される。   External electrodes 14 and 15 are formed on end surfaces 12 and 13 which are parts of the outer surface of the ceramic body 11, respectively. The external electrodes 14 and 15 are electrically connected to the respective edges of the internal electrodes 9 and 10 on the end faces 12 and 13 of the ceramic body 11, respectively. The external electrodes 14 and 15 include, for example, a conductive paste containing, as a conductive component, a powder made of a noble metal such as silver, palladium, a silver-palladium alloy or platinum, or a base metal such as nickel or copper. It is formed by applying and baking this.

外部電極14および15は、内部電極9および10との間でオーミック接続がとれるものであればよく、そのため、その形成方法は、上述した導電性ペーストの焼き付け方法に限らず、たとえば、スパッタリング法のようなドライめっき法であってもよい。   The external electrodes 14 and 15 are only required to have an ohmic connection with the internal electrodes 9 and 10, and therefore, the formation method is not limited to the above-described conductive paste baking method. Such a dry plating method may be used.

外部電極14および15上には、必要に応じて、たとえばニッケルからなる第1のめっき膜16および17がそれぞれ形成され、さらにその上には、たとえば錫または半田などからなる第2のめっき膜18および19がそれぞれ形成される。   If necessary, first plating films 16 and 17 made of nickel, for example, are formed on the external electrodes 14 and 15, respectively. Further, a second plating film 18 made of tin, solder, or the like is further formed thereon. And 19 are formed respectively.

図1では図示されないが、セラミック素体11の外表面上であって外部電極14および15が形成されない部分上には、ガラス層が形成されることが好ましい。   Although not shown in FIG. 1, a glass layer is preferably formed on the outer surface of the ceramic body 11 where the external electrodes 14 and 15 are not formed.

上述のような構造を有する積層型正特性サーミスタ1において、積層方向に関して最も外側にそれぞれ位置する2つの内部電極9および10の間にある有効層となる複数のサーミスタ層3〜7のうち、積層方向での中央部にあるサーミスタ層、たとえばサーミスタ層5の空隙率は、積層方向での外側にあるサーミスタ層、たとえばサーミスタ層3および7の空隙率より高くされている。   In the laminated positive temperature coefficient thermistor 1 having the above-described structure, among the plurality of thermistor layers 3 to 7 which are effective layers between the two internal electrodes 9 and 10 located on the outermost sides in the laminating direction, The porosity of the thermistor layer at the center in the direction, for example, the thermistor layer 5 is higher than the porosity of the thermistor layers at the outside in the stacking direction, for example, the thermistor layers 3 and 7.

この場合において、これら有効層となる複数のサーミスタ層3〜7の各空隙率は、積層方向での中央部にあるものの空隙率が、積層方向での外側にあるものの空隙率より高くなるような傾斜をなしていることが好ましい。すなわち、有効層となる複数のサーミスタ層3〜7の各空隙率に関して、外側のサーミスタ層3および7から中央のサーミスタ層5へと至るに従って、空隙率がより高くなる傾斜をなしていることが好ましい。   In this case, the porosity of the plurality of thermistor layers 3 to 7 serving as the effective layers is such that the porosity of the central portion in the stacking direction is higher than the porosity of the outer one in the stacking direction. It is preferable that it is inclined. That is, with respect to the porosity of the plurality of thermistor layers 3 to 7 serving as the effective layer, there is an inclination that the porosity becomes higher as it goes from the outer thermistor layers 3 and 7 to the central thermistor layer 5. preferable.

なお、図1では、有効層となる5つのサーミスタ層3〜7が図示されているが、有効層となるサーミスタ層の数は、必要に応じて、その増減が可能である。   In FIG. 1, five thermistor layers 3 to 7 serving as effective layers are illustrated, but the number of thermistor layers serving as effective layers can be increased or decreased as necessary.

また、有効層となるサーミスタ層3〜7において、積層方向での中央部にあるサーミスタ層5が最大の空隙率を有し、積層方向での外側にあるサーミスタ層3および7が最小の空隙率を有している場合、上記最大空隙率は上記最小空隙率の1.5倍以上であることが好ましい。   Further, in the thermistor layers 3 to 7 as effective layers, the thermistor layer 5 at the center in the stacking direction has the maximum porosity, and the thermistor layers 3 and 7 on the outside in the stacking direction have the minimum porosity. When it has, it is preferable that the said maximum porosity is 1.5 times or more of the said minimum porosity.

また、セラミック素体11は、その全体としての空隙率が5〜40体積%であることが好ましい。   The ceramic body 11 preferably has a porosity of 5 to 40% by volume as a whole.

このような積層型正特性サーミスタ1は、好ましくは、次のようにして製造される。   Such a laminated positive temperature coefficient thermistor 1 is preferably manufactured as follows.

まず、サーミスタ層2〜8となるべきセラミックグリーンシートとして、有機材料の含有割合が互いに異なる複数種類のものが用意される。有機材料の含有割合は、焼成後のサーミスタ層2〜8の各々の空隙率を支配するものであり、含有割合が高いほど、空隙率が高くなる。有機材料としては、たとえばポリスチレンが用いられ、あるいは、バインダとは別のメタクリル樹脂のような樹脂が用いられてもよい。なお、有機材料として、樹脂からなる粒子を用いる場合、粒径はセラミック粉末と同程度のものが好ましい。   First, as the ceramic green sheets to be the thermistor layers 2 to 8, a plurality of types having different organic material content ratios are prepared. The content ratio of the organic material governs the porosity of each of the thermistor layers 2 to 8 after firing. The higher the content ratio, the higher the porosity. As the organic material, for example, polystyrene is used, or a resin such as a methacrylic resin different from the binder may be used. In addition, when using the particle | grains which consist of resin as an organic material, a thing with a particle size comparable as a ceramic powder is preferable.

次に、所定のセラミックグリーンシート上に内部電極9および10のための導電性ペースト膜が形成される。   Next, a conductive paste film for the internal electrodes 9 and 10 is formed on a predetermined ceramic green sheet.

次に、積層方向での中央部に有機材料の含有割合の比較的高いものが位置し、かつ積層方向での外側に有機材料の含有割合の比較的低いものが位置するように、複数種類のセラミックグリーンシートが積層され、それによって、生の積層体が得られる。   Next, a plurality of kinds of organic materials are positioned so that a relatively high organic material content ratio is located at the center in the stacking direction, and a relatively low organic material content ratio is positioned outside the stacking direction. Ceramic green sheets are laminated, thereby obtaining a raw laminate.

次に、生の積層体が還元性雰囲気中で焼成される。これによって、サーミスタ層2〜8がセラミックグリーンシートによって与えられかつ内部電極9および10が導電性ペースト膜によって与えられた、セラミック素体11が得られる。   Next, the raw laminate is fired in a reducing atmosphere. As a result, a ceramic body 11 is obtained in which the thermistor layers 2 to 8 are provided by the ceramic green sheets and the internal electrodes 9 and 10 are provided by the conductive paste film.

次に、焼成後のセラミック素体11に対して、たとえばバレル研磨が実施され、それによって、セラミック素体11の角隅部および稜線部分の角部が、図1に示すように、丸くされる。   Next, for example, barrel polishing is performed on the fired ceramic body 11, thereby rounding the corners of the ceramic body 11 and the corners of the ridge line as shown in FIG. 1.

次に、セラミック素体11が再酸化処理される。   Next, the ceramic body 11 is reoxidized.

次に、セラミック素体11の端面12および13上に、外部電極14および15がそれぞれ形成される。なお、外部電極14および15が導電性ペーストの焼き付けによって形成される場合には、この焼き付け工程が上記再酸化処理工程を兼ねるようにしてもよい。   Next, external electrodes 14 and 15 are formed on the end faces 12 and 13 of the ceramic body 11, respectively. When the external electrodes 14 and 15 are formed by baking a conductive paste, this baking process may also serve as the reoxidation process.

次に、必要に応じて、外部電極14および15上に、第1および第2のめっき膜16および17が形成され、さらに、第2のめっき膜18および19が形成され、積層型正特性サーミスタ1が完成される。   Next, if necessary, first and second plating films 16 and 17 are formed on the external electrodes 14 and 15, and further, second plating films 18 and 19 are formed. 1 is completed.

以下に、この発明による効果を確認するために実施した実験例について説明する。この実験例では、図1に示した積層型正特性サーミスタ1を試料として作製した。   Below, the experiment example implemented in order to confirm the effect by this invention is demonstrated. In this experimental example, the stacked positive temperature coefficient thermistor 1 shown in FIG. 1 was prepared as a sample.

まず、BaCO3 、TiO2 およびSm2 3 の各粉末を原料として、(Ba0.9998Sm0.0002)TiO3 となるように調合した。次に、調合後の粉末に純水を加えて、ジルコニアボールとともに10時間混合粉砕処理し、乾燥後、1100℃の温度で2時間仮焼した。 First, using BaCO 3 , TiO 2 and Sm 2 O 3 powders as raw materials, (Ba 0.9998 Sm 0.0002 ) TiO 3 was prepared. Next, pure water was added to the prepared powder, mixed and pulverized with zirconia balls for 10 hours, dried, and calcined at 1100 ° C. for 2 hours.

次に、得られた仮焼後の粉末に、有機バインダ、分散剤および水とともに、ポリスチレン粒子を加えて、ジルコニアボールとともに数時間混合することによって、スラリーを作製した。ここで、後述する焼成後のサーミスタ層における空隙率が5体積%、10体積%、15体積%、20体積%、30体積%および40体積%とそれぞれなるように、ポリスチレン粒子の添加量を異ならせた6種類のスラリーを作製した。   Next, polystyrene particles were added to the obtained powder after calcination together with an organic binder, a dispersant and water, and mixed with zirconia balls for several hours to prepare a slurry. Here, the addition amount of the polystyrene particles is different so that the porosity in the thermistor layer after firing described later is 5% by volume, 10% by volume, 15% by volume, 20% by volume, 30% by volume and 40% by volume. Six types of slurries were prepared.

次に、各スラリーを用いて、厚さ20〜30μmのセラミックグリーンシートを形成した。ここで、セラミックグリーンシートの厚みが20〜30μmの範囲で異ならせたのは、抵抗値に影響を及ぼす空隙率の違いにも関わらず、厚みを調整することによって、焼成後のサーミスタ層が与える抵抗値をすべて同じになるようにするためである。   Next, a ceramic green sheet having a thickness of 20 to 30 μm was formed using each slurry. Here, the thickness of the ceramic green sheet was varied in the range of 20 to 30 μm because the thermistor layer after firing was given by adjusting the thickness despite the difference in porosity affecting the resistance value. This is to make the resistance values all the same.

次に、所定のセラミックグリーンシート上に、スクリーン印刷法によって、ニッケルを導電成分として含む導電性ペーストを印刷し、導電性ペースト膜を形成した。   Next, a conductive paste film containing nickel as a conductive component was printed on a predetermined ceramic green sheet by screen printing to form a conductive paste film.

次に、導電性ペースト膜がセラミックグリーンシートを介して対向する状態となるように複数のセラミックグリーンシートを積み重ね、さらに、保護用セラミックグリーンシートをその上下に積み重ね、圧着した後、所定の寸法にカットして、生の積層体チップを得た。   Next, a plurality of ceramic green sheets are stacked so that the conductive paste films face each other through the ceramic green sheets. Cut to obtain a raw laminate chip.

ここで、有効層となるサーミスタ層3〜7の各々のためのセラミックグリーンシートとしては、表1の「空隙率分布状態」の欄に示すような空隙率を与えるセラミックグリーンシートを用いた。一例について説明すると、試料1では、サーミスタ層3(外側)、サーミスタ層4、サーミスタ層5(中央)、サーミスタ層6およびサーミスタ層7(外側)の各々のためのセラミックグリーンシートとして、それぞれ、5体積%、15体積%、30体積%、15体積%および5体積%の各空隙率を与えるセラミックグリーンシートを用いた。   Here, as the ceramic green sheet for each of the thermistor layers 3 to 7 serving as the effective layers, a ceramic green sheet that gives a porosity as shown in the column “Porosity distribution state” in Table 1 was used. As an example, in sample 1, as the ceramic green sheets for thermistor layer 3 (outside), thermistor layer 4, thermistor layer 5 (center), thermistor layer 6 and thermistor layer 7 (outside), 5 Ceramic green sheets giving respective porosity of volume%, 15 volume%, 30 volume%, 15 volume% and 5 volume% were used.

なお、各試料において、保護用セラミックグリーンシートとしては、外側のサーミスタ層3および7のためのセラミックグリーンシートと同じセラミックグリーンシートを用いた。   In each sample, the same ceramic green sheet as the ceramic green sheets for the outer thermistor layers 3 and 7 was used as the protective ceramic green sheet.

次に、生の積層体チップを、大気中、350℃の温度で20時間脱脂し、H2 /N2 =3%の還元性雰囲気中にて1250℃の温度で2時間焼成した。これによって、セラミックグリーンシートによってサーミスタ層2〜8が与えられ、かつ導電性ペースト膜によって内部電極9および10が与えられた焼結後のセラミック素体11を得た。 Next, the raw laminate chip was degreased in the atmosphere at a temperature of 350 ° C. for 20 hours, and fired at a temperature of 1250 ° C. for 2 hours in a reducing atmosphere of H 2 / N 2 = 3%. As a result, a sintered ceramic body 11 in which the thermistor layers 2 to 8 were provided by the ceramic green sheets and the internal electrodes 9 and 10 were provided by the conductive paste film was obtained.

上述の焼成工程の結果、セラミックグリーンシートに含まれていたポリスチレン粒子は焼失し、それによって、得られたセラミック素体11に備えるサーミスタ層2〜8の各々には空隙が形成された。この空隙が占める体積割合すなわち空隙率は、表1の「空隙率分布状態」の欄に示すような分布を有していた。   As a result of the above-described firing step, the polystyrene particles contained in the ceramic green sheet were burned away, whereby voids were formed in each of the thermistor layers 2 to 8 included in the obtained ceramic body 11. The volume ratio occupied by the voids, that is, the void ratio, had a distribution as shown in the column “Porosity distribution state” in Table 1.

次に、焼結後のセラミック素体11に対して、SiおよびAlの各々からなる研磨メディアを用いたバレル研磨を適用し、セラミック素体11の角隅部および稜線部分の角部を丸く処理した後、600℃の温度で1時間、再酸化のための熱処理を行なった。   Next, barrel polishing using polishing media made of Si and Al is applied to the sintered ceramic body 11 to round the corners of the ceramic body 11 and the corners of the ridge lines. Then, heat treatment for reoxidation was performed at a temperature of 600 ° C. for 1 hour.

次に、セラミック素体11の端面12および13上に銀からなる外部電極14および15をスタッパリング法によって形成し、次いで、外部電極14および15上にニッケルからなる第1のめっき膜16および17を形成し、さらに、錫からなる第2のめっき膜18および19を形成した。   Next, external electrodes 14 and 15 made of silver are formed on the end faces 12 and 13 of the ceramic body 11 by a stapling method, and then first plated films 16 and 17 made of nickel are formed on the external electrodes 14 and 15. In addition, second plating films 18 and 19 made of tin were formed.

以上のようにして、各試料に係る積層型正特性サーミスタ1を得た。得られた積層型正特性サーミスタ1は、試料1〜6のいずれについても、2.0mm×1.2mmの平面寸法を有し、室温抵抗が2Ωであり、また、抵抗変化率が互いに同等であった。   As described above, the laminated positive temperature coefficient thermistor 1 according to each sample was obtained. The obtained laminated positive temperature coefficient thermistor 1 has a planar dimension of 2.0 mm × 1.2 mm for each of the samples 1 to 6, has a room temperature resistance of 2Ω, and has a resistance change rate equal to each other. there were.

次に、各試料に係る正特性サーミスタ1について、耐電圧試験を実施した。耐電圧試験では、直流電源に直列に接続された端子間に各試料としての積層型正特性サーミスタを挟んだ状態とし、この状態で、直流電源から印加される電圧を20Vから2V毎に昇圧するとともに、各電圧において1分間保持する、ステップアップによる昇圧を、各試料に係る積層型正特性サーミスタ1が破壊するまで実施した。そして、破壊直前の電圧を、各試料に係る積層型正特性サーミスタ1の耐電圧とした。このような耐電圧試験は、各試料20個についてそれぞれ実施し、その平均値、最大値および最小値をそれぞれ求めた。これらの結果が表1に示されている。   Next, a withstand voltage test was performed on the positive temperature coefficient thermistor 1 according to each sample. In the withstand voltage test, a laminated positive temperature coefficient thermistor as each sample is sandwiched between terminals connected in series to a DC power source, and in this state, the voltage applied from the DC power source is boosted every 20V to 2V. At the same time, step-up boosting was held for 1 minute at each voltage until the stacked positive temperature coefficient thermistor 1 according to each sample was destroyed. And the voltage just before destruction was made into the withstand voltage of the lamination type positive temperature coefficient thermistor 1 concerning each sample. Such a withstand voltage test was performed for each of the 20 samples, and the average value, the maximum value, and the minimum value were obtained. These results are shown in Table 1.

Figure 2005093574
Figure 2005093574

表1において、試料1〜4は、この発明の範囲内の実施例であり、試料5および6は、この発明の範囲外の比較例である。   In Table 1, Samples 1 to 4 are examples within the scope of the present invention, and Samples 5 and 6 are comparative examples outside the scope of the present invention.

まず、実施例としての試料1〜4と比較例としての試料5および6とを比較すればわかるように、試料1〜4によれば、試料5および6に比べて、耐電圧を向上させることができる。これは、セラミック素体11の中央部での再酸化が促進され、その結果、体積抵抗率および抵抗変化率が向上したためであると推測される。   First, as can be seen by comparing Samples 1 to 4 as Examples and Samples 5 and 6 as Comparative Examples, according to Samples 1 to 4, the withstand voltage is improved as compared with Samples 5 and 6. Can do. This is presumably because the re-oxidation at the center of the ceramic body 11 was promoted, and as a result, the volume resistivity and the resistance change rate were improved.

特に、試料1および4では、空隙率が外側から中央部に向かってなだらかに傾斜する分布を有しているので、耐電圧を、この発明の範囲内にある試料2および3に比べても、より向上させることができる。   In particular, Samples 1 and 4 have a distribution in which the porosity is gradually inclined from the outside toward the center, so that the withstand voltage is higher than that of Samples 2 and 3 within the scope of the present invention. It can be improved further.

比較例としての試料5では、一様な空隙率を有しているため、中央部での体積抵抗率が外側での体積抵抗率に比べて低くなり、その結果、耐電圧が低くなっている。これは、中央部において熱暴走が生じたためであると推測される。   Since the sample 5 as a comparative example has a uniform porosity, the volume resistivity at the center is lower than the volume resistivity at the outside, and as a result, the withstand voltage is low. . This is presumably because a thermal runaway occurred in the central part.

また、比較例としての試料6では、空隙率分布状態の傾斜方向が外側において空隙率が高くなるようにされているので、中央部における体積抵抗率が低いままとなり、熱暴走が生じ、耐電圧が低くなっている。   Further, in the sample 6 as a comparative example, the porosity is high at the outside in the inclination direction of the porosity distribution state, so that the volume resistivity at the center portion remains low, thermal runaway occurs, and the withstand voltage Is low.

この発明の一実施形態による積層型正特性サーミスタ1を示す断面図である。1 is a cross-sectional view showing a laminated positive temperature coefficient thermistor 1 according to an embodiment of the present invention.

符号の説明Explanation of symbols

1 積層型正特性サーミスタ
2〜8 サーミスタ層
9, 10 内部電極
11 セラミック素体
14, 15 外部電極
DESCRIPTION OF SYMBOLS 1 Stack type positive temperature coefficient thermistor 2-8 Thermistor layer 9, 10 Internal electrode 11 Ceramic body 14, 15 External electrode

Claims (5)

正の抵抗温度係数を有する複数のサーミスタ層と前記サーミスタ層間の所定の界面に沿って形成される複数の内部電極とを積層してなるセラミック素体、および前記内部電極の所定のものと電気的に接続されるように前記セラミック素体の外表面上に形成された外部電極を備える、積層型正特性サーミスタであって、
積層方向に関して最も外側にそれぞれ位置する2つの前記内部電極の間にある有効層となる複数の前記サーミスタ層のうち、積層方向での中央部にある前記サーミスタ層の空隙率が、積層方向での外側にある前記サーミスタ層の空隙率より高いことを特徴とする、積層型正特性サーミスタ。
A ceramic body formed by laminating a plurality of thermistor layers having a positive temperature coefficient of resistance and a plurality of internal electrodes formed along a predetermined interface between the thermistor layers, and electrical connection with a predetermined one of the internal electrodes A laminated positive temperature coefficient thermistor comprising external electrodes formed on the outer surface of the ceramic body so as to be connected to the ceramic body,
Among the plurality of thermistor layers that are effective layers between the two internal electrodes located on the outermost sides in the stacking direction, the porosity of the thermistor layer at the center in the stacking direction is A laminated positive temperature coefficient thermistor characterized by being higher in porosity than the thermistor layer on the outside.
前記有効層となる複数の前記サーミスタ層の各空隙率は、積層方向での中央部にある前記サーミスタ層の空隙率が、積層方向での外側にある前記サーミスタ層の空隙率より高くなるような傾斜をなしていることを特徴とする、請求項1に記載の積層型正特性サーミスタ。 Each porosity of the plurality of thermistor layers to be the effective layer is such that the porosity of the thermistor layer at the center in the stacking direction is higher than the porosity of the thermistor layer at the outside in the stacking direction. The laminated positive temperature coefficient thermistor according to claim 1, wherein the laminated positive temperature coefficient thermistor is inclined. 前記有効層となる複数の前記サーミスタ層において、積層方向での中央部にある前記サーミスタ層の最大空隙率が、積層方向での外側にある前記サーミスタ層の最小空隙率の1.5倍以上であることを特徴とする、請求項1または2に記載の積層型正特性サーミスタ。 In the plurality of thermistor layers serving as the effective layer, the maximum porosity of the thermistor layer in the center in the stacking direction is 1.5 times or more the minimum porosity of the thermistor layer outside in the stacking direction. The laminated positive temperature coefficient thermistor according to claim 1, wherein the laminated positive temperature coefficient thermistor is provided. 前記セラミック素体は、全体として、5〜40体積%の空隙率を有する、請求項1ないし3のいずれかに記載の積層型正特性サーミスタ。 4. The laminated positive temperature coefficient thermistor according to claim 1, wherein the ceramic body as a whole has a porosity of 5 to 40% by volume. 5. 正の抵抗温度係数を有する複数のサーミスタ層と前記サーミスタ層間の所定の界面に沿って形成される複数の内部電極とを積層してなるセラミック素体、および前記内部電極の所定のものと電気的に接続されるように前記セラミック素体の外表面上に形成された外部電極を備える、積層型正特性サーミスタを製造する方法であって、
有機材料の含有割合が互いに異なる複数種類のセラミックグリーンシートを用意する工程と、
各前記セラミックグリーンシート上に前記内部電極のための導電性ペースト膜を形成する工程と、
積層方向での中央部に前記有機材料の含有割合の比較的高いものが位置し、かつ積層方向での外側に前記有機材料の含有割合の比較的低いものが位置するように、複数種類の前記セラミックグリーンシートを積層し、それによって、生の積層体を得る工程と、
前記生の積層体を還元性雰囲気中にて焼成することによって、サーミスタ層と内部電極とを有する前記セラミック素体を得る工程と、
焼成後の前記セラミック素体を再酸化処理する工程と、
前記セラミック素体の外表面上に、前記内部電極の所定のものに電気的に接続された外部電極を形成する工程と
を備える、積層型正特性サーミスタの製造方法。
A ceramic body formed by laminating a plurality of thermistor layers having a positive temperature coefficient of resistance and a plurality of internal electrodes formed along a predetermined interface between the thermistor layers, and electrical connection with a predetermined one of the internal electrodes A laminated positive temperature coefficient thermistor comprising external electrodes formed on the outer surface of the ceramic body so as to be connected to
Preparing a plurality of types of ceramic green sheets having different organic material content ratios;
Forming a conductive paste film for the internal electrode on each ceramic green sheet;
A plurality of types of the organic materials are positioned so that a relatively high content of the organic material is located in the center in the stacking direction and a relatively low content of the organic material is positioned outside in the stacking direction. Laminating ceramic green sheets, thereby obtaining a raw laminate,
Firing the raw laminate in a reducing atmosphere to obtain the ceramic body having a thermistor layer and internal electrodes;
A step of reoxidizing the ceramic body after firing;
Forming an external electrode electrically connected to a predetermined one of the internal electrodes on an outer surface of the ceramic element body.
JP2003322486A 2003-09-16 2003-09-16 Multilayer positive characteristic thermistor and method of manufacturing the same Pending JP2005093574A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003322486A JP2005093574A (en) 2003-09-16 2003-09-16 Multilayer positive characteristic thermistor and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003322486A JP2005093574A (en) 2003-09-16 2003-09-16 Multilayer positive characteristic thermistor and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2005093574A true JP2005093574A (en) 2005-04-07

Family

ID=34453819

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003322486A Pending JP2005093574A (en) 2003-09-16 2003-09-16 Multilayer positive characteristic thermistor and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2005093574A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008123078A1 (en) * 2007-03-19 2008-10-16 Murata Manufacturing Co., Ltd. Laminated positive temperature coefficient thermistor
US7649437B2 (en) 2005-09-20 2010-01-19 Murata Manufacturing Co., Ltd. Multilayer positive temperature coefficient thermistor
WO2012115063A1 (en) * 2011-02-24 2012-08-30 株式会社村田製作所 Positive-characteristic thermistor element

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7649437B2 (en) 2005-09-20 2010-01-19 Murata Manufacturing Co., Ltd. Multilayer positive temperature coefficient thermistor
WO2008123078A1 (en) * 2007-03-19 2008-10-16 Murata Manufacturing Co., Ltd. Laminated positive temperature coefficient thermistor
DE112008000744T5 (en) 2007-03-19 2010-02-04 Murata Manufacturing Co., Ltd., Nagaokakyo Multilayer thermistor with positive temperature coefficient
JPWO2008123078A1 (en) * 2007-03-19 2010-07-15 株式会社村田製作所 Multilayer positive temperature coefficient thermistor
US7830240B2 (en) 2007-03-19 2010-11-09 Murata Manufacturing Co., Ltd. Multilayer positive temperature coefficient thermistor
DE112008000744B4 (en) * 2007-03-19 2014-06-05 Murata Manufacturing Co., Ltd. Multilayer thermistor with positive temperature coefficient
WO2012115063A1 (en) * 2011-02-24 2012-08-30 株式会社村田製作所 Positive-characteristic thermistor element
CN103403814A (en) * 2011-02-24 2013-11-20 株式会社村田制作所 Positive-characteristic thermistor element
CN103403814B (en) * 2011-02-24 2016-08-10 株式会社村田制作所 Positive characteristic thermistor resistance element

Similar Documents

Publication Publication Date Title
JP4310585B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
TWI814730B (en) Multilayer ceramic capacitor and manufacturing method thereof
CN105761934A (en) Multilayer ceramic capacitor and board having the same
JP4936087B2 (en) Multilayer positive temperature coefficient thermistor
US9530547B2 (en) Laminated PTC thermistor element
JP2011023707A (en) Ceramic electronic component
JP4200765B2 (en) Manufacturing method of multilayer ceramic electronic component
JP2010153485A (en) Electronic component
JP5452244B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
JP2010153486A (en) Electronic component
JP2020203824A (en) Dielectric ceramic composition and multilayer ceramic capacitor comprising the same
US20060171099A1 (en) Electrode paste for thin nickel electrodes in multilayer ceramic capacitors and finished capacitor containing same
JPH06302403A (en) Lamination type semiconductor ceramic element
JP4780306B2 (en) Multilayer thermistor and manufacturing method thereof
JP2012195557A (en) Electrode sintered body, laminated electronic component, internal electrode paste, manufacturing method of electrode sintered body, and manufacturing method of laminated electronic component
JP2018133501A (en) Multilayer ceramic capacitor and method for manufacturing the same
JP2004311959A (en) Laminated positive characteristic thermistor
JP4111340B2 (en) Chip-type electronic components
JP2010212503A (en) Laminated ceramic capacitor
JP2005093574A (en) Multilayer positive characteristic thermistor and method of manufacturing the same
JP2007173725A (en) Laminated electronic component and manufacturing method thereof
JP2002043103A (en) Laminated semiconductor ceramic device and its manufacturing method
JP4984958B2 (en) Multilayer thermistor and manufacturing method
CN110676052A (en) Multilayer ceramic electronic component and method of manufacturing multilayer ceramic electronic component
JP2005303160A (en) Laminated semiconductor ceramic electronic parts

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060810

A977 Report on retrieval

Effective date: 20080822

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080909

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081105

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090804

A521 Written amendment

Effective date: 20120127

Free format text: JAPANESE INTERMEDIATE CODE: A523